DE2129305B2

DE2129305B2 - TDM PCM communications system - synchronises quickly by adding channel switch outputs to bit-shifted copies of sync code

Info

Publication number: DE2129305B2
Application number: DE19712129305
Authority: DE
Inventors: Pierre Louis Vencent CIamart; Pares Francois Juvisy; David Guy Albert Jules Thiais; Grima Jean-Claude Chatillon-sous-Bagneux; Breant (Frankreich)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1971-06-12
Filing date: 1971-06-12
Publication date: 1976-08-12
Also published as: DE2129305A1

Abstract

The tdm PCM communications system has a local code generator in the system's receiver's synchronising unit that produces m copies of the synchronising code at m outputs. These copies are shifted by a given number of bits with respect to one another. Each of these m outputs is connected to one of m modulo-2 adders whose other inputs are coupled to the combined outputs of a channel switch and whose outputs feed m groups of n counters. The count of the synchronising code and the groups of each of 12 transmission channels are so chosen that the time intervals of completed channels are used.

Description

Die Erfindung bezieht sich auf ein Zeitmultiplexsignalübertragungssystem mit Hilfe von Impulskode- modulation, bei dem der Sender mit mehreren Kanälen für die Informationssignale unü mindestens einem Synchronisierkanal versehen ist, dem ein Pseudozufallssignalgenerator die Multiplexsynchronisierkodeimpulse zuführt, wobei die Impulse der Informationssignale und des Synchronisierkodes mittels eines Kanalverteilers mit der Taktimpulsfrequenz zeitlich zyklisch innerhalb der Rahrnenperiode verteilt werden, während der Empfänger mit einem Extraktor zur Wiedergewinnung der Taktfrequenz aus 2_b den empfangenen Multiplexsignalen und weiter ebenso wie der Sender mit mehreren Kanälen für die Informationssignale und mindestens einem Synchronisierkanal vfsehen ist, wobei die empfangenen Multiplexsignale mittels eines Kanalverteilers "unter der Steuerung der wiedergewonnenen Taktimpulse zeitlich zyklisch verteilt werden, während der Empfänger weiter mit einer Anlage zur Synchronisierung des Kanalverteilers des Empfängers mit dem Kanalverteiler des Senders versehen ist. The invention relates to a time-division multiplex signal transmission system with the aid of pulse code modulation, in which the transmitter is provided with several channels for the information signals and at least one synchronization channel, to which a pseudo-random signal generator supplies the multiplex synchronization code pulses, the pulses of the information signals and the synchronization code by means of a channel distributor the clock pulse frequency are distributed cyclically within the period, while the receiver is provided with an extractor to recover the clock frequency from 2 _b the received multiplex signals and further just like the transmitter with several channels for the information signals and at least one synchronization channel, the received multiplex signals by means of a channel distributor "under the control of the recovered clock pulses are temporally distributed cyclically, while the receiver continues with a system for synchronizing the Kanalver divider of the receiver is provided with the channel distributor of the transmitter.

Ein Übertragungssystem dieser Art ist in der französischen Patentanmeldung 20 02 550 beschrieben worden. Bei diesem System wird der Synchronismus der Kanalverteiler des Senders und des Empfängers bis zu einer Fehlerwahrscheinlichkeit im Übertragungsweg von lO°/o erhalten. Es stellt sich jedoch heraus, daß bei der in dieser Anmeldung beschriebenen Synchronisieranordnung die Wiederherstellung des Synchronismus für bestimmte Anwendungen zu lange dauern kann (z. B. etwa 1 Sekunde).A transmission system of this type has been described in French patent application 20 02 550. In this system, the synchronism of the channel distributors of the transmitter and the receiver is maintained up to an error probability in the transmission path of 10%. It turns out, however, that with the synchronizing arrangement described in this application, the restoration of synchronism can take too long for certain applications (e.g. about 1 second).

Aufgabe der Erfindung ist es, ein Übertragungssystem zu schaffen, bei dem im Empfänger beim gleichen Störpegel im Übertragungsweg bei sehr einfacher Bauart die Zeit der Erreichung vo.i Synchronismus um einen Faktor herabgesetzt wird, der gleich dem Produkt aus der Zahl der Kanäle des Multiplexsystems und der Zahl der Synchronisierkodebits sein kann. Zum Beispiel kann für ein Multiplexsystem mit nur fünf Kanälen und einem Synchronisierkode von 30 Bits dieser Faktor bis zu 150 betragen.The object of the invention is to create a transmission system in which in the receiver at same interference level in the transmission path with a very simple design, the time it takes to achieve synchronism is reduced by a factor equal to the product of the number of channels in the multiplex system and the number of sync code bits. For example, for a multiplex system with only five channels and a synchronization code of 30 bits, this factor can be up to 150.

Gemäß der Erfindung ist ein Zeitmultiplexübertragunessystem dadurch gekennzeichnet, daß die Synchronisieranordnung des Empfängers einen ürtskndeaenerator enthält, der an m Ausgängen m Kopien des Synchronisierkodes liefert, die gegeneinander um eine gewisse Anzahl von Bits die:;cs Kodes verschoben sind, wobei jeder dieser m Ausgänge mit einem Eingang eines von m Modulo-2-Addierern verbunden ist, dessen anderer Eingang mit den vereinigten Ausgängen des Kanalschalters verbunden ist, wahrend der Ausgang jedes der m Addierer mit dem Eingang einer von m Gruppen von je η Zählern verbunden ist, wobei diese Zähler bei Beginn einer an einem sogenannten Bezugsausgang des Ortskodegenerators erzeugten Kopie auf Null gestellt werden und je mit einem Ausgang für einen vorherbestimmten Zählschwellenwert versehen sind, während die Verbindung der Ausgänge der Addierer mit den Eingängen der Zähler mittels einer logischen Anordnung erfolgt, die durch die Ausgangssignale der Kanalverteilanordnung derart gesteuert wird, daß zum Vergleich von m bestimmten Kopien mit den Signalen sämtlicher N Kanäle des Multiplexsystems die η Zähler jeder dieser Gruppen mit dem zugeordneten Addierer verbunden sind, zunächst in den Zeitintervallen der η Kanäle einer Gruppe von η Kanälen während eines am erwähnten Bezugsausgang auftretenden Synchronisierkodes, dann in den Zeitintervallen der η Kanäle einer bestimmten Zahl weiterer Gruppen von je η Kanälen während einer bestimmten Anzahl von nacheinander am erwähnten Bezugsausgang auftretenden Synchronisierkodes, wobei die Zahl der Synchronisierkodes und der Gruppen von je η Kanälen so bemessen ist, daß die Zeitintervalle sämtlicher η Kanäle benutzt werden, während die Synchronisieranordnung des Empfängers weiter mit einer Schaltung zur Steuerung der Verschiebung des Ortskodegenerators und einer Schaltung zur Steuerung der Verschiebung des Kanalverteilers versehen ist, welche Schaltungen mit den Ausgängen der Zähler verbunden und so ausgebildet sind, daß einerseits, wenn am Ende eines Zyklus des Vergleichs von m bestimmten Kopien mit den Signalen der N Kanäle des Multiplexsystems die Schwellenwerte sämtlicher Zähler erreicht werden, die Verschiebungen des Ortskodegenerators derart erfolgen, daß dieser m weitere Kopien liefert, und andererseits, wenn am Ende eines am erwähnten Bezugsausgang auftretenden Synchronisierkodes in einem einem gewissen Kanal und einer gewissen Kopie entsprechenden Zähler der Zählschwellenwert nicht erreicht wird, Verschiebungen des Ortskodegenerators und des Kanalverteilers erfolgen, derart, daß dieser Kanal mit dem Synchronisierkanal zusammenfällt und die erwähnte Kopie am erwähnten Bezugsausgang des Ortskodegenerators erscheint.According to the invention, a time division multiplex transmission system is characterized in that the synchronizing arrangement of the receiver contains a ürtskndeaenerator which supplies m copies of the synchronization code at m outputs, which are mutually shifted by a certain number of bits of the:; cs codes, each of these m outputs with one input of one of m modulo-2 adders is connected, the other input of which is connected to the combined outputs of the channel switch, while the output of each of the m adders is connected to the input of one of m groups of η counters each, these counters at Beginning of a copy generated at a so-called reference output of the location code generator are set to zero and each are provided with an output for a predetermined counting threshold value, while the connection of the outputs of the adders to the inputs of the counters is carried out by means of a logic arrangement that is generated by the output signals of the channel distribution arrangement such ge it is controlled that for the comparison of m specific copies with the signals of all N channels of the multiplex system the η counters of each of these groups are connected to the assigned adder, initially in the time intervals of the η channels of a group of η channels during a synchronization code occurring at the mentioned reference output , then in the time intervals of the η channels of a certain number of further groups of each η channels during a certain number of synchronization codes occurring one after the other at the mentioned reference output, the number of synchronization codes and the groups of η channels each being such that the time intervals of all η Channels are used, while the synchronizing arrangement of the receiver is further provided with a circuit for controlling the displacement of the location code generator and a circuit for controlling the displacement of the channel distributor, which circuits are connected to the outputs of the counters and are designed so that a On the other hand, if at the end of a cycle of the comparison of m specific copies with the signals of the N channels of the multiplex system the threshold values of all counters are reached, the position code generator is shifted in such a way that it delivers m further copies, and on the other hand, if at the end of one on The mentioned reference output occurring synchronization codes in a certain channel and a certain copy corresponding counter the counting threshold is not reached, shifts of the location code generator and the channel distributor take place in such a way that this channel coincides with the synchronization channel and the mentioned copy appears at the mentioned reference output of the location code generator.

Wenn der Multiplexrahmen einen Teilrahmen enthält, läßt sich durch entsprechende Anwendung der erfindungsgemäßen Maßnahmen auf diesen Teilrahmen eine kurze Synchronisierzeit für diesen Teilrahmen erhalten.If the multiplex frame contains a subframe, the measures according to the invention on this subframe a short synchronization time for this subframe obtain.

Wenn das Multiplexsystem in einem Satellitennachrichtensystem zum Übertragen von Informationen zwischen beweglichen Stationen und einer ortsfesten Station verwendet wird, ist es besonders zweckmäßig, das Teilrahmensynchronisiersignal auch als Fernmeßsignal für die Ortung der beweglichen Stationen zu benutzen.When the multiplex system in a satellite communication system for transmitting information used between moving stations and a fixed station, it is special expedient, the subframe synchronization signal as a remote measurement signal for locating the moving To use stations.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden liähcr beschrieben. Es zeigtEmbodiments of the invention are shown in the drawings and are described below described below. It shows

Fig. 1 eine Ausführungsform eines Übertragungssystems gemäß der Erfindung, 1 shows an embodiment of a transmission system according to the invention,

F i g. 2 schematisch den im System nach F i g. 1 benutzten Synchronisierkode,F i g. 2 schematically the in the system according to FIG. 1 used synchronization code,

Fig. 3 ein Ausfühmngsbeispiel der Verschiebungsschaltungen des Ortskodegenerators und des Kanalverleilers,3 shows an exemplary embodiment of the shifting circuits the location code generator and the sewer distributor,

F i g. 4 eine abgeänderte Ausführungsform der Organisation der logischen Anordnung, welche die Addierer mit den Zählern verbindet.F i g. Fig. 4 shows a modified embodiment of the organization of the logical arrangement which the Connects adder to counters.

F i g. 1 zeigt ein Ausführungsbeispiel eines Multi- Taktgebers des Senders genau wiederherstellt, so daß plexsignalübertragungssystems gemäß der Erfindung. mit den durch die Schaltung 21 gelieferten Ortstakt-Dabei enthält der Sender fünf Kanäle C₁ bis C₅, von impulsen die empfangenen Signalimpulse im Impulsdenen vier Kanäle C₁, C₂, C₃, C₄ der Übertragung generator 22 hinsichtlich ihrer Form und des Zeitvon Informationssignalen und ein Kanal C₅ der 5 punkts ihres Auftretens wiederhergestellt werden,
übertragung von Synchronisiersignalen dienen. Die Der Empfänger hat ebenso wie der Sender fünfF i g. Fig. 1 shows an embodiment of a multi-clock generator of the transmitter accurately restores, so that plex signal transmission system according to the invention. with the local clock supplied by the circuit 21, the transmitter contains five channels C ₁ to C ₅ , of pulses the received signal pulses in the impulse denen four channels C ₁ , C ₂ , C ₃ , C _{4 of} the transmission generator 22 in terms of their shape and the Time of information signals and a channel C _{5 of} the 5 point of their occurrence are restored,
serve to transmit synchronization signals. Like the sender, the receiver has five

vier verschiedenen zu übertragenden Informationen Kanäle C₁ bis C₅, die aus vier Informationskanälcn werden den vier entsprechenden Kanälen über z. B. C₁, C₂, C₃, C₄ und einem Synchronisiersignal C₅ bcvier Deltamodulatoren 1, 2, 3, 4 in Form vom Vor- stehen, wobei die empfangenen und wiederhergestellhandensein oder Fehlen von Impulsen zugeführt. io ten Multiplexsignale mittels des Kanalverteilers 23four different information channels to be transmitted C ₁ to C ₅ , the four information channels are the four corresponding channels via z. B. C ₁ , C ₂ , C ₃ , C ₄ and a synchronizing _{signal C 5} bc four delta modulators 1, 2, 3, 4 in the form of protrusions, the received and restoring presence or absence of pulses being supplied. io th multiplex signals by means of the channel distributor 23

Gemäß der erwähnten französischen Patentanmel- zyklisch auf die verschiedenen Kanäle verteilt werdung 20 02 550 wird der Synchronisierkanal C₅ durch den, wobei dieser Kanalverteiler 23, ebenso wie der einen Pseudozufallskodegenerator 5 gespeist. Kanalverteiler 6. des Senders, einen Kanalschalter 24,According to the mentioned French patent application 20 02 550 distributed cyclically to the various channels, the synchronization _{channel C 5} is fed by the, this channel distributor 23, as well as the one pseudo-random code generator 5. Channel distributor 6. of the transmitter, a channel switch 24,

Die von den fünf Kanälen C₁ bis C₅ herrührenden eine Kanalverteilerschaltung 25 und einen fünfstelli-Impulse werden mittels eines Kanalverteilers 6 zeit- 15 gen Zähler 26 enthält, dessen Schritte durch die vom lieh verteilt. Dieser Kanalverteiler enthält einen Ka- Taktgeber 21 herrührenden Ortstaktimpulse der Frenalschalter 7 mit fünf gesonderten Eingängen, die quenz 90 kHz gesteuert werden,
nacheinander während der den unterschiedlichen Ka- Die Impulse, die nacheinander im Verlauf einerThe one channel distribution circuit 25 and a five-digit pulse originating from the five channels C ₁ to C ₅ are contained by means of a channel distributor 6-time counters 26, the steps of which are distributed by the borrowed. This channel distributor contains a Ka- clock generator 21 originating local clock pulses of the Frenal switch 7 with five separate inputs that are controlled quenz 90 kHz,
one after the other during the different ka- The impulses that follow one another in the course of a

nälen zugeordneten Zeitintervallen unter der Steue- Rahmenperiode an den Ausgängen S₁ bis S₅ des rung der Ausgangssignale einer Kanalverteilerschal- 20 Kanalschalters 24 auftreten, werden entsprechend den tung 8 mit dem Ausgang des Kanalschalters 7 ver- fünf Kanälen C₁ bis C₅ zugeführt. Im synchronisierten bunden werden. Zustand der Kanalverteiler des Senders 6 und desnal time intervals associated with the control frame period occur at the outputs S ₁ to S ₅ of the output signals of a channel distributor switch 24, five channels C ₁ to C _{5 are} fed to the device 8 with the output of the channel switch 7. Im synchronized to be bound. State of the channel distributors of the transmitter 6 and des

Diese Kanalverteilerschaltung8 besteht z.B. aus Empfängers 23 werden die nacheinander über die fünf nicht dargestellten UND-Gattern, deren Ein- fünf Kanäle C₁ bis C₅ des Senders gesendeten Imgänge mit einem fünfstelligen Zähler 9 (Zähler- 25 pulse genau auf die gleichen Kanäle des Empfängers stände 1 bis 5) verbunden sind, der von eineir. Takt- verteilt, so daß die in den Kanälen C₁, C₂, C₃, C₄ impulsgenerator 10 angesteuert wird. Die Frequenz vorhandenen Impulse der Informationssignale in den der Taktimpulse beträgt z. B. 90 kHz, und die Rah- Analog-Digital-Umsetzern 27. 28, 29 bzw. 30 vermenfrequenz, innerhalb derer die fünf Kanäle verteilt arbeitet werden können, wonach sie den entsprechenwerden, beträgt 18 kHz. 30 den Verbrauchern zugeführt werden. Die ImpulseThis channel distribution circuit 8 consists, for example, of receiver 23, the inputs sent one after the other via the five AND gates, not shown, whose inputs are five channels C ₁ to C _{5 of} the transmitter with a five-digit counter 9 (counter pulses exactly to the same channels of the receiver booths 1 to 5) are connected by oneir. Clock distributed so that the pulse generator 10 _{in channels C 1} , C ₂ , C ₃ , C _{4 is controlled.} The frequency of the pulses of the information signals present in the clock pulses is z. B. 90 kHz, and the frame analog-to-digital converters 27., 28, 29 and 30 respectively mixing frequency, within which the five channels can be distributed, after which they will correspond to, is 18 kHz. 30 are fed to consumers. The impulses

Beim in Fig. 1 dargestellten Ausführungsbeispiel des Synchronisiersignals befinden sich ebenso wie ist der Pseudozufallskode, der im Kanal C₅ vom beim Sender im Kanal C₅, d. h., wenn das im Kanal Pseudozufallskodegenerator 5 geliefert wird, ein C₅ des Empfängers erhaltene Signal betrachtet wird, periodischer Kode mit 30 Bits, die nacheinander mit dieses bis auf die Laufzeit im Übertragungsweg 20 der Rahmenfrequenz (18 kHz) geliefert werden, wo- 35 synchron mit dem gesendeten Synchronisiersignal ist. bei jedes Bit die Dauer einer Rahmenperiode (etwa Im nichtsynchronisierten Zustand jedoch kann derIn the embodiment of the synchronizing signal shown in FIG. 1, there is also the pseudo-random code that is considered in channel C ₅ by the signal received from the transmitter in channel C ₅ , that is, when the pseudo-random code generator 5 is supplied in channel 5, a C _{5 of} the receiver is considered , periodic code with 30 bits, which are supplied one after the other with this except for the transit time in transmission path 20 of the frame frequency (18 kHz), where 35 is synchronous with the synchronization signal sent. for each bit the duration of a frame period (e.g. In the unsynchronized state, however, the

55 μβ) hat. Um diesen Kode zu erhalten, wird im Synchronisierkode in jedem der Kanäle des Empfän-Pseudokodegenerator 5 ein Schieberegister mit fünf gers auftreten, denn er kann gegenüber der theoreti-Flipflops 11, 12, 13, 14 15 benutzt, das durch ein sehen Lage, die dem synchronisierten Zustand entUND-Gatter 16, zwei Modulo-2-Addierern 17 und 4° spricht, um eine beliebige Zahl von in seiner Periode Γ 18 und ein Haltegatter 19 rückgekoppelt ist. Beim enthaltenen Ortstaktimpulsperioden verschoben sein. Ausführungsbeispiel nach F i g. 1 wird der Pseudo- Beim betrachteten Ausführungsbeispiel, bei dem55 μβ). In order to obtain this code, the synchronization code in each of the channels of the receiver pseudo-code generator 5 a shift register with five gers occur because it can opposite the theoretical flip-flops 11, 12, 13, 14 15 is used by a see location that indicates the synchronized state ent AND gate 16, two modulo-2 adders 17 and 4 ° speaks to any number of in its period Γ 18 and a holding gate 19 is fed back. Be shifted when included local clock pulse periods. Embodiment according to FIG. 1 is the pseudo In the exemplary embodiment under consideration, in which

zufallskode von 30 Bits vom Flipflop 15 dem Kanal die Frequenz der Ortstaktimpulse 90 kHz und die C₅ zugeführt. Dieser Kode ist etwas kürzer als der Frequenz des Synchronisiersignals 600 Hz beträgt, ist Kode von 31 (2⁵—1) Bits, den ein Rückkopplungs- 45 die Zahl der möglichen Verschiebungen
register mit fünf Flipflops liefern könnte, aber er hatrandom code of 30 bits from flip-flop 15 to the channel the frequency of the local clock pulses 90 kHz and the C ₅ supplied. This code is slightly shorter than the frequency of the synchronization signal is 600 Hz, is a code of 31 (2 ⁵ -1) bits, a feedback 45 the number of possible shifts
register with five flip-flops, but he did

ausgezeichnete Autokorrelationseigenschaften. Die 90000 __excellent autocorrelation properties. The 90000 __

Verschiebungen des Registers werden mit Hilfe des 600Shifts of the register are made with the help of the 600

Signals erhalten, das mit der Rahmenfrequenz vonSignal obtained with the frame frequency of

18 kHz den Ausgang des Zählers 9 entnommen wird 50 Deshalb ist der Empfänger nach Fi g. 1 mit einei (vgl. Fig. 1). Synchronisieranordnung 31 versehen, mit deren Hilf«18 kHz the output of the counter 9 is taken 50 Therefore the receiver according to Fi g. 1 with one (see Fig. 1). Synchronizing arrangement 31 provided, with the help of which «

Bei der in Fig. 1 dargestellten Ausbildung des Befehle zur Verschiebung der Steuerung des Kanal-Pseudozufallskodegenerators 5 ergibt sich für das Verteilers 23 erzeugt werden, um den empfangener Synchronisiersignal der Pseudozufallskode, von dem Synchronisierkode zeitlich in die theoretische Lage in eine aus 30 Bits bestehende Periode T in F i g. 2 dar- 55 Kanal C, zu bringen.In the embodiment of the command shown in Fig. 1 for shifting the control of the channel pseudo-random code generator 5 results for the distributor 23 to be generated to the received synchronization signal of the pseudo-random code, from the synchronization code in time to the theoretical position in a period of 30 bits T in FIG. 2 dar- 55 channel C, to bring.

gestellt ist. Die Wiederholungsfrequenz dieses Kodes Bei den bekannten Synchronisieranordnungen, wiiis posed. The repetition frequency of this code in the known synchronizing arrangements, wii

beträgt sie in der erwähnten französischen Patentanmeldunjit is in the aforementioned French patent application

2002 550 beschrieben worden sind, bewirkt ein<2002 550 have been described, causes a <

18000 _ ₆qq jj_z Synchronisationsdetektionsschaltung einen Korrela 18000 _ ₆ qq jj _z synchronization detection circuit a correla

30 " 60 tionsversuch, Bit für Bit, zwischen einer im Synchro30 "60 attempt, bit for bit, between one in synchro

nisierkanal C₅ empfangenen Reihe von 30 Bits uninisierkanal C ₅ received series of 30 bits uni

Das erste Bit entspricht dem Zustand 11110 der fünf einer Ortsreihe, die identisch mit dem Synchronisier Flipflops des Registers, während das letzte Bit dem kode ist; nach jedem vergeblich an einer empfange Zustand 11100 dieser fünf Flipflops entspricht. nen Reihe von 30 Bits durchgeführten KorrelationsThe first bit corresponds to the state 11110 of the five of a location series that is identical to the synchronization Flip-flops of the register while the last bit is the code; after each in vain at a reception State 11100 corresponds to these five flip-flops. A series of 30 bits of correlation performed

Die vom Sender gelieferten Multiplexsignale wer- 65 versuch bewirkt eine Verstellschaltung eine Verschie den über den Übertragungsweg 20 zum Empfänger bung um eine Periode bei 90 kHz des Kanalverteiler! übertragen, der eine bekannte Anordnung 21 ent- Ein Korrelationsversuch wird als vergeblich btThe multiplex signals supplied by the transmitter are tried by an adjustment circuit the over the transmission path 20 to the receiver exercise by one period at 90 kHz of the channel distributor! A correlation attempt is found to be in vain

hält, welche die Frequenz und die Phase des 90-kHz- trachtet, wenn z. B. die Anzahl der Fehler zwischeholds, which the frequency and the phase of the 90-kHz seeks, if z. B. the number of errors between

7 c* 87 c * 8

den 30 Bits der kontrollierten Reihe und den 30 Bits steuert wird. Diese logische Anordnung 35 besteht des Ortssynchronisierkodes mindestens sieben beträgt; aus fünf UND-Gattern P₁ bis p₅, deren Ausgänge mit wenn die Fehlerzahl weniger als sieben beträgt, lehrt dem Eingang je eines der fünf Zähler X₁ bis X₅ vereine Berechnung, daß der Synchronismus mit hoher bunden sind, und aus den UND-Gattern ^₁ bis q₅, deGewißheit erhalten wird, sogar wenn der Störpegel im 5 ren Ausgänge je mit dem Eingang eines der fünf Übertragungsweg bis zu lO°/o beträgt. Zähler Y₁ bis Y₅ verbunden sind. Je ein Paar austhe 30 bits of the controlled row and the 30 bits. This logical arrangement 35 consists of the location synchronization code is at least seven; from five AND gates P ₁ to P ₅ , whose outputs with if the number of errors is less than seven, teaches the input each one of the five counters X ₁ to X ₅ unified calculation that the synchronism are bound with high, and from the AND -Gates ^ ₁ to q ₅ , of which certainty is obtained even if the interference level in the 5 ren outputs with the input of one of the five transmission paths is up to 10%. Counters Y ₁ to Y _{5 are} connected. One pair each

Wie man sieht, müssen bei dieser Ausbildung, zwei Gattern (p_lf ^₁), (p„, q₂), (p₃, ^₃), (p₄, q₄), (p₅,As you can see, two gates (p _lf ^ ₁ ), (p ", q ₂ ), (p ₃ , ^ ₃ ), (p ₄ , q ₄ ), (p ₅ ,

gemäß während der Dauer einer Reihe von 30 Bits q₅) wird vom Kanalverteilersignal a_lt a₂, a_s, a₄ bzw.according to during a series of 30 bits q ₅ ) the channel distribution signal a _lt a ₂ , a _s , a ₄ or

nur ein einziger Korrelationsversuch durchgeführt a₅ gesteuert.only a single correlation attempt carried out a ₅ controlled.

wird, nacheinander 149 Reihen von 30 Bits benutzt io Wie ersichtlich, sind auf diese Weise die fünf Zähwerden, um die 149 Korrelationsversuche vorzuneh- ler jeder Gruppe (.Y₁ bis X₅ für die Gruppe Gx, Y₁ men, die im ungünstigsten Fall für die Wiederherstel- bis Y₅ für die Gruppe Gy) in den Zeitintervallen der lung des Synchronismus erforderlich sind. Da diese fünf Kanäle C₁ bis C₅ des Multiplexsystem^ mit dem Reihen im Rhythmus von 600 Hz auftreten, beträgt zugeordneten Addierer 33 bzw. 34 verbunden. Weil im ungünstigsten Falle die für die Wiederherstellung 15 bei Beginn jedes am Ausgang.ν des Ortskudegenerades Synchronismus erforderliche Gesamtzeit tors 32 auftretenden Synchronisierkodes sämtliche149 rows of 30 bits are used one after the other. As can be seen, the five counters are in this way in order to carry out the 149 correlation attempts of each group (.Y ₁ to X ₅ for group Gx, Y ₁ men, in the worst case for the restoration to Y ₅ for the group Gy) in the time intervals of the development of the synchronism are required. Since these five channels C ₁ to C _{5 of} the multiplex system ^ occur with the series in the rhythm of 600 Hz, associated adders 33 and 34 are connected. Because in the worst case all synchronization codes occurring for the restoration 15 at the beginning of each total time tor 32 required at the output ν of the Ortskudegenerades synchronism

Zähler durch das Signal RAZ auf Null gestellt wer-Counter can be set to zero by the signal RAZ

149 . _L_ 750 ms ^^en>
2^h'¹ jeder Zähler während eines Synchronisier-149. _L_ 750 ms ^ ^{en> 2} ^ h ' ¹ each counter during a synchronization

500 ~ " kodes die Zahl der Antikoinzidenzen (oder Fehler).500 ~ "codes the number of anticoincidences (or errors).

20 So zählt z. B. der Zähler X₁ die Zahl der Fehler zwi-20 For example, B. the counter X ₁ the number of errors between

Die Erfindung schafft eine Synchronisieranordnung, sehen der Kopie X und den Signalen im Kanal C₁;The invention provides a synchronizing arrangement, seeing the copy X and the signals in channel C ₁ ;

durch die die Zeit zur Wiederherstellung des Synchro- der Zähler Y₃ zählt die Zahl der Fehler zwischen derby the time to restore the synchro- the counter Y ₃ counts the number of errors between the

nismus erheblich verringert werden kann, unter Bei- Kopie Y und den Signalen im Kanal C₃.nism can be significantly reduced, under copy Y and the signals in channel C ₃ .

behaltung der Toleranz für Störpegel im Übertra- In dem in Fig. 1 dargestellten Ausführungsbeispiel,retention of the tolerance for interference level in the transmission In the embodiment shown in Fig. 1,

gungsweg von der Größenordnung von beispielsweise 25 in dem die Kanalzahl N = 5 gleich der Zahl η — 5Path of the order of magnitude of, for example, 25 in which the number of channels N = 5 is equal to the number η - 5

10 ⁰Zo. der Zähler jeder Zählergruppe ist, gibt es nur eine10 ⁰ Zo. is the counter of each counter group, there is only one

Gemäß der Erfindung enthält die Synchronisieranord- Gruppe von fünf Kanälen, so daß ein einziger Syn-According to the invention contains the Synchronisieranord- group of five channels, so that a single syn-

nung 31 des Empfängers nach F i g. 1 einen Ortskode- chronisierkode genügt, um die beiden Kopien X tion 31 of the recipient according to FIG. 1 a location code chronizing code is sufficient to transfer the two copies X

generator 32, der an m = 2 Ausgängen, die mit χ und und Y mit den in den fünf Kanälen des Multiplex-generator 32, which is connected to m = 2 outputs, marked with χ and and Y with the in the five channels of the multiplex

y bezeichnet sind, zwei Kopien des Synchronkodes 3° systems empfangenen Signalen zu vergleichen,y are designated to compare two copies of the synchronous code 3 ° system received signals,

liefert, die in bezug aufeinander um eine gewisse Bit- Während bei der bekannten Anordnung währendsupplies which in relation to one another by a certain bit while in the known arrangement during

zahl dieses Kodes verschoben sind. Dieser Ortsgene- der Dauer der 30 Bits des Synchronisierkodes nur einnumber of this code have been shifted. This local generation of the duration of the 30 bits of the synchronization code is only one

rator 32 ist vorzugsweise genau gleich dem Pseudo- einziger Vergleich (oder Korrelationsversuch) durch-rator 32 is preferably exactly the same as the pseudo-single comparison (or correlation attempt) carried out-

zufallskodegenerator 5 des Senders. In der FigiT sind geführt wurde, werden mit der Anordnung nach derrandom code generator 5 of the transmitter. In the FigiT are performed, with the arrangement according to the

im Ortskodegenerator 32 die fünf Flipflops des Re- 35 Erfindung während der gleichen Zeitdauer zehn Kor-in the location code generator 32 the five flip-flops of the Re- 35 invention during the same period of time ten cor-

gisters schematisch angegeben, die fünf Kopien des relationsversuche vorgenommen, was die zur Wieder-gisters is shown schematically, the five copies of the attempts to relate were made, which

Synchronisierkodes liefern können, die je Fiipfiop um herstellung des Synchronismus erforderliche Zeit umSynchronization codes can deliver the time required per Fiipfiop to establish synchronism

ein Bit verschoben sind. Beim gewählten Beispiel wer- einen Faktor 10 verringert. Im erwähnten Beispielare shifted one bit. In the example chosen, a factor of 10 is reduced. In the example mentioned

den zwei Kopien X und Y benutzt, die von zwei be- wird diese Zeit von 250 auf 25 ms herabgesetzt,the two copies X and Y are used, which is loaded by two, this time is reduced from 250 to 25 ms,

nachbarten Flipflops geliefert werden und somit um 40 Um sämtliche Korrelationsversuche selbsttätigneighboring flip-flops are delivered and thus all correlation attempts by 40 um automatically

ein Bit gegeneinander verschoben sind. Die Aus- durchzuführen und den Synchronismus zu erlangen,one bit are shifted against each other. To carry out the execution and to achieve the synchronism,

gänge χ und y sind je mit einem Eingang von zwei enthält die Synchronisieranordnung eine logischegears χ and y are each with an input of two, the synchronizing arrangement contains a logical one

Modulo-2-Addierem 33 bzw. 34 verbunden, deren Schaltung 36, die der Steuerschaltung 37 Verschiebe-Modulo-2 adders 33 or 34, whose circuit 36, which the control circuit 37 shifting

zweite Einsänge mit den vereinigten Ausgängen S₁ befehle für den Ortskodegenerator 32 zuführt, undsecond inputs with the combined outputs S ₁ commands for the location code generator 32, and

bis S₅ des Kanalschalters 24 verbunden sind. Der 45 eine logische Schaltung 38, die der Steuerschaltunsto S _{5 of} the channel switch 24 are connected. The 45 a logic circuit 38, which the control circuit

Ausgang des Addierers 33 bzw. 34 ist mit dem Ein- 39 Verschiebebefehle für den Kanalverteiler 23 zu-The output of the adder 33 or 34 is to be used with the input 39 shift commands for the channel distributor 23.

eang der Gruppe Gx bzw. Gy von je η Addierern führt. Diese logischen Schaltungen werden durch dieeang of the group Gx or Gy of each η adders leads. These logic circuits are made by the

verbunden; im Ausführungsbeispiei nach Fig. 1 ist logischen Ausgangssignale der Zähler AT₁ bis Y₅ undtied together; In the exemplary embodiment according to FIG. 1, logic output signals are the counters AT ₁ to Y ₅ and

η gleich der Zahl N = 5 der Multiplexkanäle. Y₁ bis Y₅ für die Schaltung 36 und X₁ bis X₁ und Y₁ η is equal to the number N = 5 of the multiplex channels. Y ₁ to Y ₅ for circuit 36 and X ₁ to X ₁ and Y ₁

Diese Zähler werden sämtlich durch ein Signal 5° bis Y₄ für die Schaltung 38, gesteuert. Diese logischer RAZ auf Null gestellt, das bei Beginn der Kopie X Signale ändern ihren Wert, wenn in den entsprechenauftritt, die am Ausgang χ erhalten wird, der hier als den Zählern der vorherbestimmte Zählschwellenweri Bezug benutzt wird. Das Signal RAZ ist ein Impuls. erreicht wird. Der Zählschwellenwert entspricht ζ. Β der sofort nach dem Zeitpunkt auftritt, zu dem das der Einstellung des Zählers. Dieser Zählschwellen· erste Bit dieser Kopie erscheint, das gemäß F i g. 2 55 wert beträgt z. B. 7 und entspricht, wie vorstehenc dem Zustand !1110 der fünf Flipflops des Registers erläutert worden ist der Zahl von Fehlern, unterhalt entspricht. Dieser Impuls ist kürzer als die einem deren, unter Berücksichtigung des Störpegels in Kanal zugeteilte Zeit Übertragungsweg, eine ausreichende KorrelatioiThese counters are all controlled by a signal 5 ° to Y ₄ for the circuit 38. This logical RAZ is set to zero, the X signals change their value at the beginning of the copy, if the corresponding occurs, which is obtained at the output χ , which is used here as the counters of the predetermined counting threshold reference. The signal RAZ is a pulse. is achieved. The counting threshold corresponds to ζ. Β which occurs immediately after the setting of the counter. This counting threshold · first bit of this copy appears, which according to FIG. 2 55 value is e.g. B. 7 and, as explained above, corresponds to the state! 1110 of the five flip-flops of the register, corresponds to the number of errors, maintenance. This impulse is shorter than the time allotted to one of their transmission path, taking into account the interference level in the channel, a sufficient correlation

Jeder Zähler hat einen Ausgang für einen vorher- zwischen 30 Bits einer Kopie und 30 in einem deiEach counter has an output for a previous one - between 30 bits in a copy and 30 in a dei

bestimmten Zählschwellenwert Die fünf Zähler X₁ 60 Kanäle des Multiplexsystem^ empfangenen Bits ercertain counting threshold The five counters X ₁ 60 channels of the multiplex system ^ received bits er

bis X₅ der Gruppe Gx liefern an diesen Ausgängen halten worden ist.until X _{5 of} the group Gx has been kept delivering at these outputs.

je ein logisches Signal X₁ bis x₅. Die fünf Zähler Y₁ Die logische Schaltung 36 führt der Steuerschalone logical signal each from X ₁ to x ₅ . The five counters Y ₁ The logic circuit 36 carries the control switch

bis y_s der Gruppe Gy liefern an diesen Ausgängen rung 37 unter zwei verschiedenen Umständen Verto y _s of group Gy deliver Ver. 37 at these outputs under two different circumstances

ebenfalls je ein logisches Signal y, bis y₅. schiebebefehle für den Ortskodegenerator 32 zu.also a logical signal y until y ₅ . shift commands for the location code generator 32.

Die Verbindung der Ausgänge der Addierer 33 und 65 Erstens wird ein Verschiebebefehl dann geliefertThe connection of the outputs of adders 33 and 65 First, a shift command is then provided

34 mit dem Eingang der Zähler erfolgt mittels der lo- wenn sämtliche Zähler X₁ bis X_s und Y₁ bis Y₅ an34 with the input of the counter takes place by means of the lo- if all counters X ₁ to X _s and Y ₁ to Y ₅ on

gischen Anordnung 35, die durch die Ausgangssignale Ende eines Vergleichszyklus der beiden Kopien .3graphic arrangement 35, which by the output signals end of a comparison cycle of the two copies .3

j der Kanalverteilerschaltung 25 ge- und Y mit den Signalen in den fünf Kanälen ihnj of the channel distribution circuit 25 and Y with the signals in the five channels him

Endstellung erreicht haben, d. h. im vorliegenden Fall am Ende jedes Synchronisierkodes, der am Bezugsausgang χ des Ortskodegenerators 32 auftritt. In diesem Falle führt die Schaltung 36 der Steuerschaltung 37 über die Verbindung 43 (Fig. 3) ein logisches Signal zu. Die Steuerschaltung 37 ist so ausgelegt, daß sie sodann das UND-Gatter während zweier Bits des Synchronisierkodes sperrtHave reached the end position, ie in the present case at the end of each synchronization code that occurs at the reference output χ of the location code generator 32. In this case the circuit 36 feeds a logic signal to the control circuit 37 via the connection 43 (FIG. 3). The control circuit 37 is designed so that it then blocks the AND gate during two bits of the synchronization code

(Dauer jeden Bits: s^25ws|.(Duration of each bit: s ^ 25ws |.

\ 18000 J \ 18000 y

Da die Impulse der Frequenz 18 kHz, die das Register des Ortskodegenerators 32 weiterschalten, den Eingang 42 des UND-Gatters 41 erreichen, wird die Weiterschaltung dieses Registers während der Dauer dieser zwei Bits eingestellt; danach fängt sie wieder normai an. Nach dieser Handlung der Steuerschaltung 37 ergeben sich zwei neue Kopien X und Y, die je um die Dauer von zwei Bits gegenüber den jo vorhergehenden verschoben sind; danach ergibt sich bei Beginn des nächsten am Ausgang χ des Ortskodegenerators 32 auftretenden Synchronisierkodes das vorstehend beschriebene Signal RAZ, das sämtliche Zähler auf Null zurückstellt, und es fängt wieder ein neuer Vergleichszyklus an, bei dem die zwei neuen Kopien benutzt werden. Im vorliegenden Fall, bei dem der Synchronisierkode aus 30 Bits besteht und zwei durch zwei aufeinanderfolgende Flipflops des Registers des Ortskodegenerators 32 gelieferte Kopien benutzt werden, sind höchstens 15 Verschiebungen von je zwei Bits erforderlich, um den Synchronisierkode unter den empfangenen Multiplexsignalen wiederzufinden. Since the pulses of the frequency 18 kHz, which advance the register of the location code generator 32, reach the input 42 of the AND gate 41, the advancement of this register is stopped for the duration of these two bits; then it starts again normai. After this action by the control circuit 37, two new copies X and Y result, each of which is shifted by the duration of two bits compared to the previous ones; thereafter, at the beginning of the next synchronization code appearing at the output χ of the location code generator 32, the signal RAZ described above results, which resets all counters to zero, and a new comparison cycle begins again in which the two new copies are used. In the present case, in which the synchronization code consists of 30 bits and two copies supplied by two successive flip-flops of the register of the location code generator 32 are used, a maximum of 15 shifts of two bits each are required to find the synchronization code among the received multiplex signals.

Wenn am Ende eines am Bezugsausgang χ des Ortskodegenerators 32 auftretenden Synchronisierkodes einer der Zähler seine Endstellung nicht erreiche hat, führt die Schaltung 36 über die Verbindung 40 der Steuerschaltung 36 einen anderen Verschiebebefehl zu, dahingehend, daß die dem Zähler entsprechende Kopie am Bezugsausgang .r des Ortskodegenerators 32 erscheint. Dieser Verschiebebefehl ergibt sich nur, wenn der gefundene Zähler der Zählergruppe Gy zugehört, weil, wenn er der Gruppe Gx zugehört, die Kopie die richtige Stellung einnimmt. Wenn die Schaltung 37 über die Verbindung <i0 einen Verschiebebefehl empfängt, stellt sie die Weiterschaltung des Registers des Ortskodegenerators 32 während der Dauer eines Bits (55 μβ) ein, und es tritt am Ausgang X die Kopie Y auf.If at the end of a synchronization code occurring at the reference output χ of the location code generator 32 one of the counters has not reached its end position, the circuit 36 sends another shift command via the connection 40 to the control circuit 36, to the effect that the copy corresponding to the counter at the reference output .r des Location code generator 32 appears. This shift command is only given if the counter found belongs to the counter group Gy , because if it belongs to the group Gx , the copy takes the correct position. When the circuit 37 receives a shift command via the connection <i0, it stops the index of the location code generator 32 from being advanced for the duration of one bit (55 μβ), and the copy Y occurs at the output X.

Im gleichen Fall, in dem einer der Zähler am Ende des Bezugssynchronisierkodes seine Endstellung nicht erreicht, liefert die logische Schaltung 38 der Steuerschaltung 39 einen Verschiebebefehl für den Kanalverteiler 23 dahingehend, daß ein Zusammenfallen des dem Zähler entsprechenden Kanals mit dem Synchronisierkanal C_s herbeigeführt wird. Dieser Befehl tritt selbstverständlich nur dann auf, wenn der gefundene Kanal einer der Informationskanäle C₁ bis C₄ ist. Deshalb werden der Schaltung 38 nur die Ausgangssignale der Zähler X₁ bis X_t und Y₁ bis Y_t zugeführt. Um den Kanalverteiler 23 weiter?uschalten. stellt die Steuerschaltung 39 den Sstelligen Zähler 26 in den dem Kanal C₅ entsprechenden Zählerstand 5, sobald ihm ein zweiter Schaltbefehl zugeführt wird (d. h. während eines der fünf im letzten Bit des Ortsbezugskodes enthaltenen Rahmenbits). Der Zähler 26 wird bis zum Ende des letzten Rahmenbits des Ortsbezugskodes in dem Zählerstand 5 gehalten, wo bei dieses letzte Rahmenbit dem Kanal C₅ entspricht Dadurch wird das empfangene Synchronisiersigna dem ihm zugeordneten Kanal C₅ zugeführt, und wei der Weiterschaltbefehl für den kanalverteiler aufge hoben worden ist, setzt die Wirkung des Kanalverteilers 24 wieder normal ein.In the same case, in which one of the counters does not reach its end position at the end of the reference synchronization code, the logic circuit 38 supplies the control circuit 39 with a shift command for the channel distributor 23 to the effect that the channel corresponding to the counter coincides with the synchronization channel C _s . Of course, this command only occurs if the channel found is one of the information channels C ₁ to C ₄ . Therefore, only the output signals of the counters X ₁ to X _t and Y ₁ to Y _{t are} fed to the circuit 38. To switch on the channel distributor 23. the control circuit 39 sets the S-digit counter 26 to the _{counter reading 5} corresponding to the channel C 5 as soon as it receives a second switching command (ie during one of the five frame bits contained in the last bit of the location reference code). The counter 26 is kept of the Ortsbezugskodes in the count 5 to the end of the last frame bit which corresponds to this last frame bit to the channel C ₅ Thereby, the received Synchronisiersigna the its associated channel C _5, respectively, and white the handoff command for the channel distributor been raised has been, the effect of the channel distributor 24 starts again normally.

Nach den beiden Verschiebungen des Ortskodegenerators 32 und des Kanalverteilers 24 ergibt sich Synchronismus zwischen dem Kanalverteiler 7 des Senders und dem des Empfängers 24. Der am Bezugsausgang χ auftretende Ortskode ist synchron mii dem Synchronisierkode des Senders.After the two shifts of the location code generator 32 and the channel distributor 24, there is synchronism between the channel distributor 7 of the transmitter and that of the receiver 24. The location code occurring at the reference output χ is synchronous with the synchronization code of the transmitter.

F i g. 3 zeigt ein Schaltbild einer Ausführungsfonr der Schaltungen 36 und 37 sowie der Schaltunger 38 und 39 für das Ausführungsbeispiel des Übertragungssystems nach F i g. 1.F i g. 3 shows a circuit diagram of an embodiment of the circuits 36 and 37 and the circuits 38 and 39 for the embodiment of the transmission system according to FIG. 1.

Die Schaltung 36 enthält ein UND-Gatter 44 mil zehn Eingängen, denen die Ausgangssignale der zehn Zähler zugeführt werden, während der Ausgang mii einem Eingang des Und-Gatters 45 verbunden ist. Dem anderen Eingang dieses UND-Gatters 45 wird ein Abtastimpuls E zugeführt, der sich während des letzten im letzten Bit des Ortsbezugskodes enthaltenen Rahmenbits ergibt. Deshalb wird, wenn sämtliche Zähler zum Zeitpunkt, zu dem sich der Impuls E ergibt, ihren Endstand erreicht haben, der Steuerschaltung 37 über die Verbindung 43 ein Verschiebebefehl zugeführt, um während der Dauer von zwei Bits des Synchronisierkodes die Weiterschaltung des Registers des Ortskodegenerators 32 einzustellen.The circuit 36 contains an AND gate 44 with ten inputs, to which the output signals of the ten counters are fed, while the output with one input of the AND gate 45 is connected. The other input of this AND gate 45 is supplied with a sampling pulse E which results during the last frame bit contained in the last bit of the location reference code. Therefore, if all counters have reached their end position at the time at which the pulse E results, a shift command is fed to the control circuit 37 via the connection 43 in order to stop the register of the location code generator 32 from advancing for the duration of two bits of the synchronization code .

Die Schaltung 36 enthält auch ein ODER-Gattei 46 mit fünf Eingängen, denen die Ausgangssignaie der Zähler Y₁ bis Y₅ zugeführt werden, während der Ausgang mit dem Eingang eines UND-Gatters 47 verbunden ist. Dem anderen Eingang dieses UND-Gatters 47 wird ebenfalls der erwähnte Abtastimpuls E zugeführt. Auf diese Weise wird, wenn irgendeiner der Zähler Y₁ bis Y₅ zum Zeitpunkt, zu "dem der Impuls E auftritt, seinen Endstand nicht erreicht hat, der Steuerschaltung 37 über die Verbindung 40 ein Verschiebebefhl zugeführt, um während de"r Dauer eines Bits des Synchronisierkodes die Weiterschaltung des Registers des Ortsgenerators 32 einzustellen.The circuit 36 also contains an OR gate 46 with five inputs, to which the output signals of the counters Y ₁ to Y _{5 are} fed, while the output is connected to the input of an AND gate 47. The aforementioned sampling pulse E is also fed to the other input of this AND gate 47. In this way, if any one of the counters Y ₁ to Y ₅ has not reached its end value at the point in time at which the pulse E occurs, the control circuit 37 is supplied via the connection 40 with a shift command in order for the duration of one bit of the synchronization code to set the indexing of the location generator 32 register.

Die Steuerschaltung 37 enthält ein Flipflop 48, das aus zwei passend geschalteten ODER-Gattern 49 und 50 besteht rnd dessen Ausgang 51, wenn ihm über die Verbindungen 40 oder 43 ein Verschiebebefehl zugeführt wird, den Zustand 0 einnimmt. Das Flipflop 48 ist dann im Arbeitszustand. In diesem Falle erreichen die dem Eingang 42 des UND-Gatters 41 zugeführten Impulse der Frequenz 18 kHz den Ortskodegenerator 32 nicht mehr, und die Weiterschaltung des Registers des Ortskodegenerators 32 wird eingestellt. Aber die Impulse der Frequenz 18 kHz, die den Ortskodegenerator 32 nicht mehr erreichen, werden in einem Dreiständezähler 52 gezählt, den sie über das UND-Gatter 53 erreichen, dessen einer Eingang 54 mit den Impulsen der Frequenz 18 kHz gespeist wird, wahrend der andere Eingang mit dem Komplementarausgang 55 des Flipflops 48 verbunden ist. Der Zahler 52 wird durch das erwähnte Signal RAZ in den Nullstand zurückgestellt.The control circuit 37 contains a flip-flop 48 which consists of two suitably switched OR gates 49 and 50 and whose output 51 assumes the state 0 when a shift command is supplied to it via the connections 40 or 43. The flip-flop 48 is then in the working state. In this case, the pulses of the frequency 18 kHz fed to the input 42 of the AND gate 41 no longer reach the location code generator 32, and the index of the location code generator 32 is stopped. But the pulses of the frequency 18 kHz which no longer reach the location code generator 32 are counted in a three-level counter 52, which they reach via the AND gate 53, one input 54 of which is fed with the pulses of the frequency 18 kHz, while the other Input is connected to the complementary output 55 of the flip-flop 48. The counter 52 is reset to zero by the aforementioned signal RAZ.

Wenn der Zähler 52 einen der Zählerstände »eins« oder »zwei« einnimmt und der erwähnte Abtastimpuls E auftritt, wird das Flipflop 48 über das UND-Gatter 56 bzw. 57 in den Ruhezustand gebracht. Je nachdem der Verschiebebefehl von der ODER-Schal-When the counter 52 takes one of the counts "one" or "two" and the mentioned sampling pulse E occurs, the flip-flop 48 is brought to the idle state via the AND gate 56 or 57. Ever after the shift command from the OR switch

lung 46 (einer der Zähler der Gruppe Gy hat seinen Endstand nicht erreicht) oder von der UND-Schaltung 44 (sämtliche Zähler haben ihren Endstand erreicht) herrührt, wird das Flipflop 48 nach einem bzw. zwei im Zähler 52 gezählten Verschiebeimpulsen in den Ruhezustand gebracht, und die Weiterschaltung des Registers des Ortskodegenerators 32 setzt normal wieder ein. Im einen Falle ist ein Abtastimpuls des Registers des Ortskodegenerators 32 unterdrückt, d. h., die Kopie Y tritt am Ausgang χ auf; im anderen Falle sind zwei Abtaslimpulse unterdrückt, d. h. an den Ausgängen χ und y des Ortskodegenerators 32 treten zwei neue Kopien auf, die gegenüber den vorhergehenden um zwei Bits verschoben sind.ment 46 (one of the counters in group Gy has not reached its final state) or from the AND circuit 44 (all counters have reached their final state), flip-flop 48 is brought to the idle state after one or two shift pulses counted in counter 52 , and the indexing of the register of the location code generator 32 starts normally again. In one case, a sampling pulse of the register of the location code generator 32 is suppressed, that is, the copy Y occurs at the output χ ; in the other case, two scanning pulses are suppressed, ie two new copies appear at the outputs χ and y of the location code generator 32, which are shifted by two bits compared to the previous ones.

Bei Beginn des nächsten Synchronisierkodes bringt der Impuls RAZ das Flipflop 48 in den Ruhezustand und den Zähler 52 in den Zählerstand »0«.At the beginning of the next synchronization code, the RAZ pulse brings the flip-flop 48 to the idle state and the counter 52 to the count "0".

F i g. 3 zeigt gleichfalls eine Ausführungsform der Steuerschaltungen 38 und 39, mit deren Hilfe der Kanalverteiler 23 verschoben wird, wenn einer der Zähler X₁ bis X_x oder Y₁ bis Y₄ seinen Endstand nicht erreicht hat.F i g. 3 likewise shows an embodiment of the control circuits 38 and 39, with the aid of which the channel distributor 23 is shifted if one of the counters X ₁ to X _x or Y ₁ to Y _{4 has} not reached its end position.

Die logische Schaltung 38 enthält vier ODKR-Gatter 60, 61, 62 und 63, deren beiden Eingängen die Ausgangssignale der Zähler (x_t, y,), (x₂, y₂), (x_s, >-₃) bzw. (.X₄, y₄) zugeführt werden. Die Ausgänge dieser vier ODER-Gatter sind je mit einem Eingang von vier UND-Gattern 64, 65, 66 bzw. 67 verbunden, deren anderem Eingang die Ausgangssignale der Verteilerschaltungen «j, a_?, a₃ bzw. a_v die den Kanälen C₁, C₂, C, bzw. C₄ entsprechen, zugeführt werden. Einem dritten Eingang der UND-Gatter 64 bis 67 wird ein Abtastsignal E₅ zugeführt, das aus fünf spitzen Impulsen besteht, die nur während des letzten Bits des Ortsbezugskodes und während der Signale a„ O₂, λ₃, α₄ bzw. a₅ auftreten, wobei sie jedoch gegenüber dem Zeitpunkt des Auftretens dieser Signale zeitlich verschoben sind. Schließlich sind die Ausgänge der vier UND-Gatter 64 bis 67 je mit einem Eingang des ODER-Gatters 68 verbunden.The logic circuit 38 contains four ODKR gates 60, 61, 62 and 63, the two inputs of which the output signals of the counters (x _t , y,), (x ₂ , y ₂ ), (x _s ,> - ₃ ) and (.X ₄ , y ₄ ) are supplied. The outputs of these four OR gates are each connected to an input of four AND gates 64, 65, 66 and 67, the other input of which receives the output signals of the distribution circuits «j, a _? , a ₃ and a _v, which correspond to the channels C ₁ , C ₂ , C, and C _4, respectively, are supplied. A third input of the AND gates 64 to 67 is supplied with a sampling signal E ₅ , which consists of five sharp pulses that occur only during the last bit of the location reference code and during the signals a "O ₂ , λ ₃ , α ₄ or a ₅ occur, but they are shifted in time compared to the time at which these signals occur. Finally, the outputs of the four AND gates 64 to 67 are each connected to an input of the OR gate 68.

Auf diese Weise ergibt sich, wenn einer der Zähle/ X₁ bis AT₄ oder Y₁ bis Y₄ während der Dauer des Bits des Ortsbezugskodes seinen Endstand nicht erreicht, am Ausgang des ODER-Gatters 68 ein Impuls, der im Intervall auftritt, in dem auf einen der Kanäle C₁ bis C₁, der dem Zähler entspricht, umgeschaltet wird. Dieser Impuls ist der Verschiebebefehl für den Kanalverteiler 23, der der Steuerschaltung 39 zugeführt wird.In this way, if one of the counters / X ₁ to AT ₄ or Y ₁ to Y ₄ does not reach its final position during the duration of the bit of the location reference code, a pulse occurs at the output of the OR gate 68, which occurs in the interval in which is switched to one of the channels C ₁ to C ₁ , which corresponds to the counter. This pulse is the shift command for the channel distributor 23, which is fed to the control circuit 39.

Die Steuerschaltung 39 besteht aus zwei Flipflops 69 und 70. Das Flipflop 69 wird durch den von der logischen Steuerschaltung 38 gelieferten Impuls in den Arbeitszustand und systematisch durch Impulse mit der Frequenz von 180 kHz, die einem Rückstelleingang 71 zugeführt werden, wieder in den Ruhezustand gebracht Sobald ein Verschiebebefehl erscheint, stellt das Flipflop 69 über seinen Ausgang 72 den Zähler 26 (Zählerstand 1 bis 5) des Kanalverteilers 23 in den Zählerstand 5, der dem Synchronisierkanal C₅ entspricht Gleichzeitig wird das Flipflop 70 in den Arbeitszustand gebracht und hält über seinen Ausgang 73, der mit den Eingängen J und K des Flipflops 69 verbunden ist dieses Flipflop 69 im Arbeitszustand, wodurch ebenfalls der Zähler 26 im Zählerstand 5 gehalten wird. Während des fünften Rahmenbiis des letzten Bits des Ortsbezugskodes befindet sich der Zähler 26 noch immer im Zählerstand 5, und der Kanalverteiler 23 des EmpfängersThe control circuit 39 consists of two flip-flops 69 and 70. The flip-flop 69 is brought into the working state by the pulse supplied by the logic control circuit 38 and systematically put back into the idle state by pulses with a frequency of 180 kHz which are fed to a reset input 71 As soon as a shift command appears, the flip-flop 69 uses its output 72 to set the counter 26 (count 1 to 5) of the channel distributor 23 to the counter 5, which corresponds to _{the synchronization channel C 5} 73, which is connected to the inputs J and K of the flip-flop 69, this flip-flop 69 is in the working state, whereby the counter 26 is also held at the counter reading 5. During the fifth frame bis of the last bit of the location reference code, the counter 26 is still in the counter reading 5, and the channel distributor 23 of the receiver

ist richtig eingestellt. Unmittelbar bei Beginn des ersten Bits des nächsten Synchronisierkodes am Bezugsausgang des Grtskodegenerators 32, der gegebenenfalls selber verschoben sein kann, tritt der Impuls RAZ auf, der das Flipflop 70 in den Ruhezustand zurückstellt, was zur Folge hat, daß auch das Flipflop 69 in den Ruhezustand zurückgestellt wird, so daß der Zähler 26 wieder normal weiterzählt und dabei die erhaltene richtige Einstellung für den Kanalverteiler 23. aufrechterhält.is set correctly. Immediately at the beginning of the first bit of the next synchronization code at the reference output of the code generator 32, which may itself be shifted, the pulse RAZ occurs, which resets the flip-flop 70 to the idle state, with the result that the flip-flop 69 also into the idle state is reset so that the counter 26 continues to count normally while maintaining the correct setting obtained for the channel distributor 23.

Die Synchronisierschaltung eines Übertragungssystems gemäß der Erfindung kann für die gleiche Zahl N von Multipiexkanälen und für die gleiche Zahl M von Synchronisierkodebits vielfach abgeändert werden.The synchronization circuit of a transmission system according to the invention can be modified many times for the same number N of multiplex channels and for the same number M of synchronization code bits.

Betrachten wir zunächst den beschriebenen Fall, bei dem die Zahl η der Zähler jeder Zählergruppe gleich der Zahl N von Kanälen ist, so daß während der Dauer eines Synchronisierkodes N · m Korrelationsversuche durchgeführt werden können, wobei m die Zahl der gleichzeitig benutzten Kopien ist. Im Rahmen der Erfindung ist die Zahl m von Kopien derartig, daßLet us first consider the case described, in which the number η of the counters in each counter group is equal to the number N of channels, so that N · m correlation attempts can be carried out during the duration of a synchronization code, where m is the number of copies used at the same time. In the context of the invention, the number m of copies is such that

2<m<M2 <m <M

ist.is.

Beim bisher beschriebenen Ausführungsbeispiel kann man jede Zahl m von Kopien zwischen 2 und 30 benutzen, wobei die Dauer der Wiederherstellung des Synchronismus in dem Maße abnimmt, in dem die Zahl der benutzten Kopien zunimmt.In the embodiment described so far, any number m of copies between 2 and 30 can be used, the duration of the restoration of synchronism decreasing as the number of copies used increases.

Im Ausfühnmgsbeispiel nach F i g. 1 ist m = 2. Es kann jedoch m auch gleich 5 sein, wobei diese fünf gleichzeitigen Kopien mittels der fünf Flipflops des rückgekoppelten Registers mit fünf Flipflops des Ortskodegenerators 32 erhalten werden, dessen fünf Ausgänge mit fünf Addierern verbunden sind, deren Ausgänge über UND-Gatter auf die in F i g. 1 dargestellte Weise mit fünf Gruppen von je fünf Zählern verbunden sind.In the exemplary embodiment according to FIG. 1 is m = 2. However, m can also be equal to 5, these five simultaneous copies being obtained by means of the five flip-flops of the feedback register with five flip-flops of the location code generator 32, the five outputs of which are connected to five adders, the outputs of which are via AND- Gate on the in F i g. 1 are connected with five groups of five counters each.

Wenn m = 30 gewählt wird, kann man dadurch 30 gleichzeitige Kopien erhalten, daß das rückgekoppelte Register mit fünf Flipflops des Ortskodegenerators 32 durch ein Register mit 25 Flipflops verlängert wird.If m = 30 is chosen, 30 simultaneous copies can be obtained by lengthening the feedback register with five flip-flops of the location code generator 32 by a register with 25 flip-flops.

In diesem äußersten Fall genügt ein einziger Synchronisierkode zur Bestimmung des Kanals und der Kopie, in dem bzw. der sich Reihen von 30 Bits im Synchronismus befinden. Die für diese Bestimmung notwendige Zeit beträgt dabeiIn this extreme case, a single synchronization code is sufficient to determine the channel and the Copy in which rows of 30 bits are in synchronism. The one for this determination necessary time is

1
600 1
600

1,6 ms.1.6 ms.

Im Vergleich mit den bekannten Systemen ist diese Zeit um einen Faktor verringert, der gleich dem Produkt aus der Kanalzahl und der Bitzahl des Synchronisierkodes ist Es ist auch möglich, zum Unterschied gegenüber dem Ausführungsbeispiel der Fi g. 1, in jeder Gruppe eine Zahl π von Zählern zu verwenden, die kleiner als die Zahl N der Kanäle des Multiplexsystems ist, wobei diese Zahl im Grenzfall gleich 1 sein kann. Im Rahmen der Erfindung ist die Zahl η der Zähler jeder Zählergruppe derartig, daßIn comparison with the known systems, this time is reduced by a factor which is equal to the product of the number of channels and the number of bits of the synchronization code. In contrast to the exemplary embodiment in FIG. 1 to use a number π of counters in each group which is smaller than the number N of the channels of the multiplex system, this number being equal to 1 in the limit case. In the context of the invention, the number η of the counters of each counter group is such that

l<n<Nl <n <N

ist.is.

13 1413 14

Gemäß der Erfindung kann man jeden Wert von In diesem Falle ist die Dauer von drei Synchroni-According to the invention, one can use any value of In this case the duration of three synchronous

m und η wählen, der durch die Beziehungen (1) und sierkodes erforderlich, um die zwei Kopien X und Y Choose m and η by the relationships (1) and sierkodes required to make the two copies X and Y

(2) bestimmt wird. mit den Signalen der N Kanäle zu vergleichen. Am(2) is determined. to compare with the signals of the N channels. At the

Wenn die Zahl η jeder Zählergruppe kleiner als Ende jedes Kodes zeigt ein Zähler, wenn er seinen die Multiplexkanalzahl N ist, werden während der 5 Endstand nicht erreicht hat, die Kopie und den Kanal Dauer eines am Bezugsausgang erscheinenden Syn- an, die miteinander korreliert sind,
chronisierkodes nicht mehr als n-m Korrelaticnsver- Wie man sieht, erlauben es die möglichen Variansuche durchgeführt, wobei m die Zahl der gleichzeitig ten der Synchronisieranordnung gemäß der Erfindbenutzten Kopien isL Um mit m bestimmten Kopien dung, den besten Kompromiß zwischen dem Auf-Korrelationsversuche mit sämtlichen Kanälen (N-m io wand und der für die Wiederherstellung des Synchro-Versuche) durchzuführen, werden diese m Kopien nismus erforderlichen Zeit zu verwirklichen,
während der Dauer einer bestimmten Zahl von Kodes Wenn im Multiplexsystem ein Teilrahmen inbegrifwiederholt, wobei die logische Schaltung die Addierer fen ist, ermöglichen es die erfindungsgemäßen Maßmit den Zählern verbindet, zunächst in den Zeitinter- nahmen, unter entsprechender Anwendung auf dievallen der Kanäle einer Gruppe von η Kanälen wäh- 15 sen Teilrahmen des Synchronismus dieses Teilrahrend eines am Bezugsausgang auftretenden Synchro- mens rasch (wiederherzustellen,
nisierkodes, und dann in den Zeitintervallen der Ka- Dabei wird im Sender in einem Kanal dieses Teilnäle einer bestimmten Zahl weiterer Gruppen von rahmens ein Synchronisiersignal in Form eines je η Kanälen während einer bestimmten Zahl von Pseudozufallkodes gesendet, der im Empfänger zur am Bezugsausgang nacheinander erscheinenden *o Synchronisierung des Teilraiimens benutzt wird. Die Synchronisierkodes, wobei die Zahl der Synchroni- Synchronisieranordnung des Teilrahmens hat einen sierkodes und die Zahl der Gruppen von je π Kanälen Aufbau analog demjenigen, die für die Synchronisie· so gewählt werden, daß die Zeitintervalle sämtlicher rung des Rahmens benutzt wird.
N Kanäle benutzt werden. Die Verschiebeschaltungen Wenn das Multiplexsystem in einem Satellitenfür den Ortskodegenerator 32 und den Kanalverteiler as nachrichtensystem benutzt wird, um Informationen werden dieser Wirkungsweise angepaßt Falls samt- zwischen beweglichen Stationen und einer festen liehe Zähler den Endstand erreicht haben, wird der Bodenstation zu übertragen, ist es besonders vorteil-Ortskodegenerator 32 nur dann verschoben, um m haft und ökonomisch, das Synchronisiersignal des weitere Kopien zu liefern, nachdem m Kopien mit Teilrahmens auch als Fernmeßsignal für die Ortung den Signalen in den N Kanälen verglichen worden 30 der beweglichen Stationen zu benutzen. In einem sind. Dahingegen können, falls ein Zähler seinen solchen System sendet die Bodenstation den Synchro-Endstand nicht erreicht hat, am Ende jedes Synchro- nisierkode des Teilrahrnens, der im nachstehenden nisierkodes der Ortskodegenerator 32 und der Ka- als Fernmeßkode bezeichnet wird, in einem Kanal nalverteiler 22 so verschoben werden, daß die diesem dieses Teilrahmens. Der Empfänger der beweglichen Zähler entsprechende Kopie am Bezugsausgang auf- 35 Station enthält außer der Rahmensynchronisieranordtritt und der dem Zähler entsprechende Kanal am nung eine Teilrahmensynchronisieranordnung gemäß Synchronisierkanal liegt der Erfindung, die insbesondere einen Ortsfernmeß-If the number η of each counter group shows less than the end of each code, a counter shows that if it is the multiplex channel number N , the copy and the channel duration of a Syn- appearing at the reference output are correlated with each other while the final value has not reached 5 ,
chronisierkodes not more than nm correlation. As can be seen, the possible search for variances is carried out, where m is the number of copies used at the same time in the synchronizing arrangement according to the invention (Nm io wall and the for the restoration of the synchro-attempts) to carry out these m copies nism necessary time to realize
during the duration of a certain number of codes. If a subframe is repeated in the multiplex system, the logic circuit being the adders, the measure according to the invention enables it to connect to the counters, initially in the time intervals, with corresponding application to the intervals of the channels in a group of η channels select subframes of the synchronism of this subframe of a synchromesh occurring at the reference output quickly (to be restored,
nisierkodes, and then in the time intervals of the Ka- Here a synchronization signal in the form of a η channels per η channels during a certain number of pseudo-random codes is sent in the transmitter in a channel of this subsection of a certain number of further groups of frames, which appear one after the other in the receiver at the reference output * o Synchronization of the partial schedule is used. The synchronizing codes, the number of the synchronizing / synchronizing arrangement of the subframe having a sierkodes and the number of groups of π channels each having a structure analogous to that chosen for the synchronization in such a way that the time intervals of all the frame are used.
N channels are used. The shifting circuits If the multiplex system is used in a satellite for the location code generator 32 and the channel distributor as the message system, information is adapted to this mode of operation advantageous Ortskodegenerator-32 only shifted way and economical to supply the synchronizing signal of the m additional copies after m copies were compared with sub-frame as Fernmeßsignal for locating the signals in the N channels to use 30 of the mobile stations. Are in one. On the other hand, if a meter sends its system of this type, the ground station has not reached the synchro end level, at the end of each synchronization code of the subframe, which is referred to as the location code generator 32 and the code as telemetry code, in a channel distributor 22 be moved so that the this this sub-frame. The receiver of the mobile counter corresponding copy at the reference output on the station contains, besides the frame synchronization device and the channel corresponding to the counter, a sub-frame synchronization arrangement according to the synchronization channel is part of the invention, which in particular includes a local remote measuring device.

Vorzugsweise ist, um die Ausbildung der logischen kodegenerator enthält.Preferably it includes the formation of the logical code generator.

Schaltungen der Synchronisieranordnung zu verein- Wenn Synchronismuß des Teilrahmens erreicht ist.To combine circuits of the synchronizing arrangement when synchronism of the subframe is achieved.

fachen, die Zahl η der Zähler einer Zählergruppe 40 liefert der Ortskodegenerator an einem bestimmtentimes, the number η of the counters in a counter group 40 is supplied by the location code generator at a specific one

oder der Kanäle einer Kanalgruppe einer der ganz- Ausgang einen Fernmeßkode, der gegenüber dem vonor the channels of a channel group one of the whole- output a telemetry code that is opposite to that of

zahligen Faktoren, in die die Zahl N der Kanäle des der Bodenstation gesendeten Kode um die LaufzeitNumerous factors in which the number N of channels of the code sent to the ground station is related to the transit time

Multiplexsystems zerlegt werden kann. zwischen der Bodenstation und der beweglichen Sta-Multiplex system can be dismantled. between the ground station and the movable sta-

F i g. 4 zeigt ein Ausführungsbeispiel der die Ad- tion verschoben ist. Die gleichen Maßnahmen werden dierer mit den Zählern verbindenden logischen An- 43 in einem zweiten Multiplexsystem für die VerbindungF i g. 4 shows an exemplary embodiment in which the addition is shifted. The same action will be taken the logical connections 43 connecting the counters in a second multiplex system for the connection

Ordnung für den Fall eines Multiplexsystems mit zwischen der beweglichen Station und der Boden-Order in the case of a multiplex system with between the moving station and the ground

(V = 6 Kanälen, wobei η — 2 gewählt ist. Ebenso wie station getroffen. Wenn dieses zweite Multiplexsystem(V = 6 channels, where η - 2 is chosen. Just like station hit. If this second multiplex system

in F i g. 1 werden zwei Kopien X und Y benutzt, die synchronisiert ist (Rahmen und Teilrahmen) ergibiin Fig. 1 two copies X and Y are used, which are synchronized (frame and sub-frame) result

je einem Eingang eines Addierers 33 bzw. 34 züge- sich in der Bodenstation ein Fernmeßkode, dessen führt werden, dessen jeweils anderem Eingang die 50 Verschiebung gegenüber dem im ersten Multiplex-in each case one input of an adder 33 or 34 in the ground station a telemetry code, whose whose other input is the 50 shift compared to the one in the first multiplex

Multiplexsignale sämtlicher Kanäle zugeführt werden. system gesendeten Kode eine Funktion des Zwei-Multiplex signals of all channels are fed. system sent code is a function of the two-

Jede Zählergruppe besteht aus zwei Zahlern (X₁, X_t) fachen des Abstandes zwischen der Bodenstation undEach meter group consists of two counters (X ₁ , X _t ) times the distance between the ground station and

bzw. Y₁, y₂), die je über ein UND-Gatter (p_v p_t) der beweglichen Station ist. Diese Zeitverschiebun§or Y ₁ , y ₂ ), which is each via an AND gate (p _v p _t ) of the moving station. This time shift

bzw. (q_v q₂) mit dem Addierer 33 bzw. 34 verbunden läßt sich mit hoher Genauigkeit messen, wodurch sind. Die Ausgangssignale des Kanalverteilers 22 α, 55 sich auch die für die Ortung erforderliche genaue Ab-or (q _v q ₂ ) connected to the adder 33 or 34 can be measured with high accuracy, whereby are. The output signals of the channel distributor 22 α, 55 are also the exact distance required for locating

bis α_β werden einem Kanalgruppenschalter 75 zu- Standsmessung ergibt.to α _β a channel group switch 75 results in state measurement.

geführt. Dieser führt während der Dauer eines ersten Nachstehend wird erläutert, wie die Maßnahmerguided. This leads for the duration of an initial one. Below is an explanation of how the measure

am Bezugsausgang χ auftretenden Kodes die Aus- gemäß der Erfindung bei einem solchen Nachrichtenat the reference output χ occurring codes the Aus according to the invention in such a message

gangssignale (a_v O₂) des Kanalverteilers den vier system für die Synchronisierung eines Teilrahmen! UND-Gattern zu, so daß nach diesem ersten Kode 60 eines Multiplexsystems Anwendung finden können,output signals (a _v O ₂ ) of the channel distributor the four system for the synchronization of a subframe! AND gates to, so that after this first code 60 of a multiplex system can be used,

die Korrelationsversuche zwischen den zwei Kopien X Der Rahmen des Multiplexsystems ist z. B. gleiclthe correlation attempts between the two copies X The framework of the multiplex system is e.g. B. same

und Y und den in der Gruppe von zwei durch a_x, a, dem vorstehend an Hand der F i g. 1 beschriebenenand Y and those in the group of two by a _x , a, the above with reference to FIG. 1 described

geschalteten Kanälen empfangenen Signalen. Wäh- Er besteht aus fünf Kanälen, die nacheinander miswitched channels received signals. Wah- It consists of five channels that are consecutively mi

rend der Dauer eines zweiten Kodes und dann eines einer Frequenz von 90 kHz geschaltet werden. Di< dritten Kodes führt der Schalter 75 unter Verwen- 65 Rahmenfrequenz beträgt 18 kHz. Dieser Rahmerrend the duration of a second code and then one with a frequency of 90 kHz. Tue < The switch 75 uses the third code - the frame frequency is 18 kHz. That framer

dung der gleichen Kopien den vier UND-Gattern wird in der Weise synchronisiert, wie sie vorstehencMaking the same copies of the four AND gates is synchronized in the way they protrude

die Signale auf den Adern (et,, a_t) bzw. auf den an Hand eines Synchronisierkodes von 30 Bits erläuthe signals on the wires (et ,, a _t ) or on the using a synchronization code of 30 bits

Adern (<z_B, O₆) zu. tert worden ist, der nachstehend als RahmenkodiCores (< _e.g. , O ₆ ) closed. tert has been, hereinafter referred to as the Framework Cod

15 ¹^ 15 ¹ ^ 1616

bezeichnet wird und eine Frequenz von 600 Hz hat. kann, die Zahl der zur Erhaltung von Synchronismusand has a frequency of 600 Hz. can, the number of to maintain synchronism

Einer der vier Informationskanäle des Rahmens vorzunehmenden Korrelationsversuche ^ν£ΤΡ^? umfaßt ein Untermultiplexsys'em, wobei in einer werden kann. Während der Dauer des Femmeßkodes Zeit die ^s/io der Dauer dieses Kanals beträgt, der ergibt sich dabei eine ganze Zahl von Rahmenkodes, Fernmeßkode gesendet wird, der aus einem Pseudo- 5 im angeführten Beispiel 24. Wenn die sendeseitige zufallskode von 144 Bits besteht, die im Takt von Anordnung derartig ist, daß der Anfang eines Kan-3 6 kBits je Sekunde auftreten. Dieser Pseudozufalls- menkodes mit dem Anfang des Femmeßkodes zukode der von einem rückgekoppelten Register mit sammenfällt, ist ersichüich, daß beim Empfang tu r acht passend geschalteten Flipfiops erzeugt wird, ist die Auffindung des Synchronismus höchstens 24 Korverkürzt gegen den Kode von 255 Bits, den das Re- io iÄlationsversuche durchgeführt werden müssen, una gister liefern kann. daß zwischen diesen Versuchen Verschiebungen des Um im Empfänger den Teilrahmen, der den Fern- Ortskodegenerators erfolgen müssen, welche je aie meßkode trägt, zu synchronisieren, müssen ebenso Dauer eines Rahmenkodes haben, d. h. 6 Bits des wie für die Rahmensynchronisierung eine gewisse Femmeßkodes. Wenn man zur Durchführung dieser Anzahl von Korrelationsversuchen durchgeführt wer- 15 Versuche z. B. zwei Kopien des Fernmeßkodes Deden um den Fernmeßkode in einer empfangenen nutzt, die gleichzeitig vom Ortskodegenerator geue-Reiiie von 144 Bits wiederzufinden. fert werden, wobei diese Kopien um die Dauer von Da die Dauer eines Korrelationsversuches 40 ms 6 Bits gegeneinander verschoben sind, können wanbeträgt d. h. die Dauer eines Femmeßkodes, ist es rend der Dauer eines Femmeßkodes zwei K-O^rrela" besonders wichtig, die Gesamtdauer dieser Korrela- ao tionsversuche vorgenommen werden. Die zur Uurcntionsversuche zu verringern. führung von 24 Versuchen erforderliche Zeit, die fur Gemäß der Erfindung enthält der Empfänger einen die Verschiebungen des Ortskodegenerators ertorcier-Ortskodegenerator eines Kodes von 144 Bits, der liehe Zeit inbegriffen, betragt sodann (12 + ijwms identisch mit dem des Senders ist und Kopien des = 520 ms.One of the four information channels of the frame to attempt correlation ^{ν £ Τ} Ρ ^? comprises a sub-multiplex system, one of which can be. During the duration of the Femmeßkode Zeit the ^s / io of the duration of this channel results in an integer number of frame codes, Fernmeßkode is sent from a pseudo 5 in the example mentioned 24. If the send-side random code consists of 144 bits, which is in the clock of the arrangement such that the beginning of a channel 3 occurs 6 kBits per second. This pseudo-random code with the beginning of the Femmeßkode zukode coincides with a feedback register, it can be seen that eight suitably switched flip-flops are generated when receiving, the finding of the synchronism is at most 24 cores shortened from the code of 255 bits, which is the Re- io iÄlation attempts have to be carried out, una gister can deliver. that between these attempts shifts in order to synchronize the subframe in the receiver that must be carried out by the remote location code generator, which each carry aie measuring code, must also have the duration of a frame code, ie 6 bits of the frame code as well as a certain Femmeß code for frame synchronization. If to carry out this number of correlation tests, 15 tests are carried out e.g. B. two copies of the Fernmeßkodes Deden to the Fernmeßkode in a received uses, the geue-Reiiie of 144 bits from the location code generator again. be fert, said copies of Since the duration of a correlation experiment 40 shifted ms 6 bits from each other by the length of time, the duration wanbeträgt ie a Femmeßkodes, it is rend the duration of a Femmeßkodes two KO ^rrela "particularly important, the total duration of this correlation According to the invention, the receiver contains a location code generator of a code of 144 bits, including the borrowed time, then amounts to (12 + ijwms is identical to that of the transmitter and copies of = 520 ms.

Fernmeßkodes liefern kann, die gegeneinander um ₂₅ Um die Dauer dieser Versuche weiter zu vernn-Can deliver telemetry codes, which are against each other by ₂₅ .

eine bestimmte Anzahl Bits dieses Kodes verschoben gem, kann sie nicht am gesamten Kode von ijwl· bus,a certain number of bits of this code shifted according to, it cannot be applied to the entire code of ijwl bus,

5J„_d sondern an einem geeigneten gewählten Teil dieses5J " _d but at a suitable selected part of this

Es sei bemerkt, daß, wenn die Synchronisierung Kodes vornehmen, z.B. am Viertel dieses KodesIt should be noted that when the synchronization is making codes, for example on the quarter of this code

des Teilrahmens durchgeführt wird, der Synchronis- d.h. an einem Teil von 36 Bits. Dieser lei sowieof the subframe is performed, the synchronism, i.e. on a part of 36 bits. This lei as well

mus des Rahmens bereits erreicht worden ist, so daß 30 seine Lage im ganzen Kode werden mit Hüte vonmus of the frame has already been reached, so that its position in the whole code will be with hats of

Se Zeitintervalle bekannt sind, in denen die Fern- zuvor durchgeführten Nachbildungsversuchen derartSe time intervals are known in which the remote simulation tests previously carried out in such a way

meßbits auftreten, d. h. der Kanal des Teilrahmens, gewählt, daß dieser Teil sich stark von seiner ver-measurement bits occur, d. H. the channel of the sub-frame, chosen so that this part differs greatly from its

der den Fernmeßkode enthält. Es genügt somit, Ver- schobenen Fonu unterscheidet.which contains the telemetry code. It is therefore sufficient to distinguish shifted Fonu.

Schiebungen des Ortskodegenerators vorzunehmen, Indem auf diese Weise ein Teil von 36 Bits zurMake shifts of the location code generator by adding a portion of 36 bits to the

um den Synchronismus des Teilrahmens zu erhalten. 35 Durchführung der Korrelationsversuche verwendetto maintain the synchronism of the sub-frame. 35 Carrying out the correlation experiments

Es sei a^yuch bemerkt, daß, wenn wie im angeführ- wird, wird die vorstehend erwähnte ^«Jj™Let a ^y ven noticed that if such is the angeführ-, the above-mentioned ^ 'Jj ™

ten Beispiel die Frequenz des Femmeßkodes (25 Hz) 520 ms durch 4 geteilt und auf 130 ms herabgesetztFor example, the frequency of the Femmeßkodes (25 Hz) 520 ms divided by 4 and reduced to 130 ms

euer de? ganzzahligen Faktoren ist, in die die Fre- Übrigens müssen weitere Korrelationsversuche anyour de? integer factors is into which the Fre- Incidentally, further correlation attempts need to be made

quenz des Rahmenkodes (600 Hz) zerlegt werden dem gesamten Kode vorgenommen werden.sequence of the frame code (600 Hz) can be made from the entire code.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims

Patent claims:

1. Time division multiplex signal transmission system using pulse code modulation, in which the transmitter contains several channels for the information signals and at least one synchronizing channel to which a pseudo-random signal generator supplies the multiplex synchronizing code pulses, while the pulses of the information signals and the synchronizing code are temporally distributed by means of a channel distributor at the frame pulse frequency The receiver contains an extractor for recovering the clock frequency from the received multiplex signals and, like the transmitter, contains several channels for the information signals and at least one synchronization channel, while the received multiplex signals are cyclically distributed over time by means of a channel distributor under the control of the recovered clock pulses, wherein Finally, the receiver contains an arrangement for synchronizing the channel distributor of the receiver with the channel distributor of the transmitter lt, characterized in that the synchronization arrangement of the receiver contains a location code generator (32) which supplies m outputs in copies of the synchronization code which are mutually shifted by a certain number of bits of this code, each of these m (two) outputs with an input of one of m modulo-2 adders (33; 34), the other input of which is connected to the combined outputs (, S ₁ to S ₅ ) of the channel switch (24), while the output of each of the m (two) adders is connected to the input of one of m (two) groups of each η (five) counters (A ^- , to X-; Y _x to Y.) is connected, while at the beginning of a copy occurring at a reference output of the location code generator (32) all counters (A ', to A,; Y ₁ to K ₅ ) are reset to zero and are each provided with an output for a predetermined counting threshold, the connection of the outputs of the adders to the inputs of the counters by means of a logic arrangement (p, to p .; <7, to q.) , which is controlled by the Aus.eangssignalc of the channel distribution circuit (23) in such a way that for the comparison of copies determined in (two) with the signals of all, V (five) channels of the multiplex system, the in η (five) counters of each counter group ((j 'a;(;>) with the assigned adder (33 b / w. 341 verbund first in the numbering intervals of the channels of a group of /! (lünl) channels during a synchronization code that occurs on the aforementioned Be / iH'sauNi'.am. ', avi!'. then in the time intervals !! the; V (five) channels of a certain number of further groups of each .V (l'ünl'l channels during a certain number 6 ·. · of synchronization codes occurring one after the other on the mentioned reference, whereby the number of synchronization codes and groups of each / 1 (liini) channels so that the time intervals of all cannulas are used, while the synchronization of the receiver is also a circuit for controlling the displacement of the () ri-kodcL'cnerauirs (32) and a circuit (37) to control the displacement of the channel distributor (23), which are connected to the outputs of the counter and designed so that on the one hand, if at the end of a cycle of the comparison of m certain copies with the signals of the N channels of the multiplex system, the threshold values of all counters be achieved, the location code generator (32) is shifted in such a way that it supplies m further copies, and that on the other hand, if at the end of one occur at the mentioned reference output the synchronization codes the counting threshold value is not reached in a counter corresponding to a specific channel and a specific copy, the location code generator (32) and the channel distributor are shifted in such a way that a coincidence of this channel with the synchronization channel is brought about and the mentioned copy at the mentioned reference output of the location code generator appears.

2. Time division multiplex transmission system according to claim 1, characterized in that the number in the copy supplied by the location generator during the duration of a synchronization code is such that £ 2 < m <M, where M (thirty) is the number of bits of the synchronization code.

3. Time division multiplex transmission system according to claim 2, characterized in that the number /: the counter of each group is equal to the number / 1 of the channels checked during a synchronization code, such that 1 < η <N , where N is the number of channels in the multiplex system is.

4. Time division multiplex transmission system according to claim 3, characterized in that η is one of the integer factors into which N can be broken down.

5. Time division multiplex transmission system according to one of claims 1 to 4, in which one of the frame channels is a channel which is itself divided according to a multiplex system, in one of these parts on the transmission side a synchronization code of the subframe determined by this channel occurs, characterized in that the receiver has an arrangement for synchronization of the subframe, the structure of which is the same as that of the frame synchronizing arrangement.

6. Time division multiplex transmission system according to claim 5, characterized in that the frequency of the synchronization code of the subframe is an integer factor of the frequency of the frame synchronization code is, and that the successive shifts of the location code generator of the copies of the synchronization code of the Subframes each have the value of the duration of a frame period.

7. Time multipiex transmission system according to claim 5 or 6, characterized in that for Search the synchronization of the subframe of the location code generator only copies of a part of the synchronization code of the subframe, this part and its position in the code as be chosen so that there is a considerable contrast with respect to the same, shifted part results.

8. Time-multiplex transmission system between a fixed station and a mobile one Station that has a first multiplex system for the direction from the fixed station to the moving

lichen Station und ein zweites Multiplexsystem für die Richtung von der beweglichen Station zur ortsfesten Station enthält, wobei diese Systeme gemäß den Ansprüchen 5 bis 7 ausgebildet sind dadurch gekennzeichnet, daß für die Ortung der beweglichen Station das benutzte Fernmeßsignal in jedem Multiplexsystem das Synchronisiersignal des Unterrahmens ist.union station and a second multiplex system for the direction from the moving station to the includes stationary station, these systems being designed according to claims 5 to 7 characterized in that the telemetry signal used for locating the mobile station in each multiplex system is the synchronizing signal of the subframe.