DE2125161C3

DE2125161C3 - Circuit arrangement for processing data

Info

Publication number: DE2125161C3
Application number: DE19712125161
Authority: DE
Inventors: Robert Graham North Aurora 111. Spencer (V.StA.)
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1970-05-25
Filing date: 1971-05-21
Publication date: 1976-11-25

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Verarbeitung von Daten, die von der Datenspur einer eine Taktspur und wenigstens eine Datenspur aufweisenden Aufzeichnungseinrichtung. wie einer sequentiellen magnetischen Speichereinrichtung, ausgelesen werden, mit einem Schieberegister je Datenspur, und einem lokalen Impulsgeber mit einem Oszillator, der mit der Taktspurinformation synchronisiert ist um Schwankungen bei der Impulsabgabe der Aufzeichnungseinrichtung zu kompensieren.The invention relates to a circuit arrangement for processing data from the data track of a a recording device having a clock track and at least one data track. like a sequential magnetic storage device, read out, with one shift register per data track, and one Local pulse generator with an oscillator that is synchronized with the clock track information to avoid fluctuations to compensate for the pulse output of the recording device.

Sequentielle Speicher, wie beispielsweise Magnetplattenspeicher, werden bei den gegenwärtigen Datenverarbeitungssystemen in weitem Umfang verwendet. Ein Magnetplattenspeicher besitzt im allgemeinen eine Taktspur und eine Anzahl von Datenspuren. Die in der Taktspur gespeicherte Information besteht aus einem sequentiellen Muster, das die Bitpositionen der Datenspuren definiert. Die Information in der Taktspur ist in ihrem Wesen semipermanent und wird im allgemeinen auf die Platte zu anderen Zeitpunkten aufgezeichnet, als die Daten in den verschiedenen Datenspuren der Platte. Darüber hinaus werden getrennte Lese- und Schreibköpfe für die Taktspur und die einzelnen Datenspuren verwendet.Sequential memories, such as magnetic disk memories, are widely used in current data processing systems. Magnetic disk storage generally has a clock track and a number of data tracks. The one in the Information stored on the clock track consists of a sequential pattern representing the bit positions of the data tracks Are defined. The information in the clock track is semi-permanent in nature and generally becomes recorded on the disk at different times than the data in the various data tracks on the disk. In addition, there are separate read and write heads for the clock track and the individual data tracks used.

Um die Datenzugriffszeit möglichst klein und die Ausnutzung der Plattenoberfläche optimal zu machen, we.den die Daten so dicht wie möglich in die Datenspuren gepackt. Die Packungsdichte ist hierbei eine direkte Funktion des Auflösungsvermögens der Lese- und Schreibköpfe. Darüber hinaus wird die Packungsdichte von Variablen beeinflußt, die in den Lese- und Schreibschaltungen und bei der Sieuerung der Plattengeschwindigkeit bezüglich der Zeit auftreten. Ferner gehen Umgebungsbedingungen ein. wie beispielsweise die Temperatur.In order to keep the data access time as short as possible and to make optimal use of the disk surface, we. packed the data as tightly as possible into the data tracks. The packing density is here a direct function of the resolution of the read and write heads. In addition, the Packing density influenced by variables used in read and write circuits and control the disk speed with respect to time. Environmental conditions are also included. like for example the temperature.

Bei einer Anzahl bekannter Einrichtungen sind die unerwünschten Wirkungen derartiger Veränderungen berücksichtigt. Bei Plattenspeichern, die eine relativ geringe Packungsdichte verwenden, können die von einer Datenspur gelesenen Daten in direktem Synchronismus mit der Information, die von der Taktspur gewonnen wird, abgetastet werden. Wenn aber eine höhere Packungsdichte verwendet wird, können Einrichtungen für das Einregulieren der Lese- und Schreibkopfpositionen vorgesehen werden. Solche Einrichtungen sind jedoch teuer, unhandlich und stellen auch keine adäquate Lösung für einen Plattenspeicher dar, bei dem hohe Packungsdichten verwendet werden.The undesirable effects of such changes are in a number of known devices taken into account. In the case of disk storage devices that use a relatively low packing density, the data read from a data track is in direct synchronism with the information received from the clock track is obtained, can be scanned. However, if a higher packing density is used, facilities for adjusting the read and write head positions. Such However, devices are expensive, cumbersome and do not provide an adequate solution for disk storage where high packing densities are used.

Bei einer Lösung dieses Problems geht den Daten in einem Sektor ein Datenkopf voraus, der aus einer Folge von Paaren von binären Einsen und Nullen besteht. Die Paarzahl stellt hierbei eine direkte Funktion der Auflösung der optimalen Zeitauswahl für die Abtastung von Daten dar, die von der Datenspur gewonnen werden. V/enn es beispielsweise gewünscht wird, eines von acht Abtastintervallen zu definieren und auszuwählen, dann muß der Datenkopf acht Paare von »1« und »0« besitzen. Zusätzlich hierzu verwendet die bekannte Einrichtung eine Taktinformation, die direkt von der Taktspur auf der Platte abgegriffen wird. Das Lesen der Daten erfolgt daher relativ zu dieser Taktspurinformation. Im Falle von Störsignalen auf der Taktspur können Leseimpulse für die Datenverarbeitung auf der Datenspur verlorengehen oder hinzugefügt werden. Störsignale in dem hier verwendeten Sinne können dazu dienen, fälschlich Taktimpulse wegzulassen oder hinzuzufügen. Eine andere Lösung dieses Problems ist in der US-PS 31 95 118 beschrieben. Bei dieser Lösung wird die von der Taktspur abgeleitete Information verwendet, um Daten abzutasten, die von einer DatenspurIn one solution to this problem, the data in a sector is preceded by a header, which is from a sequence consists of pairs of binary ones and zeros. The number of pairs is a direct function of the Resolution represents the optimal time selection for the sampling of data obtained from the data track will. If, for example, it is desired to define and select one of eight sampling intervals, then the data header must have eight pairs of "1" and "0". In addition to this, the well-known Establishment of clock information that is tapped directly from the clock track on the disk. Reading the Data is therefore relative to this clock track information. In the case of interference signals on the clock track you can Read pulses for data processing on the data track are lost or added. Interfering signals in the sense used here can serve to erroneously omit or add clock pulses. Another solution to this problem is described in US Pat. No. 3,195,118. With this solution, uses the information derived from the clock track to sample data received from a data track

gewonnen werden. Die Einrichtungen, die in der genannten Patentschrift beschrieben werden, beziehen sich nicht auf hohe Plattendatendick'en, da sie eine Taktspur betrachten, auf der die (Takt-) Daten mit größerer Dichte gespeichert sind, als die Daten auf den Datenspuren. Darüber hinaus verwenden diese bekannten Einrichtungen getrennte Schaltungen *ür die Verarbeitung der Informationen der Taktspur und der Datenspyrm Daher verursachen die Zeitabweichungen in den beiden verwendeten Pfaden Fehler bei den _!O Abtastzeiten.be won. The devices which are described in the cited patent do not relate to high disk data thicknesses, since they consider a clock track on which the (clock) data are stored with a greater density than the data on the data tracks. Moreover, these known devices use separate circuits * ÜR the processing of information from the clock track and Datenspyrm Therefore, the time differences cause in the two paths used errors in the _Oh sampling.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung zur Verarbeitung von Daten verfügbar zu machen, die mit geringem Aufwand aufgebaut werden kann, und mit welcher nicht nur Unregelmäßigkeiten in der Rotationsgeschwindigkeit des Aufzeichnungsträgers, sondern auch die festen und variablen Unregelmäßigkeiten der Schaltungen kompensiert werden können.It is therefore the object of the present invention to provide a circuit arrangement for processing data to make available that can be set up with little effort, and with which not only Irregularities in the speed of rotation of the recording medium, but also the fixed and variable irregularities of the circuits can be compensated.

Diese Aufgabe wird erfindungsgemäß gelöst mit einer Schaltungsanordnung der eingangs genannten Art, welche die Merkmale gemäß kennzeichnendem Teil des Anspruchs 1 aufweist.This object is achieved according to the invention with a circuit arrangement of the type mentioned at the beginning, which has the features according to the characterizing part of claim 1.

Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.Further features, advantageous configurations and developments of the subject matter of the invention are to be found in the subclaims.

Durch die Erfindung wird also der Vorteil erzielt, daß bei verhältnismäßig geringem technischem Aufwand eine gute Kompensation sowohl der festen als auch der variablen Verzögerungen erzielt wird.The invention therefore has the advantage that with relatively little technical effort, a good compensation of both the fixed and the variable delays is achieved.

Im folgenden wird die Erfindung an Hand der Figur näher erläutert. Diese Figur zeigt eine schematische Darstellung einer adaptionsfähigen Datenverarbeitungseinrichtung gemäß der Erfindung.The invention is explained in more detail below with reference to the figure. This figure shows a schematic Representation of an adaptable data processing device according to the invention.

Erfindungsgemäß ist ein lokaler Impulsgeber vorgesehen, der eine phasenstarre Beziehung zu der Information aufweist, die von der Taktspur einer Platte gewonnen wird, und er dient zur Erzeugung von Datenabtastimpulsen, die eine Impulswiederholungsfrequenz besitzen,die ein Mehrfaches der Impulswiederholungsfrequenz der Information auf der Taktspur beträgt. Den Daten in einem Sektor geht, ebenfalls wie bei der erwähnten bekannten Einrichtung, ein Datenkopf voraus, der mindestens aus einem Paar von »1« und »0« besteht. Dem Datenkopf folgt ein diskretes Startmuster, das aus einem Paar von Einsen besteht. Zu Anfang werden die von einer Datenspur gelesenen Daten durch ein Empfangsschieberegister mit einer Geschwindigkeit durchgeschoben, die der Impulswiederholungsfrequenz des örtlichen Impulsgebers entspricht. Eine Datenfolge-Feststellschaltung, die an bestimmte Stufen des Datenschieberegisters angeschaltet ist, dient zur Erkennung mindestens eines Paares von »1« und »0« des Datenkopfes und des Startmusters, das ein Paar von »1« enthält. Bei der Erkennung des Datenkopfmusters, dem das Startmuster folgt, wird die Geschwindigkeit, mit der die Daten durch das Datenschieberegister geschoben werden, von der Impulswiederholungsgeschwindigkeit des lokalen Impulsgebers auf eine Geschwindigkeit verändert, die der Geschwindigkeit entspricht, mit der Information auf der Plattentaktspur erscheint. Diese Veränderung erfolgt synchron mit der Erkennung der obenerwähnten Datenkopf-Startfölge. Die Impulse, die zum Weiterschalten der Daten durch das Schieberegister bei einer geringeren Impulswiederholungsfrequenz dienen, bestehen aus Ausgangssignalen eines Binärzählers, der von den Ausgangssignalen des Impulsgeber-Oszillators weitergeschaltet wird.According to the invention, a local pulse generator is provided, which has a phase-locked relationship to the information received from a disk's clock track is obtained, and it is used to generate data strobe pulses having a pulse repetition frequency that are a multiple of the pulse repetition frequency the information on the clock track. The data in a sector goes, as well as with the known device mentioned, preceded by a data header consisting of at least a pair of "1" and "0" consists. The header is followed by a discrete start pattern consisting of a pair of ones. Initially the data read from a data track is passed through a receive shift register at a speed pushed through, which corresponds to the pulse repetition frequency of the local pulse generator. A data sequence detection circuit, which is connected to certain stages of the data shift register, is used for detection at least one pair of "1" and "0" of the data header and the start pattern, which is a pair of "1" contains. When detecting the data head pattern that the start pattern follows, the speed at which the data is shifted through the data shift register at the pulse repetition rate of the local pulse generator changed to a speed that corresponds to the speed with which Information on the record clock track appears. This change takes place synchronously with the detection of the the above-mentioned data header start sequences. The impulses that to advance the data through the shift register at a lower pulse repetition frequency serve, consist of the output signals of a binary counter, which is derived from the output signals of the pulse generator oscillator is advanced.

Die Einrichtung gemäß der Erfindung definiert genau die optimale Zeit, zu der Daten, die von der Datenspur eines sequentiellen Speichers, wie beispielsweise einer Magnetplatte mit einer Taktspur und mindestens einer Datenspur abgelesen werden, abgetastet werden können. Sie stellt ferner optimal definierte Abtastimpulse einer Schaltungsanordnung zur Verfügung, die die von einem sequentiellen Speicher gewonnenen Daten verarbeitet, unabhängig von der inzwischen vergangenen Zeit und den Umgebungsbedingungen.The device according to the invention precisely defines the optimal time at which data is to be retrieved from the data track a sequential memory such as a magnetic disk with a clock track and at least one Data track can be read, can be scanned. It also provides optimally defined sampling pulses a circuit arrangement available that the data obtained from a sequential memory processed, regardless of the time that has now passed and the ambient conditions.

Wie bereits erwähnt, befindet sich der lokale Impulsgeber in einer phasenstarren Beziehung zu der Information, die aus einer Spur eines sequentiellen Speichers gewonnen wird. Er erzeugt eine Folge von genau getakteten Abtastimpulsen, die eine Impulsfolgefrequenz besitzen, die mindestens das Mehrfache der Impulsfolgefrequenz der Information auf der Taktspur beträgt. Ferner wird ein einziger Datenpfad verwendet, um die Datenkopfinformation und die folgenden Nachrichtendaten zu verarbeiten, wobei Veränderungen in dieser Einrichtung nicht die Genauigkeit beeinflussen, mit der die Datenabtastimpulse ausgewählt werden.As already mentioned, the local pulse generator is in a phase-locked relationship with the Information obtained from a track of a sequential memory. It creates a sequence of precisely timed sampling pulses that have a pulse repetition frequency that is at least a multiple of the Pulse repetition frequency of the information on the clock track is. A single data path is also used, to process the header information and the following message data, with changes in this device does not affect the accuracy with which the data strobes are selected will.

Schließlich können die Daten auch von einem Empfangsdatenschieberegister zu einer Datenbenutzungsschaltung zu Zeitpunkten durchgeschaltet werden, die in keiner Weise mit den Zeitpunkten in Konflikt geraten, zu denen Daten durch das Datenschieberegi ster übertragen werden.Finally, the data can also be transferred from a receive data shift register to a data utilization circuit are switched through at times that in no way conflict with the times to which data is transferred through the data slide register.

Die Einzelheiten der Magnetplatte 106 sind in der Figur nicht dargestellt, da diese für das Verständnis der Erfindung nicht erforderlich sind.The details of the magnetic disk 106 are not shown in the figure, as these are useful for understanding the Invention are not required.

Es genügt festzustellen, daß die Platte 106 mindestens eine Taktspur und eine oder mehrere Datenspuren besitzt. In dem vorliegenden Ausführungsbeispiel der Erfindung dient die Taktspur zur Erzeugung eines Impulses für jede mögliche Bitposition auf der Datenspur. Die Auswahl eines Taktimpulses für jede mögliche Bitposition ist wahlfrei und auch andere Einrichtungen, beispielsweise eine Einrichtung, bei der ein Impuls in wechselnden Bitpositionen der Taktspur erscheint, genügen ebenso gut. Es ist jedoch wichtig festzustellen, daß die Dichte, mit der die Information in der Taktspur gepackt wird, gleich oder geringer ist als die Dichte, mit der die Information in der Datenspur gepackt wird. Daher kann die maximal mögliche Packungsdichte, die mit der Auflösung der Lese- und Schreibköpfe und den damit zusammenhängenden Verzögerungen in der Schaltung einhergeht, verwendet werden.Suffice it to say, the disk 106 has at least one clock track and one or more data tracks owns. In the present embodiment of the invention, the clock track is used to generate a Pulse for every possible bit position on the data track. Choosing a clock pulse for each possible bit position is optional and so are other devices, for example a device in which a pulse appears in changing bit positions on the clock track are just as good. It is important, however determine that the density with which the information is packed in the clock track is equal to or less than the density with which the information is packed in the data track. Therefore, the maximum possible Packing density associated with the resolution of the read and write heads and the associated Delays associated with the circuit can be used.

An die Magnetplatte 106 sind der Taktspurleser 107 und ein Datenspurleser 135 angeschlossen. Dort, wo eine einzige Taktspur verwendet wird, ist es nötig, ein diskretes Ursprungssignal auf dieser Spur vorzusehen. Das Ursprungssignal definiert nur einen Bezugspunkt, von dem aus die Grenzen der Datenspursektoren definiert werden können. Der Ausgang des Taktspurlesers 107 ist mit dem Taktgenerator 109 verbunden, der die Sektorstartsignale auf der Leitung UO erzeugt. Das Sektorstartsignal erscheint an festen Bitpositionen nach dem Auftreten des obenerwähnten Ursprungssignals. Wenn beispielsweise eine Platte in 10 Sektoren eingeteilt ist, dann erzeugt der Taktgenerator 109 zehn Sektorstartsignale während jeder Umdrehung der Platte. Das Sektorstartsignal auf der Leitung 110 stellt den Flip-Flop 111 und das Datenschieberegister 125 am Anfang jedes Plattensektors auf die Anfangsstellung. Diese Initialisierung des Flip-Flop 111 dient zurThe clock track reader 107 and a data track reader 135 are connected to the magnetic disk 106. There where If a single clock track is used, it is necessary to provide a discrete original signal on this track. The original signal only defines a reference point from which the boundaries of the data track sectors can be defined. The output of the clock track reader 107 is connected to the clock generator 109, the the sector start signals generated on line UO. The sector start signal appears at fixed bit positions after the occurrence of the above-mentioned original signal. For example, if a disk in 10 sectors is divided, then the clock generator 109 generates ten sector start signals during each revolution of the Plate. The sector start signal on line 110 sets flip-flop 111 and data shift register 125 on The beginning of each disk sector to the starting position. This initialization of the flip-flop 111 is used

Rückstellung des Flip-Flop 112 in den »O«-Zustand und zur Rückstellung des dreistufigen Zählers 120 in die Zählstellung Null.Resetting the flip-flop 112 to the "O" state and to reset the three-stage counter 120 to the counting position zero.

Der lokale Impulsgeber 100 besteht aus einem Spannungsgesteuerten Oszillator 101, einem dreistufigen Zähler 102, einem Phasendiskriminator 103, einem Tiefpaßfilter 104 und der Leitung 105. Der lokale Oszillator 101 hat eine Resonanzfrequenz von dem etwa η-fachen der Impulswiederholungsfrequenz der von der Taktspur gelesenen Information. Im vorliegenden Ausführungsbeispiel erzeugt der Oszillator 101 Ausgangsimpulse, die eine Impulsfolgefrequenz von etwa dem Achtfachen der Impulsfolgefrequenz der von der Taktspur gelesenen Information. Der dreistufige Zähler 102, der Phasendiskriminator 103, das Tiefpaßfilter 104 und die Leitung 105 dienen zur phasenstarren Verbindung der Ausgangsimpulse des Oszillators 101 mit den Impulsen, die auf der Taktspur der Platte erscheinen. Eine weitere Aufgabe besteht darin, die Frequenz des Oszillators so zu steuern, daß sie exakt das Achtfache der Impulsfolgefrequenz der auf der Taktspur erscheinenden Information ist Die Eingangssignale des Phasendiskriminators 103 bestehen aus den Ausgangssignalen des dreistufigen Zählers 102 und den Ausgangssignalen des Taktspurenlesers 107. Die Ausgangssignale des dreistufigen Zählen 102 besitzen eine Impulsfolgefrequenz von einem Achtel der Impulsfolgefrequenz der Ausgangsimpulse des Oszillators 101 und entsprechen somit in ihrer Frequenz der Information, die auf der Taktspur auftritt Der Phasendiskriminator 103 erzeugt eine Spannung auf der Leitung 151, die der Phasendifferenz der obenerwähnten Eingangsimpulse proportional ist Das Tiefpaßfilter 104 entfernt die Hochfrequenzänderungen in dem Signal, das auf der Leitung 151 auftritt und liefert somit ein langsam veränderliches Signal Ober die Leitung 105 an den Eingang des Oszillators 101. Die auf der Leitung 150 erscheinenden Ausgangssignale des Oszillators besitzen eine phasenstarre Beziehung zu der Information, die von dem Taktspurleser 107 gewonnen wird. Diese ^₀ Signale besitzen eine Impulsfolgefrequenz vom Achtfachen der Impulsfolgefrequenz der Information auf der Taktspur.The local pulse generator 100 consists of a voltage-controlled oscillator 101, a three-stage counter 102, a phase discriminator 103, a low-pass filter 104 and the line 105. The local oscillator 101 has a resonance frequency of about η times the pulse repetition frequency of the information read from the clock track. In the present exemplary embodiment, the oscillator 101 generates output pulses which have a pulse repetition frequency of approximately eight times the pulse repetition frequency of the information read from the clock track. The three-stage counter 102, the phase discriminator 103, the low-pass filter 104 and the line 105 are used for the phase-locked connection of the output pulses of the oscillator 101 with the pulses that appear on the clock track of the disk. Another task is to control the frequency of the oscillator so that it is exactly eight times the pulse repetition frequency of the information appearing on the clock track of the three-stage counting 102 have a pulse repetition frequency of one eighth of the pulse repetition frequency of the output pulses of the oscillator 101 and thus correspond in their frequency to the information that occurs on the clock track.The phase discriminator 103 generates a voltage on the line 151, which is proportional to the phase difference of the above-mentioned input pulses The low pass filter 104 removes the high frequency changes in the signal appearing on the line 151 and thus provides a slowly varying signal over the line 105 to the input of the oscillator 101. The output appearing on the line 150 The oscillator input signals have a phase-locked relationship to the information obtained from the clock track reader 107. These ^ ₀ signals have a pulse repetition frequency of eight times the pulse repetition frequency of the information on the clock track.

Wenn sich das Flip-Flop 111 in seinem Anfangszustand 1 befindet und der dreistufige Zähler 120 auf die Stufe Null initialisiert ist dann werden die Daten durch das Datenschieberegister 125 mit einer Geschwindigkeit geschoben, die der Impulsfolgefrequenz der Unpalseattfd^LettiitiglSOeiilspnciitDieFoitschahimpmse werden fiber das UND-Tor 121 und die Leitung 123 an das Datenscbieberegister 125 angelegt Wie in der Figur ze sehen ist, steBen die »Ott-AasgangsleitUB-If the flip-flop 111 is in its initial state 1 and the three-stage counter 120 is on Level zero is initialized then the data is shifted through the data shift register 125 at a rate which is the pulse repetition rate of the Unpalseattfd ^ LettiitiglSOeiilspnciitDieFoitschahimpmse are via the AND gate 121 and the line 123 applied to the data write register 125 As in the figure can be seen, the »Ott-AasgangsleitUB-

t Eo£$age ffir das lÄiB-Tor 121 dar. Der dnastaSge Zahler &D wird in seiner NaB-SteSang von demt Eo £ $ age for the LÄiB gate 121. The dnastaSge Zahler & D is referred to in its NaB-SteSang by the

mil der »!«-Ansgangslennng des FBp-Ftop fll verbanden fat Datier besteht die Information anf der liter den znvor beschriebenen Asfangsbe-with the "!" - start length of the FBp-Ftop fll connected fat date exists the information on the liter of the previously described

%gpq giggaldesOszateysiOl entsprachen.% gpq giggaldesOszateysiOl corresponded.

Lne uaxcB, toe zn uer UHgüHgsicmmg ues uatenscoieberegisters 125 bu werden, steheu ans den Ausgaug.ssu»naftat des Datenspuriesers 135, der an seine echende Datenspar anf der Plane 106 angeschlossen ist in der Nabe desLne uaxcB, toe zn uHgüHgsicmmg ues uatenscoieberegisters 125 bu, stand by the output of the data tracker 135, which is on Its real data saving on the tarpaulin 106 is connected in the hub of the

drei solcher Paare verwendet. Es genügt jedoch auch eil einziges Paar. Wie aus der Figur zu sehen ist, wird da Datenschieberegister 125 in allen Stufen auf »0< zurückgesetzt, wenn der Sektorstartimpuls auf de Leitung 110 auftritt. Da Daten eines neuen Sektor: durch die Stufen des Datenschieberegisters 12! weitergeschoben werden, wird ein »1«-»0«-Muster voi binären Ziffern in den Stufen 20 und 21 auftreten. Dk Eingangsleitungen für das UND-Tor 129 bestehen au: den Leitungen 131 und 132, die mit den »1«- unc »O«-Ausgangsleitungen der Stufen 20 und 21 jeweil: verbunden sind. Beim Auftreten eines »1«- unc »0«-Bitmusters in den Stufen 20 und 21, wird da: UND-Tor 129 geöffnet und es wird ein Ausgangssigna auf der Leitung 140 erzeugen, das zur Rückstellung de: Flip-Flop 111 in den »O«-Zustand dient Da die Daten zt Anfang durch das Datenschieberegister 125 mit einei Geschwindigkeit hindurchgeschoben werden, die da: Achtfache der Bitgeschwindigkeit der Information au der Datenspur entspricht definieren die Fortschalteim pulse tatsächlich acht Phasen von Bitzeiten. Die Daten die am Ausgang des Datenspurlesers 135 in einen »NRZ«-Code (nicht zurück auf Null) erscheinen und dei Fortschaltimpuls, der zur Verschiebung des »1«-»0« Musters in die Stufen 20 und 21 des Datenschieberegi sters 125 diente, können signifikanter Zeitbezugspunk für die Definition der optimalen Zeit genommer werden, zu der aufeinanderfolgende Datenimpulse abgetastet werden. Nach der Feststellung des kenn zeichnenden Musters in den Stufen 20 und 21 wird die Geschwindigkeit mit der die Daten durch da; Datenschieberegister 125 geschoben werden, auf ein« Geschwindigkeit reduziert die der Geschwindigkeit dei Information entspricht, die auf der Taktspur auftritt. Di vor der Zeit zu der eine Verschiebung der Schiebege schwindigkeit auftrat die Daten mit einer Geschwindig keit weitergeschaltet wurden, die mehr als da; Dreifache der Geschwindigkeit betrug, mit der die Daten auf der Datenspur vorliegen, befinden sich die Stufen 21, 22 und 23 zu der Zeit zu der da: kennzeichnende Muster in den Stufen 20 und 21 erkannt wird, in dem »Oa-Zustand. Danach wird, weil die vor dem Datenleser 135 gelieferten Daten mit einei niedrigeren Geschwindigkeit durch das Schieberegistei geschoben weiden, der Inhalt des Datenschieberegisters 125 den Daten entsprechen, die dem erkannter kennzeichnenden Datenkopfmuster von »1« und »0« folgen.three such pairs are used. However, a single pair is sufficient. As can be seen from the figure, there will Data shift register 125 reset to "0" in all stages when the sector start pulse is de Line 110 occurs. Since data of a new sector: through the stages of the data shift register 12! are shifted further, a "1" - "0" pattern of binary digits will occur in levels 20 and 21. Dk Input lines for the AND gate 129 consist of: the lines 131 and 132, which start with the "1" - unc "O" output lines of stages 20 and 21 respectively: are connected. When a »1« - unc "0" bit pattern in stages 20 and 21, there is: AND gate 129 opened and there is an output signal Generate on line 140, which is used to reset de: flip-flop 111 in the "O" state The beginning can be shifted through the data shift register 125 at a speed that: Eight times the bit rate of the information on the data track corresponds to define the progression pulse actually eight phases of bit times. The data at the output of the data track reader 135 in a »NRZ« code (not back to zero) appear and dei Incremental pulse that is used to shift the »1« - »0« pattern in stages 20 and 21 of the data shift reg sters 125, significant time reference points can be used to define the optimal time at which successive data pulses are sampled. After finding the kenn drawing pattern in steps 20 and 21, the speed at which the data is passed through; Data shift register 125 are shifted to a speed reduced to that of the speed dei Corresponds to information that occurs on the clock track. Tuesday before the time at which a shift in the sliding speed occurred, the data occurred at a speed speed were switched more than there; Was three times the speed at which the If there is data on the data track, levels 21, 22 and 23 are at the time when: characteristic pattern is recognized in stages 20 and 21, in the »Oa state. After that, because the before data supplied to the data reader 135 at a lower speed through the shift register shifted, the content of the data shift register 125 corresponds to the data that is recognized characterizing data header patterns of "1" and "0" follow.

Bnige Zeit, nachdem das UND-Tor 129 geöffnet und das Flip-flop tll in seinen »!«-Zustand emgesteffl imide, wird das Startmnster, bestehend ans einem Paai TOH)»»<cMdenStnfen22mid23desDcnseerel· sters 12s erschetnen. Das Auftreten dieses Masters te Shortly after the AND gate 129 is opened and the flip-flop tll in its "!" State emgesteffl imide, the start menu, consisting of a pair of TOH) ""<cMdenStnfen22mid23desDcnseerel · sters 12s, will appear. The appearance of this master te

Von»1« and »O« besteht, fader Praxis werden zwei oderFrom “1” and “O” there is, bland practice become two or

130 and daher anch znr Öffnong des UND-Tores 114 am das FSp-Ftop 112 in den »!«-Zustand anzustellen Öas Fup-FSop IQ wird, wie noch später erläutert wad zur Stenenmg der Erhöhung des Zaiüerinhaftes des famstafigen Zählers 124 benatzt, der zsr Dorchschaltang von Wortern der Datennachticht ans dem Schieberegister 125 verwendet wffd.130 and therefore also for opening the AND gate 114 on the FSp-Ftop 112 in the "!" state Öas Fup-FSop IQ will, as will be explained later, wad to increase the incarceration of the Zaiüerin famstafigen counter 124 used, the zsr Dorchschaltang of words of the data night not to the Shift register 125 uses wffd.

Die Änderang der Schiebegeschwindigkeit der Daten «fan* das DatenschiAeregBter 125 tritt am; wenn das UND-Tor Ö9 gedttiet and das FfipJlop iff in seine »Ot-tage znruckges^t ist Wie die F^or zeigt dientThe change in the sliding speed of the data when the data storage register 125 occurs on; when the AND gate 9 is closed and the fipJlop iff is closed in its Ot-days As the fore shows

»!«-Aasgang des Ffip-Flop 111 and der Rackstefleitang des ein Zahlers GO znm Festhen"!" - The fip-flop 111 and the Rackstefleitang of the one payer GO to the hold

Zählers in seiner Zählstufe Null. Wenn das Flip-Flop 111 zurückgestellt wird, dann erhöht der Taktimpuls auf der Leitung 150 fortwährend den Inhalt des dreistufigen Zählers 120. Wenn der Zählinhalt des dreistufigen Zählers 120 von der Zählstellung Null abweicht, wird das UND-Tor 121 gesperrt und die Fortschalteimpulse können das Datenschieberegister 125 nicht mehr erreichen. Der dreistufige Zähler 120 läuft weiter um und beim Auftreten jedes achten Impulses auf der Leitung 150 wird das UND-Tor 121 geöffnet und das Datenschieberegister 125 um eine Stufe weitergeschaltet. Die Phasenbeziehung dieser Fortschalteimpulse zu den Impulsen, die von der Taktspur der Platte gewonnen werden, ist die gleiche, wie die Phasenbezie-Zähler 124 ist in der Lage, bis zu dem Zahlenwert 32 zu zählen. Durch interne Verbindungen jedoch ist er se aufgebaut, daß er nur bis zum Wert 24 zählt und dann auf die Zählsteliung Null zurückkehrt. Wie die Figur zeigt, ist das UND-Tor 122 mit den »O«-Ausgangsleitungen der Stufen »0« und »2« und mit der »!«-Ausgangsleitung der Stufe »1« des dreistufigen Zählers 12C verbunden. Demgemäß wird das UND-Tor 122 kurz nach der öffnung des UND-Tores 121 geöffnet Insbesondere wird das UND-Tor 122 geöffnet beirr Auftreten des zweiten Impulses auf der Leitung 150, dei nach der Öffnung des UND-Tores 121 folgt. Da dei Impuls auf der Leitung 150 acht Phasen von einer Bitzeil auf der Datenspur repräsentiert, wird das UND-Tor 122Counter in its counting level zero. If the flip-flop 111 is reset, then the clock pulse on the line 150 continuously increases the content of the three-stage counter 120. If the count of the three-stage counter 120 deviates from the counting position zero, the AND gate 121 is blocked and the incremental pulses can No longer reaching data shift register 125. The three-stage counter 120 continues to rotate and when every eighth pulse occurs on the line 150 , the AND gate 121 is opened and the data shift register 125 is advanced by one level. The phase relation of these incremental pulses to the pulses obtained from the clock track of the disk is the same as the phase relation counter 124 is able to count up to the numerical value 32. Due to internal connections, however, it is built up so that it only counts up to the value 24 and then returns to the counting position zero. As the figure shows, AND gate 122 is connected to the "0" output lines of stages "0" and "2" and to the "!" Output line of stage "1" of three-stage counter 12C . Accordingly, the AND gate 122 is opened shortly after the AND gate 121 is opened. In particular, the AND gate 122 is opened when the second pulse occurs on the line 150, which follows after the AND gate 121 is opened. Since the pulse on line 150 represents eight phases from one sub-bit on the data track, AND gate 122 becomes

hung des Signals auf der Leitung 140 zu dem Taktimpuls, 15 ein Viertel der Datenspur-Bitzeit nach dem UND-T01hung the signal on line 140 to the clock pulse, 15 a quarter of the data track bit time after the AND-T01

der zeitlich mit dem Impuls auf der Leitung 140 koinzidiert. Da der Sektordatenkopf, das Sektorstartsignal und die Sektorendaten zur gleichen Zeit auf die Datenspur aufgebracht wurden und unter den gleichen 121 geöffnet. Die UND-Tore 128 dienen zur Durch schaltung des Inhaltes des Datenschieberegisters 125 zi einer nichtdargestellten Datenbenutzungsschaltung. Die UND-Tore 128 entsprechen in ihrer Zahl der Zahl deiwhich coincides in time with the pulse on line 140 . Since the sector header, sector start signal and sector data were applied to the data track at the same time and opened among the same 121. The AND gates 128 are used to switch the content of the data shift register 125 zi a data usage circuit (not shown). The AND gates 128 correspond in their number to the number dei

Schaltkreis- und Umgebungsbedingungen, befinden sich ao Stufen des Datenschiebereghters 125 und werden vorCircuit and environmental conditions, ao stages of the data shift register 125 are and will be

den Signalen der Zählsteliung 24, der Leitung 127, dei Leitung 126 und den »!«-Ausgangsleitungen ihrei entsprechenden Stufen des Datenschieberegisters 12f geöffnet.The signals of the counter 24, the line 127, the line 126 and the "!" output lines open their respective stages of the data shift register 12f .

Die Leitung 155 verbindet die Ausgänge de: UND-Tores 122 mit einer Taktleitung des fünfstufiger Zählers 124. Wie früher bereits erwähnt wurde, ist dei fünfstufige Zähler 124 so aufgebaut, daß er bis 24 zähler kann und danach wieder in die Zählstellung NuIThe line 155 connects the outputs of the AND gate 122 to a clock line of the five-stage counter 124. As mentioned earlier, the five-stage counter 124 is constructed so that it can count up to 24 and then back to the counting position NuI

die Fortschalteimpulse, die von dem umlaufenden dreistufigen Zähler 120 erzeugt werden, in einer optimalen Phasenbeziehung zu den Datenimpulsen für den Zweck, diese Datenimpulse abzutasten. Es sei ferner erwähnt, daß die Erhöhung des Inhaltes des dreistufigen »5 Zählers 120 zu einem Zeitpunkt begonnen wird, der annähernd dem Auftreten des Impulses auf der Leitung 140 entspricht und daß der dreistufige Zähler zur Zählung der Impulse auf der Leitung 150 und zur Erzeugung eines Fortschalteimpulses mit einer Impulsfolgefrequenz von einem Achtel der Impulsfolgefrequenz der Impulse auf der Leitung 150 dient.the increment pulses generated by the rotating three-stage counter 120 in an optimal phase relationship with the data pulses for the purpose of sampling these data pulses. It should also be mentioned that the increment of the contents of the three-stage »5 counter 120 is started at a point in time which approximately corresponds to the occurrence of the pulse on the line 140 and that the three-stage counter is used to count the pulses on the line 150 and to generate a Continuous pulse with a pulse repetition frequency of one eighth of the pulse repetition frequency of the pulses on line 150 is used.

In vorteilhafter Weise sind die Taktimpulse auf der Leitung 150 unabhängig von beliebigen Störsignalen auf der Taktspur der Platte. Da der Sektordatenkopf und der Sektordatenfluß über den gleichen Pfad läuft, der den Datenspurleser 135. die Leitung 137 und das Datenschieberegister 125 umfaßt, erscheinen die Datenabtastungen zu optimalen Zeitpunkten selbst dann, in The clock pulses on line 150 are advantageously independent of any interference signals on the clock track of the disk. Since the sector header and sector data flow are on the same path which includes data track reader 135, line 137 and data shift register 125 , the data samples appear at optimal times, even then, in FIG

zurückkehrt. Der Umlauf erfolgt in Synchronismus mii dem Signal auf der Leitung 155. Daher wird dei fünfstufige Zähler 124 beim Auftreten des nächstfolgen den Fortschalteimpulses auf der Leitung 123 in di{ Zählstellung weitergeschaltet, in der er angibt, daß da; erste Bit des nächstfolgenden Datenwortes in die Stufe 23 des Datenschieberegisters 125 eingelaufen ist.returns. The circulation takes place in synchronism with the signal on the line 155. Therefore, when the next following the increment pulse occurs on the line 123, the five-stage counter 124 is switched to the counting position in which it indicates that there; first bit of the next data word has entered stage 23 of data shift register 125.

Die vorstehende Beschreibung erläutert die Anwen dung der Erfindung an Hand eines Ausführungsbeispie les. sie kann jedoch, wie vorher bereits erwähnt wurdeThe above description explains the application of the invention on the basis of a Ausführungsbeispie les. however, as mentioned earlier, it can

wenn Veränderungen im Schaltkreisverhalten, entspre- 40 mit Erfolg verwendet werden, um Daten von sequentielwhen changes in circuit behavior, correspon- ding 40 can be successfully used to sequentially transfer data

chend dem Verstreichen der Zeit, auftreten. Im vorliegenden Ausführungsbeispiel wird ein aus 24 Bits bestehendes Datenwort verwendet. Wenn das Sektorstartsignal, welches ein Paar von »1« umfaßt, in die Stufen 22 und 23 des Datenschieberegisters 125 einläuft und das UND-Tor 130 geöffnet ist und wenn das Flip-Flop 111 zuvor bei der Erkennung des letzten Paares des Datenkopfes zurückgestellt wurde, dann wird das UND-Tor 114 geöffnet und das Flip-Flop 112 occur as time elapses. In the present exemplary embodiment, a data word consisting of 24 bits is used. If the sector start signal, which comprises a pair of "1", enters stages 22 and 23 of the data shift register 125 and the AND gate 130 is open and if the flip-flop 111 was previously reset when the last pair of the data head was recognized, then the AND gate 114 is opened and the flip-flop 112 is opened

in den »!«-Zustand eingestellt. Wahrend der Zeit in der 50 entspricht Ferner müßten verschiedene Elemente π sich das FBp-Flop 112 in seraem »!«-Zustand befindet, Fig. 1 in ihrer Dimension an diese Änderungei wird das UND-Tor 117 beim Auftreten jedes Fortschal- teimpaises am Ausgang des UND-Tores 12t geöffnet Daher wird sofort, nachdem «das Startsignal in den Stufen 22 and 23 des Datenschieberegisters i25 55 aufgefunden wurde, der fünfstnfige Zähler 124 synchron mit den fortschreitenden Daten durch das Datenschieberegister 125 in seinem Inhalt erhöht Der fimfstnfige set to the »!« state. During the time in FIG. 50, various elements π would also have to be in the FBp-flop 112 in a serious "!" State, FIG. 1, in its dimension to this change, the AND gate 117 becomes the output of each incremental input of the AND gate 12t is opened. Therefore, immediately after the start signal has been found in stages 22 and 23 of the data shift register 125, the content of the five-digit counter 124 is incremented by the data shift register 125 in synchronism with the progressing data

len Speichern, wie beispielsweise Magnetplatten, zi lesen, die ein anderes Informationsmuster auf ihrei Taktspur tragen. Beispielsweise ist es möglich, au Stell« einer Taktspur, die Impulse für jede Bitposition dei Datenspur erzeugt zu verwenden, eine Taktspur zi benutzen, bei der eine »1« in alternierenden Bitpositio nen auftritt In diesem Falle müßte der Oszillator 101 eine Frequenz besitzen, die dem 16fachen dei Bitfolgefrequenz der Information auf der Taktspuilen stores, such as magnetic disks, zi which carry a different information pattern on their clock track. For example, it is possible to use a clock track, the pulses for each bit position dei To use data track generated, use a clock track zi with a "1" in alternating bit position In this case, the oscillator 101 would have to have a frequency which is 16 times the frequency Bit rate of the information on the clock track

angeglichen werden. Beispielsweise müßten der Zählei 102 and der Zähler 120 jeweils vier Stufen anstelle voi dna, wie es beim Ausführungsbeispiel dargestellt isl besitzen. In ähnlicher Weise müßten auch ander« Änderungen eingebaut werden, ohne jedoch die Lehn der Erfindung zn verändern. be adjusted. For example, the counter 102 and the counter 120 would each have four stages instead of voi dna, as is shown in the exemplary embodiment. Similarly, other changes would have to be incorporated without, however, changing the principles of the invention.

Hierzu! Blatt ZeichniFor this! Sheet drawing

Claims

Patent claims:

1. Circuit arrangement for processing data that are read from the data track of a recording device having a clock track and at least one data track, such as a sequential magnetic storage device, with a shift register per data track, and a local pulse generator with an oscillator that synchronizes with the clock track information is to compensate for fluctuations in the pulse output of the recording device, characterized in that the pulse generator oscillator (101) generates output pulses with / j times the clock track pulse repetition rate, where η is greater than 1, that between the pulse generator (100) and the shift register (125) a data switching device (120, 121) is connected, which can be switched over so that the shifting of the data track information through the shift register either synchronously with the pulse repetition frequency (η) of the pulse generator (100) or at a speed corresponding to that on the clock track on occurring pulse repetition frequency (1 / n), and that a data sequence detection circuit (129) for detecting a characterizing binary digit pattern read into the shift register (125) from the data track at the pulse repetition frequency (η) of the pulse generator (100) at the shift register input stages (20, 21) is provided and, upon detection of this binary digit pattern, generates an output signal which causes the data switching device (120, 121) to switch to a shift frequency corresponding to the clock track pulse repetition frequency (l / n).

2. Circuit arrangement according to claim 1, characterized by a data sequence recognition circuit (130) for the recognition of a second characterizing pattern of binary digits read from the data track into the shift register (125) and for generating a start signal upon recognition of the second characteristic Pattern and a counter (124), which when the start signal occurs, the signals of a data switching device that corresponds to the pulse repetition frequency of the information occurring on the time track and cause a complete data word to be transmitted to a data user circuit, when the said data word has been shifted into the shift register.

3. Circuit arrangement according to claim!, Characterized characterized in that the pulse generator has a discriminator (103) for the comparison of the Pulse repetition frequency of the clock track pulses with the pulse repetition frequency of the oscillator output signals divided by π and to generate an output signal in the event that there are deviations between the two compared signals can be determined, as well as to change the phase and Pulse repetition frequency of the oscillator output pulses with the purpose of synchronizing the clock generator with the output signals of the clock track.