DE2120582A1

DE2120582A1 - Switching arrangement for digital control of a non-reversing cut-out motor

Info

Publication number: DE2120582A1
Application number: DE19712120582
Authority: DE
Inventors: Jaroslav Dipl Ing Vesecky Jaroslav Prag Rehak
Original assignee: Tesla, N P , Prag
Priority date: 1971-04-27
Filing date: 1971-04-27
Publication date: 1972-11-02

Description

Schaltungsanordnung für digitale Steuerung eines Nichtreversierschrittmotors Die Erfindung betrifft eine Sehaltungsanordnung für die digitale Steuerung eines Nichtreversierschrittmotors, welcher mit einem Binärlagegeber auf seiner Welle versehen ist.Circuit arrangement for digital control of a non-reversing stepper motor The invention relates to a posture arrangement for the digital control of a Non-reversing stepper motor, which is provided with a binary position encoder on its shaft is.

Die Sohaltungsanordnung für die digitale Steuerung eines Nichtreversierschrittmotors beruht im Prinzip auf den Rückkopplungssteuersystemen der Schrittmotoren. Die Funktion dieser Steuersysteme ist sehr zuverlässig, sogar unter sehr schwierigen Bedingungen, aber trotz dieser Zuverlässigkeit haben diese Systeme einige Mängel, welche besonders in der Schwierigkeit einer genauen Einstellung des Binärlagegebers liegen. Von der genauen Einstellung des Binärlagegebers hängt nämlich die richtige Bunktion des ganzen Steuersystems besonders bei jenen Aawendungen ab, bei denen großes Gewicht darauf gelegt wird, daß beim Anlaufen der Motor sich nicht in die entgegengesetzte Drehriahtung dreht, Bei diesen Steuersystemen geschieht es aber sehr oft, daß sich der Motor in die entgegengesetzt-e Richtung dreht. Ein weiterer Nachteil dieser Steuersysteme ist ihre beträchtliche Kompliziertheit der Stromkreise, da alle logischen Funktionen durch logische Transistorglieder ausgeübt werden, was wiederum einen anderen Nachteil zur Polge hat, nämlich einen hohen Strombedarf.The holding arrangement for the digital control of a non-reversing stepper motor is based in principle on the feedback control systems of the stepper motors. the function this control system is very reliable, even in very difficult conditions, but despite this reliability, these systems have some shortcomings, which are particular lie in the difficulty of an exact setting of the binary position encoder. Of the the exact setting of the binary position encoder depends on the correct function of the whole control system, especially in those applications that require a lot of weight Care is taken that when starting the motor is not in the opposite direction Rotary rotation rotates, but with these control systems it happens very often that the motor turns in the opposite direction. Another disadvantage of this Control systems is their circuits vast complexity as all of them are logical Functions are exercised by logic transistor elements, which in turn have a has another disadvantage to the pole, namely a high power requirement.

Die Erfindung vermeidet diese Nachteile. Die Erfindung schafft eine Schaltungßanordnung, die einen kontinuierlichen Lauf und eine sichere Stillegung des Schrittmotors in der gewünschten Lage sicherstellt.The invention avoids these disadvantages. The invention creates one Circuit arrangement that ensures continuous running and safe shutdown of the stepper motor in the desired position.

Die Erfindung besteht darin, daß diese Schaltungsanordnung einen Impulsverteiler enthält, dessen erster Ausgang an dem Eingang einer ersten ODER-Schaltung und an dem Eingang eines zweiten Gatters angeschlossen ist, wobei der zweite Ausgang des Impulsverteilers an dem Eingang eines ersten Gatters und an dem Eingang einer vierten ODER- Schaltung und der dritte Ausgang des Impulsverteilers an dem Eingang der ersten ODER-Schaltung und an dem Eingang eines dritten Gatters angeschlossen sind, und daß der Ausgang der ersten ODER-Schaltung an dem Eingang eines ersten bTICHT-Glieds angeschlossen ist, dessen Ausgang an dem Eingang einer UND-Schaltung angeschlossen ist, wobei an dem zweiten Eingang der UND-Schaltung noch der Ausgang einer zweiten ODER-Schaltung angeschlossen ist, an deren Eingängen sowohl der Ausgang des Binärlagegebers als auch der Ausgang einer dritten ODER-Schaltung angeschlossen sind, wobei der Ausgang der dritten ODER-Schaltung an dem Eingang der vierten ODER-Schaltung angeschlossen ist, deren Ausgang an dem Eingang eines vierten Gatters angeschlossen ist, an dessen zweitem Eingang der Ausgang einer Verzögerungsschaltung angeschlossen ist, und daß der Ausgang des Binärlagegebers auch an dem Eingang des ersten Gatters angeschlossen ist, dessen Ausgang an dem Eingang der dritten ODERlSchaltung angeschlossen ist, und daß der Ausgang der UND-Schaltung an den Eingängen der ersten ODER-Schaltung, des zweiten Gatters, des dritten Gatters, der dritten ODER-Schaltung und eines zweiten WIaHT-Glieds angeschlossen ist, wobei der Ausgang des zweiten NICHT-Glieds an dem Eingang der Verzögerungsschaltung angeschlossen ist, deren Ausgang an dem Eingang des vierten Gatters angeschlossen ist, wobei der Ausgang des zweiten Gatters an dem Eingang eines ersten Phasenendverstärkers, der Ausgang des vierten Gatters an dem Eingang eines zweiten Phasenendverstärkers, und der Ausgang des dritten Gatters an dem Eingang eines dritten Phasenendverstärkers angeschlossen sind, und daß der Ausgang des ersten Phasenendverstärkers an der ersten Phase, der Ausgang des zweiten Phasenendverstärkers an der zweiten Phase und der Ausgang des dritten Phasenendverstärkers an der dritten Phase des Schrittmotors angeschlossen sind, wobei an der Welle des Schrittmotors über Getriebe der Binärlagegeber angeschlossen ist, an dessen Eingang der Ausgang eines elektromechanipc'hen Binärspeichere angeschlossen ist.The invention consists in the fact that this circuit arrangement has a pulse distributor contains, the first output of which at the input of a first OR circuit and at is connected to the input of a second gate, the second output of the Pulse distributor at the input of a first gate and at the input of a fourth OR- Circuit and the third output of the pulse distributor on the Input of the first OR circuit and connected to the input of a third gate are, and that the output of the first OR circuit at the input of a first bTICHT element is connected, the output of which is connected to the input of an AND circuit is connected, with the output at the second input of the AND circuit a second OR circuit is connected, at whose inputs both the output of the binary position encoder and the output of a third OR circuit are connected are, the output of the third OR circuit at the input of the fourth OR circuit is connected, the output of which is connected to the input of a fourth gate is connected to the second input of the output of a delay circuit is, and that the output of the binary position encoder is also at the input of the first gate is connected, the output of which is connected to the input of the third OR circuit is, and that the output of the AND circuit at the inputs of the first OR circuit, the second gate, the third gate, the third OR circuit and a second WIaHT element is connected, with the output of the second NOT element connected to the Input of the delay circuit is connected, the output of which is connected to the input of the fourth gate is connected, the output of the second gate on the input of a first phase amplifier, the output of the fourth gate the input of a second phase amplifier, and the output of the third gate are connected to the input of a third phase output amplifier, and that the Output of the first phase amplifier at the first phase, the Output of the second phase amplifier on the second phase and the output of the third phase amplifier connected to the third phase of the stepper motor The binary position encoder is connected to the shaft of the stepper motor via a gearbox is connected to the input of the output of an electromechanical binary memory is.

Die erfindungsgemäße Schaltungsanordnung für die digitale Steuerung eines Nichtreversierschrittmotors wird nun anhand eines in der Zeichnung durch ein Blockschaltbild dargestellten Ausführungsbeispieles näher erläutert.The circuit arrangement according to the invention for the digital control a non-reversing stepper motor is now based on one in the drawing by a Block diagram illustrated embodiment explained in more detail.

Die drei Ausgänge A, B und C des Impulsverteilers 1 sind an die Eingänge der Gatter folgendermaßen angeschlossen: Der Ausgang A ist an dem Eingang des zweiten Gatters 14, der Ausgang B ist an dem Eingang des ersten Gatters 13 und der Ausgang a ist an dem Eingang des dritten Gatters 16 angeschlossen. Außerdem sind die Ausgänge A und a an die Eingänge der ersten ODER-Schaltung 6 und der Ausgang B an den Eingang der vierten ODER-Schaltung 15 angeschlossen. Der Ausgang y des Über die Getriebe 4 an die Welle des Schrittmotors 5 angeschlossenen Binärlagegebers 2 ist an den Eingang der zweiten ODER-Schaltung 7 angeschlossen.The three outputs A, B and C of the pulse distributor 1 are connected to the inputs the gate is connected as follows: The output A is at the input of the second Gate 14, the output B is at the input of the first gate 13 and the output a is connected to the input of the third gate 16. Also are the exits A and a to the inputs of the first OR circuit 6 and the output B to the input the fourth OR circuit 15 is connected. The output y of the via the gearbox 4 connected to the shaft of the stepper motor 5 binary position encoder 2 is to the Input of the second OR circuit 7 connected.

Der Binärlagegeber 2 ist galvanisch mit dem elektromechanischen Binärspeioher 3 verbunden. Der Ausgang y des Binärlagegebera 2 ist auch an den Eingang des ersten Gatters 13 angeschlossen, an dessen Eingang ebenfalls der zweite Ausgang B des Impuleverteilere 1 angeschlossen ist. Der Ausgang der ersten ODER-Schaltung 6 ist an den Eingang des ersten NICHT-Glieds 8 angeschlossen, dessen Ausgang an den Eingang der UND-Schaltung 9 mit dem Ausgang der zweiten ODER-Schaltung 7 angeschlossen ist. Der Ausgang der UNDlSchaltung 9 ist an fünf verschiedenen Eingängen angeschlossen, und zwar an den Eingang der ersten ODER-Schaltung 6, des zweiten Gatters 14, des dritten Gatters 16, des zweiten NICHU-Glieds 10 und der dritten ODER-Schaltung 12, an deren zweiten Eingang der Ausgang des ersten Gatters 13 angeschlossen ist. Der Ausgang der dritten ODER-Schaltung 12 ist sowohl an den Eingang der zweiten ODER-Schaltung 7 als auch an den Eingang der vierten ODER-Schaltung 15 angeschlossen. Der Ausgang des zweiten NICH-Gliedes 10 ist an den Eingang der Verzögerungsschaltung 11 angeschlossen, deren Ausgang an den Eingang des vierten Gatters 17 angeschlossen ist. Der Ausgang des vierten Gatters 17 ist an den Eingang des zweiten Phasenendverstärkers 19 angeschlossen.The binary position encoder 2 is galvanic with the electromechanical binary storage 3 connected. The output y of the binary position sensor 2 is also connected to the input of the first Gate 13 connected, at whose input also the second output B of the pulse distributor 1 connected is. The output of the first OR circuit 6 is connected to the input of the first NOT element 8, the output of which is connected to the input the AND circuit 9 is connected to the output of the second OR circuit 7. The output of the AND circuit 9 is connected to five different inputs, namely to the input of the first OR circuit 6, the second gate 14, des third gate 16, the second NICHU gate 10 and the third OR circuit 12, the output of the first gate 13 is connected to the second input. Of the The output of the third OR circuit 12 is both at the input of the second OR circuit 7 and also to the input of the fourth OR circuit 15. The exit of the second NICH element 10 is connected to the input of the delay circuit 11, the output of which is connected to the input of the fourth gate 17. The exit the fourth gate 17 is connected to the input of the second phase output amplifier 19.

Der Ausgang des zweiten Gatters 14 ist an den Eingang des ersten Phasenendverstärkers 18 und der Ausgang des dritten Gatters 16 ist an den Eingang des dritten Phasenendverstärkers 20 angeschlossen. Die Ausgänge dieser drei rhasenendverstärker 18, 19 und 20 sind an die drei Phasen L1, L2 und L3 des Drehstromschrittmotors 5 angeschlossen.The output of the second gate 14 is at the input of the first phase output amplifier 18 and the output of the third gate 16 is at the input of the third phase output amplifier 20 connected. The outputs of these three phase output amplifiers 18, 19 and 20 are connected to the three phases L1, L2 and L3 of the three-phase stepper motor 5.

Der Zweck der erfindungsgemäßen Schaltungsanordnung ist ein kontinuierlicher Lauf und eine sichere Stillegung des Schrittmotors in der gewünschten Lage.The purpose of the circuit arrangement according to the invention is a continuous one Run and a safe shutdown of the stepper motor in the desired position.

Die Impulse der Ausgänge A und C des Impulsverteilers 1 werden den Eingängen der ersten ODER-Schaltung 6 zugeführt. Das Signal der logischen "0" erscheint an dem Ausgang der ersten ODER-Schaltung 6 nur in jenem Augenblick, wenn die Speisespannung über den Ausgang B geführt wird, das heißt, wenn sich der Schrittmotor in einer genauen elektrischen und mechanischen Lage befindet. Nachher erscheint das Signal der logischen "1" an dem Ausgang des ersten NICHT-Glieds 8. In dem Augenblick, in dem''stich die Welle des Motors 5 in der gewünschen Lage befindet, erscheint das Signal der logisohen "1"-an dem Ausgang y des Binärlagegebers 2, so daß dasselbe-Signal- auch an dem zweiten Eingang der UND-Schaltung 9 erscheint. Da es sich um eine NiCHT-Funktion handelt, erscheint das Signal der logischen n1" an dem Ausgang der UND-Schaltung 9, wodurch das zweite Gatter 14 und das vierte Gatter 17 blockiert werden. An dem Ausgang des zweiten NICHT-Gliedes 10 erscheint ein Signal, durch das nach dem Ablauf der Zeitverzögerung der Verzögerungsschaltung 11 das vierte Gatter 17 blockiert wird, so daß der Motor 5 mechanisch in der gewünschten Lage arretiert wird.The pulses of the outputs A and C of the pulse distributor 1 are the The inputs of the first OR circuit 6 are supplied. The signal of the logical "0" appears at the output of the first OR circuit 6 only at that moment when the supply voltage via output B, that is, when the stepper motor is in a exact electrical and mechanical location. Then the signal appears the logical "1" at the output of the first NOT element 8. At the moment in once the shaft of the motor 5 is in the desired position, this appears Signal of the logical "1" at the output y of the binary position encoder 2, so that the same signal also appears at the second input of the AND circuit 9. Since it is NOT a function acts, the signal of the logic n1 "appears at the output of the AND circuit 9, whereby the second gate 14 and the fourth gate 17 are blocked. To the Output of the second NOT element 10, a signal appears through which after the expiry the time delay of the delay circuit 11, the fourth gate 17 blocks so that the motor 5 is mechanically locked in the desired position.

Aus dieser Beschreibung ist es ersichtlich, daß bei der Stillegung des Motors sich das'erste Gatter 13 und die dritte ODER-Schaltung 12 nicht betätigt haben. Der Zweck dieser beiden Schaltungen ist es, den Anlauf des Motors in einer Drehrichtung so Zu sichern, daß das Drehen des Motors in der entgegengesetzten Richtung völlig ausgeschlossen ist. In dem Augenblick, in welchem in dem elektromechanischen Speicher 3 eine Lage gewählt wird, in der sich der Motor nicht befindet, erscheint das Signal der logischen "0" an dem Ausgang der Getriebe 4, wodurch das erste Gatter 13 geöffnet wird, so daß die Impulse aus dem Ausgang B dem Eingang der dritten ODER-Schaltung 12 zugeführt werden. Da an dem zweiten Eingang der dritten ODER-Schaltung 12 das Signal der logischen g0" befindlich ist, erscheint auch das Signal der logischen "0" an deren Ausgang nur dann, wenn von dem Ausgang des ersten Gatters 13 das Signal der logischen 1 ankommt, das heißt in dem Augenblick, wenn die Speisespannung an dem Ausgang B befindlich ist. Da an dem AUB-gang y in diesem Augenblick auch das Signal der logischen "0" befindlich ist, erscheint an dem Ausgang der UNI?-Schaltung 9 das Signal der logischen n 1 1l o wodurch das zweite Gatter 14, das dritte Gatter 16 und das vierte Gatter 17 geöffnet werden, so daß Steuerimpulse von dem impulsverteiler 1 den drei Phasen L1, L2 und L3 des Schrittmotors 5 zugeführt werden. Wenn in dem Augenblick des Motoranlassens Impulse an dem ersten oder zweiten Ausgang bzw. in der ersten oder zweiten Phase anwesend sind, bleibt der Motor arretiert, wodurch das Drehen des Motors in der entgegengesetzten Drehrichtung verhindert wird.From this description it can be seen that during the shutdown of the motor, the first gate 13 and the third OR circuit 12 are not actuated to have. The purpose of these two circuits is to start up the motor in one Direction of rotation to ensure that the motor rotates in the opposite direction is completely excluded. In the moment in which electromechanical Memory 3 is selected a position in which the engine is not, appears the signal of logic "0" at the output of the gearbox 4, causing the first gate 13 is opened, so that the pulses from the output B to the input of the third OR circuit 12 are fed. Since at the second input of the third OR circuit 12 the If the signal of the logic g0 "is present, the signal of the logic also appears "0" at the output only if the signal from the output of the first gate 13 the logical 1 arrives, that is, at the moment when the supply voltage is on the output B is located. Since at AUB-gang y at this moment also that Signal of the logical "0" is located, appears at the output of the UNI? -Circuit 9 the signal of the logic n 1 1l o whereby the second gate 14, the third gate 16 and the fourth gate 17 are opened, so that control pulses from the pulse distributor 1 are fed to the three phases L1, L2 and L3 of the stepping motor 5. If in that Moment of starting the engine, pulses at the first or second output or in the first or second phase are present, the motor remains locked, whereby the rotation of the motor in the opposite direction of rotation is prevented.

Die oben beschriebene Schaltungsanordnung für die digitale Steuerung eines Nichtreversierschrittmotors hat eine ganze Reihe von Vorteilen gegenüber den bisher benutzten Steuersystemen. Es müssen vor allem die Einfachheit und die Betriebszuverläßsigkeit hervorgehoben werden.The circuit arrangement for the digital control described above of a non-reversing stepper motor has a number of advantages over the previously used tax systems. Above all, there must be simplicity and reliability in operation highlighted.

Der Binärlagegeber benötigt eine nicht so große Genauigkeit bei der Einstellung und Erzeugung, wie es vorher nötig war, was besonders unter schwierigen Klima- und Betriebsverhältnissen vorteilhaft ist. Ein weiterer Vorteil dieser Schaltungsanordnung ist die wesentliche Senkung des Stromverbrauchs der ganzes Vorrichtung. Da beim Anlassen des Motors jede Möglichkeit des Drehens in der entgegengesetzten Drehrichtung ausgeschlossen ist, kann diese Schaltungsanordnung auch in sehr anspruchsvollen Einrichtungen benutzt werden.The binary position encoder does not require such a high level of accuracy for the Setting and generating as it was previously necessary, which is especially difficult under Climatic and operating conditions is advantageous. Another advantage of this circuit arrangement is the substantial reduction in the power consumption of the entire device. There at Starting the engine every possibility of turning in the opposite direction of rotation is excluded, this circuit arrangement can also be very demanding Facilities are used.

Claims

Patent to ruch

Circuit arrangement for the digital control of a non-reversing stepper motor, which is provided with a binary position encoder on its shaft, characterized in that that this circuit arrangement contains a pulse distributor (1), the first output of which (A) to the input of a first OR circuit (6) and to the input of a second Gate (14) is connected, the second output (B) of the pulse distributor (1) to the input of a first gate (13) and to the input of a fourth OR circuit (15) and the third output (C) of the pulse distributor (1) to the input of the first OR circuit (6) and connected to the input of a third gate (16), and that the output of the first OR circuit (6) to the input of a first NOT gate (8) is connected, the output of which is connected to the input of an AND circuit (9) is, with the output of a second at the second input of the AND circuit (9) OR circuit (7) is connected, at the inputs of which both the output (y) of the binary position encoder (2) and the output of a third OR circuit (12) are, the output of the third OR circuit (12) to the input of the fourth OR circuit (15) is connected, the output of which is connected to the input of a fourth Gate (17) is connected, at the second input of the output of a delay circuit (11) is connected, and that the output (y) of the binary position encoder (2) is also connected the input of the first gate (13) is connected, the output of which is connected to the entry the third OR circuit (12) is connected, and that the output of the AND circuit (9) to the inputs of the first OVER circuit (6), the second gate (14), des third gate (16), the third OR circuit (12) and a second NOT gate (10) is connected, the output of the second NiCHT element (io) being connected to the input the delay circuit (11) is connected, the output of which is connected to the input of the fourth gate (17) is connected, the output of the second gate (14) to the input of a first phase amplifier (18), the output of the fourth gate (17) to the input of a second phase amplifier (19), and the output of the third gate (16) to the input of a third phase output amplifier. (20) connected are, and that the output of the first phase output amplifier (18) at the first phase (L1), (L1), the output of the second phase amplifier (19) to the second phase (L2) and the output of the third phase amplifier (20) to the third phase (L3) of the stepper motor (5) are connected to the shaft of the stepper motor The binary position encoder (2) is connected via the gear (4) and the input of the Output of an electromechanical binary memory (3) is connected.