DE212019000029U1 - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
DE212019000029U1
DE212019000029U1 DE212019000029.0U DE212019000029U DE212019000029U1 DE 212019000029 U1 DE212019000029 U1 DE 212019000029U1 DE 212019000029 U DE212019000029 U DE 212019000029U DE 212019000029 U1 DE212019000029 U1 DE 212019000029U1
Authority
DE
Germany
Prior art keywords
terminal
pair
semiconductor module
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212019000029.0U
Other languages
German (de)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority claimed from PCT/JP2019/019109 external-priority patent/WO2019235146A1/en
Publication of DE212019000029U1 publication Critical patent/DE212019000029U1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

Halbleitermodul mit:
einem Halbleiterbauteil, das ein Substrat aufweist, das eine erste Hauptfläche und eine erste Rückfläche beinhaltet, die in einer Dickenrichtung zu einander gegenüberliegenden Seiten weisen, das ein leitfähiges Element aufweist, das auf der ersten Hauptfläche angeordnet ist, das eine Vielzahl von Halbleiterelementen aufweist, die an das leitfähige Element gefügt sind, und zwar in einem Zustand, so dass sie elektrisch damit verbunden sind, und das einen Abdichtungsharzabschnitt aufweist, der die Vielzahl von Halbleiterelementen bedeckt, derart, dass die erste Rückfläche freiliegt;
einer Wärmesenke; und
einer Fügelage bzw. -schicht, die zwischen der Wärmesenke und der ersten Rückfläche angeordnet ist,
wobei die Fügelage elektrisch isolierende Eigenschaften besitzt und flexibel ist, und
wobei die Fügelage eine thermische Leitfähigkeit aufweist, die höher ist als jene des Abdichtungsharzabschnittes.

Figure DE212019000029U1_0000
Semiconductor module with:
a semiconductor device including a substrate including a first major surface and a first rear surface facing in a thickness direction to opposite sides having a conductive member disposed on the first major surface having a plurality of semiconductor elements are joined to the conductive member in a state of being electrically connected thereto and having a sealing resin portion covering the plurality of semiconductor elements such that the first back surface is exposed;
a heat sink; and
a fulcrum layer disposed between the heat sink and the first rear surface,
wherein the Fügelage has electrically insulating properties and is flexible, and
wherein the fulcrum has a thermal conductivity higher than that of the sealing resin portion.
Figure DE212019000029U1_0000

Description

TECHNISCHES GEBIETTECHNICAL AREA

Die vorliegende Offenbarung betrifft ein Halbleitermodul, bei dem ein Halbleiterbauteil, das eine Vielzahl von Halbleiterelementen beinhaltet, an eine Wärmesenke gefügt ist.The present disclosure relates to a semiconductor module in which a semiconductor device including a plurality of semiconductor elements is joined to a heat sink.

STAND DER TECHNIKSTATE OF THE ART

Patentdokument 1 offenbart ein Beispiel eines Halbleiterbauteils, das ein Substrat, eine Metallfolie, die auf einer oberen Fläche des Substrates angeordnet ist, eine Vielzahl von IGBT-Chips, die an die Metallfolie gefügt sind, und zwar in einem Zustand, so dass sie elektrisch damit verbunden sind, und eine Wärmeableitungsplatte beinhaltet, die auf einer unteren Fläche des Substrates angeordnet ist. Das Halbleiterbauteil wird dazu verwendet, um Gleichstromleistung in Wechselstromleistung umzuwandeln. Ein Verbundmaterial (Silikonschmierstoff) zum Unterdrücken der Ausbildung eines Hohlraumes zwischen dem Substrat und der Wärmeableitungsplatte ist zwischen der Wärmeableitungsplatte und der unteren Fläche des Substrates angeordnet.Patent Document 1 discloses an example of a semiconductor device including a substrate, a metal foil disposed on an upper surface of the substrate, a plurality of IGBT chips joined to the metal foil in a state of being electrically therewith and a heat dissipation plate disposed on a lower surface of the substrate. The semiconductor device is used to convert DC power to AC power. A composite material (silicone lubricant) for suppressing formation of a cavity between the substrate and the heat dissipation plate is disposed between the heat dissipation plate and the lower surface of the substrate.

Wenn das Halbleiterbauteil in Betrieb ist, erzeugt die Vielzahl von IGBT-Chips Wärme. Die von der Vielzahl von IGBT-Chips erzeugte Wärme wird über die Metallfolie, das Substrat und den Silikonschmierstoff („silicone grease“) zu der Wärmeableitungsplatte geleitet. Die zu der Wärmeableitungsplatte geleitete Wärme wird in die Atmosphäre abgeleitet. Obgleich der Silikonschmierstoff ein Material ist, das eine relativ hohe thermische Leitfähigkeit besitzt, ist die thermische Leitfähigkeit doch geringer als 10 W/(m·K). Seit einigen Jahren werden Halbleiterbauteile zur Leistungswandlung in elektrischen Kraftfahrzeugen und dergleichen verwendet. Es bestehen Anforderungen danach, die Ausgangsleistung derartiger Halbleiterbauteile weiter zu erhöhen. Um diese Anforderungen zu erfüllen, ist das Verbessern der Wärmeableitung der Halbleiterbauteile ein Thema.When the semiconductor device is in operation, the plurality of IGBT chips generate heat. The heat generated by the large number of IGBT chips is conducted to the heat dissipation plate via the metal foil, the substrate and the silicone grease. The heat conducted to the heat dissipation plate is dissipated to the atmosphere. Although the silicone lubricant is a material that has a relatively high thermal conductivity, the thermal conductivity is still less than 10 W / (m · K). Semiconductor components have been used for power conversion in electric motor vehicles and the like for some years. There are demands to further increase the output power of such semiconductor devices. To meet these requirements, improving heat dissipation of the semiconductor devices is an issue.

DOKUMENTE DES STANDES DER TECHNIKDOCUMENTS OF THE PRIOR ART

PATENTDOKUMENTPatent Document

Patentdokument 1: JP-A-2000-299419 Patent Document 1: JP-A-2000-299419

ÜBERBLICK ÜBER DIE ERFINDUNG VON DER ERFINDUNG ZU LÖSENDES PROBLEMOVERVIEW OF THE INVENTION PROBLEM TO BE SOLVED FROM THE INVENTION

Im Hinblick auf die obigen Umstände zielt die vorliegende Offenbarung darauf ab, ein Halbleitermodul bereitzustellen, das dazu in der Lage ist, die Wärmeableitung eines Halbleiterbauteils weiter zu verbessern.In view of the above circumstances, the present disclosure aims to provide a semiconductor module capable of further improving the heat dissipation of a semiconductor device.

MITTEL ZUM LÖSEN DES PROBLEMSMEANS TO SOLVE THE PROBLEM

Ein Halbleitermodul, das von der vorliegenden Offenbarung bereitgestellt wird, beinhaltet als Bestandteile: ein Halbleiterbauteil, das ein Substrat aufweist, welches eine erste Hauptfläche und eine erste Rückfläche hat, die in einer Dickenrichtung in einander gegenüberliegende bzw. entgegengesetzte Seiten weisen, das ein leitfähiges Element aufweist, das auf der ersten Hauptfläche angeordnet ist, das eine Vielzahl von Halbleiterelementen aufweist, die an das leitfähige Element gefügt sind, und zwar in einem Zustand, so dass sie elektrisch damit verbunden sind, und das einen Abdichtungsharzabschnitt aufweist, der die Vielzahl von Halbleiterelementen bedeckt, derart, dass die erste Rückfläche freiliegt; eine Wärmesenke; und eine Fügelage bzw. Fügeschicht („joining sheet“), die zwischen der Wärmesenke und der ersten Rückfläche angeordnet ist, wobei die Fügelage elektrisch isolierende Eigenschaften besitzt und flexibel ist und wobei die Fügelage eine thermische Leitfähigkeit hat, die höher ist als jene des Abdichtungsharzabschnittes.A semiconductor module provided by the present disclosure includes as components: a semiconductor device having a substrate having a first main surface and a first back surface facing in opposite directions in a thickness direction, which is a conductive member which is arranged on the first main surface, which has a plurality of semiconductor elements which are joined to the conductive element in a state that they are electrically connected thereto, and which has a sealing resin portion which has the plurality of semiconductor elements covered such that the first back surface is exposed; a heat sink; and a joining sheet which is arranged between the heat sink and the first rear surface, the joining layer having electrically insulating properties and being flexible, and the joining layer having a thermal conductivity which is higher than that of the sealing resin section ,

Weitere Merkmale und Vorteile der vorliegenden Offenbarung ergeben sich deutlicher aus der nachstehenden detaillierten Beschreibung auf der Grundlage der beigefügten Zeichnungen.Other features and advantages of the present disclosure will become more apparent from the following detailed description based on the accompanying drawings.

Figurenlistelist of figures

  • 1 ist eine perspektivische Ansicht eines Halbleitermoduls gemäß einer ersten Ausführungsform der vorliegenden Offenbarung. 1 FIG. 15 is a perspective view of a semiconductor module according to a first embodiment of the present disclosure. FIG.
  • 2 ist eine Draufsicht auf ein Halbleiterbauteil, das als Bestandteil des Halbleitermoduls enthalten ist, das in 1 gezeigt ist. 2 FIG. 12 is a plan view of a semiconductor device included as part of the semiconductor module incorporated in FIG 1 is shown.
  • 3 ist eine Draufsicht auf das in 2 gezeigte Halbleiterbauteil, wobei ein Abdichtungsharzabschnitt transparent ist. 3 is a top view of the in 2 Semiconductor device shown, wherein a sealing resin portion is transparent.
  • 4 ist eine Unteransicht des in 2 gezeigten Halbleiterbauteils. 4 is a bottom view of the in 2 shown semiconductor device.
  • 5 ist eine rechte Seitenansicht des in 2 gezeigten Halbleiterbauteils. 5 is a right side view of the in 2 shown semiconductor device.
  • 6 ist eine linke Seitenansicht des in 2 gezeigten Halbleiterbauteils. 6 is a left side view of the in 2 shown semiconductor device.
  • 7 ist eine Vorderansicht des in 2 gezeigten Halbleiterbauteils. 7 is a front view of the in 2 shown semiconductor device.
  • 8 ist eine Querschnittsansicht entlang entlang einer Linie VIII-VIII in 3. 8th is a cross-sectional view along along a line VIII-VIII in 3 ,
  • 9 ist eine Querschnittsansicht entlang einer Linie IX-IX in 3. 9 is a cross-sectional view taken along a line IX-IX in FIG 3 ,
  • 10 ist eine Querschnittsansicht entlang einer Linie X-X in 3. 10 FIG. 12 is a cross sectional view taken along a line XX in FIG 3 ,
  • 11 ist eine vergrößerte Teilansicht von 10. 11 is a partial enlarged view of 10 ,
  • 12 ist eine vergrößerte Teilansicht von 3. 12 is a partial enlarged view of 3 ,
  • 13 ist eine Querschnittsansicht entlang der Linie XIII-XIII in 12. 13 FIG. 10 is a cross-sectional view taken along the line XIII-XIII in FIG 12 ,
  • 14 ist eine Draufsicht auf das in 1 gezeigte Halbleitermodul. 14 is a top view of the in 1 shown semiconductor module.
  • 15 ist eine Querschnittsansicht entlang einer Linie XV-XV in 14. 15 is a cross-sectional view along a line XV-XV in 14 ,
  • 16 ist eine vergrößerte Teilansicht von 15. 16 is an enlarged partial view of 15 ,
  • 17 ist eine vergrößerte Teilansicht von 15. 17 is a partial enlarged view of 15 ,
  • 18 ist eine Querschnittsansicht eines Halbleiterbauteils, das in Bestandteilen eines Halbleitermoduls gemäß einer zweiten Ausführungsform der vorliegenden Erfindung enthalten ist. 18 FIG. 15 is a cross-sectional view of a semiconductor device included in components of a semiconductor module according to a second embodiment of the present invention. FIG.
  • 19 ist eine Querschnittsansicht der in 18 gezeigten Halbleiterbauteils. 19 is a cross-sectional view of the in 18 shown semiconductor device.
  • 20 ist eine vergrößerte Teilansicht von 19. 20 is an enlarged partial view of 19 ,
  • 21 ist eine Querschnittsansicht des Halbleitermoduls gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 21 FIG. 12 is a cross-sectional view of the semiconductor module according to the second embodiment of the present disclosure. FIG.
  • 22 ist eine vergrößerte Teilansicht von 21. 22 is a partial enlarged view of 21 ,
  • 23 ist eine perspektivische Ansicht eines Halbleitermoduls gemäß einer dritten Ausführungsform der vorliegenden Offenbarung. 23 FIG. 15 is a perspective view of a semiconductor module according to a third embodiment of the present disclosure. FIG.
  • 24 ist eine Draufsicht auf ein Halbleiterbauteil, das in Bestandteilen des Halbleitermoduls enthalten ist, das in 23 gezeigt ist. 24 FIG. 12 is a plan view of a semiconductor device included in components of the semiconductor module incorporated in FIG 23 is shown.
  • 25 ist eine Draufsicht auf das in 24 gezeigte Halbleiterbauteil, wobei ein Abdichtungsharzabschnitt transparent ist. 25 is a top view of the in 24 shown semiconductor device, wherein a sealing resin portion is transparent.
  • 26 ist eine Draufsicht, die 25 entspricht, wobei ein zweites Terminal transparent ist. 26 is a top view that 25 corresponds, with a second terminal is transparent.
  • 27 ist eine Unteransicht des in 24 gezeigten Halbleiterbauteils. 27 is a bottom view of the in 24 shown semiconductor device.
  • 28 ist eine rechte Seitenansicht des in 24 gezeigten Halbleiterbauteils. 28 is a right side view of the in 24 shown semiconductor device.
  • 29 ist eine linke Seitenansicht des in 24 gezeigten Halbleiterbauteils. 29 is a left side view of the in 24 shown semiconductor device.
  • 30 ist eine Vorderansicht des in 24 gezeigten Halbleiterbauteils. 30 is a front view of the in 24 shown semiconductor device.
  • 31 ist eine Querschnittsansicht entlang einer Linie XXXI-XXXI in 25. 31 is a cross-sectional view taken along a line XXXI-XXXI in 25 ,
  • 32 ist eine Querschnittsansicht entlang einer Linie XXXII-XXXII in 25. 32 FIG. 12 is a cross sectional view taken along a line XXXII-XXXII in FIG 25 ,
  • 33 ist eine vergrößerte Teilansicht von 32. 33 is an enlarged partial view of 32 ,
  • 34 ist eine vergrößerte Teilansicht von 25. 34 is a partial enlarged view of 25 ,
  • 35 ist eine Draufsicht auf das in 23 gezeigte Halbleitermodul. 35 is a top view of the in 23 shown semiconductor module.
  • 36 ist eine Querschnittsansicht entlang einer Linie XXXVI-XXXVI in 35. 36 FIG. 12 is a cross sectional view taken along a line XXXVI-XXXVI in FIG 35 ,
  • 37 ist eine vergrößerte Teilansicht von 36. 37 is a partial enlarged view of 36 ,

MODUS ZUM AUSFÜHREN DER ERFINDUNGMODE FOR CARRYING OUT THE INVENTION

Im Nachstehenden werden Modi bzw. Ausführungsformen zum Implementieren der vorliegenden Offenbarung beschrieben, und zwar auf der Grundlage der beigefügten Zeichnung.Hereinafter, modes for implementing the present disclosure will be described based on the attached drawings.

[Erste Ausführungsform]First Embodiment

Ein Halbleitermodul A10 gemäß einer ersten Aus führungs form der vorliegenden Offenbarung wird auf der Grundlage der FIGen. 1 bis 16 beschrieben. Wie es in 1 gezeigt ist, beinhaltet das Halbleitermodul A10 als Bestandteile ein Halbleiterbauteil B10, eine Wärmesenke 70 und eine Fügelage („joining sheet“) 80. Es ist anzumerken, dass in 3 ein Abdichtungsharzabschnitt 60 zum besseren Verständnis transparent ist. In 3 sind Linien VIII-VIII, IX-IX und X-X jeweils durch eine Strichpunktlinie gezeigt.A semiconductor module A10 According to a first embodiment of the present disclosure, based on FIGS. 1 to 16 described. As it is in 1 is shown includes the semiconductor module A10 as components a semiconductor device B10 , a heat sink 70 and a joining sheet 80 , It should be noted that in 3 a sealing resin portion 60 transparent for a better understanding. In 3 Lines VIII-VIII, IX-IX and XX are shown by a dashed line, respectively.

<Halbleiterbauteil B10><B10 semiconductor device>

Nachstehend ist beschrieben das Halbleiterbauteil B10, das in Bestandteilen des Halbleitermoduls A10 enthalten ist. Das Halbleiterbauteil B10, das in 1 gezeigt ist, ist ein Leistungswandlungsbauteil (Leistungsmodul), an dem eine Vielzahl von Halbleiterelementen wie MOSFETs montiert sind. Das Halbleiterbauteil B10 wird in einer Antriebsquelle eines Motor oder dergleichen verwendet, oder als ein Inverterbauteil von verschiedenen elektrischen Geräten. Das Halbleiterbauteil B10 beinhaltet ein Substrat 10, ein leitfähiges Element 20, ein zusätzliches leitfähiges Element bzw. leitfähiges Hilfselement 21, ein Paar von Eingangsterminals 31, ein Paar von Ausgangsterminals 32, eine Vielzahl von Gate-Terminals 33, eine Vielzahl von Erfassungsterminals 34, eine Vielzahl von Halbleiterelementen 40 und den Dichtungs- bzw. Abdichtungsharzabschnitt 60.The semiconductor device is described below B10 that in components of the semiconductor module A10 is included. The semiconductor device B10 , this in 1 is a power conversion device (power module) on which a plurality of semiconductor elements such as MOSFETs are mounted. The semiconductor device B10 is used in a drive source of a motor or the like, or as an inverter component of various electrical devices. The semiconductor device B10 includes a substrate 10 , a conductive element 20 , an additional conductive element or conductive auxiliary element 21 , a pair of entrance terminals 31 , a pair of exit terminals 32 , a variety of gate terminals 33 , a variety of acquisition terminals 34 , a variety of semiconductor elements 40 and the sealing resin portion 60 ,

Beim Beschreiben des Halbleiterbauteils B10 wird die Dickenrichtung des Substrats 10 als eine „Dickenrichtung z“ bezeichnet werden, und zwar um die Beschreibung zu vereinfachen. Eine Richtung, die senkrecht ist zu der Dickenrichtung z, wird als eine „erste Richtung x“ bezeichnet. Eine Richtung, die senkrecht ist zu sowohl der Dickenrichtung z als auch zu der ersten Richtung x, wird als eine „zweite Richtung y“ bezeichnet. Das Halbleiterbauteil B10 weist, wenn es in der Dickenrichtung z, d.h. in einer Draufsicht, betrachtet wird, eine rechteckige Form auf. Die erste Richtung x entspricht der Querrichtung des Halbleiterbauteils B10. Die zweite Richtung y entspricht der Längsrichtung des Halbleiterbauteils B10. Beim Beschreiben des Halbleiterbauteils B10 wird die Seite in der ersten Richtung x, an der das Paar von Eingangsterminals 31 angeordnet ist, als „eine Seite in der ersten Richtung x“ bezeichnet, und zwar zum Vereinfachen der Beschreibung. Die Seite in der ersten Richtung x, an der das Paar von Ausgangsterminals 32 angeordnet ist, wird als die „andere Seite in der ersten Richtung x“ bezeichnet.When describing the semiconductor device B10 becomes the thickness direction of the substrate 10 will be referred to as a "thickness direction z" in order to simplify the description. A direction perpendicular to the thickness direction z is referred to as a "first direction x". A direction, which is perpendicular to both the thickness direction z and the first direction x is referred to as a "second direction y". The semiconductor device B10 has a rectangular shape when viewed in the thickness direction z, ie, in a plan view. The first direction x corresponds to the transverse direction of the semiconductor device B10 , The second direction y corresponds to the longitudinal direction of the semiconductor device B10 , When describing the semiconductor device B10 will be the page in the first direction x, at which the pair of entrance terminals 31 is arranged as "a side in the first direction x", for ease of description. The side in the first direction x, at which the pair of exit terminals 32 is designated as the "other side in the first direction x".

Wie es in den 3, 8 und 10 gezeigt ist, ist das leitfähige Element 20 auf bzw. an dem Substrat 10 angeordnet. Das Substrat 10 dient als ein Trägerelement für das leitfähige Element 20 und die Vielzahl von Halbleiterelementen 40. Das Substrat 10 weist elektrisch isolierende Eigenschaften bzw. Isoliereigenschaften auf. Das Substrat 10 ist aus einem Material hergestellt, das eine Keramik beinhaltet, die eine relativ hohe thermische Leitfähigkeit hat. Beispiele einer solchen Keramik beinhalten Aluminiumnitrid (AlN) . Das Substrat 10 weist eine erste Hauptfläche 11A und eine erste Rückfläche 12A auf. Die erste Hauptfläche 11A und die erste Rückfläche 12A weisen in der Dickenrichtung z zu einander entgegengesetzten Seiten. Die erste Hauptfläche 11A weist zu der Seite in der Dickenrichtung z, an der das leitfähige Element 20 angeordnet ist. Die erste Hauptfläche 11A ist zusammen mit dem leitfähigen Element 20 und der Vielzahl von Halbleiterelementen 40 von dem Abdichtungsharzabschnitt 60 bedeckt. Wie es in 4 gezeigt ist, liegt die erste Rückfläche 12A gegenüber dem Abdichtungsharzabschnitt 60 frei.Like it in the 3 . 8th and 10 is shown is the conductive element 20 on or on the substrate 10 arranged. The substrate 10 serves as a support element for the conductive element 20 and the variety of semiconductor elements 40 , The substrate 10 has electrically insulating properties or insulating properties. The substrate 10 is made of a material that includes a ceramic that has a relatively high thermal conductivity. Examples of such a ceramic include aluminum nitride (AlN). The substrate 10 has a first major surface 11A and a first back surface 12A on. The first main area 11A and the first back surface 12A have opposite sides in the thickness direction z. The first main area 11A faces the side in the thickness direction z where the conductive member 20 is arranged. The first main area 11A is together with the conductive element 20 and the variety of semiconductor elements 40 from the sealing resin section 60 covered. Like it in 4 the first rear surface is shown 12A against the sealing resin section 60 free.

Wie es in 11 gezeigt ist, ist auf der ersten Rückfläche 12A eine Flächenbehandlungsregion 19 ausgebildet, die eine raue Fläche bzw. Oberfläche aufweist. Die Flächenbehandlungsregion 19 kann durch Sandstrahlen oder dergleichen gebildet sein. Bei dem Halbleiterbauteil B10 ist die Flächenbehandlungsregion 19 über der gesamten ersten Rückfläche 12A gebildet.As it is in 11 is shown on the first back surface 12A a surface treatment region 19 formed, which has a rough surface or surface. The area treatment area 19 may be formed by sandblasting or the like. In the semiconductor device B10 is the area treatment area 19 over the entire first back surface 12A educated.

Wie es in den 3, 8 und 10 gezeigt ist, ist das leitfähige Element 20 auf der ersten Hauptfläche 11A des Substrats 10 angeordnet. Das leitfähige Element 20 bildet einen Leitungspfad zwischen der Vielzahl von Halbleiterelementen 40 und einem Verdrahtungssubstrat, das an dem Halbleiterbauteil B10 montiert ist, und zwar zusammen mit dem zusätzlichen leitfähigen Element 21, dem Paar von Eingangsterminals 31 und dem Paar von Ausgangsterminals 32. Das leitfähige Element 20 ist eine Metallplatte. Die Metallplatte ist aus Kupfer (Cu) oder einer Kupferlegierung hergestellt. Das leitfähige Element 20 ist an die erste Hauptfläche 11A unter Verwendung eines Fügematerials (nicht gezeigt) gefügt, wie z.B. eine Silberpaste (Ag-Paste). Eine Fläche des leitfähigen Elementes 20 kann beispielsweise mit Silber plattiert sein. Es ist anzumerken, dass das leitfähige Element 20 anstelle der Metallplatte eine Metallfolie sein könnte, wie eine Kupferfolie.Like it in the 3 . 8th and 10 is shown is the conductive element 20 on the first main area 11A of the substrate 10 arranged. The conductive element 20 forms a conduction path between the plurality of semiconductor elements 40 and a wiring substrate attached to the semiconductor device B10 is mounted, together with the additional conductive element 21 , the pair of entrance terminals 31 and the pair of exit terminals 32 , The conductive element 20 is a metal plate. The metal plate is made of copper (Cu) or a copper alloy. The conductive element 20 is on the first main surface 11A using a joining material (not shown), such as a silver paste (Ag paste). A surface of the conductive element 20 can be plated with silver, for example. It should be noted that the conductive element 20 could be a metal foil instead of the metal plate, like a copper foil.

Wie es in 3 gezeigt ist, beinhaltet das leitfähige Element 20 in dem Halbleiterbauteil B10, bei dem es sich um ein Beispiel handelt, ein Paar von ersten leitfähigen Abschnitten 20A und ein Paar von zweiten leitfähigen Abschnitten. Es ist anzumerken, dass die Konfiguration des leitfähigen Elementes 20 nicht auf jene in dieser Ausführungsform beschränkt ist, und frei eingestellt werden kann, und zwar auf der Grundlage der Anzahl von Halbleiterelementen 40, die gemäß der erforderlichen Performance bzw. Leistungsfähigkeit des Halbleiterbauteils B10 eingestellt ist.Like it in 3 shown includes the conductive element 20 in the semiconductor device B10 , which is an example, a pair of first conductive sections 20A and a pair of second conductive sections. It should be noted that the configuration of the conductive element 20 is not limited to that in this embodiment, and can be freely set based on the number of semiconductor elements 40 that according to the required performance or performance of the semiconductor device B10 is set.

Wie es in 3 gezeigt ist, ist auf der ersten Hauptfläche 11A das Paar von ersten leitfähigen Abschnitten 20A angeordnet, und zwar auf bzw. in Richtung hin zu der einen Seite in der ersten Richtung x. Jeder erste leitfähige Abschnitt 20A des Paars von ersten leitfähigen Abschnitten 20A weist bei einer Betrachtung in der Dickenrichtung z eine Rechteckform auf. Das Paar von ersten leitfähigen Abschnitten 20A ist voneinander in der zweiten Richtung y beabstandet.As it is in 3 is shown on the first major surface 11A the pair of first conductive sections 20A arranged, on or towards the one side in the first direction x. Every first conductive section 20A of the pair of first conductive sections 20A has a rectangular shape when viewed in the thickness direction z. The pair of first conductive sections 20A is spaced from each other in the second direction y.

Wie es in 3 gezeigt ist, ist auf der ersten Hauptfläche 11A das Paar von zweiten leitfähigen Abschnitten 20B angeordnet, und zwar auf bzw. hin zu der anderen Seite in der ersten Richtung x. Das Paar von ersten leitfähigen Abschnitten 20A und das Paar von zweiten leitfähigen Abschnitten 20B sind voneinander in der ersten Richtung x beabstandet. Jeder zweite leitfähige Abschnitt 20B des Paars von zweiten leitfähigen Abschnitten 20b weist eine rechteckige Form auf, und zwar wenn betrachtet in der Dickenrichtung z. Das Paar von zweiten leitfähigen Abschnitten 20B ist voneinander in der zweiten Richtung y beabstandet.Like it in 3 is shown is on the first major surface 11A the pair of second conductive sections 20B arranged, namely on or towards the other side in the first direction x. The pair of first conductive sections 20A and the pair of second conductive sections 20B are spaced from each other in the first direction x. Every second conductive section 20B of the pair of second conductive sections 20b has a rectangular shape when viewed in the thickness direction e.g. The pair of second conductive sections 20B is spaced from each other in the second direction y.

Wie es in 3 und 10 gezeigt ist, ist das zusätzliche leitfähige Element 21 auf der ersten Hauptfläche 11A des Substrats 10 angeordnet. Auf der ersten Hauptfläche 11A ist das zusätzliche leitfähige Element 21 auf der einen Seite in der ersten Richtung x und zwischen dem Paar von ersten leitfähigen Abschnitten 20A in der zweiten Richtung y angeordnet. Das zusätzliche leitfähige Element 21 weist bei einer Betrachtung in der Dickenrichtung z eine rechteckige Form auf. Das zusätzliche leitfähige Element 21 ist eine Metallplatte, die aus dem gleichen Material hergestellt ist wie das leitfähige Element 20. Das zusätzliche leitfähige Element 21 ist an die erste Hauptfläche 11A unter Verwendung eines Fügematerials (nicht gezeigt) wie beispielsweise eine Silberpaste (Ag-Paste) gefügt. Eine Fläche des zusätzlichen leitfähigen Elementes 21 kann beispielsweise mit Silber plattiert sein. Es ist anzumerken, dass das zusätzliche leitfähige Element 21 anstelle der Metallplatte eine Metallfolie sein kann, wie eine Kupferfolie.As it is in 3 and 10 is shown, is the additional conductive element 21 on the first main surface 11A of the substrate 10 arranged. On the first main surface 11A is the additional conductive element 21 on the one side in the first direction x and between the pair of first conductive sections 20A arranged in the second direction y. The additional conductive element 21 has a rectangular shape when viewed in the thickness direction z. The additional conductive element 21 is a metal plate made of the same material as the conductive element 20 , The additional conductive element 21 is at the first main area 11A using a joining material (not shown) such as a silver paste (Ag paste). A surface of the additional conductive element 21 For example, it may be plated with silver. It should be noted that the additional conductive element 21 instead of the metal plate may be a metal foil, such as a copper foil.

Wie es in den 3 und 10 gezeigt ist, beinhaltet das Halbleiterbauteil B10 ferner ein Kommunikationselement 29. Das Kommunikationselement 29 ist elektrisch leitfähig. Das Kommunikationselement 29 erstreckt sich in der zweiten Richtung y und ist mit Flächen des Paares von ersten leitfähigen Abschnitten 20A verbunden, und zwar in einem Zustand, bei dem es das zusätzliche leitfähige Element 21 überspannt bzw. überbrückt. Folglich ist das Paar von ersten leitfähigen Abschnitten 20A über das Kommunikationselement 29 elektrisch miteinander verbunden. Das Kommunikationselement 29 ist durch eine Vielzahl von Drähten gebildet. Die Drähte sind beispielsweise aus Aluminium (Al) hergestellt. Es ist anzumerken, dass das Kommunikationselement 29 anstelle einer Vielzahl von Drähten ein Metallstück sein kann, das sich in der zweiten Richtung y erstreckt, wenn es in der Dickenrichtung z betrachtet wird.Like it in the 3 and 10 shown includes the semiconductor device B10 also a communication element 29 , The communication element 29 is electrically conductive. The communication element 29 extends in the second direction y and is with faces of the pair of first conductive portions 20A connected, in a state where it is the additional conductive element 21 spanned or bridged. Consequently, the pair of first conductive sections 20A about the communication element 29 electrically connected to each other. The communication element 29 is formed by a variety of wires. The wires are made of aluminum (Al), for example. It should be noted that the communication element 29 may be a piece of metal instead of a plurality of wires extending in the second direction y when viewed in the thickness direction z.

Wie es in den 2 bis 4 dargestellt ist, ist bei dem Halbleiterbauteil B10 das Paar von Eingangsterminals 31 auf der einen Seite in der ersten Richtung x angeordnet. Das Paar von Eingangsterminals 31 ist in der zweiten Richtung y voneinander beabstandet. An das Paar von Eingangsterminals 31 wird von außen Gleichstromleistung angelegt. Bei dem Halbleiterbauteil B10 ist das Paar von Eingangsterminals 31 zusammen mit dem Paar von Ausgangsterminals 32, der Vielzahl von Gate-Terminals 33 und der Vielzahl von Erfassungsterminals 34 durch den gleichen Anschlussrahmen gebildet. Der Anschlussrahmen ist aus Kupfer oder aus einer Kupferlegierung hergestellt. Das Paar von Eingangsterminals 31 beinhaltet ein erstes Terminal 31A und ein zweites Terminal 31B. Sowohl das erste Terminal 31A als auch das zweite Terminal 31B weist jeweils einen Pad-Abschnitt 311 und einen Terminalabschnitt 312 auf.As it is in the 2 to 4 is shown in the semiconductor device B10 the pair of entrance terminals 31 arranged on one side in the first direction x. The pair of entrance terminals 31 is spaced apart in the second direction y. To the pair of entrance terminals 31 DC power is applied externally. In the semiconductor device B10 is the pair of entrance terminals 31 along with the pair of outlet terminals 32 , the variety of gate terminals 33 and the plurality of capture terminals 34 formed by the same lead frame. The lead frame is made of copper or a copper alloy. The pair of entrance terminals 31 includes a first terminal 31A and a second terminal 31B , Both the first terminal 31A as well as the second terminal 31B each has a pad section 311 and a terminal section 312 on.

Wie es in 3 dargestellt ist, ist der Pad-Abschnitt 311 von dem Substrat 10 beabstandet, und zwar wenn betrachtet in der Dickenrichtung z, und ist von dem Abdichtungsharzabschnitt 60 bedeckt. Demzufolge ist das Paar von Eingangsterminals 31 von dem Abdichtungsharzabschnitt 60 gelagert. Erste Verbindungsdrähte 51 sind mit einer Fläche des Pad-Abschnittes 311 verbunden. Die ersten Verbindungsdrähte 51 sind beispielsweise aus Aluminium hergestellt. Es ist anzumerken, dass die Fläche des Pad-Abschnittes 311 beispielsweise mit Silber plattiert sein kann.As it is in 3 is shown is the pad section 311 from the substrate 10 when viewed in the thickness direction z, and is of the sealing resin portion 60 covered. As a result, the pair of entrance terminals 31 from the sealing resin portion 60 stored. First connecting wires 51 are with an area of the pad section 311 connected. The first connecting wires 51 are made of aluminum, for example. It should be noted that the area of the pad section 311 for example, can be plated with silver.

Das erste Terminal 31A dient als eine positive Elektrode (P-Terminal) des Paares von Eingangsterminals 31. Wie es in den 3 und 8 dargestellt ist, sind die ersten Verbindungsdrähte 51, die mit der Fläche des Pad-Abschnittes 311 des ersten Terminals 31A verbunden sind, mit einer Fläche von einem der ersten leitfähigen Abschnitte 20A verbunden. Folglich ist das erste Terminal 31A elektrisch mit dem Paar von ersten leitfähigen Abschnitten 20A verbunden.The first terminal 31A serves as a positive electrode (P-terminal) of the pair of input terminals 31 , Like it in the 3 and 8th is shown, are the first connecting wires 51 that match the area of the pad section 311 of the first terminal 31A are connected to a surface of one of the first conductive portions 20A connected. Hence the first terminal 31A electrically with the pair of first conductive sections 20A connected.

Das zweite Terminal 31B dient als eine negative Elektrode (N-Terminal) des Paares von Eingangsterminals 31. Wie es in 3 gezeigt ist, sind die ersten Verbindungsdrähte 51, die mit der Fläche des Pad-Abschnittes 311 des zweiten Terminals 31B verbunden sind, mit der Fläche des zusätzlichen leitfähigen Elementes 21 verbunden. Demzufolge ist das zweite Terminal 31B elektrisch mit dem zusätzlichen leitfähigen Element 21 verbunden.The second terminal 31B serves as a negative electrode (N terminal) of the pair of input terminals 31 , Like it in 3 shown are the first connecting wires 51 that match the area of the pad section 311 of the second terminal 31B are connected to the surface of the additional conductive element 21 connected. As a result, the second terminal 31B electrically with the additional conductive element 21 connected.

Wie es in 3 gezeigt ist, geht der Terminalabschnitt 312 kontinuierlich in den Pad-Abschnitt 311 über und liegt gegenüber dem Abdichtungsharzabschnitt 60 frei. Der Terminalabschnitt 312 wird dazu verwendet, um das Halbleiterbauteil B10 an einem Verdrahtungssubstrat zu montieren. Der Terminalabschnitt 312 beinhaltet einen Basisabschnitt 312A und einen hochstehenden Abschnitt 312B. Der Basisabschnitt 312A ist kontinuierlich mit dem Pad-Abschnitt 311 ausgebildet und erstreckt sich in der ersten Richtung x, und zwar ausgehend von einer ersten Seitenfläche 631 (nachstehend im Detail beschrieben) des Abdichtungsharzabschnittes 60, die auf der einen Seite in der ersten Richtung x angeordnet ist. Wie es in 6 gezeigt ist, erstreckt sich der hochstehende Abschnitt 312B von einem in der ersten Richtung x führenden bzw. vorderen Ende des Basisabschnittes 312A in Richtung zu der Seite in der Dickenrichtung z, in die die erste Hauptfläche 11A des Substrats 10 weist. Demgemäß hat der Terminalabschnitt 312 eine L-Form, und zwar wenn in der zweiten Richtung y betrachtet, wie es in den 7 bis 9 gezeigt ist.As it is in 3 is shown, the terminal section goes 312 continuously in the pad section 311 over and over the sealing resin portion 60 free. The terminal section 312 is used to make the semiconductor device B10 to be mounted on a wiring substrate. The terminal section 312 includes a base section 312A and an upstanding section 312B , The base section 312A is continuous with the pad section 311 formed and extends in the first direction x, starting from a first side surface 631 (described in detail below) of the sealing resin portion 60 which is arranged on one side in the first direction x. As it is in 6 is shown, the upstanding portion extends 312B from a leading end in the first direction x or front end of the base portion 312A toward the side in the thickness direction z, into which the first major surface 11A of the substrate 10 has. Accordingly, the terminal section has 312 an L-shape, when viewed in the second direction y, as it is in the 7 to 9 is shown.

Wie es in den 2 bis 4 gezeigt ist, ist bei dem Halbleiterbauteil B10 das Paar von Ausgangsterminals 32 auf der anderen Seite in der ersten Richtung x angeordnet. Das Paar von Ausgangsterminals 32 ist in der zweiten Richtung y voneinander beabstandet. Über das Paar von Ausgangsterminals 32 wird Wechselstromleistung (Spannung) ausgegeben, die erhalten wird durch Leistungsumwandlung mittels der Vielzahl von Halbleiterelementen 40. Jedes des Paares von Ausgangsterminals 32 beinhaltet einen Pad-Abschnitt 321 und einen Terminalabschnitt 322. Es ist anzumerken, dass die Anzahl von Ausgangsterminals 32 nicht auf jene bei dieser Ausführungsform beschränkt ist und gemäß der erforderlichen Performance des Halbleiterbauteils B10 frei eingestellt werden kann.As it is in the 2 to 4 is shown in the semiconductor device B10 the pair of exit terminals 32 arranged on the other side in the first direction x. The pair of exit terminals 32 is spaced apart in the second direction y. About the pair of outlet terminals 32 AC power (voltage) outputted by power conversion by the plurality of semiconductor elements is output 40 , Each of the pair of home terminals 32 includes a pad section 321 and a terminal section 322 , It should be noted that the number of output terminals 32 is not limited to those in this embodiment and according to the required performance of the semiconductor device B10 can be adjusted freely.

Wie es in 3 gezeigt ist, ist der Pad-Abschnitt 321 bei einer Blickrichtung in der Dickenrichtung z von dem Substrat 10 beabstandet und ist von dem Abdichtungsharzabschnitt 60 bedeckt. Demzufolge ist das Paar von Ausgangsterminals 32 von dem Abdichtungsharzabschnitt 60 gelagert bzw. abgestützt. Zweite Verbindungsdrähte 52 sind mit einer Fläche des Pad-Abschnitts 321 verbunden Die zweiten Verbindungsdrähte 52 sind beispielsweise aus Aluminium hergestellt. Es ist anzumerken, dass die Fläche des Pad-Abschnittes 321 beispielsweise mit Silber plattiert sein kann. Wie es in den 3 und 8 gezeigt ist, ist eine Vielzahl von zweiten Verbindungsdrähten 52, die mit den Flächen des Paares von Pad-Abschnitten 321 verbunden ist, mit Flächen des Paares von zweiten leitfähigen Abschnitten 20B verbunden. Folglich ist das Paar von Ausgangsterminals 32 elektrisch mit dem Paar von zweiten leitfähigen Abschnitten 20B verbunden. Like it in 3 is shown is the pad section 321 when looking in the thickness direction z from the substrate 10 spaced and is from the sealing resin portion 60 covered. As a result, the pair of output terminals 32 from the sealing resin section 60 stored or supported. Second connecting wires 52 are with a surface of the pad section 321 connected The second connecting wires 52 are made of aluminum, for example. It should be noted that the area of the pad section 321 for example, can be plated with silver. Like it in the 3 and 8th is shown is a plurality of second connection wires 52 that match the faces of the pair of pad sections 321 is connected to surfaces of the pair of second conductive portions 20B connected. Hence, the pair of output terminals 32 electrically with the pair of second conductive sections 20B connected.

Wie es in 3 gezeigt ist, geht der Terminalabschnitt 322 kontinuierlich in den Pad-Abschnitt 321 über und ist gegenüber dem Abdichtungsharzabschnitt 60 freigelegt. Der Terminalabschnitt 322 wird verwendet, um das Halbleiterbauteil B10 an einem Verdrahtungssubstrat zu montieren. Der Terminalabschnitt 322 beinhaltet einen Basisabschnitt 322A und einen hochstehenden Abschnitt 322B. Der Basisabschnitt 322A geht kontinuierlich in den Pad-Abschnitt 321 über und erstreckt sich in der ersten Richtung x von einer ersten Seitenfläche 631 (nachstehend im Detail beschrieben) des Abdichtungsharzabschnittes 60, die auf der anderen Seite in der ersten Richtung x angeordnet ist. Wie es n 5 dargestellt ist, erstreckt sich der hochstehende Abschnitt 322B von einem in der ersten Richtung x vorderen bzw. führenden Ende des Basisabschnittes 322A in Richtung zu der Seite in der Dickenrichtung z, zu der die erste Hauptfläche 11A des Substrates 10 weist. Demzufolge weist der Terminalabschnitt 322 bei einer Betrachtung in der zweiten Richtung y eine L-Form auf, wie es in den 7 bis 9 gezeigt ist. Es ist anzumerken, dass der Terminalabschnitt 322 die gleiche Form hat wie die Terminalabschnitte 312 des Paares von Eingangsterminals 31.As it is in 3 is shown, the terminal section goes 322 continuously in the pad section 321 over and facing the sealing resin section 60 exposed. The terminal section 322 is used to make the semiconductor device B10 to be mounted on a wiring substrate. The terminal section 322 includes a base section 322A and an upstanding section 322B , The base section 322A goes continuously into the pad section 321 over and extends in the first direction x from a first side surface 631 (described in detail below) of the sealing resin portion 60 which is arranged on the other side in the first direction x. As it is 5 is shown, the upstanding portion extends 322B from a front end in the first direction x leading end of the base portion 322A toward the side in the thickness direction z, to which the first major surface 11A of the substrate 10 has. As a result, the terminal section points 322 when viewed in the second direction y on an L-shape, as in the 7 to 9 is shown. It should be noted that the terminal section 322 the same shape as the terminal sections 312 of the pair of entrance terminals 31 ,

Wie es in den. 3, 8 und 9 gezeigt ist, ist die Vielzahl von Halbleiterelementen 40 an das Paar von ersten leitfähigen Abschnitten 20A und das Paar von zweiten leitfähigen Abschnitten 20B gefügt, die das leitfähige Element 20 bilden, und zwar in einem Zustand, bei dem sie damit elektrisch verbunden sind. Jedes der Halbleiterelemente 40 weist bei einer Betrachtung in der Dickenrichtung z eine rechteckige Form auf (bei dem Halbleiterbauteil B10 eine quadratische Form) . Bei dem Halbleiterbauteil B10, bei dem es sich um ein Beispiel handelt, beinhaltet die Vielzahl von Halbleiterelementen 40 ein Paar von ersten Elementen 40A und ein Paar von zweiten Elementen 40B. Das Paar von ersten Elementen 40A bildet eine Oberarmschaltung bzw. obere Zweigschaltung („upper arm circuit“) des Halbleiterbauteils B10. Das Paar von zweiten Elementen 40B bildet eine Unterarmschaltung des Halbleiterbauteils B10. Es ist anzumerken, dass die Anzahl von Halbleiterelementen 40 nicht auf jene in dieser Konfiguration beschränkt ist und gemäß der erforderlichen Performance des Halbleiterbauteils B10 frei eingestellt werden kann.As it is in the. 3, 8 and 9 is the plurality of semiconductor elements 40 to the pair of first conductive sections 20A and the pair of second conductive portions 20B joined, which is the conductive element 20 form, in a state in which they are electrically connected. Each of the semiconductor elements 40 has a rectangular shape when viewed in the thickness direction z (in the semiconductor device B10 a square shape). In the semiconductor device B10 which is an example, includes the plurality of semiconductor elements 40 a pair of first elements 40A and a pair of second elements 40B , The pair of first elements 40A forms an upper arm circuit or upper arm circuit of the semiconductor device B10 , The pair of second elements 40B forms a forearm circuit of the semiconductor device B10 , It should be noted that the number of semiconductor elements 40 is not limited to those in this configuration and according to the required performance of the semiconductor device B10 can be adjusted freely.

Das Paar von ersten Elementen 40A und das Paar von zweiten Elementen 40B sind Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs), die erhalten werden unter Verwendung eines Halbleitermaterials, das als Hauptbestandteil Siliziumcarbid (SiC) beinhaltet. Es ist anzumerken, dass das Paar von ersten Elementen 40A und das Paar von zweiten Elementen 40B nicht auf MOSFETs beschränkt sind und dass diese beliebige Feldeffekttransistoren sein können, einschließlich von Metallisolator-Halbleiter-Feldeffekttransistoren (MISFETs), oder Bipolartransistoren mit isoliertem Gate (IGBTs). Beim Beschreiben des Halbleiterbauteils B10 wird ein Beispiel beschrieben, bei dem die Vielzahl von Halbleiterelementen 40 ein Paar von ersten Elementen 40A und ein Paar von zweiten Elementen 40B beinhaltet und wobei diese sämtlich vertikale n-Kanal-MOSFETs sind.The pair of first elements 40A and the pair of second elements 40B are metal oxide semiconductor field effect transistors (MOSFETs) obtained using a semiconductor material containing silicon carbide (SiC) as a main component. It should be noted that the pair of first elements 40A and the pair of second elements 40B are not limited to MOSFETs and that they can be any field effect transistors, including metal insulator semiconductor field effect transistors (MISFETs), or insulated gate bipolar transistors (IGBTs). When writing to the semiconductor device B10 an example is described in which the plurality of semiconductor elements 40 a couple of first elements 40A and a pair of second elements 40B includes and which are all vertical n-channel MOSFETs.

Wie es in den 12 und 13 gezeigt ist, hat jedes der ersten Elemente 40A und der zweiten Elemente 40B eine erste Fläche 401, eine zweite Fläche 402, eine erste Elektrode 41, eine zweite Elektrode 42, eine Gate-Elektrode 43 und einen isolierenden Film 44. Die erste Fläche 401 und die zweite Fläche 402 weisen in einander entgegengesetzte Seiten, und zwar in der Dickenrichtung z. Von diesen Flächen weist die erste Fläche 401 zu jener Seite, zu der die erste Hauptfläche 11A des Substrats 10 weist.Like it in the 12 and 13 each of the first elements is shown 40A and the second elements 40B a first surface 401 , a second surface 402 , a first electrode 41 , a second electrode 42 , a gate electrode 43 and an insulating film 44 , The first area 401 and the second surface 402 have opposite sides, in the thickness direction z. The first area points from these areas 401 to the side to which the first main surface 11A of the substrate 10 has.

Wie es in den 12 und 13 gezeigt ist, ist die erste Elektrode 41 auf der ersten Fläche 401 vorgesehen. Ein Source-Strom fließt durch die erste Elektrode 41. In dem Halbleiterbauteil B10, bei dem es sich um ein Beispiel handelt, ist die erste Elektrode 41 in vier Regionen unterteilt.As it is in the 12 and 13 is shown is the first electrode 41 on the first surface 401 intended. A source current flows through the first electrode 41 , In the semiconductor device B10 which is an example, is the first electrode 41 divided into four regions.

Wie es in 12 gezeigt ist, ist in jeder der ersten Elektroden 41 des Paares von ersten Elementen 40A eine Vielzahl von ersten Drähten 501 mit den jeweiligen vier Regionen verbunden. Die ersten Drähte 501 sind beispielsweise aus Aluminium hergestellt. Eine Vielzahl von ersten Drähten 501, die mit den ersten Elektroden 41 des Paares von ersten Elementen 40A verbunden sind, sind mit den Flächen des Paares von zweiten leitfähigen Abschnitten 20B verbunden. Demzufolge sind die ersten Elektroden 41 des Paares von ersten Elementen 40A elektrisch mit dem Paar von zweiten leitfähigen Abschnitten 20B verbunden. As it is in 12 is shown in each of the first electrodes 41 of the couple of first elements 40A a variety of first wires 501 associated with the respective four regions. The first wires 501 are made of aluminum, for example. A variety of first wires 501 that with the first electrodes 41 of the couple of first elements 40A are connected to the surfaces of the pair of second conductive sections 20B connected. As a result, the first electrodes are 41 of the couple of first elements 40A electrically with the pair of second conductive sections 20B connected.

Wie es in 12 gezeigt ist, ist in jeder der ersten Elektroden 41 des Paares von zweiten Elementen 40B eine Vielzahl von zweiten Drähten 502 mit den jeweiligen vier Regionen verbunden bzw. ist die Vielzahl von zweiten Drähten 502 mit jeweiligen der vier Regionen verbunden. Die zweiten Drähte 502 sind beispielsweise aus Aluminium hergestellt. Eine Vielzahl von zweiten Drähten 502, die mit den ersten Elektroden 41 des Paares von zweiten Elementen 40B verbunden ist, ist mit der Fläche des zusätzlichen leitfähigen Elementes 21 verbunden. Demzufolge sind die ersten Elektroden 41 des Paares von zweiten Elementen 40B elektrisch mit dem zusätzlichen leitfähigen Element 21 verbunden. Demgemäß ist das zweite Terminal 31B elektrisch mit dem Paar von zweiten Elementen 40B über das zusätzliche leitfähige Element 21 verbunden.As it is in 12 is shown in each of the first electrodes 41 of the pair of second elements 40B a variety of second wires 502 connected to the respective four regions or is the plurality of second wires 502 associated with each of the four regions. The second wires 502 are made of aluminum, for example. A variety of second wires 502 that with the first electrodes 41 of the pair of second elements 40B is connected to the surface of the additional conductive element 21 connected. As a result, the first electrodes are 41 of the pair of second elements 40B electrically with the additional conductive element 21 connected. Accordingly, the second terminal 31B electrically with the pair of second elements 40B via the additional conductive element 21 connected.

Wie es in 13 gezeigt ist, ist die zweite Elektrode 42 über der gesamten zweiten Fläche 402 vorgesehen. Ein Drain-Strom fließt durch die zweite Elektrode 42. Wie es in in 13 gezeigt ist, ist jede der zweiten Elektroden 42 des Paares von ersten Elementen 40A an die Fläche von einem der Abschnitte des Paares von ersten leitfähigen Abschnitt 20A gefügt, und zwar in einem Zustand, bei dem sie elektrisch damit verbunden sind, und zwar durch eine leitfähige Fügeschicht 49, die elektrisch leitfähig ist. Die leitfähige Fügeschicht 49 ist aus einem bleifreien Lötmittel bzw. Lot hergestellt, das beispielsweise Zinn (Sn) als die Hauptkomponente bzw. als Hauptbestandteil enthält. In ähnlicher Weise zu jeder der zweiten Elektroden 42 des Paares von ersten Elementen 40A, die in 13 gezeigt sind, ist jede der zweiten Elektroden 42 des Paares von zweiten Elementen 40B an die Fläche von einem Abschnitt des Paares von zweiten leitfähigen Abschnitten 20B gefügt, und zwar in einem Zustand, bei dem sie elektrisch damit verbunden sind, und zwar durch die leitfähige Fügeschicht 49.As it is in 13 is shown is the second electrode 42 over the entire second area 402 intended. A drain current flows through the second electrode 42 , As it is in 13 is shown, is each of the second electrodes 42 of the couple of first elements 40A to the surface of one of the portions of the pair of first conductive portion 20A in a state of being electrically connected thereto by a conductive bonding layer 49 that is electrically conductive. The conductive bonding layer 49 is made of a lead-free solder or solder containing, for example, tin (Sn) as the main component or as a main component. Similarly to each of the second electrodes 42 of the couple of first elements 40A , in the 13 are shown, each of the second electrodes 42 of the pair of second elements 40B to the surface of a portion of the pair of second conductive portions 20B joined, in a state in which they are electrically connected thereto, through the conductive bonding layer 49 ,

Wie es in 12 dargestellt ist, ist die Gate-Elektrode 43 auf der ersten Fläche 401 vorgesehen. Eine Gate-Spannung zum Antreiben bzw. Ansteuern eines entsprechenden Elementes von den ersten Elementen 40A und den zweiten Elementen 40B wird an die Gate-Elektrode 43 angelegt. Die Gate-Elektrode 43 ist kleiner als die erste Elektrode 41.As it is in 12 is shown, is the gate electrode 43 on the first surface 401 intended. A gate voltage for driving a corresponding one of the first elements 40A and the second elements 40B gets to the gate electrode 43 created. The gate electrode 43 is smaller than the first electrode 41 ,

Wie es in den 12 und 13 gezeigt ist, ist der isolierende Film 44 auf der ersten Fläche 401 vorgesehen. Der isolierende Film 44 umgibt die erste Elektrode 41, und zwar bei einer Betrachtung in der Dickenrichtung z. Der isolierende Film 44 ist beispielsweise gebildet durch Stapeln einer Siliziumdioxid-(SiO2)-Schicht, einer Siliziumnitrid-(Si3N4)-Schicht und einer Polybenzoxazol-(PBO)-Schicht in dieser Reihenfolge auf der ersten Fläche 401. Es ist anzumerken, dass in dem isolierenden Film 44 die Polybenzoxazol-Schicht durch eine Polyimid-Schicht ersetzt werden kann.Like it in the 12 and 13 is shown is the insulating film 44 on the first surface 401 intended. The insulating film 44 surrounds the first electrode 41 , namely when viewed in the thickness direction z. The insulating film 44 is formed, for example, by stacking a silicon dioxide (SiO 2 ) layer, a silicon nitride (Si 3 N 4 ) layer and a polybenzoxazole (PBO) layer in this order on the first surface 401 , It should be noted that in the insulating film 44 the polybenzoxazole layer can be replaced by a polyimide layer.

Wie es in den 2 bis 4 gezeigt ist, sind in dem Halbleiterbauteil B10 die Gate-Terminals 33 auf beiden Seiten in der erste Richtung x angeordnet. Die Vielzahl von Gate-Terminals 33 sind in Entsprechung zu der Anzahl der ersten Elemente 40A und der zweiten Elemente 40B angeordnet. Eine Gate-Spannung zum Ansteuern eines entsprechenden Elementes der ersten Elemente 40A und der zweiten Elemente 40B wird an jedes der Vielzahl von Gate-Terminals 33 angelegt. Jedes der Vielzahl von Gate-Terminals 33 beinhaltet einen Pad-Abschnitt 331 und einen Terminalabschnitt 332.As it is in the 2 to 4 are shown in the semiconductor device B10 the gate terminals 33 arranged on both sides in the first direction x. The variety of gate terminals 33 are in correspondence with the number of the first elements 40A and the second elements 40B arranged. A gate voltage for driving a corresponding element of the first elements 40A and the second elements 40B is applied to each of the plurality of gate terminals 33 created. Each of the variety of gate terminals 33 includes a pad section 331 and a terminal section 332 ,

Wie es in 3 gezeigt ist, ist der Pad-Abschnitt 331 von dem Substrat 10 beabstandet, und zwar bei einer Betrachtung in der Dickenrichtung z, und ist durch den Abdichtungsharzabschnitt 60 bedeckt. Demzufolge ist die Vielzahl von Gate-Terminals 33 durch den Abdichtungsharzabschnitt 60 gelagert bzw. abgestützt. Ein beliebiger einer Vielzahl von Gate-Drähten 503 ist mit einer Fläche des Pad-Abschnittes 331 verbunden. Die Gate-Drähte 503 sind beispielsweise aus Aluminium hergestellt. Es ist anzumerken, dass die Fläche des Pad-Abschnittes 331 beispielsweise mit Silber plattiert sein kann. Wie es in den 3 und 12 dargestellt ist, ist eine Vielzahl von Gate-Drähten 503, die jeweils verbunden sind mit Flächen einer Vielzahl von Pad-Abschnitten 331, jeweils mit der Gate-Elektrode 43 eines entsprechenden Elementes von den ersten Elementen 40A und den zweiten Elementen 40B verbunden. Demzufolge ist jedes der Vielzahl von Gate-Terminals 33 elektrisch mit irgendeiner der Gate-Elektroden 43 des Paares von ersten Elementen 40A und der Gate-Elektroden 43 des Paares von zweiten Elementen 40B verbunden.As it is in 3 is shown is the pad section 331 from the substrate 10 is spaced, when viewed in the thickness direction z, and is penetrated by the sealing resin portion 60 covered. As a result, the plurality of gate terminals 33 through the sealing resin portion 60 stored or supported. Any of a variety of gate wires 503 is with an area of the pad section 331 connected. The gate wires 503 are made of aluminum, for example. It should be noted that the area of the pad section 331 for example, can be plated with silver. As it is in the 3 and 12 is a plurality of gate wires 503 each connected to areas of a plurality of pad sections 331 , each with the gate electrode 43 a corresponding element of the first elements 40A and the second elements 40B connected. As a result, each of the plurality of gate terminals 33 electrically with any of the gate electrodes 43 of the couple of first elements 40A and the gate electrodes 43 of the pair of second elements 40B connected.

Wie es in 3 dargestellt ist, geht der Terminalabschnitt 332 kontinuierlich in den Pad-Abschnitt 331 über und liegt gegenüber dem Abdichtungsharzabschnitt 60 frei. Der Terminalabschnitt 332 wird dazu verwendet, um das Halbleiterbauteil B10 an einem Verdrahtungssubstrat zu montieren. Der Terminalabschnitt 332 beinhaltet einen Basisabschnitt 332A und einen hochstehenden Abschnitt 332B. Der Basisabschnitt 332A geht kontinuierlich in den Pad-Abschnitt 331 über und erstreckt sich in der ersten Richtung x von einer des Paares von ersten Seitenflächen 631 (nachstehend im Detail beschrieben) des Abdichtungsharzabschnittes 60. Die Länge des Basisabschnittes 332A in der ersten Richtung x ist kleiner als jene der Basisabschnitte 312A des Paares von Eingangsterminals 31 und der Basisabschnitte 322A des Paares von Ausgangsterminals 32, und zwar in der ersten Richtung x. Wie es in 5 und 6 gezeigt ist, erstreckt sich der hochstehende Abschnitt 332B von einem in der ersten Richtung x führenden Ende des Basisabschnittes 332A in Richtung hin zu der Seite in der Dickenrichtung z, zu der die erste Hauptfläche 11A des Substrates 10 weist. Demgemäß weist der Terminalabschnitt 332 eine L-Form auf, und zwar wenn betrachtet in der zweiten Richtung y, wie es in den 7 bis 9 gezeigt ist.Like it in 3 is shown, the terminal section goes 332 continuously into the pad section 331 over and is opposite to the sealing resin portion 60 free. The terminal section 332 is used to the semiconductor device B10 to be mounted on a wiring substrate. The terminal section 332 includes a base section 332A and a high section 332B , The base section 332A goes into the pad section continuously 331 over and extends in the first direction x from one of the pair of first side surfaces 631 (described in detail below) of the sealing resin portion 60 , The length of the base section 332A in the first direction x is smaller than that of the base sections 312A of the pair of entrance terminals 31 and the base sections 322A of the pair of exit terminals 32 , namely in the first direction x. Like it in 5 and 6 the upstanding portion extends 332B from one in the first direction x leading end of the base section 332A towards the side in the thickness direction z to which the first major surface 11A of the substrate 10 has. Accordingly, the terminal section 332 an L-shape when viewed in the second direction y as in the 7 to 9 is shown.

Wie es in 3 gezeigt ist, ist in dem Halbleiterbauteil B10 ein Paar von Gate-Terminals 33, das dem Paar von ersten Elementen 40A entspricht, auf der anderen Seite in der ersten Richtung x angeordnet. Das Paar von Gate-Terminals 33 ist in der zweiten Richtung zwischen dem Paar von Ausgangsterminals 32 y angeordnet. In gleicher Weise ist in dem Halbleiterbauteil B10 ein Paar von Gate-Terminals 33, das dem Paar von zweiten Elementen 40B entspricht, auf der einen Seite in der ersten Richtung x angeordnet. Das Paar von Gate-Terminals 33 ist in der zweiten Richtung y zwischen dem Paar von Eingangsterminals 31 angeordnet.As it is in 3 is shown in the semiconductor device B10 a pair of gate terminals 33 that the couple of first elements 40A corresponds, arranged on the other side in the first direction x. The pair of gate terminals 33 is in the second direction between the pair of exit terminals 32 y arranged. Similarly, in the semiconductor device B10 a pair of gate terminals 33 that the couple of second elements 40B corresponds, arranged on one side in the first direction x. The pair of gate terminals 33 is in the second direction y between the pair of entrance terminals 31 arranged.

Wie es in den 2 bis 4 dargestellt ist, sind in dem Halbleiterbauteil B10 die Erfassungsterminals 34 auf beiden Seiten in der ersten Richtung x angeordnet. Die Vielzahl von Erfassungsterminals 34 sind in Entsprechung zu der Anzahl von ersten Elementen 40A und zweiten Elementen 40B angeordnet. Jedes der Vielzahl von Erfassungsterminals 34 ist benachbart zu einem Gate-Terminal 33, das elektrisch verbunden ist mit der Gate-Elektrode 43 eines entsprechenden Elementes von den ersten Elementen 40A und den zweiten Elementen 40B. Eine Spannung, die einem Source-Strom entspricht, der durch die erste Elektrode 41 eines entsprechenden Elementes der ersten Elementen 40A und der zweiten Elementen 40B fließt, wird an jedes der Vielzahl von Erfassungsterminals 34 angelegt. Auf der Grundlage von Spannungen, die jeweils angelegt werden an die Vielzahl von Erfassungsterminals 34, werden Source-Ströme, die durch die ersten Elektroden 41 fließen, mittels einer Schaltung erfasst, die sich außerhalb des Halbleiterbauteils B10 befindet. Jedes der Vielzahl von Erfassungsterminals 34 beinhaltet einen Pad-Abschnitt 341 und einen Terminalabschnitt 342.Like it in the 2 to 4 is shown are in the semiconductor device B10 the acquisition terminals 34 arranged on both sides in the first direction x. The multitude of acquisition terminals 34 are in correspondence to the number of first elements 40A and second elements 40B arranged. Any of the variety of capture terminals 34 is adjacent to a gate terminal 33 that is electrically connected to the gate electrode 43 a corresponding element from the first elements 40A and the second elements 40B , A voltage that corresponds to a source current flowing through the first electrode 41 a corresponding element of the first elements 40A and the second elements 40B flows to each of the plurality of detection terminals 34 created. On the basis of voltages that are applied to the large number of detection terminals 34 , are source currents through the first electrodes 41 flow, detected by means of a circuit that is outside the semiconductor device B10 located. Any of the variety of capture terminals 34 includes a pad section 341 and a terminal section 342 ,

Wie es in 3 gezeigt ist, ist der Pad-Abschnitt 341 bei einer Betrachtung in der Dickenrichtung z von dem Substrat 10 beabstandet angeordnet, und ist von dem Abdichtungsharzabschnitt 60 bedeckt. Somit ist die Vielzahl von Erfassungsterminals 34 durch den Abdichtungsharzabschnitt 60 gelagert. Irgendeiner einer Vielzahl von Erfassungsdrähten 504 ist mit einer Fläche des Pad-Abschnittes 341 verbunden. Die Erfassungsdrähte 504 sind beispielsweise aus Aluminium hergestellt. Es ist anzumerken, dass die Fläche des Pad-Abschnittes 341 beispielsweise mit Silber plattiert sein kann. Wie es in den 3 und 12 dargestellt ist, ist eine Vielzahl von Erfassungsdrähten 504, die jeweils verbunden sind mit Flächen einer Vielzahl von Pad-Abschnitten 341, jeweils mit der ersten Elektrode 41 eines entsprechenden Elementes der ersten Elemente 40A und der zweiten Elemente 40B verbunden. Somit ist jedes der Vielzahl von Erfassungsterminals 34 elektrisch verbunden mit irgendeiner der ersten Elektroden 41 des Paares von ersten Elementen 40A und der ersten Elektroden 41 des Paares von zweiten Elementen 40B.Like it in 3 is shown is the pad section 341 when viewed in the thickness direction z from the substrate 10 spaced apart, and is from the sealing resin portion 60 covered. So the multitude of acquisition terminals 34 through the sealing resin section 60 stored. Any of a variety of sense wires 504 is with a surface of the pad section 341 connected. The detection wires 504 are made of aluminum, for example. It should be noted that the area of the pad section 341 for example, can be plated with silver. Like it in the 3 and 12 is a variety of sense wires 504 , each of which is connected to surfaces of a plurality of pad sections 341 , each with the first electrode 41 a corresponding element of the first elements 40A and the second elements 40B connected. Thus, each of the plurality of acquisition terminals 34 electrically connected to any of the first electrodes 41 of the pair of first elements 40A and the first electrodes 41 of the pair of second elements 40B ,

Wie es in 3 gezeigt ist, geht der Terminalabschnitt 342 kontinuierlich in den Pad-Abschnitt 341 über, und liegt gegenüber dem Abdichtungsharzabschnitt 60 frei. Der Terminalabschnitt 342 wird verwendet, um das Halbleiterbauteil B10 an einem Verdrahtungssubstrat zu montieren. Der Terminalabschnitt 342 beinhaltet einen Basisabschnitt 342A und einen hochstehenden Abschnitt 342B. Der Basisabschnitt 342A geht kontinuierlich in den Pad-Abschnitt 341 über und erstreckt sich in der ersten Richtung x von einer des Paares von ersten Seitenflächen 631 (nachstehend im Detail beschrieben) des Abdichtungsharzabschnittes 60. Die Länge des Basisabschnittes 342A in der ersten Richtung x ist kleiner als jene von jedem der Basisabschnitte 312A des Paares von Eingangsterminals 31 und der Basisabschnitte 322A des Paares von Ausgangsterminals 32, und zwar in der ersten Richtung x. Wie es in den 5 und 6 gezeigt ist, erstreckt sich der hochstehende Abschnitt 342B von einem in der ersten Richtung x führenden Ende des Basisabschnittes 342A in Richtung hin zu der Seite in der Dickenrichtung z, zu der die erste Hauptfläche 11A des Substrates 10 weist. Demgemäß weist der Terminalabschnitt 342 bei einer Betrachtung in der zweiten Richtung y eine L-Form auf, wie es in den 7 bis 9 gezeigt ist. Es ist anzumerken, dass der Terminalabschnitt 342 die gleiche Form hat wie die Terminalabschnitte 332 der Vielzahl von Gate-Terminals 33.Like it in 3 is shown, the terminal section goes 342 continuously into the pad section 341 over, and is opposite to the sealing resin portion 60 free. The terminal section 342 is used to the semiconductor device B10 to be mounted on a wiring substrate. The terminal section 342 includes a base section 342A and a high section 342B , The base section 342A goes into the pad section continuously 341 over and extends in the first direction x from one of the pair of first side surfaces 631 (described in detail below) of the sealing resin portion 60 , The length of the base section 342A in the first direction x is smaller than that of each of the base sections 312A of the pair of entrance terminals 31 and the base sections 322A of the pair of exit terminals 32 , namely in the first direction x. Like it in the 5 and 6 the upstanding portion extends 342B from an end of the base section leading in the first direction x 342A towards the side in the thickness direction z to which the first major surface 11A of the substrate 10 has. Accordingly, the terminal section 342 when viewed in the second direction y an L-shape as in the 7 to 9 is shown. It should be noted that the terminal section 342 has the same shape as the terminal sections 332 the variety of gate terminals 33 ,

Wie es in den 2 bis 4 gezeigt ist, bedeckt der Abdichtungsharzabschnitt 60 das Substrat 10 (ausschließlich der ersten Rückfläche 12A), das leitfähige Element 20, das zusätzliche leitfähige Element 21, das Kommunikationselement 29 und die Vielzahl von Halbleiterelementen 40 (das Paar von ersten Elementen 40A und das Paar von zweiten Elementen 40B). Der Abdichtungsharzabschnitt 60 bedeckt ferner die Vielzahl von ersten Drähten 501, die Vielzahl von zweiten Drähten 502, die Vielzahl von Gate-Drähten 503, die Vielzahl von Erfassungsdrähten 504, die Vielzahl von ersten Verbindungsdrähten 51 und die Vielzahl von zweiten Verbindungsdrähten 52. Der Abdichtungsharzabschnitt 60 ist aus einem Material hergestellt, das beispielsweise ein Epoxidharz enthält. Wie es in 2 gezeigt ist, weist der Abdichtungsharzabschnitt 60 eine obere Fläche 61, eine untere Fläche bzw. Bodenfläche 62, das Paar von ersten Seitenflächen 631, ein Paar von zweiten Seitenflächen 632 und ein Paar von Durchgangslöchern 64 auf.As it is in the 2 to 4 is shown, the sealing resin portion covers 60 the substrate 10 (excluding the first back surface 12A) , the conductive element 20 , the additional conductive element 21 , the communication element 29 and the plurality of semiconductor elements 40 (the pair of first elements 40A and the pair of second elements 40B) , The sealing resin portion 60 further covers the plurality of first wires 501 , the variety of second wires 502 , the variety of gate wires 503 , the variety of detection wires 504 , the variety of first connecting wires 51 and the plurality of second connection wires 52 , The sealing resin portion 60 is made of a material containing, for example, an epoxy resin. As it is in 2 is shown, the sealing resin portion 60 an upper surface 61 , a lower surface or bottom surface 62 , the pair of first side surfaces 631 , a pair of second side surfaces 632 and a pair of through holes 64 on.

Wie es in den 8 bis 10 gezeigt ist, weist die obere Fläche 61 in der Dickenrichtung z zu der Seite, zu der die erste Hauptfläche 11A des Substrates 10 weist. Die untere Fläche 62 weist in der Dickenrichtung z zu der Seite, zu der die erste Rückfläche 12A des Substrates 10 weist. Wie es in 4 gezeigt ist, liegt die erste Rückfläche 12A gegenüber der unteren Fläche 62 frei. Die untere Fläche 62 weist die Form eines Rahmens auf, der die erste Rückfläche 12A umgibt. As it is in the 8th to 10 is shown has the upper surface 61 in the thickness direction z to the side to which the first major surface 11A of the substrate 10 has. The lower surface 62 points in the thickness direction z to the side to which the first rear surface 12A of the substrate 10 has. As it is in 4 is shown, lies the first rear surface 12A opposite the lower surface 62 free. The lower surface 62 has the shape of a frame, which is the first back surface 12A surrounds.

Wie es in den 2 und 4 bis 6 gezeigt ist, geht das Paar von ersten Seitenflächen 631 kontinuierlich über in sowohl die obere Fläche 61 als auch in die untere Fläche 62 und weist in die erste Richtung x. Die Terminalabschnitte 332 des Paares von Gate-Terminals 33 und die Terminalabschnitte 342 des Paares von Erfassungsterminals 34, die in Entsprechung zu dem Paar von zweiten Elementen 40B angeordnet sind, und die Terminalabschnitte 312 des Paares von Eingangsterminals 31 liegen gegenüber einer ersten Seitenfläche 631 frei, die auf der einen Seite in der ersten Richtung x angeordnet ist. Die Terminalabschnitte 332 des Paares von Gate-Terminals 33 und die Terminalabschnitte 342 des Paares von Erfassungsterminals 34, die in Entsprechung zu dem Paar von ersten Elementen 40A angeordnet sind, und die Terminalabschnitte 322 des Paares von Ausgangsterminals 32 liegen gegenüber einer ersten Seitenfläche 631 frei, die auf der anderen Seite in der ersten Richtung x angeordnet ist.As it is in the 2 and 4 to 6 As shown, the pair goes from first side surfaces 631 continuously over in both the upper surface 61 as well as in the lower surface 62 and points in the first direction x. The terminal sections 332 of the pair of gate terminals 33 and the terminal sections 342 of the pair of capture terminals 34 corresponding to the pair of second elements 40B are arranged, and the terminal sections 312 of the pair of entrance terminals 31 lie opposite a first side surface 631 free, which is arranged on the one side in the first direction x. The terminal sections 332 of the pair of gate terminals 33 and the terminal sections 342 of the pair of capture terminals 34 corresponding to the pair of first elements 40A are arranged, and the terminal sections 322 of the pair of exit terminals 32 lie opposite a first side surface 631 free, which is arranged on the other side in the first direction x.

Wie es in den 2, 4 und 7 gezeigt ist, geht das Paar von zweiten Seitenflächen 632 kontinuierlich über in sowohl die obere Fläche 61 als auch die untere Fläche 62, und weist in die zweite Richtung y.As it is in the 2 . 4 and 7 is shown, the pair of second side surfaces 632 continuously over in both the upper surface 61 as well as the lower surface 62 , and points in the second direction y.

Wie es in den 2, 4 und 10 gezeigt ist, erstreckt sich das Paar von Durchgangslöchern 64 von der oberen Fläche 61 in der Dickenrichtung z hin zu der unteren Fläche 62, wobei es durch den Abdichtungsharzabschnitt 60 hindurch verläuft. Lochkanten des Paares von Durchgangslöchern 64 haben jeweils eine Kreisform, und zwar bei einer Betrachtung in der Dickenrichtung z. Das Paar von Durchgangslöchern 64 ist in der zweiten Richtung y auf beiden Seiten des Substrates 10 angeordnet.Like it in the 2 . 4 and 10 is shown, the pair of through holes extends 64 from the top surface 61 in the thickness direction z toward the lower surface 62 , passing through the sealing resin section 60 runs through. Perforated edges of the pair of through holes 64 each have a circular shape, namely when viewed in the thickness direction z. The pair of through holes 64 is in the second direction y on both sides of the substrate 10 arranged.

<Halbleitermodul A10><Semiconductor module A10>

Nachstehend wird das Halbleitermodul A10 beschrieben.The following is the semiconductor module A10 described.

Wenn das Halbleiterbauteil B10 in Betrieb ist, dissipiert die Wärmesenke 70 Wärme, die durch die Vielzahl von Halbleiterelementen 40 erzeugt wird, in die Atmosphäre, bzw. leitet die Wärme dorthin ab. In dem Halbleitermodul A10, bei dem es sich um ein Beispiel handelt, hat die Wärmesenke 70 die Form eines rechteckförmigen Parallelepipeds, wie es in 1 gezeigt ist, die Form der Wärmesenke 70 ist jedoch nicht auf eine solche Form beschränkt. Die Wärmesenke 70 ist aus einem Metall, das eine relative hohe thermische Leitfähigkeit hat. Beispiele eines solchen Metalls beinhalten Kupfer, Eisen (Fe) und Aluminium.When the semiconductor device B10 is in operation, dissipates the heat sink 70 Heat generated by the large number of semiconductor elements 40 is generated, in the atmosphere, or dissipates the heat there. In the semiconductor module A10 , which is an example, has the heat sink 70 the shape of a rectangular parallelepiped, as in 1 shown is the shape of the heat sink 70 however, is not limited to such a form. The heat sink 70 is made of a metal that has a relatively high thermal conductivity. Examples of such a metal include copper, iron (Fe) and aluminum.

Wie es in den 14 und 15 gezeigt ist, weist die Wärmesenke 70 eine obere Fläche 71 und ein Paar von Befestigungselementen 72 auf. Die obere Fläche 71 weist in der Dickenrichtung z hin zu der Seite, auf der das Halbleiterbauteil B10 angeordnet ist. Jedes Befestigungselement des Paares von Befestigungselementen 72 ist durch eine Schraube 721 und eine Mutter 722 gebildet. Das Paar von Schrauben 721 erstreckt sich von der oberen Fläche 71 in der Dickenrichtung z. Die Distanz (Distanz in der zweiten Richtung y) zwischen dem Paar von Schrauben 721 entspricht jener zwischen dem Paar von Durchgangslöchern 64, die in dem Abdichtungsharzabschnitt 60 des Halbleiterbauteils B10 bereitgestellt sind, und der Durchmesser der Schrauben entspricht jenem der Durchgangslöcher. Dies führt zu einer Konfiguration, bei der jede Schraube des Paares von Schrauben 721 in eines des Paares von Durchgangslöchern 64 eingeführt ist. Jede Schraube des Paares von Schrauben 721 weist an einem vorderen Endabschnitt hiervon ein Schraubengewinde auf. Demzufolge tritt die Mutter 722 mit der Schraube 721 in Eingriff. Die Mutter 722 kommt in Kontakt mit der oberen Fläche 61 des Abdichtungsharzabschnittes 60 des Halbleiterbauteils B10.As it is in the 14 and 15 is shown, the heat sink 70 an upper surface 71 and a pair of fasteners 72 on. The upper surface 71 points in the thickness direction z toward the side on which the semiconductor device B10 is arranged. Each fastener of the pair of fasteners 72 is through a screw 721 and a mother 722 educated. The pair of screws 721 extends from the upper surface 71 in the thickness direction z. The distance (distance in the second direction y) between the pair of screws 721 corresponds to that between the pair of through holes 64 in the sealing resin section 60 of the semiconductor device B10 are provided, and the diameter of the screws corresponds to that of the through holes. This leads to a configuration where each screw of the pair of screws 721 in one of the pair of through holes 64 is introduced. Every screw of the pair of screws 721 has a screw thread at a front end portion thereof. As a result, the mother occurs 722 with the screw 721 engaged. The mother 722 comes in contact with the upper surface 61 the sealing resin portion 60 of the semiconductor device B10 ,

Wie es in 15 dargestellt ist, ist die Fügelage bzw. Verbindungslage 80 zwischen der oberen Fläche 71 der Wärmesenke 70 und der ersten Rückfläche 12A des Substrates 10 des Halbleiterbauteils B10 angeordnet. Die Fügelage 80 ist eine elastische Lage, die elektrisch isolierende Eigenschaften hat und flexibel ist. Die Fügelage 80 weist eine thermische Leitfähigkeit von wenigstens 10 W/(m·K) auf und von nicht mehr als 25 W/(m·K). Demgemäß ist die thermische Leitfähigkeit der Fügelage 80 größer als die thermische Leitfähigkeit des Abdichtungsharzabschnittes 60 des Halbleiterbauteils B10 (die thermische Leitfähigkeit eines Abdichtungsharzabschnittes 60, der aus einem Material hergestellt ist, der ein Epoxidharz beinhaltet, liegt im Bereich von 0,2 bis 0,5 W/(m·K)). Die Fügelage 80 weist eine Dicke von wenigstens 0,2 mm und von nicht mehr als 0,6 mm auf. Die Fügelage 80 beinhaltet ein Füllmaterial („filier“), das Bornitrid (BN) enthält.As it is in 15 is shown, is the Fügelage or connection position 80 between the upper surface 71 the heat sink 70 and the first back surface 12A of the substrate 10 of the semiconductor device B10 arranged. The Fügelage 80 is an elastic layer that has electrical insulating properties and is flexible. The Fügelage 80 has a thermal conductivity of at least 10 W / (m · K) and not more than 25 W / (m · K). Accordingly, the thermal conductivity of the Fügelage 80 greater than the thermal conductivity of the sealing resin portion 60 of the semiconductor device B10 (The thermal conductivity of a sealing resin section 60 which is made of a material including an epoxy resin is in the range of 0.2 to 0.5 W / (m · K)). The Fügelage 80 has a thickness of at least 0.2 mm and not more than 0.6 mm. The Fügelage 80 includes a filier containing boron nitride (BN).

Wie es in 15 gezeigt ist, sind bei dem Halbleiterbauteil B10 sowohl die erste Rückfläche 12A des Substrates 10 als auch die untere Fläche 62 des Abdichtungsharzabschnitts 60 an die Fügelage 80 druck-gebondet („pressure-bonded“). Als ein Ergebnis davon, dass die Mutter 722 fest auf die Schraube 721 angezogen wird, und zwar bei jedem Element des Paares von Befestigungselementen 72 der Wärmesenke 70, werden die obere Fläche 71 der Wärmesenke 70, die erste Rückfläche 12A und die untere Fläche 62 gegen die Fügelage 80 gedrückt, und folglich kann ein Druck-Bonden durchgeführt werden. Wie es in 16 gezeigt ist, befindet sich die Flächenbehandlungsregion 19, die an der ersten Rückfläche 12A gebildet ist, gleichförmig in Kontakt mit der Fügelage 80. Demzufolge greift die Flächenbehandlungsregion 19 mit der Fügelage 80 ineinander („meshes“).As it is in 15 are shown in the semiconductor device B10 both the first back surface 12A of the substrate 10 as well as the lower surface 62 the sealing resin portion 60 to the Fügelage 80 pressure-bonded. As a result of that, the mother 722 stuck on the screw 721 is attracted to each element of the pair of fasteners 72 the heat sink 70 , be the top surface 71 the heat sink 70 , the first back surface 12A and the bottom surface 62 against the Fügelage 80 pressed, and thus a pressure bonding can be performed. As it is in 16 is shown, there is the surface treatment region 19 at the first rear surface 12A is formed, uniformly in contact with the Fügelage 80 , As a result, the area treatment region engages 19 with the Fügelage 80 into each other ("meshes").

Als Nächstes werden Funktionen und Wirkungen des Halbleitermoduls A10 beschrieben werden.Next, functions and effects of the semiconductor module A10 to be discribed.

Das Halbleitermodul A10 beinhaltet das Halbleiterbauteil B10, das den Abdichtungsharzabschnitt 60 und das Substrat 10 beinhaltet, welches die erste Rückfläche 12A hat, die gegenüber dem Abdichtungsharzabschnitt 60 freiliegt, beinhaltet die Wärmesenke 70 und die Fügelage 80. Die Fügelage 80 ist zwischen der Wärmesenke 70 und der ersten Rückfläche 12A angeordnet. Wenn das Halbleiterbauteil B10 verwendet wird, erreicht bei dieser Konfiguration Wärme, die von der Vielzahl von Halbleiterelementen 40 erzeugt wird, die erste Rückfläche 12A über das leitfähige Element 20. Wärme, die die erste Rückfläche 12A erreicht hat, wird durch die Fügelage 80 zu der Wärmesenke 70 geleitet. Die thermische Leitfähigkeit der Fügelage 80 ist höher als jene des Abdichtungsharzabschnittes 60, und daher kann die Wärme, die die Rückfläche 12A erreicht hat, effizient zu der Wärmesenke 70 geleitet werden. Ferner, da die Fügelage 80 flexibel ist, passt sich die Fügelage 80 selbst dann, wenn es in der oberen Fläche 71 der Wärmesenke 70?? Unregelmäßigkeiten gibt, wie es in 16 gezeigt ist, an die Unregelmäßigkeiten an und die Ausbildung eines Hohlraumes zwischen der Wärmesenke 70 und der Fügelage 80 kann unterdrückt werden. Im Ergebnis kann Wärme effizienter von der Fügelage 80 zu der Wärmesenke 70 geleitet werden. Folglich kann eine Wärmedissipation bzw. - ableitung des Halbleiterbauteils B10 in dem Halbleitermodul A10 weiter verbessert werden.The semiconductor module A10 contains the semiconductor device B10 that the sealing resin section 60 and the substrate 10 which includes the first back surface 12A has that opposite to the sealing resin portion 60 exposed, includes the heat sink 70 and the joint position 80 , The joint position 80 is between the heat sink 70 and the first back surface 12A arranged. If the semiconductor device B10 used in this configuration achieves heat from the variety of semiconductor elements 40 is generated, the first back surface 12A over the conductive element 20 , Heat the first back surface 12A is achieved through the joint position 80 to the heat sink 70 directed. The thermal conductivity of the joint layer 80 is higher than that of the sealing resin portion 60 , and therefore the heat that the back surface 12A has reached efficiently to the heat sink 70 be directed. Furthermore, since the joint position 80 is flexible, the joining position adapts 80 even if it's in the top surface 71 the heat sink 70 ?? Irregularities like there are in 16 is shown to the irregularities and the formation of a cavity between the heat sink 70 and the joint position 80 can be suppressed. As a result, heat can be more efficient from the joint layer 80 to the heat sink 70 be directed. Consequently, heat dissipation or dissipation of the semiconductor component can occur B10 in the semiconductor module A10 be further improved.

Als Ergebnis davon, dass das Halbleiterbauteil B10 verwendet wird, erfahren das Substrat 10 und die Wärmesenke 70 wiederholt eine thermische Ausdehnung und ein thermisches Zusammenziehen. Wenn in dem Halbleitermodul A10 anstelle der Fügelage 80 eine Zusammensetzung bzw. ein Verbundmaterial verwendet wird, kann ein Phänomen (Auspumpphänomen bzw. „pump-out phenomenon“) auftreten, bei dem die Zusammensetzung graduell entladen („discharged“) wird, und zwar aufgrund der thermischen Ausdehnung und des thermischen Zusammenziehens, und zwischen der Wärmesenke 70 und dem Halbleiterbauteil B10 wird ein Hohlraum („void“) gebildet. Wenn ein Hohlraum gebildet wird, nimmt eine Wärmeableitung des Halbleiterbauteils B10 ab. Wenn jedoch die flexible Fügelage 80 verwendet wird, passt sich die Fügelage 80 an die thermische Ausdehnung und das thermische Zusammenziehen des Substrates 10 und der Wärmesenke 70 an, und daher kann die Bildung eines Hohlraumes zwischen der Wärmesenke 70 und dem Halbleiterbauteil B10 verhindert werden.As a result of that, the semiconductor device B10 is used, experience the substrate 10 and the heat sink 70 Repeats a thermal expansion and a thermal contraction. If in the semiconductor module A10 instead of the Fügelage 80 For example, if a composition is used, a phenomenon (pump-out phenomenon) may occur in which the composition is gradually discharged due to thermal expansion and thermal contraction, and between the heat sink 70 and the semiconductor device B10 a void is formed. When a cavity is formed, heat dissipation of the semiconductor device increases B10 from. However, if the flexible backing 80 is used, the Fügelage adapts 80 to the thermal expansion and thermal contraction of the substrate 10 and the heat sink 70 on, and therefore, the formation of a cavity between the heat sink 70 and the semiconductor device B10 be prevented.

Die erste Rückfläche 12A des Substrats 10 ist an die Fügelage 80 druck-gebondet. Die Flächenbehandlungsregion 19, die eine raue Fläche beinhaltet, wird in einem Abschnitt der ersten Rückfläche 12A gebildet, der sich in Kontakt befindet mit der Fügelage 80. Dies vergrößert die Oberfläche bzw. das Flächengebiet der ersten Rückfläche 12A und verbessert demgemäß eine Fügefestigkeit zwischen dem Substrat 10 und der Fügelage 80. Ferner ist eine Wärmeableitung der ersten Rückfläche 12A verbessert, und daher kann Wärme effizienter von der ersten Rückfläche 12A zu der Fügelage 80 geleitet werden.The first back surface 12A of the substrate 10 is on the joint position 80 pressure-bonded. The area treatment region 19 , which includes a rough surface, is in a portion of the first back surface 12A formed, which is in contact with the joining layer 80 , This increases the surface area of the first rear surface 12A and accordingly improves a bond strength between the substrate 10 and the joint position 80 , Furthermore, there is a heat dissipation of the first rear surface 12A improves, and therefore heat can be more efficient from the first back surface 12A to the joint position 80 be directed.

Die thermische Leitfähigkeit der Fügelage 80 beträgt vorzugsweise wenigstens 10 W/(m·K), welcher Wert höher ist als die thermische Leitfähigkeit des Verbundmaterials („compound“), und der nicht größer ist als 25 W/(m·K). In diesem fall kann die Wärmedissipation bzw. Wärmeableitung des Halbleiterbauteils B10 weiter verbessert werden. Damit die Fügelage 80 die oben beschriebene thermische Leitfähigkeit hat, ist es bevorzugt, dass in der Fügelage 80 ein Füllmaterial („filier“) enthalten ist, das Bornitrid enthält.The thermal conductivity of the joint layer 80 is preferably at least 10 W / (m · K), which value is higher than the thermal conductivity of the composite material (“compound”), and which is not greater than 25 W / (m · K). In this case, the heat dissipation or heat dissipation of the semiconductor component B10 be further improved. So that the joint position 80 has the thermal conductivity described above, it is preferred that in the joining position 80 a filler ("filier") is included that contains boron nitride.

Wie es in 17 gezeigt ist, kann das Halbleiterbauteil B10 eine Durchbiegung bzw. Verwerfung („warp“) C (Abmessung in der Dickenrichtung z zwischen der ersten Rückfläche 12A des Substrats 10 und einer Grenze zwischen der unteren Fläche 62 und der zweiten Seitenfläche 632 (oder der ersten Seitenfläche 631) des Abdichtungsharzabschnitts 60) haben. Die Durchbiegung C ist so eingestellt, dass sie bei dem Maximum etwa 0,1 mm beträgt. Daher hat die Fügelage 80 vorzugsweise eine Dicke von wenigstens 0,2 mm und von nicht mehr als 0,6 mm, um zu erreichen, dass die Fügelage 80 einen Raum ausfüllt, der durch die Durchbiegung C zwischen der Wärmesenke 70 und dem Halbleiterbauteil B10 gebildet ist, um eine Bildung einer Hohlstelle bzw. eines Hohlraumes zwischen der Wärmesenke 70 und dem Halbleiterbauteil B10 zu unterdrücken.Like it in 17 is shown, the semiconductor device B10 a warp (C) (dimension in the thickness direction z between the first back surface 12A of the substrate 10 and a boundary between the bottom surface 62 and the second side surface 632 (or the first face 631 ) of the sealing resin portion 60 ) to have. The deflection C is set so that it is about 0.1 mm at the maximum. Therefore, the joint position 80 preferably a thickness of at least 0.2 mm and of no more than 0.6 mm in order to achieve the joining position 80 fills a space caused by the deflection C between the heat sink 70 and the semiconductor device B10 is formed to form a cavity or a cavity between the heat sink 70 and the semiconductor device B10 to suppress.

Bei dem Halbleitermodul A10 ist die untere Fläche 62 des Abdichtungsharzabschnittes 60 an die Fügelage 80 druck-gebondet. Dies kann die Fügefestigkeit zwischen dem Halbleiterbauteil B10 und der Fügelage 80 weiter verbessern. Die untere Fläche 62 hat die Form eines Rahmens, der die erste Rückfläche 12A des Substrats 10 umgibt. Als ein Ergebnis davon, dass die Bodenfläche 62 eine solche Form hat, die an die Fügelage 80 druck-gebondet ist, nimmt der Grad der Adhäsion der ersten Rückfläche 12A an die Fügelage 80 zu, und demgemäß kann eine Wärmeableitung des Halbleiterbauteils B10 weiter verbessert werden.In the semiconductor module A10 is the bottom surface 62 the sealing resin portion 60 to the Fügelage 80 pressure-bonded. This can be the joining strength between the semiconductor device B10 and the tag 80 improve further. The lower surface 62 has the shape of a frame, the first rear surface 12A of the substrate 10 surrounds. As a result of that, the floor area 62 has such a shape attached to the Fügelage 80 Pressure-bonded, the degree of adhesion of the first back surface decreases 12A to the Fügelage 80 to, and accordingly, a heat dissipation of the semiconductor device B10 be further improved.

[Zweite Ausführungsform]Second Embodiment

Im Folgenden wird ein Halbleitermodul A20 gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung auf der Grundlage der 18 bis 22 beschrieben. Bei diesen Figuren sind Elemente, bei denen es sich um die gleichen oder um ähnliche Elemente handelt wie jene bei dem oben beschriebenen Halbleitermodul A10, mit den gleichen Bezugszeichen versehen wie jene, die bei dem Halbleitermodul A10 verwendet werden, und eine redundante Beschreibung wird ausgelassen. Das Halbleitermodul A20 beinhaltet ein Halbleiterbauteil B20, eine Wärmesenke 70 und eine Fügelage 80. Von diesen unterscheidet sich die Konfiguration des Halbleiterbauteils B20 von jener bei dem oben beschriebenen Halbleitermodul A10. Es ist anzumerken, dass der Querschnitt des Halbleiterbauteils B20, der in 18 gezeigt ist, sich auf der gleichen Position befindet wie der Querschnitt des Halbleiterbauteils B10, der in 8 gezeigt ist. Der Querschnitt des Halbleiterbauteils B20, der in 19 gezeigt ist, befindet sich in der gleichen Position wie der Querschnitt des Halbleiterbauteils B10, der in 10 gezeigt ist. Der Querschnitt des Halbleitermoduls A20, der in 21 gezeigt ist, befindet sich in der gleichen Position wie der Querschnitt des Halbleitermoduls A10, der in 15 gezeigt ist.The following is a semiconductor module A20 according to a second embodiment of the present disclosure based on 18 to 22 described. In these figures, elements which are the same or similar elements as those in the semiconductor module described above are A10 , labeled with the same reference numerals as those in the semiconductor module A10 are used, and a redundant description is omitted. The semiconductor module A20 includes a semiconductor device B20 , a heat sink 70 and a tag 80 , Of these, the configuration of the semiconductor device differs B20 from that in the above-described semiconductor module A10 , It should be noted that the cross section of the semiconductor device B20 who in 18 is shown in the same position as the cross section of the semiconductor device B10 who in 8th is shown. The cross section of the semiconductor device B20 who in 19 is shown in the same position as the cross section of the semiconductor device B10 who in 10 is shown. The cross section of the semiconductor module A20 who in 21 is shown in the same position as the cross section of the semiconductor module A10 who in 15 is shown.

<Halbleiterbauteil B20><Semiconductor component B20>

Im Folgenden wird das Halbleiterbauteil B20 beschrieben, welches einen Bestandteil des Halbleitermoduls A20 bildet. Bei dem Halbleiterbauteil B20 unterscheidet sich die Konfiguration des Substrates 10 von jener in dem Halbleiterbauteil B10 des oben beschriebenen Halbleitermodul A10. Es ist anzumerken, dass die externe Form und Schaltungskonfiguration des Halbleiterbauteils B20 die gleichen sind wie jene des Halbleiterbauteils B10, das in den 2 bis 7 gezeigt ist.The following is the semiconductor device B20 described, which is a part of the semiconductor module A20 forms. In the semiconductor device B20 the configuration of the substrate differs 10 from that in the semiconductor device B10 of the semiconductor module described above A10 , It should be noted that the external shape and circuit configuration of the semiconductor device B20 the same as those of the semiconductor device B10 that in the 2 to 7 is shown.

Wie in den 18 und 19 gezeigt ist, beinhaltet das Substrat 10 ein erstes Substrat 10A und ein zweites Substrat 10B. Das erste Substrat 10A weist die erste Hauptfläche 11A und eine zweite Rückfläche 12B auf. Von diesen Flächen weist die zweite Rückfläche 12B zu jener Seite, die der ersten Hauptfläche 11A gegenüberliegt. Das erste Substrat 10A hat elektrisch isolierende Eigenschaften. Das erste Substrat 10A ist aus einem Material hergestellt, das eine Keramik beinhaltet, die eine exzellente thermische Leitfähigkeit hat. Beispiele einer derartigen Keramik beinhalten Aluminiumnitrid (AlN). Das zweite Substrat 10B weist die erste Rückfläche 12A und eine zweite Hauptfläche 11B auf. Von diesen Flächen weist die zweite Hauptfläche 11B zu jener Seite, die der ersten Rückfläche 12A gegenüberliegt. Das zweite Substrat 10B ist elektrisch leitfähig. Das zweite Substrat 10B ist beispielsweise aus Kupfer hergestellt. Die zweite Hauptfläche 11B ist an die zweite Rückfläche 12B gefügt. Wie oben beschrieben, ist das Substrat 10 ein Kompositelement, das aus unterschiedlichen Materialen hergestellt ist.As in the 18 and 19 shown includes the substrate 10 a first substrate 10A and a second substrate 10B , The first substrate 10A has the first major surface 11A and a second back surface 12B on. The second rear surface points from these surfaces 12B to that side, that of the first main surface 11A opposite. The first substrate 10A has electrically insulating properties. The first substrate 10A is made of a material that includes a ceramic that has excellent thermal conductivity. Examples of such a ceramic include aluminum nitride (AlN). The second substrate 10B has the first back surface 12A and a second major surface 11B on. The second main surface points from these surfaces 11B to that side, that of the first back surface 12A opposite. The second substrate 10B is electrically conductive. The second substrate 10B is made of copper, for example. The second main area 11B is on the second back surface 12B together. As described above, the substrate is 10 a composite element made of different materials.

Wie es in 20 gezeigt ist, ist auch an der ersten Rückfläche 12A des zweiten Substrates 10B des Halbleiterbauteils B20 eine Flächenbehandlungsregion 19 ausgebildet, die eine raue Fläche aufweist. In dem Halbleiterbauteil B20 ist die Flächenbehandlungsregion 19 über die gesamte erste Rückfläche 12A gebildet.As it is in 20 is shown is also on the first back surface 12A of the second substrate 10B of the semiconductor device B20 a surface treatment region 19 formed, which has a rough surface. In the semiconductor device B20 is the area treatment area 19 over the entire first back surface 12A educated.

<Halbleitermodul A20><Semiconductor module A20>

Nachstehend wird das Halbleitermodul A20 beschrieben. Es ist anzumerken, dass die Konfiguration der Wärmesenke 70 die gleiche ist wie bei dem oben beschriebenen Halbleitermodul A10, und dass daher eine Beschreibung hiervon ausgelassen wird.The following is the semiconductor module A20 described. It should be noted that the configuration of the heat sink 70 the same is the same as the semiconductor module described above A10 and therefore a description thereof is omitted.

Wie es in 21 gezeigt ist, ist die Fügelage 80 zwischen der oberen Fläche 71 der Wärmesenke 70 und der ersten Rückfläche 12A des zweiten Substrates 10B des Halbleiterbauteils B20 angeordnet. In dem Halbleiterbauteil B20 sind sowohl die erste Rückfläche 12A des zweiten Substrates 10B als auch die untere Fläche 62 des Abdichtungsharzabschnittes 60 an die Fügelage 80 druck-gebondet. Wie es in 22 gezeigt ist, ist die Flächenbehandlungsregion 19, die an der ersten Rückfläche 12A des zweiten Substrat 10B gebildet ist, gleichmäßig bzw. gleichförmig in Kontakt mit der Fügelage 80. Daher steht die Flächenbehandlungsregion 19 mit der Fügelage 80 in Eingriff („meshes“).Like it in 21 is shown is the joint position 80 between the top surface 71 the heat sink 70 and the first back surface 12A of the second substrate 10B of the semiconductor device B20 arranged. In the semiconductor device B20 are both the first back surface 12A of the second substrate 10B as well as the bottom surface 62 of the sealing resin section 60 to the joint position 80 pressure-bonded. Like it in 22 is the area treatment region 19 that on the first back surface 12A of the second substrate 10B is formed, evenly or uniformly in contact with the joining layer 80 , Therefore the surface treatment region stands 19 with the joint layer 80 meshes.

Im Folgenden werden Funktionen und Wirkungen des Halbleitermoduls A20 beschrieben.The following are functions and effects of the semiconductor module A20 described.

Das Halbleitermodul A20 beinhaltet das Halbleiterbauteil B20, das den Abdichtungsharzabschnitt 60 und das Substrat 10 aufweist, welches die erste Rückfläche 12A hat, die gegenüber dem Abdichtungsharzabschnitt 60 freiliegt, und beinhaltet die Wärmesenke 70 und die Fügelage 80. Die Fügelage 80 weist elektrisch isolierende Eigenschaften auf, ist flexibel und ist zwischen der Wärmesenke 70 und der ersten Rückfläche 12A angeordnet. Die thermische Leitfähigkeit der Fügelage 80 ist höher als jene des Abdichtungsharzabschnittes 60. Daher kann eine Wärmeableitung des Halbleiterbauteil B20 auch bei dem Halbleitermodul A20 weiter verbessert werden.The semiconductor module A20 contains the semiconductor device B20 that the sealing resin section 60 and the substrate 10 which has the first rear surface 12A has that opposite to the sealing resin portion 60 exposed, and includes the heat sink 70 and the joint position 80 , The joint position 80 has electrically insulating properties, is flexible and is between the heat sink 70 and the first back surface 12A arranged. The thermal conductivity of the joint layer 80 is higher than that of the sealing resin portion 60 , Therefore, heat dissipation of the semiconductor device B20 also in the semiconductor module A20 be further improved.

Das Substrat 10 des Halbleiterbauteils B20 beinhaltet das erste Substrat 10A und das zweite Substrat 10B. In dem Substrat 10 ist die zweite Hauptfläche 11B des zweiten Substrates 10B an die zweite Rückfläche 12B des ersten Substrates 10A gefügt. Durch Verwenden eines Metalls wie Kupfer als das Material des zweiten Substrates 10B kann die thermische Leitfähigkeit des gesamten Substrates 10 höher eingestellt werden als die thermische Leitfähigkeit des Substrates 10 des Halbleiterbauteils B10. Daher kann die Wärmeableitung des Halbleiterbauteils B20 verglichen mit jener des Halbleiterbauteil B10 erhöht werden.The substrate 10 of the semiconductor device B20 includes the first substrate 10A and the second substrate 10B , In the substrate 10 is the second major surface 11B of the second substrate 10B to the second back surface 12B of the first substrate 10A together. By using a metal such as copper as the material of the second substrate 10B can the thermal conductivity of the entire substrate 10 be set higher than the thermal conductivity of the substrate 10 of the semiconductor device B10 , Therefore, the heat dissipation of the semiconductor device B20 compared with that of the semiconductor device B10 increase.

[Dritte Ausführungsform]Third Embodiment

Nachstehend wird ein Halbleitermodul A30 gemäß einer dritten Ausführungsform der vorliegenden Offenbarung auf der Grundlage der 23 bis 37 beschrieben. In diesen Figuren sind Elemente, bei denen es sich um die gleichen oder ähnliche Elemente handelt wie jene des oben beschriebenen Halbleitermodul A10, mit den gleichen Bezugszeichen wie jene versehen, die in dem Halbleitermodul A10 verwendet werden, und eine redundante Beschreibung hiervon wird ausgelassen. Wie es in 23 gezeigt ist, beinhaltet das Halbleitermodul A30 ein Halbleiterbauteil B30, eine Wärmesenke 70, und eine Fügelage 80. Von diesen unterscheiden sich die Konfigurationen des Halbleiterbauteils B30 und der Wärmesenke 70 von jenen des oben beschriebenen Halbleitermoduls A10. Es ist anzumerken, dass in 25 ein Abdichtungsharzabschnitt 60 transparent dargestellt ist, und zwar zur Vereinfachung des Verständnisses. In 25 sind Linien XXXI-XXXI und XXXII-XXXII jeweils durch eine Strichpunkt-Linie gezeigt. In 26 sind der Abdichtungsharzabschnitt 60 und ein zweites Terminal 31B aus Gründen eines leichteren Verständnisses transparent.Below is a semiconductor module A30 according to a third embodiment of the present disclosure based on 23 to 37 described. In these figures, elements which are the same or similar elements as those of the above-described semiconductor module are shown A10 , with the same reference numerals as those provided in the semiconductor module A10 are used, and a redundant description thereof will be omitted. As it is in 23 is shown includes the semiconductor module A30 a semiconductor device B30 , a heat sink 70 , and a tag 80 , Of these, the configurations of the semiconductor device differ B30 and the heat sink 70 of those of the semiconductor module described above A10 , It should be noted that in 25 a sealing resin portion 60 is shown transparently, for simplicity of understanding. In 25 Lines XXXI-XXXI and XXXII-XXXII are each shown by a dash-dot line. In 26 are the sealing resin section 60 and a second terminal 31B transparent for the sake of easier understanding.

<Halbleiterbauteil B30><Semiconductor component B30>

Nachstehend wird das Halbleiterbauteil B30 beschrieben, das einen Bestandteil des Halbleitermoduls A30 bildet. Verglichen mit dem Halbbauteil B10 beinhaltet das Halbleiterbauteil B30 ferner ein Paar von isolierenden Substraten 22, ein Paar von Gate-Schichten 23, ein Paar von Erfassungsschichten 24, eine Vielzahl von Dummy-Terminals 35, ein isolierendes Element 39, ein Paar von dritten Verbindungsdrähten 53 und ein Paar von vierten Verbindungsdrähten 54. Ungleich dem Halbleiterbauteil B10 weist das Halbleiterbauteil B30 nicht das zusätzliche leitfähige Element 21, das Kommunikationselement 29, die Vielzahl von ersten Verbindungsdrähten 51 und die Vielzahl von zweiten Verbindungsdrähten 52 auf. Beim Beschreiben des Halbleiterbauteils B30 wird eine Seite in der ersten Richtung x, auf der ein erstes Terminal 31A und ein zweites Terminal 31B angeordnet sind, als „eine Seite in der ersten Richtung x“ beschrieben, und zwar zur einfacheren Beschreibung. Die Seite in der ersten Richtung x, an der ein Ausgangsterminal 32 angeordnet ist, wird als die „andere Seite in der ersten Richtung x“ bezeichnet.The semiconductor device is shown below B30 described, which is a component of the semiconductor module A30 forms. Compared to the semi-component B10 contains the semiconductor device B30 a pair of insulating substrates 22 , a pair of gate layers 23 , a pair of acquisition layers 24 , a variety of dummy terminals 35 , an insulating element 39 , a pair of third connecting wires 53 and a pair of fourth connecting wires 54 , Unlike the semiconductor device B10 has the semiconductor device B30 not the additional conductive element 21 , the communication element 29 , the variety of first connecting wires 51 and the plurality of second connection wires 52 on. When writing to the semiconductor device B30 becomes a side in the first direction x, on which a first terminal 31A and a second terminal 31B are arranged as "one side in the first direction x", for the convenience of description. The side in the first direction x on which an exit terminal 32 is referred to as the "other side in the first direction x".

Wie es in den 25 und 26 gezeigt ist, beinhaltet das Halbleiterbauteil B30 ein Paar von Substraten 10. Das Paar von Substraten 10 ist voneinander in der ersten Richtung x beabstandet. Bei einer Betrachtung in der Dickenrichtung z weist jedes Substrat des Paares von Substraten 10 eine rechteckige Form auf, wobei sich lange Seiten hiervon in der zweiten Richtung y erstrecken. Das Material des Paares von Substraten 10 ist das gleiche wie das Material des Substrates 10 des Halbleiterbauteils B10.As it is in the 25 and 26 is shown includes the semiconductor device B30 a pair of substrates 10 , The pair of substrates 10 is spaced from each other in the first direction x. When viewed in the thickness direction z, each substrate faces the pair of substrates 10 a rectangular shape, with long sides thereof extending in the second direction y. The material of the pair of substrates 10 is the same as the material of the substrate 10 of the semiconductor device B10 ,

Wie es in 33 gezeigt ist, ist in jedem Substrat des Paares von Substraten 10 eine Flächenbehandlungsregion 19 an der ersten Rückfläche 12A gebildet, wobei die Flächenbehandlungsregion 19 eine raue Fläche aufweist. In dem Halbleiterbauteil B30 ist die Flächenbehandlungsregion 19 über die gesamte erste Rückfläche 12A gebildet.Like it in 33 is in each substrate of the pair of substrates 10 a surface treatment region 19 on the first back surface 12A formed, the area treatment region 19 has a rough surface. In the semiconductor device B30 is the surface treatment region 19 over the entire first back surface 12A educated.

Wie es in den 25, 26, 31 und 32 gezeigt ist, weist das Halbleiterbauteil B30 ein leitfähiges Element 20 auf. Das leitfähige Element 20 weist einen ersten leitfähigen Abschnitt 20A und einen zweiten leitfähigen Abschnitt 20B auf. Bei einer Betrachtung in der Dickenrichtung z weisen sowohl der erste leitfähige Abschnitt 20A als auch der zweite leitfähige Abschnitt 20B eine Rechteckform auf, wobei sich lange Seiten hiervon in der zweiten Richtung y erstrecken. Der erste leitfähige Abschnitt 20A ist an die erste Hauptfläche 11A des Substrates 10 gefügt, die auf der einen Seite in der ersten Richtung x angeordnet ist. Eine Vielzahl von ersten Elementen 40A ist auf eine Fläche des ersten leitfähigen Abschnittes 20A gefügt, und zwar in einem Zustand, bei dem sie elektrisch mit dem ersten leitfähigen Abschnitt 20A verbunden sind. Der zweite leitfähige Abschnitt 20B ist an die erste Hauptfläche 11A des Substrates 10 gefügt, die auf der anderen Seite in der ersten Richtung x angeordnet ist. Eine Vielzahl von zweiten Elementen 40B ist an eine Fläche des zweiten leitfähigen Abschnittes 20B gefügt, und zwar in einem Zustand, in dem sie elektrisch mit dem zweiten leitfähigen Abschnitt 20B verbunden sind. Das Material des leitfähigen Elementes 20 ist das gleiche wie das Material des leitfähigen Elementes 20 des Halbleiterbauteils B10.Like it in the 25 . 26 . 31 and 32 is shown, the semiconductor device B30 a conductive element 20 on. The conductive element 20 has a first conductive portion 20A and a second conductive section 20B on. When viewed in the thickness direction z, both the first conductive section point 20A as well as the second conductive section 20B a rectangular shape with long sides thereof extending in the second direction y. The first conductive section 20A is on the first main surface 11A of the substrate 10 added, which is arranged on one side in the first direction x. A variety of first elements 40A is on a surface of the first conductive portion 20A added, in a state in which they are electrically connected to the first conductive portion 20A are connected. The second conductive section 20B is on the first main surface 11A of the substrate 10 added, which is arranged on the other side in the first direction x. A variety of second elements 40B is on a surface of the second conductive portion 20B added, in a state in which they are electrically connected to the second conductive portion 20B are connected. The material of the conductive element 20 is the same as the material of the conductive element 20 of the semiconductor device B10 ,

Wie es in den 25, 26, 31 und 32 gezeigt ist, ist von dem Paar von isolierenden Substraten 22 eines an die Fläche des ersten leitfähigen Abschnittes 20A gefügt, und das andere ist an die Fläche des zweiten leitfähigen Abschnittes 20B gefügt. Jedes des Paares von isolierenden Substraten 22 hat die Form eines Bandes, das sich in der zweiten Richtung y erstreckt. Das insolierende Substrat 22, das an die Fläche des ersten leitfähigen Abschnitt 20A gefügt ist, ist auf der anderen Seite in der ersten Richtung x in Bezug auf die Vielzahl von ersten Elementen 40A angeordnet. Das isolierende Substrat 22, das an die Fläche des zweiten leitfähigen Abschnittes 20B gefügt ist, ist auf der einen Seite in der ersten Richtung x in Bezug auf die Vielzahl von zweiten Elementen 40B angeordnet. Das Paar von isolierenden Substraten 22 ist beispielsweise aus einem Material hergestellt, das Glas-Epoxidharz enthält.As it is in the 25 . 26 . 31 and 32 is shown is from the pair of insulating substrates 22 one to the surface of the first conductive portion 20A joined, and the other is to the surface of the second conductive portion 20B together. Each of the pair of insulating substrates 22 has the shape of a band that extends in the second direction y. The insolating substrate 22 attached to the surface of the first conductive section 20A is joined on the other side in the first direction x with respect to the plurality of first elements 40A arranged. The insulating substrate 22 attached to the surface of the second conductive portion 20B is joined on one side in the first direction x with respect to the plurality of second elements 40B arranged. The pair of insulating substrates 22 For example, it is made of a material containing glass epoxy resin.

Wie es in den 25, 26, 31 und 32 gezeigt ist, ist von dem Paar von Gate-Schichten 23 eine auf dem isolierenden Substrat 22 angeordnet, das auf die Fläche des ersten leitfähigen Abschnittes 20A gefügt ist, und die andere ist auf dem isolierenden Substrat 22 angeordnet, das an die Fläche des zweiten leitfähigen Abschnittes 20B gefügt ist. Jede des Paares von Gate-Schichten 23 hat die Form eines Bandes, das sich in der zweiten Richtung y erstreckt. Das Paar von Gate-Schichten 23 ist elektrisch leitfähig. Das Paar von Gate-Schichten 23 ist beispielsweise aus Kupfer hergestellt.As it is in the 25 . 26 . 31 and 32 is shown by the pair of gate layers 23 one on the insulating substrate 22 arranged on the surface of the first conductive portion 20A is joined, and the other is on the insulating substrate 22 arranged on the surface of the second conductive portion 20B is added. Each of the pair of gate layers 23 has the shape of a band that extends in the second direction y. The pair of gate layers 23 is electrically conductive. The pair of gate layers 23 is made of copper, for example.

Wie es in den 25, 26, 31 und 32 gezeigt ist, ist von dem Paar von Erfassungsschichten 24 eine auf dem isolierenden Substrat 22 angeordnet, das an die Fläche des ersten leitfähigen Abschnittes 20A gefügt ist, und die andere ist auf dem isolierenden Substrat 22 angeordnet, das an die Fläche des zweiten leitfähigen Abschnittes 20B gefügt ist. Jede des Paares von Erfassungsschichten 24 hat die Form eines Bandes, das sich in der zweiten Richtung y erstreckt. Das Paar von Erfassungsschichten 24 ist elektrisch leitfähig. Das Paar von Erfassungsschichten 24 ist beispielsweise aus Kupfer hergestellt.As it is in the 25 . 26 . 31 and 32 is shown by the pair of sense layers 24 one on the insulating substrate 22 arranged on the surface of the first conductive portion 20A is joined, and the other is on the insulating substrate 22 arranged on the surface of the second conductive portion 20B is added. Each of the pair of acquisition layers 24 has the shape of a band that extends in the second direction y. The pair of acquisition layers 24 is electrically conductive. The pair of acquisition layers 24 is made of copper, for example.

Wie es in den 24 bis 27 und 32 gezeigt ist, beinhaltet das Halbleiterbauteil B30 das erste Terminal 31A und das zweite Terminal 31B. Das erste Terminal 31A und das zweite Terminal 31B sind auf der einen Seite in der ersten Richtung x angeordnet. Das erste Terminal 31A und das zweite Terminal 31B sind voneinander in der Dickenrichtung z beabstandet. Das erste Terminal 31A und das zweite Terminal 31B sind Metallplatten. Die Metallplatten sind beispielsweise aus Kupfer oder aus einer Kupferlegierung hergestellt.As it is in the 24 to 27 and 32 is shown includes the semiconductor device B30 the first terminal 31A and the second terminal 31B , The first terminal 31A and the second terminal 31B are arranged on one side in the first direction x. The first terminal 31A and the second terminal 31B are spaced from each other in the thickness direction z. The first terminal 31A and the second terminal 31B are metal plates. The metal plates are made of copper or a copper alloy, for example.

Wie es in 26 gezeigt ist, weist das erste Terminal 31A einen Pad-Abschnitt 311 und einen Terminalabschnitt 312 auf. Die Grenze zwischen dem Pad-Abschnitt 311 und dem Terminalabschnitt 312 des ersten Terminals 31A ist eine Ebene, die sich in der zweiten Richtung y und der Dickenrichtung z erstreckt und die eine erste Seitenfläche 631 des Abdichtungsharzabschnittes 60 beinhaltet, die auf der einen Seite in der ersten Richtung x angeordnet ist. Der gesamt Pad-Abschnitt 311 ist von dem Abdichtungsharzabschnitt 60 bedeckt. Ein Abschnitt des Pad-Abschnittes 311 auf der anderen Seite in der ersten Richtung x hat die Form von Kamm-Zähnen. Dieser kammzahn-förmige Abschnitt ist an die Fläche des ersten leitfähigen Abschnittes 20A gefügt, und zwar in einem Zustand, bei dem er elektrisch damit verbunden ist. Dieses Fügen wird durchgeführt durch Lötfügen, Ultraschallfügen oder dergleichen. Demzufolge ist das erste Terminal 31A elektrisch mit dem ersten leitfähigen Abschnitt 20A verbunden. Wie es in 27 gezeigt ist, erstreckt sich der Terminalabschnitt 312 in der ersten Richtung x von der ersten Seitenfläche 631. Der Terminalabschnitt 312 weist bei einer Betrachtung in der Dickenrichtung z eine rechteckige Form auf. In dem Halbleiterbauteil B30, bei dem es sich um ein Beispiel handelt, sind Abschnitte des Terminalabschnittes 312 auf beiden Seiten in der zweiten Richtung y von dem Abdichtungsharzabschnitt 60 bedeckt. Der andere Abschnitt des Terminalabschnittes 312 liegt gegenüber der ersten Seitenfläche 631 frei. Demzufolge ist das erste Terminal 31A von dem Abdichtungsharzabschnitt 60 gelagert. Ferner ist das Substrat 10, das auf der einen Seite in der ersten Richtung x angeordnet ist, über den ersten leitfähigen Abschnitt 20A von dem ersten Terminal 31A gelagert.Like it in 26 is shown, the first terminal 31A a pad section 311 and a terminal section 312 on. The boundary between the pad section 311 and the terminal section 312 of the first terminal 31A is a plane extending in the second direction y and the thickness direction z and the first side surface 631 of the sealing resin section 60 includes, which is arranged on one side in the first direction x. The entire pad section 311 is from the sealing resin portion 60 covered. A section of the pad section 311 on the other hand in the first direction x has the shape of comb teeth. This comb tooth-shaped section is on the surface of the first conductive section 20A added, in a state in which it is electrically connected to it. This joining is carried out by soldering, ultrasonic joining or the like. As a result, is the first terminal 31A electrically with the first conductive section 20A connected. Like it in 27 is shown, the terminal section extends 312 in the first direction x from the first side surface 631 , The terminal section 312 has a rectangular shape when viewed in the thickness direction z. In the semiconductor device B30 , which is an example, are sections of the terminal section 312 on both sides in the second direction y from the sealing resin portion 60 covered. The other section of the terminal section 312 is opposite the first side surface 631 free. As a result, is the first terminal 31A from the sealing resin section 60 stored. Furthermore, the substrate 10 , which is arranged on one side in the first direction x, via the first conductive section 20A from the first terminal 31A stored.

Wie es in 25 gezeigt ist, beinhaltet das zweite Terminal 31B einen Pad-Abschnitt 311 und einen Terminalabschnitt 312. Die Grenze zwischen dem Pad-Abschnitt 311 und dem Terminalabschnitt 312 des zweiten Terminals 31B fällt mit der Grenze zwischen den Abschnitten des ersten Terminals 31A zusammen. Der Pad-Abschnitt 311 beinhaltet einen Verknüpfungsabschnitt 311A und eine Vielzahl von Erweiterungs- bzw. Verlängerungsabschnitten 311B. Der Verknüpfungsabschnitt 311A weist die Form eines Bandes auf, das sich in der zweiten Richtung y erstreckt. Der Verknüpfungsabschnitt 311A geht kontinuierlich in den Terminalabschnitt 312 über. Die Vielzahl von Verlängerungsabschnitten 311B erstreckt sich von dem Verknüpfungsabschnitt 311A in Richtung hin zu der anderen Seite in der ersten Richtung x. Die Vielzahl von Verlängerungsabschnitten 311B ist voneinander in der in der zweiten Richtung y beabstandet. Wie es in 32 gezeigt ist, ist die Vielzahl von Verlängerungsabschnitten 311B in der Dickenrichtung z gebogen bzw. gekröpft. Flächen der Vielzahl von Verlängerungsabschnitten 311B können mit beispielsweise Silber plattiert sein. Wie es in 24 gezeigt ist, weist der Terminalabschnitt 312 die Form eines Band auf, das sich von der ersten Seitenfläche 631 in der ersten Richtung x erstreckt. Der Terminalabschnitt 312 hat bei einer Betrachtung in der Dickenrichtung z eine rechteckige Form. In dem Halbleiterbauteil B30, bei dem es sich um ein Beispiel handelt, sind Abschnitte des Terminalabschnittes 312 auf beiden Seiten in der zweiten Richtung y von dem Abdichtungsharzabschnitt 60 bedeckt. Der andere Abschnitt des Terminalabschnittes 312 liegt gegenüber der ersten Seitenfläche 631 frei. Wie es in den 25, 26 und 32 gezeigt ist, überlappt sich wenigstens ein Abschnitt des Terminalabschnittes 312 mit dem Terminalabschnitt 312 des ersten Terminal 31A, und zwar bei einer Betrachtung in der Dickenrichtung z. In dem Halbleiterbauteil B30, bei dem es sich um ein Beispiel handelt, hat der Terminalabschnitt 312 die gleiche Form wie das erste Terminal 31A, und der gesamte Terminalabschnitt 312 überlappt sich mit dem Terminalabschnitt 312 des ersten Terminals 31A, und zwar bei einer Betrachtung in der Dickenrichtung z.As it is in 25 shown includes the second terminal 31B a pad section 311 and a terminal section 312 , The border between the pad section 311 and the terminal section 312 of the second terminal 31B coincides with the boundary between the sections of the first terminal 31A together. The pad section 311 includes a linking section 311A and a plurality of extension portions 311B , The linking section 311A has the shape of a band extending in the second direction y. The linking section 311A goes continuously into the terminal section 312 about. The variety of extension sections 311B extends from the linking section 311A towards the other side in the first direction x. The variety of extension sections 311B is spaced from each other in the in the second direction y. As it is in 32 is shown, is the plurality of extension sections 311B bent or cranked in the thickness direction z. Surfaces of the plurality of extension sections 311B can be plated with, for example, silver. As it is in 24 is shown, the terminal section 312 the shape of a band extending from the first side surface 631 extends in the first direction x. The terminal section 312 has a rectangular shape when viewed in the thickness direction z. In the semiconductor device B30 , which is an example, are sections of the terminal section 312 on both sides in the second direction y from the sealing resin portion 60 covered. The other section of the terminal section 312 lies opposite the first side surface 631 free. As it is in the 25 . 26 and 32 is shown overlaps at least a portion of the terminal portion 312 with the terminal section 312 the first terminal 31A , when viewed in the thickness direction z. In the semiconductor device B30 which is an example, has the terminal section 312 the same shape as the first terminal 31A , and the entire terminal section 312 overlaps with the terminal section 312 the first terminal 31A , when viewed in the thickness direction z.

Wie es in den 24 bis 28 und 32 gezeigt ist, ist das isolierende Element 39 in der Dickenrichtung z zwischen dem ersten Terminal 31A und dem zweiten Terminal 31B angeordnet. Das isolierende Element 39 ist eine flache Lage bzw. eine flache Tafel. Das isolierende Element 39 ist beispielsweise ein isolierendes Papier. Das gesamte erste Terminal 31A überlappt bei einer Betrachtung in der Dickenrichtung z das isolierende Element 39. An dem zweiten Terminal 31B überlappen ein Abschnitt des Pad-Abschnittes 311 und der gesamte Terminalabschnitt 312 das isolierende Element 39, und zwar bei einer Betrachtung in der Dickenrichtung z. Diese Abschnitte, die das isolierende Element 39 bei einer Betrachtung in die Dickenrichtung z überlappen, stehen mit dem isolierenden Element 39 in Kontakt. Das erste Terminal 31A und das zweite Terminal 31B sind voneinander durch das isolierende Element 39 isoliert. Das isolierende Element 39 ist teilweise von dem Abdichtungsharzabschnitt 60 bedeckt.As it is in the 24 to 28 and 32 is shown is the insulating element 39 in the thickness direction z between the first terminal 31A and the second terminal 31B arranged. The insulating element 39 is a flat location or a flat board. The insulating element 39 is for example an insulating paper. The entire first terminal 31A When viewed in the thickness direction z, the insulating member overlaps 39 , At the second terminal 31B overlap a portion of the pad section 311 and the entire terminal section 312 the insulating element 39 , when viewed in the thickness direction z. These sections, which are the insulating element 39 overlap when viewed in the thickness direction z, stand with the insulating member 39 in contact. The first terminal 31A and the second terminal 31B are separated from each other by the insulating element 39 isolated. The insulating element 39 is partially from the sealing resin portion 60 covered.

Wie es in den 24 bis 27 und 32 gezeigt ist, weist das Halbleiterbauteil B30 das Ausgangsterminal 32 auf. Das Ausgangsterminal 32 ist auf der anderen Seite in der ersten Richtung x angeordnet. Das Ausgangsterminal 32 ist eine Metallplatte. Die Metallplatte ist aus Kupfer oder aus einer Kupferlegierung hergestellt. Das Ausgangsterminal 32 weist einen Pad-Abschnitt 321 und einen Terminalabschnitt 322 auf. Die Grenze zwischen dem Pad-Abschnitt 321 und dem Terminalabschnitt 322 ist eine Ebene, die sich in der zweiten Richtung y und der Dickenrichtung z erstreckt und die eine erste Seitenfläche 631 des Abdichtungsharzabschnittes 60 beinhaltet, die auf der anderen Seite in der ersten Richtung x angeordnet ist. Der gesamte Pad-Abschnitt 321 ist von dem Abdichtungsharzabschnitt 60 bedeckt. Ein Abschnitt des Pad-Abschnittes 321 auf der einen Seite in der ersten Richtung x hat die Form von Kamm-Zähnen. Dieser kammzahn-förmige Abschnitt ist an die Fläche des zweiten leitfähigen Abschnittes 20B gefügt, und zwar in einem Zustand, bei dem er elektrisch damit verbunden ist. Dieses Fügen wird durch Lötfügen, durch Ultraschallfügen, oder dergleichen durchgeführt. Demzufolge ist das Ausgangsterminal 32 elektrisch mit dem zweiten leitfähigen Abschnitt 20B verbunden. Wie es in 24 gezeigt ist, erstreckt sich der Terminalabschnitt 322 von der ersten Seitenfläche 631 in der ersten Richtung x. Der Terminalabschnitt 322 weist bei einer Betrachtung in der Dickenrichtung z eine rechteckige Form auf. In dem Halbleiterbauteil B30, bei dem es sich um ein Beispiel handelt, sind Abschnitte des Terminalabschnittes 322 auf beiden Seiten in der zweiten Richtung von dem Abdichtungsharzabschnitt 60 bedeckt. Der andere Abschnitt des Terminalabschnitts 322 liegt gegenüber der ersten Seitenfläche 631 frei. Demzufolge ist das Ausgangsterminal 32 von dem Abdichtungsharzabschnitt 60 gelagert. Ferner ist das Substrat 10, das auf der anderen Seite in der ersten Richtung x angeordnet ist, von dem Ausgangsterminal 32 über den zweiten leitfähigen Abschnitt 20B gelagert.As it is in the 24 to 27 and 32 is shown, the semiconductor device B30 the exit terminal 32 on. The exit terminal 32 is arranged on the other side in the first direction x. The exit terminal 32 is a metal plate. The metal plate is made of copper or a copper alloy. The exit terminal 32 has a pad section 321 and a terminal section 322 on. The border between the pad section 321 and the terminal section 322 is a plane that extends in the second direction y and the thickness direction z and that has a first side surface 631 the sealing resin portion 60 includes, which is arranged on the other side in the first direction x. The entire pad section 321 is from the sealing resin portion 60 covered. A section of the pad section 321 on the one hand in the first direction x has the shape of comb teeth. This comb tooth-shaped portion is against the surface of the second conductive portion 20B joined, in a state in which it is electrically connected. This joining is performed by soldering, ultrasonic bonding, or the like. As a result, the output terminal is 32 electrically with the second conductive portion 20B connected. As it is in 24 is shown, the terminal section extends 322 from the first side surface 631 in the first direction x. The terminal section 322 has a rectangular shape when viewed in the thickness direction z. In the semiconductor device B30 , which is an example, are sections of the terminal section 322 on both sides in the second direction from the sealing resin portion 60 covered. The other section of the terminal section 322 lies opposite the first side surface 631 free. As a result, the output terminal is 32 from the sealing resin portion 60 stored. Further, the substrate 10 located on the other side in the first direction x from the exit terminal 32 over the second conductive portion 20B stored.

Wie es in den 24 bis 27 gezeigt ist, weist das Halbleiterbauteil B30 ein Paar von Gate-Terminals 33 und ein Paar von Erfassungsterminals 34 auf. In dem Halbleiterbauteil B30 sind das Paar von Gate-Terminals 33 und das Paar von Erfassungsterminals 34 durch den gleichen Anschlussrahmen („lead frame“) gebildet, und zwar zusammen mit der Vielzahl von Dummy-Terminals 35. Der Anschlussrahmen ist aus Kupfer hergestellt oder aus einer Kupferlegierung.As it is in the 24 to 27 is shown, the semiconductor device B30 a pair of gate terminals 33 and a pair of capture terminals 34 on. In the semiconductor device B30 are the pair of gate terminals 33 and the pair of capture terminals 34 formed by the same lead frame, together with the plurality of dummy terminals 35 , The lead frame is made of copper or a copper alloy.

Wie es in den 25, 26 und 34 gezeigt ist, ist das Paar von Gate-Terminals 33 in der zweiten Richtung y benachbart zu dem Paar von Substraten 10. Von den Gate-Terminals 33 ist eines benachbart zu dem Substrat 10, das auf der einen Seite in der ersten Richtung x angeordnet ist. Das andere der Gate-Terminals 33 ist benachbart zu dem Substrat 10, das auf der anderen Seite in der ersten Richtung x angeordnet ist. Von dem Paar von Gate-Terminals 33 beinhaltet jedes einen Pad-Abschnitt 331 und einen Terminalabschnitt 332. Der Pad-Abschnitt 331 ist von dem Abdichtungsharzabschnitt 60 bedeckt. Demzufolge ist das Paar von Gate-Terminals 33 von dem Abdichtungsharzabschnitt 60 gelagert. Es ist anzumerken, dass eine Fläche des Pad-Abschnittes 331 beispielsweise mit Silber plattiert sein kann. Der Terminalabschnitt 332 geht kontinuierlich in den Pad-Abschnitt 331 über und liegt gegenüber einer zweiten Seitenfläche 632 des Abdichtungsharzabschnittes 60 frei (siehe 30). Bei einer Betrachtung in der ersten Richtung x hat der Terminalabschnitt 332 eine L-Form.Like it in the 25 . 26 and 34 is shown is the pair of gate terminals 33 in the second direction y adjacent to the pair of substrates 10 , From the gate terminals 33 is one adjacent to the substrate 10 , which is arranged on one side in the first direction x. The other of the gate terminals 33 is adjacent to the substrate 10 , which is arranged on the other side in the first direction x. From the pair of gate terminals 33 each includes a pad section 331 and a terminal section 332 , The pad section 331 is from the sealing resin portion 60 covered. As a result, the pair of gate terminals 33 from the sealing resin section 60 stored. It should be noted that one area of the pad section 331 for example, can be plated with silver. The terminal section 332 goes into the pad section continuously 331 over and is opposite a second side surface 632 of the sealing resin section 60 free (see 30 ). When viewed in the first direction, the terminal section has 332 an L shape.

Wie es in den 25, 26 und 34 gezeigt ist, ist von dem Paar von Erfassungsterminals 34 jedes benachbart zu einem entsprechenden Gate-Terminal des Paares von Gate-Terminals 33, und zwar in der ersten Richtung x. Von dem Paar von Erfassungsterminals 34 beinhaltet jedes einen Pad-Abschnitt 341 und einen Terminalabschnitt 342. Der Pad-Abschnitt 341 ist von dem Abdichtungsharzabschnitt 60 bedeckt. Demzufolge ist das Paar von Erfassungsterminals 34 von dem Abdichtungsharzabschnitt 60 gelagert. Es ist anzumerken, dass eine Fläche des Pad-Abschnittes 341 beispielsweise mit Silber plattiert sein kann. Der Terminalabschnitt 342 geht kontinuierlich in den Pad-Abschnitt 341 über und liegt gegenüber der zweiten Seitenfläche 632 des Abdichtungsharzabschnittes 60 frei (siehe 30). Der Terminalabschnitt 342 weist bei einer Betrachtung in der ersten Richtung x eine L-Form auf.As it is in the 25 . 26 and 34 is shown by the pair of capture terminals 34 each adjacent to a corresponding gate terminal of the pair of gate terminals 33 , in the first direction x. From the pair of capture terminals 34 each includes a pad section 341 and a terminal section 342 , The pad section 341 is from the sealing resin portion 60 covered. As a result, the pair of capture terminals 34 from the sealing resin portion 60 stored. It should be noted that an area of the pad section 341 for example, can be plated with silver. The terminal section 342 goes continuously into the pad section 341 over and lies opposite the second side surface 632 the sealing resin portion 60 free (see 30 ). The terminal section 342 has an L-shape when viewed in the first direction x.

Wie es in den 25, 26 und 34 gezeigt ist, ist die Vielzahl von Dummy-Terminals 35 in Bezug auf das Paar von Erfassungsterminals 34 in der ersten Richtung x auf den Seiten gegenüberliegend dem Paar von Gate-Terminals 33 angeordnet. Das Halbleiterbauteil B30, bei dem es sich um Beispiel handelt, beinhaltet sechs Dummy-Terminals 35. Von den sechs Dummy-Terminals 35 sind drei Dummy-Terminals auf der einen Seite in der ersten Richtung x angeordnet. Die verbleibenden drei Dummy-Terminals 35 sind auf der anderen Seite in der ersten Richtung x angeordnet. Es ist anzumerken, dass die Anzahl von Dummy-Terminals 35 nicht auf eine solche Anzahl beschränkt ist. Ferner kann das Halbleiterbauteil B30 auch eine Konfiguration haben, die die Vielzahl von Dummy-Terminals 35 nicht enthält. Von der Vielzahl von Dummy-Terminals 35 beinhaltet jedes einen Pad-Abschnitt 351 und einen Terminalabschnitt 352. Der Pad-Abschnitt 351 ist von dem Abdichtungsharzabschnitt 60 bedeckt. Demzufolge ist die Vielzahl von Dummy-Terminals 35 durch den Abdichtungsharzabschnitt 60 gelagert. Es ist anzumerken, dass eine Fläche des Pad-Abschnittes 351 beispielsweise mit Silber plattiert sein kann. Der Terminalabschnitt 352 geht kontinuierlich in den Pad-Abschnitt 351 über und liegt gegenüber der zweiten Seitenfläche 632 des Abdichtungsharzabschnittes 60 frei (siehe 30). Wie es in den 28 und 29 gezeigt ist, weist der Terminalabschnitt 352 bei einer Betrachtung in der ersten Richtung x eine L-Form auf. Es ist anzumerken, dass die Terminalabschnitte 332 des Paares von Gate-Terminals 33 und die Terminalabschnitte 342 des Paares von Erfassungsterminals 34 jeweils die gleiche Form haben wie der Terminalabschnitt 352.As it is in the 25 . 26 and 34 is shown is the variety of dummy terminals 35 with respect to the pair of capture terminals 34 in the first direction x on the sides opposite the pair of gate terminals 33 arranged. The semiconductor device B30 , which is an example, includes six dummy terminals 35 , Of the six dummy terminals 35 three dummy terminals are arranged on one side in the first direction x. The remaining three dummy terminals 35 are arranged on the other side in the first direction x. It should be noted that the number of dummy terminals 35 is not limited to such a number. Furthermore, the semiconductor device B30 also have a configuration that the variety of dummy terminals 35 does not contain. From the multitude of dummy terminals 35 each includes a pad section 351 and a terminal section 352 , The pad section 351 is from the sealing resin portion 60 covered. As a result, the plurality of dummy terminals 35 through the sealing resin portion 60 stored. It should be noted that an area of the pad section 351 for example, can be plated with silver. The terminal section 352 goes continuously into the pad section 351 over and lies opposite the second side surface 632 the sealing resin portion 60 free (see 30 ). As it is in the 28 and 29 is shown, the terminal section 352 when viewed in the first direction x, an L-shape. It should be noted that the terminal sections 332 of the pair of gate terminals 33 and the terminal sections 342 of the pair of capture terminals 34 each have the same shape as the terminal section 352 ,

Wie es in den 25 und 26 gezeigt ist, ist eine Vielzahl von Halbleiterelementen 40 an das leitfähige Element 20 gefügt, und zwar in einem Zustand, bei dem sie elektrisch damit verbunden sind, derart, dass die Halbleiterelemente bei einer Betrachtung in der Dickenrichtung z in der zweiten Richtung y versetzt angeordnet sind.As it is in the 25 and 26 is shown is a plurality of semiconductor elements 40 to the conductive element 20 joined, namely in a state in which they are electrically connected thereto, such that the semiconductor elements are arranged offset when viewed in the thickness direction z in the second direction y.

Nachstehend wird auf der Grundlage von 34 jedes der Vielzahl von ersten Elementen 40A beschrieben, die an den ersten leitfähigen Abschnitt 20A gefügt sind und zwar in einem Zustand, bei dem sie elektrisch damit verbunden sind. Eine Vielzahl von ersten Drähten 501, die mit der ersten Elektrode 41 verbunden ist, ist mit der Fläche des zweiten leitfähigen Abschnittes 20B verbunden. Demzufolge ist die Vielzahl von ersten Elementen 40A elektrisch mit dem zweiten leitfähigen Abschnitt 20B verbunden. Die Vielzahl von ersten Drähten 501 erstreckt sich in der ersten Richtung x. Ein Gate-Draht 503, der mit der Gate-Elektrode 43 verbunden ist, ist mit der Gate-Schicht 23 verbunden, die auf dem isolierenden Substrat 22 angeordnet ist, das an den ersten leitfähigen Abschnitt 20A gefügt ist. Ein Erfassungsdraht 504, der mit einer beliebigen Region der ersten Elektrode 41 verbunden ist, ist mit der Erfassungsschicht 24 verbunden, die auf dem isolierenden Substrat 22 angeordnet ist, das an den ersten leitfähigen Abschnitt 20A gefügt ist.The following is based on 34 each of the plurality of first elements 40A described at the first conductive section 20A are joined in a state in which they are electrically connected. A variety of first wires 501 that with the first electrode 41 is connected to the surface of the second conductive portion 20B connected. As a result, the plurality of first elements 40A electrically with the second conductive portion 20B connected. The variety of first wires 501 extends in the first direction x. A gate wire 503 that with the gate electrode 43 is connected to the gate layer 23 connected to the insulating substrate 22 disposed on the first conductive portion 20A is added. A detection wire 504 with any region of the first electrode 41 is connected to the sense layer 24 connected to the insulating substrate 22 disposed on the first conductive portion 20A is added.

Im Folgenden wird auf der Grundlage von 34 jedes der Vielzahl von zweiten Elementen 40B beschrieben, die an den zweiten leitfähigen Abschnitt 20B gefügt sind, und zwar in einem Zustand, bei dem sie elektrisch damit verbunden sind. Eine Vielzahl von zweiten Drähten 502, die mit der ersten Elektrode 41 verbunden ist, ist mit dem Verlängerungsabschnitt 311B des Pad-Abschnittes 311 des zweiten Terminals 31B verbunden. Demzufolge ist die Vielzahl von zweiten Elementen 40B elektrisch mit dem zweiten Terminal 31B verbunden. Die Vielzahl von zweiten Drähten 502 erstreckt sich in der ersten Richtung x. Ein Gate-Draht 503, der mit der Gate-Elektrode 43 verbunden ist, ist mit der Gate-Schicht 23 verbunden, die auf dem isolierenden Substrat 22 angeordnet ist, das an den zweiten leitfähigen Abschnitt 20B gefügt ist. Ein Erfassungsdraht 504, der mit einer beliebigen Region der ersten Elektrode 41 verbunden ist, ist mit der Erfassungsschicht 24 verbunden, die auf dem isolierenden Substrat 22 angeordnet ist, das an den zweiten leitfähigen Abschnitt 20B gefügt ist.The following is based on 34 each of the plurality of second elements 40B described to the second conductive section 20B are added, in a state in which they are electrically connected to it. A variety of second wires 502 that with the first electrode 41 is connected to the extension section 311B of the pad section 311 of the second terminal 31B connected. As a result, the plurality of second elements 40B electrically with the second terminal 31B connected. The variety of second wires 502 extends in the first direction x. A gate wire 503 with the gate electrode 43 is connected to the gate layer 23 connected that on the insulating substrate 22 is arranged that to the second conductive portion 20B is joined. A detection wire 504 with any region of the first electrode 41 is connected to the acquisition layer 24 connected that on the insulating substrate 22 is arranged that to the second conductive portion 20B is joined.

Wie es in den 25 und 34 gezeigt ist, ist von dem Paar von dritten Verbindungsdrähten 53 jeder mit einer entsprechenden Gate-Schicht des Paares von Gate-Schichten 23 verbunden, und mit einem entsprechenden Gate-Terminal des Paares von Gate-Terminals 33. Das Paar von dritten Verbindungsdrähten 53 ist mit Flächen des Paares von Pad-Abschnitten 331 des Paares von Gate-Terminals 33 verbunden. Das Paar von dritten Verbindungsdrähten 53 ist beispielsweise aus Aluminium hergestellt. Demzufolge ist das Gate-Terminal 33, das auf der einen Seite in der ersten Richtung x angeordnet ist, elektrisch mit den Gate-Elektroden 43 der Vielzahl von ersten Elementen 40A verbunden. Das Gate-Terminal 33, das auf der anderen Seite in der ersten Richtung x angeordnet ist, ist elektrisch mit den Gate-Elektroden 43 der Vielzahl von zweiten Elementen 40B verbunden. Das Paar von dritten Verbindungsdrähten 53 ist von dem Abdichtungsharzabschnitt 60 bedeckt.As it is in the 25 and 34 is shown from the pair of third connecting wires 53 each with a corresponding gate layer of the pair of gate layers 23 connected, and with a corresponding gate terminal of the pair of gate terminals 33 , The pair of third connecting wires 53 is with surfaces of the pair of pad sections 331 of the pair of gate terminals 33 connected. The pair of third connecting wires 53 is made of aluminum, for example. As a result, the gate terminal is 33 electrically disposed on the one side in the first direction x, electrically with the gate electrodes 43 the multitude of first elements 40A connected. The gate terminal 33 which is disposed on the other side in the first direction x is electrically connected to the gate electrodes 43 the plurality of second elements 40B connected. The couple of third connecting wires 53 is from the sealing resin portion 60 covered.

Wie es in den 25 und 34 gezeigt ist, ist von dem Paar von vierten Verbindungsdrähten 54 jeder mit einer entsprechenden Erfassungsschicht des Paares von Erfassungsschichten 24 und mit einem entsprechenden Erfassungsterminal des Paares von Erfassungsterminals 34 verbunden. Das Paar von vierten Verbindungsdrähten 54 ist mit Flächen des Paares von Pad-Abschnitten 341 des Paares von Erfassungsterminals 34 verbunden. Das Paar von vierten Verbindungsdrähten 54 ist beispielsweise aus Aluminium hergestellt. Demzufolge ist das Erfassungsterminal 34, das auf der einen Seite der ersten Richtung x angeordnet ist, elektrisch mit den ersten Elektroden 41 der Vielzahl von ersten Elementen 40A verbunden. Das Erfassungsterminal 34, das auf der anderen Seite in der ersten Richtung x angeordnet ist, ist elektrisch mit den ersten Elektroden 41 der Vielzahl von zweiten Elementen 40B verbunden. Das Paar von vierten Verbindungsdrähten 54 ist von den Abdichtungsharzabschnitt 60 bedeckt.As it is in the 25 and 34 is shown from the pair of fourth connecting wires 54 each with a corresponding sense layer of the pair of sense layers 24 and with a corresponding detection terminal of the pair of detection terminals 34 connected. The pair of fourth connecting wires 54 is with surfaces of the pair of pad sections 341 of the pair of capture terminals 34 connected. The pair of fourth connecting wires 54 is made of aluminum, for example. As a result, the capture terminal is 34 disposed on the one side of the first direction x, electrically with the first electrodes 41 the multitude of first elements 40A connected. The capture terminal 34 which is disposed on the other side in the first direction x is electrically connected to the first electrodes 41 the plurality of second elements 40B connected. The pair of fourth connecting wires 54 is from the sealing resin section 60 covered.

Wie es in den 24 bis 27 gezeigt ist, weist der Abdichtungsharzabschnitt 60 eine obere Fläche 61, eine unter Fläche 62, ein Paar von ersten Seitenflächen 631, ein Paar von zweiten Seitenflächen 632, eine Vielzahl von dritten Seitenflächen 633, eine Vielzahl von vierten Seitenflächen 634 und eine Vielzahl von Durchgangslöchern 64 auf. Es ist anzumerken, dass von diesen Elementen die Konfigurationen der oberen Fläche 61, der unteren Fläche 62 und des Paares von zweiten Seitenflächen 632 ähnlich sind zu jenen bei dem oben beschriebenen Halbleiterbauteil B10, und daher wird eine Beschreibung hiervon ausgelassen.As it is in the 24 to 27 is shown, the sealing resin portion 60 an upper surface 61 , one under surface 62 , a pair of first side surfaces 631 , a pair of second side surfaces 632 , a variety of third side surfaces 633 , a variety of fourth side surfaces 634 and a plurality of through holes 64 on. It should be noted that of these elements the upper surface configurations 61 , the lower surface 62 and the pair of second side surfaces 632 Similar to those in the semiconductor device described above B10 and therefore a description thereof will be omitted.

Wie es in den 24 bis 29 gezeigt ist, geht das Paar von ersten Seitenflächen 631 kontinuierlich über sowohl in die obere Fläche 61 als auch in die untere Fläche 62, und das Paar von ersten Seitenflächen 631 weist in die erste Richtung x. Der Terminalabschnitt 312 des ersten Terminals 31A, der Terminalabschnitt 312 des zweiten Terminals 31B und das isolierende Element 39 liegen gegenüber einer ersten Seitenfläche 631 frei, die auf der einen Seite in der ersten Richtung x angeordnet it. Der Terminalabschnitt 322 des Ausgangsterminals 32 liegt gegenüber einer ersten Seitenfläche 631 frei, die auf der anderen Seite in der ersten Richtung x angeordnet ist.As it is in the 24 to 29 As shown, the pair goes from first side surfaces 631 continuously over both the top surface 61 as well as in the lower surface 62 , and the pair of first side surfaces 631 points in the first direction x. The terminal section 312 the first terminal 31A , the terminal section 312 of the second terminal 31B and the insulating element 39 lie opposite a first side surface 631 free, arranged on one side in the first direction x it. The terminal section 322 the exit terminal 32 lies opposite a first side surface 631 free, which is arranged on the other side in the first direction x.

Wie es in den 24 bis 29 gezeigt ist, geht die Vielzahl von dritten Seitenflächen 633 kontinuierlich über in sowohl die obere Fläche 61 als auch die untere Fläche 62, und die dritten Seitenflächen 633 weisen in die zweite Richtung y. Die Vielzahl von dritten Seitenflächen 633 beinhalten ein Paar von dritten Seitenflächen 633, die auf der einen Seite in der ersten Richtung x angeordnet sind, und ein Paar von dritten Seitenflächen 633, die auf der anderen Seite in der ersten Richtung x angeordnet sind. Sowohl auf der einen Seite als auch auf der anderen Seite der ersten Richtung x ist das Paar von dritten Seitenflächen 633 einander in der zweiten Richtung y gegenüberliegend angeordnet. Ferner gehen sowohl auf der einen Seite als auch auf der anderen Seite in der ersten Richtung x die jeweiligen Paare von dritten Seitenflächen 633 kontinuierlich über in beide Seiten der ersten Seitenfläche 631, und zwar in der zweiten Richtung y.As it is in the 24 to 29 is shown, goes the plurality of third side surfaces 633 continuously over in both the upper surface 61 as well as the lower surface 62 , and the third side surfaces 633 point in the second direction y. The variety of third side surfaces 633 include a pair of third side surfaces 633 arranged on the one side in the first direction x and a pair of third side surfaces 633 which are arranged on the other side in the first direction x. Both on one side and on the other side of the first direction x, the pair of third side surfaces 633 arranged opposite each other in the second direction y. Further, on both the one side and the other side in the first direction x, the respective pairs of third side surfaces go 633 continuously over in both sides of the first side surface 631 in the second direction y.

Wie es in den 24 bis 30 gezeigt ist, geht die Vielzahl von vierten Seitenflächen 634 kontinuierlich über sowohl in die obere Fläche 61 als auch in die untere Fläche 62, und die vierten Seitenflächen weisen in die erste Richtung x. Die Vielzahl von vierten Seitenflächen 634 sind gegenüber dem Halbleiterbauteil B30 weiter auswärts angeordnet als das Paar von ersten Seitenflächen 631, und zwar in der ersten Richtung x. Die Vielzahl von vierten Seitenflächen 634 beinhaltet ein Paar von vierten Seitenflächen 634, die auf der einen Seite in der ersten Richtung x angeordnet sind, und beinhaltet ein Paar von vierten Seitenflächen 634, die auf der anderen Seite in der ersten Richtung x angeordnet sind. Sowohl auf der einen Seite als auch auf der anderen Seite in der ersten Richtung x geht das jeweilige Paar von vierten Seitenflächen 634 kontinuierlich, und zwar auf beiden Seiten hiervon in der zweiten Richtung y, in eine entsprechende Seitenfläche des Paares von zweiten Seitenflächen 632 und in eine entsprechende Seitenfläche des Paares von dritten Seitenflächen 633 über.As it is in the 24 to 30 is shown, goes the plurality of fourth side surfaces 634 continuously over both the top surface 61 as well as in the lower surface 62 , and the fourth side faces point in the first direction x. The variety of fourth side surfaces 634 are opposite to the semiconductor device B30 further outward than the pair of first side surfaces 631 , in the first direction x. The variety of fourth side surfaces 634 includes a pair of fourth side surfaces 634 which are arranged on the one side in the first direction x, and includes a pair of fourth side surfaces 634 which are arranged on the other side in the first direction x. Both on the one side and on the other side in the first direction x, the respective pair of fourth side surfaces goes 634 continuously, on both sides thereof in the second direction y, into a corresponding side surface of the pair of second side surfaces 632 and in a corresponding side surface of the pair of third side surfaces 633 about.

Wie es in den 24 und 27 gezeigt ist, ist die Vielzahl von Durchgangslöchern 64 an vier Ecken des Abdichtungsharzabschnittes 60 angeordnet, und zwar bei einer Betrachtung in der Dickenrichtung z. Es ist anzumerken, dass, wie es in 31 gezeigt ist, die Konfiguration von jedem der Vielzahl von Durchgangslöchern 64 ähnlich ist zu jener der Durchgangslöcher 64 des Halbleiterbauteils B10.Like it in the 24 and 27 shown is the plurality of through holes 64 at four corners of the sealing resin section 60 arranged, when viewed in the thickness direction z. It should be noted that, as in 31 the configuration of each of the plurality of through holes is shown 64 is similar to that of the through holes 64 of the semiconductor device B10 ,

<Halbleitermodul A30><Semiconductor module A30>

Im Folgenden wird das Halbleitermodul A30 beschrieben.Below is the semiconductor module A30 described.

Wie es in den 35 und 36 gezeigt ist, weist die Wärmesenke 70 eine obere Fläche 71 und eine Vielzahl von Befestigungselementen 72 auf. Die obere Fläche 71 weist in der Dickenrichtung z hin zu der Seite, auf der das Halbleiterbauteil B30 angeordnet ist. Jedes der Vielzahl von Befestigungselementen 72 ist gebildet durch eine Schraube 721 und eine Mutter 722. Die Vielzahl von Schrauben 721 erstrecken sich von der oberen Fläche 71 in der Dickenrichtung z. Die Positionen und Durchmesser der Vielzahl von Schrauben 721 entsprechen jenen der Vielzahl von Durchgangslöchern 64, die in dem Abdichtungsharzabschnitt 60 des Halbleiterbauteils B30 vorgesehen sind. Dies führt zu einer Konfiguration, bei der jede der Vielzahl von Schrauben 721 in eines der Vielzahl von Durchgangslöchern 64 eingeführt ist. Jede der Schrauben 721 weist ein Schraubgewinde an einem vorderen Endabschnitt hiervon auf. Demzufolge steht die Mutter 722 mit der Schraube 721 in Eingriff bzw. ist darauf geschraubt.As it is in the 35 and 36 is shown, the heat sink 70 an upper surface 71 and a variety of fasteners 72 on. The upper surface 71 points in the thickness direction z toward the side on which the semiconductor device B30 is arranged. Each of the variety of fasteners 72 is formed by a screw 721 and a mother 722 , The variety of screws 721 extend from the upper surface 71 in the thickness direction z. The positions and diameter of the variety of screws 721 correspond to those of the plurality of through holes 64 that in the Sealing resin section 60 of the semiconductor device B30 are provided. This leads to a configuration where each of the variety of screws 721 in one of the plurality of through holes 64 is introduced. Each of the screws 721 has a screw thread at a front end portion thereof. Consequently, the mother is 722 with the screw 721 engaged or screwed thereon.

Wie es in 36 gezeigt ist, ist die Fügelage 80 zwischen der oberen Fläche 71 der Wärmesenke 70 und den ersten Rückflächen 12A des Paar von Substraten 10 des Halbleiterbauteils B30 angeordnet. Bei dem Halbleiterbauteil B30 sind sowohl das Paar von ersten Rückflächen 12A als auch die untere Fläche 62 des Abdichtungsharzabschnittes 60 an die Fügelage 80 druck-gebondet. Wie es in 37 gezeigt ist, sind die Flächenbehandlungsregionen 19, die auf dem Paar von ersten Rückflächen 12A gebildet sind, gleichförmig in Kontakt mit der Fügelage 80. Daher stehen die Flächenbehandlungsregionen 19 in Eingriff („mesh“) mit der Fügelage 80.As it is in 36 is shown is the Fügelage 80 between the upper surface 71 the heat sink 70 and the first back surfaces 12A of the pair of substrates 10 of the semiconductor device B30 arranged. In the semiconductor device B30 are both the pair of first back surfaces 12A as well as the lower surface 62 the sealing resin portion 60 to the Fügelage 80 pressure-bonded. As it is in 37 are shown are the surface treatment regions 19 that are on the pair of first back surfaces 12A are formed, uniformly in contact with the Fügelage 80 , Therefore, the surface treatment regions stand 19 in mesh ("mesh") with the Fügelage 80 ,

Als Nächstes werden Funktionen und Wirkungen des Halbleitermoduls A30 beschrieben.Next, functions and effects of the semiconductor module will be described A30 described.

Das Halbleitermodul A30 beinhaltet das Halbleiterbauteil B30, das den Abdichtungsharzabschnitt 60 und das Paar von Substraten 10 beinhaltet, die die ersten Rückflächen 12A haben, die gegenüber dem Abdichtungsharzabschnitt 60 freiliegen, und beinhaltet die Wärmesenke 70 und die Fügelage 80. Die Fügelage 80 weist elektrisch isolierende Eigenschaften auf, ist flexibel und ist zwischen der Wärmesenke 70 und dem Paar von ersten Rückflächen 12A angeordnet. Die thermische Leitfähigkeit der Fügelage 80 ist größer als jene des Abdichtungsharzabschnittes 60. Daher kann auch bei dem Halbleitermodul A30 eine Dissipation bzw. Wärmeableitung des Halbleiterbauteils B30 verbessert werden.The semiconductor module A30 contains the semiconductor device B30 that the sealing resin section 60 and the pair of substrates 10 which includes the first back surfaces 12A have that opposite to the sealing resin portion 60 exposed, and includes the heat sink 70 and the joint position 80 , The joint position 80 has electrically insulating properties, is flexible and is between the heat sink 70 and the pair of first back surfaces 12A arranged. The thermal conductivity of the joint layer 80 is larger than that of the sealing resin portion 60 , Therefore, also in the semiconductor module A30 dissipation or heat dissipation of the semiconductor component B30 be improved.

Bei dem Halbleiterbauteil B30 sind das erste Terminal 31A und das zweite Terminal 31B voneinander in der Dickenrichtung z beabstandet. Bei einer Betrachtung in der Dickenrichtung z überlappt wenigstens ein Abschnitt des Terminalabschnittes 312 des zweiten Terminals 31B den Terminalabschnitt 312 des ersten Terminals 31A. Wenn das Halbleiterbauteil B30 verwendet wird, interferieren daher Magnetfelder, die jeweils an dem ersten Terminal 31A und dem zweiten Terminal 31B erzeugt werden, miteinander, und Induktivitäten des ersten Terminals 31A und des zweiten Terminals 31B werden demzufolge reduziert. Im Ergebnis hiervon ist eine Stoßspannung („surge voltage“), die an das erste Terminal 31A und das zweite Terminal 31B angelegt wird, beispielsweise verringert, und folglich kann ein Leistungsverlust in dem Halbleiterbauteil B30 unterdrückt werden.In the semiconductor device B30 are the first terminal 31A and the second terminal 31B spaced apart from each other in the thickness direction z. When viewed in the thickness direction z, at least a portion of the terminal portion overlaps 312 of the second terminal 31B the terminal section 312 the first terminal 31A , When the semiconductor device B30 Therefore, magnetic fields interfere with each other at the first terminal 31A and the second terminal 31B be generated with each other, and inductances of the first terminal 31A and the second terminal 31B are therefore reduced. As a result, there is a surge voltage applied to the first terminal 31A and the second terminal 31B is applied, for example, reduced, and consequently, a loss of power in the semiconductor device B30 be suppressed.

Die vorliegende Offenbarung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt. Verschiedene Designänderungen können an spezifischen Konfigurationen von jeweiligen Abschnitten vorgenommen werden, die in der vorliegenden Offenbarung beschrieben sind.The present disclosure is not limited to the above-described embodiments. Various design changes can be made to specific configurations of respective sections described in the present disclosure.

Verschiedene Ausführungsformen in der vorliegenden Offenbarung können durch die folgenden Anhänge definiert werden.Various embodiments in the present disclosure may be defined by the following appendices.

Anhang 1. Halbleitermodul mit:

  • einem Halbleiterbauteil, das ein Substrat aufweist, das eine erste Hauptfläche und eine erste Rückfläche beinhaltet, die in einer Dickenrichtung zu einander gegenüberliegenden Seiten weisen, das ein leitfähiges Element aufweist, das auf der ersten Hauptfläche angeordnet ist, das eine Vielzahl von Halbleiterelementen aufweist, die an das leitfähige Element gefügt sind, und zwar in einem Zustand, so dass sie elektrisch damit verbunden sind, und das einen Abdichtungsharzabschnitt aufweist, der die Vielzahl von Halbleiterelementen bedeckt, derart, dass die erste Rückfläche freiliegt;
  • einer Wärmesenke; und
  • einer Fügelage bzw. -schicht, die zwischen der Wärmesenke und der ersten Rückfläche angeordnet ist,
  • wobei die Fügelage elektrisch isolierende Eigenschaften besitzt und flexibel ist, und
  • wobei die Fügelage eine thermische Leitfähigkeit aufweist, die höher ist als jene des Abdichtungsharzabschnittes.
Appendix 1. Semiconductor module with:
  • a semiconductor device having a substrate including a first main surface and a first back surface facing to opposite sides in a thickness direction, having a conductive member disposed on the first main surface having a plurality of semiconductor elements are attached to the conductive member in a state of being electrically connected thereto and having a sealing resin portion covering the plurality of semiconductor members such that the first back surface is exposed;
  • a heat sink; and
  • a joining layer or layer which is arranged between the heat sink and the first rear surface,
  • the joining layer has electrically insulating properties and is flexible, and
  • wherein the joining layer has a thermal conductivity higher than that of the sealing resin portion.

Anhang 2. Halbleitermodul nach Anhang 1, wobei die erste Rückfläche an die Fügelage druck-gebondet ist.Appendix 2. Semiconductor module according to Annex 1, wherein the first back surface is pressure-bonded to the backing layer.

Anhang 3. Halbleitermodul nach Anhang 2, wobei eine Flächenbehandlungsregion, die eine raue Fläche beinhaltet, in einem Abschnitt der ersten Rückfläche ausgebildet ist, der sich in Kontakt mit der Fügelage befindet.Appendix 3. Semiconductor module according to Annex 2, wherein a surface treatment region, which includes a rough surface, is formed in a portion of the first rear surface, which is in contact with the Fügelage.

Anhang 4. Halbleitermodul nach Anhang 3, wobei das Substrat elektrische Isoliereigenschaften aufweist.Annex 4. Semiconductor module according to Annex 3, wherein the substrate has electrical insulating properties.

Anhang 5. Halbleitermodul nach Anhang 4, wobei das Substrat aus einem Material hergestellt ist, das eine Keramik beinhaltet.Appendix 5. Semiconductor module according to Annex 4, wherein the substrate is made of a material containing a ceramic.

Anhang 6. Halbleitermodul nach Anhang 3,

  • wobei das Substrat ein erstes Substrat, das elektrische Isoliereigenschaften hat, und ein zweites Substrat aufweist, das elektrisch leitfähig ist,
  • wobei das erste Substrat eine erste Hauptfläche und eine zweite Rückfläche aufweist, die zu einer Seite weist, die entgegengesetzt ist zu der ersten Hauptfläche,
  • wobei das zweite Substrat die erste Rückfläche aufweist und eine zweite Hauptfläche aufweist, die zu einer Seite weist, die entgegengesetzt ist zu der ersten Rückfläche, und
  • wobei die zweite Hauptfläche an die zweite Rückfläche gefügt ist.
Annex 6. Semiconductor module according to Annex 3,
  • the substrate having a first substrate having electrical insulating properties and a second substrate being electrically conductive,
  • wherein the first substrate has a first major surface and a second rear surface facing a side opposite the first major surface,
  • wherein the second substrate has the first rear surface and has a second major surface facing a side opposite to the first rear surface, and
  • wherein the second major surface is joined to the second rear surface.

Anhang 7. Halbleitermodul nach Anhang 6, wobei das zweite Substrat aus einem Material hergestellt ist, das Kupfer enthält.Appendix 7. Semiconductor module according to Appendix 6, wherein the second substrate is made of a material containing copper.

Anhang 8. Halbleitermodul nach einem der Anhänge 2 bis 7, wobei die thermische Leitfähigkeit der Fügelage wenigstens 10 W/(m·K) beträgt und nicht größer ist als 25 W/(m·K).Appendix 8. The semiconductor module according to any one of Appendices 2 to 7, wherein the thermal conductivity of the Fügelage is at least 10 W / (m · K) and is not greater than 25 W / (m · K).

Anhang 9. Halbleitermodul nach Anhang 8, wobei die Fügelage ein Füllmaterial beinhaltet, das Bornitrid enthält.Appendix 9. Semiconductor module according to Annex 8, wherein the Fügelage includes a filler containing boron nitride.

Anhang 10. Halbleitermodul nach Anhang 9, wobei die Fügelage eine Dicke von wenigstens 0,2 mm und von nicht mehr als 0, 6 mm aufweist.Appendix 10. Semiconductor module according to Annex 9, wherein the Fügelage has a thickness of at least 0.2 mm and not more than 0, 6 mm.

Anhang 11. Halbleitermodul nach einem der Anhänge 8 bis 10,
wobei der Abdichtungsharzabschnitt eine Bodenfläche hat, die in die Dickenrichtung weist und gegenüber der die erste Rückfläche freiliegt, und ein Paar von Seitenflächen hat, die kontinuierlich in die Bodenfläche übergehen und in eine erste Richtung weisen, die senkrecht ist zu der Dickenrichtung, und
wobei wenigstens ein Abschnitt der Bodenfläche an die Fügelage druck-gebondet ist.Appendix 11. Semiconductor module according to one of Appendixes 8 to 10,
wherein the sealing resin portion has a bottom surface that faces in the thickness direction and against which the first back surface is exposed, and has a pair of side surfaces that continuously merge into the bottom surface and face in a first direction that is perpendicular to the thickness direction, and
wherein at least a portion of the bottom surface is pressure bonded to the joining layer.

Anhang 12. Halbleitermodul nach Anhang 11, wobei die Bodenfläche eine Form eines Rahmens hat, der die erste Rückfläche umgibt.Appendix 12. Semiconductor module according to Annex 11, wherein the bottom surface has a shape of a frame surrounding the first rear surface.

Anhang 13. Halbleitermodul nach Anhang 11 oder 12,
wobei die Vielzahl von Halbleiterelementen ein erstes Element und ein zweites Element beinhaltet,
wobei das leitfähige Element einen ersten leitfähigen Abschnitt aufweist, an den das erste Element gefügt ist, und zwar in einem Zustand, so dass es elektrisch damit verbunden ist, und einen zweiten leitfähigen Abschnitt aufweist, an den das zweite Element gefügt ist, und zwar in einem Zustand, so dass es elektrisch damit verbunden ist, und
wobei das Halbleiterbauteil ferner ein erstes Terminal aufweist, das elektrisch mit dem ersten leitfähigen Abschnitt verbunden ist, ein zweites Terminal aufweist, das elektrisch mit dem zweiten Element verbunden ist, und ein Ausgangsterminal aufweist, das elektrisch mit dem zweiten leitfähigen Abschnitt verbunden ist.Appendix 13. Semiconductor module according to Annex 11 or 12,
wherein the plurality of semiconductor elements includes a first element and a second element,
wherein the conductive member has a first conductive portion to which the first member is joined in a state of being electrically connected thereto and a second conductive portion to which the second member is joined, in FIG a state so that it is electrically connected to it, and
wherein the semiconductor device further comprises a first terminal electrically connected to the first conductive portion, a second terminal electrically connected to the second element, and an output terminal electrically connected to the second conductive portion.

Anhang 14. Halbleitermodul nach Anhang 13, wobei das leitfähige Element eine Metallplatte ist.Appendix 14. Semiconductor module according to Appendix 13, wherein the conductive element is a metal plate.

Anhang 15. Halbleitermodul nach Anhang 13 oder 14,
wobei das erste Terminal und das zweite Terminal von einer Seitenfläche des Paares von Seitenflächen freiliegen bzw. freigelegt sind, und
wobei das Ausgangsterminal von der anderen Seitenfläche des Paares von Seitenflächen freiliegt.Appendix 15. Semiconductor module according to Annex 13 or 14,
wherein the first terminal and the second terminal are exposed from a side surface of the pair of side surfaces, and
wherein the output terminal is exposed from the other side surface of the pair of side surfaces.

Anhang 16. Halbleitermodul nach Anhang 15,
wobei das erste Terminal und das zweite Terminal voneinander in einer zweiten Richtung beabstandet sind, die senkrecht ist zu sowohl der Dickenrichtung als auch der ersten Richtung,
wobei jedes Terminal von dem ersten Terminal, dem zweiten Terminal und dem Ausgangsterminal einen Terminalabschnitt aufweist, der von einer Seitenfläche freiliegt, die eine Seitenfläche des Paares von Seitenflächen ist, und
wobei der Terminalabschnitt einen Basisabschnitt aufweist, der sich in der ersten Richtung von der Seitenfläche erstreckt, und einen aufrechten bzw. hochstehenden Abschnitt aufweist, der sich von einem in der ersten Richtung führenden bzw. vorderen Ende des Basisabschnittes in Richtung zu einer Seite in Dickenrichtung erstreckt, zu der die erste Hauptfläche weist.Annex 16. Semiconductor module according to Annex 15,
wherein the first terminal and the second terminal are spaced from each other in a second direction that is perpendicular to both the thickness direction and the first direction,
wherein each terminal of the first terminal, the second terminal and the output terminal has a terminal portion exposed from a side surface which is a side surface of the pair of side surfaces, and
wherein the terminal portion has a base portion extending from the side surface in the first direction, and has an upstanding portion extending from a first directional end of the base portion toward a thickness direction side to which the first major surface faces.

Anhang 17. Halbleitermodul nach Anhang 15,
wobei das erste Terminal und das zweite Terminal voneinander in der Dickenrichtung beabstandet sind,
wobei sowohl das erste Terminal als auch das zweite Terminal jeweils einen Terminalabschnitt aufweist, der sich in der ersten Richtung von der einen Seitenfläche des Paares von Seitenflächen erstreckt, und
wobei wenigstens ein Abschnitt des Terminalabschnittes des zweiten Terminals sich mit dem Terminalabschnitt des ersten Terminals überlappt, und zwar bei einer Blickrichtung in Dickenrichtung.Annex 17. Semiconductor module according to Annex 15,
wherein the first terminal and the second terminal are spaced from each other in the thickness direction,
wherein each of the first terminal and the second terminal has a terminal portion extending in the first direction from the one side surface of the pair of side surfaces, and
wherein at least a portion of the terminal portion of the second terminal overlaps with the terminal portion of the first terminal when viewed in the thickness direction.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents listed by the applicant has been generated automatically and is only included for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2000299419 A [0004]JP 2000299419A [0004]

Claims (17)

Halbleitermodul mit: einem Halbleiterbauteil, das ein Substrat aufweist, das eine erste Hauptfläche und eine erste Rückfläche beinhaltet, die in einer Dickenrichtung zu einander gegenüberliegenden Seiten weisen, das ein leitfähiges Element aufweist, das auf der ersten Hauptfläche angeordnet ist, das eine Vielzahl von Halbleiterelementen aufweist, die an das leitfähige Element gefügt sind, und zwar in einem Zustand, so dass sie elektrisch damit verbunden sind, und das einen Abdichtungsharzabschnitt aufweist, der die Vielzahl von Halbleiterelementen bedeckt, derart, dass die erste Rückfläche freiliegt; einer Wärmesenke; und einer Fügelage bzw. -schicht, die zwischen der Wärmesenke und der ersten Rückfläche angeordnet ist, wobei die Fügelage elektrisch isolierende Eigenschaften besitzt und flexibel ist, und wobei die Fügelage eine thermische Leitfähigkeit aufweist, die höher ist als jene des Abdichtungsharzabschnittes.Semiconductor module with: a semiconductor device including a substrate including a first major surface and a first rear surface facing in a thickness direction to opposite sides having a conductive member disposed on the first major surface having a plurality of semiconductor elements are joined to the conductive member in a state of being electrically connected thereto and having a sealing resin portion covering the plurality of semiconductor elements such that the first back surface is exposed; a heat sink; and a fulcrum layer disposed between the heat sink and the first rear surface, wherein the Fügelage has electrically insulating properties and is flexible, and wherein the fulcrum has a thermal conductivity higher than that of the sealing resin portion. Halbleitermodul nach Anspruch 1, wobei die erste Rückfläche an die Fügelage druck-gebondet ist.Semiconductor module after Claim 1 , wherein the first rear surface is pressure-bonded to the backing layer. Halbleitermodul nach Anspruch 2, wobei eine Flächenbehandlungsregion, die eine raue Fläche beinhaltet, in einem Abschnitt der ersten Rückfläche ausgebildet ist, der sich in Kontakt mit der Fügelage befindet.Semiconductor module after Claim 2 wherein a surface treating region including a rough surface is formed in a portion of the first rear surface that is in contact with the backing sheet. Halbleitermodul nach Anspruch 3, wobei das Substrat elektrische Isoliereigenschaften aufweist.Semiconductor module after Claim 3 wherein the substrate has electrical insulating properties. Halbleitermodul nach Anspruch 4, wobei das Substrat aus einem Material hergestellt ist, das eine Keramik beinhaltet.Semiconductor module after Claim 4 wherein the substrate is made of a material including a ceramic. Halbleitermodul nach Anspruch 3, wobei das Substrat ein erstes Substrat, das elektrische Isoliereigenschaften hat, und ein zweites Substrat aufweist, das elektrisch leitfähig ist, wobei das erste Substrat eine erste Hauptfläche und eine zweite Rückfläche aufweist, die zu einer Seite weist, die entgegengesetzt ist zu der ersten Hauptfläche, wobei das zweite Substrat die erste Rückfläche aufweist und eine zweite Hauptfläche aufweist, die zu einer Seite weist, die entgegengesetzt ist zu der ersten Rückfläche, und wobei die zweite Hauptfläche an die zweite Rückfläche gefügt ist.Semiconductor module after Claim 3 , wherein the substrate has a first substrate that has electrical insulating properties and a second substrate that is electrically conductive, the first substrate having a first major surface and a second rear surface that faces to a side that is opposite to the first major surface , wherein the second substrate has the first back surface and has a second main surface that faces to a side that is opposite to the first back surface, and wherein the second main surface is joined to the second back surface. Halbleitermodul nach Anspruch 6, wobei das zweite Substrat aus einem Material hergestellt ist, das Kupfer enthält.Semiconductor module after Claim 6 , wherein the second substrate is made of a material containing copper. Halbleitermodul nach einem der Ansprüche 2 bis 7, wobei die thermische Leitfähigkeit der Fügelage wenigstens 10 W/(m·K) beträgt und nicht größer ist als 25 W/(m·K).Semiconductor module according to one of Claims 2 to 7 wherein the thermal conductivity of the backing layer is at least 10 W / (m · K) and not greater than 25 W / (m · K). Halbleitermodul nach Anspruch 8, wobei die Fügelage ein Füllmaterial beinhaltet, das Bornitrid enthält.Semiconductor module after Claim 8 wherein the backing layer includes a filler containing boron nitride. Halbleitermodul nach Anspruch 9, wobei die Fügelage eine Dicke von wenigstens 0,2 mm und von nicht mehr als 0,6 mm aufweist.Semiconductor module after Claim 9 , wherein the joining layer has a thickness of at least 0.2 mm and not more than 0.6 mm. Halbleitermodul nach einem der Ansprüche 8 bis 10, wobei der Abdichtungsharzabschnitt eine Bodenfläche hat, die in die Dickenrichtung weist und gegenüber der die erste Rückfläche freiliegt, und ein Paar von Seitenflächen hat, die kontinuierlich in die Bodenfläche übergehen und in eine erste Richtung weisen, die senkrecht ist zu der Dickenrichtung, und wobei wenigstens ein Abschnitt der Bodenfläche an die Fügelage druck-gebondet ist.Semiconductor module according to one of Claims 8 to 10 wherein the sealing resin portion has a bottom surface facing in the thickness direction and facing the first rear surface, and has a pair of side surfaces that continuously merge into the bottom surface and face in a first direction perpendicular to the thickness direction, and wherein at least a portion of the bottom surface is pressure-bonded to the backing layer. Halbleitermodul nach Anspruch 11, wobei die Bodenfläche eine Form eines Rahmens hat, der die erste Rückfläche umgibt.Semiconductor module after Claim 11 wherein the bottom surface has a shape of a frame surrounding the first rear surface. Halbleitermodul nach Anspruch 11 oder 12, wobei die Vielzahl von Halbleiterelementen ein erstes Element und ein zweites Element beinhaltet, wobei das leitfähige Element einen ersten leitfähigen Abschnitt aufweist, an den das erste Element gefügt ist, und zwar in einem Zustand, so dass es elektrisch damit verbunden ist, und einen zweiten leitfähigen Abschnitt aufweist, an den das zweite Element gefügt ist, und zwar in einem Zustand, so dass es elektrisch damit verbunden ist, und wobei das Halbleiterbauteil ferner ein erstes Terminal aufweist, das elektrisch mit dem ersten leitfähigen Abschnitt verbunden ist, ein zweites Terminal aufweist, das elektrisch mit dem zweiten Element verbunden ist, und ein Ausgangsterminal aufweist, das elektrisch mit dem zweiten leitfähigen Abschnitt verbunden ist.Semiconductor module after Claim 11 or 12 wherein the plurality of semiconductor elements includes a first element and a second element, the conductive element having a first conductive portion to which the first element is joined in a state of being electrically connected thereto and a second one has a conductive portion to which the second member is joined, in a state of being electrically connected thereto, and wherein the semiconductor device further comprises a first terminal electrically connected to the first conductive portion having a second terminal electrically connected to the second element and having an output terminal electrically connected to the second conductive portion. Halbleitermodul nach Anspruch 13, wobei das leitfähige Element eine Metallplatte ist.Semiconductor module after Claim 13 wherein the conductive element is a metal plate. Halbleitermodul nach Anspruch 13 oder 14, wobei das erste Terminal und das zweite Terminal von einer Seitenfläche des Paares von Seitenflächen freiliegen bzw. freigelegt sind, und wobei das Ausgangsterminal von der anderen Seitenfläche des Paares von Seitenflächen freiliegt.Semiconductor module after Claim 13 or 14 wherein the first terminal and the second terminal are exposed from one side surface of the pair of side surfaces, and wherein the output terminal is exposed from the other side surface of the pair of side surfaces. Halbleitermodul nach Anspruch 15, wobei das erste Terminal und das zweite Terminal voneinander in einer zweiten Richtung beabstandet sind, die senkrecht ist zu sowohl der Dickenrichtung als auch der ersten Richtung, wobei jedes Terminal von dem ersten Terminal, dem zweiten Terminal und dem Ausgangsterminal einen Terminalabschnitt aufweist, der von einer Seitenfläche freiliegt, die eine Seitenfläche des Paares von Seitenflächen ist, und wobei der Terminalabschnitt einen Basisabschnitt aufweist, der sich in der ersten Richtung von der Seitenfläche erstreckt, und einen aufrechten bzw. hochstehenden Abschnitt aufweist, der sich von einem in der ersten Richtung führenden bzw. vorderen Ende des Basisabschnittes in Richtung zu einer Seite in Dickenrichtung erstreckt, zu der die erste Hauptfläche weist.Semiconductor module after Claim 15 , wherein the first terminal and the second terminal are spaced from each other in a second direction are perpendicular to both the thickness direction and the first direction, each terminal of the first terminal, the second terminal and the exit terminal having a terminal portion exposed from a side surface that is a side surface of the pair of side surfaces, and wherein the terminal portion has a base portion extending in the first direction from the side surface and an upstanding portion extending from a front end of the base portion toward a side in the thickness direction, to which the first main surface points. Halbleitermodul nach Anspruch 15, wobei das erste Terminal und das zweite Terminal voneinander in der Dickenrichtung beabstandet sind, wobei sowohl das erste Terminal als auch das zweite Terminal jeweils einen Terminalabschnitt aufweisen, der sich in der ersten Richtung von der einen Seitenfläche des Paares von Seitenflächen erstreckt, und wobei wenigstens ein Abschnitt des Terminalabschnittes des zweiten Terminals sich mit dem Terminalabschnitt des ersten Terminals überlappt, und zwar bei einer Blickrichtung in Dickenrichtung.Semiconductor module after Claim 15 wherein the first terminal and the second terminal are spaced from each other in the thickness direction, wherein each of the first terminal and the second terminal has a terminal portion extending in the first direction from the one side surface of the pair of side surfaces, and at least a portion of the terminal portion of the second terminal overlaps with the terminal portion of the first terminal when viewed in the thickness direction.
DE212019000029.0U 2018-06-08 2019-05-14 Semiconductor module Active DE212019000029U1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-109963 2018-06-08
JP2018109963 2018-06-08
PCT/JP2019/019109 WO2019235146A1 (en) 2018-06-08 2019-05-14 Semiconductor module

Publications (1)

Publication Number Publication Date
DE212019000029U1 true DE212019000029U1 (en) 2019-11-04

Family

ID=68652825

Family Applications (1)

Application Number Title Priority Date Filing Date
DE212019000029.0U Active DE212019000029U1 (en) 2018-06-08 2019-05-14 Semiconductor module

Country Status (1)

Country Link
DE (1) DE212019000029U1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020216506A1 (en) 2020-12-22 2022-06-23 Zf Friedrichshafen Ag Half-bridge with a U-shaped or V-shaped arrangement of semiconductor switching elements for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299419A (en) 1999-04-15 2000-10-24 Denso Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299419A (en) 1999-04-15 2000-10-24 Denso Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020216506A1 (en) 2020-12-22 2022-06-23 Zf Friedrichshafen Ag Half-bridge with a U-shaped or V-shaped arrangement of semiconductor switching elements for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter

Similar Documents

Publication Publication Date Title
DE102012206596B4 (en) Semiconductor device
DE212018000087U1 (en) Semiconductor device
DE102009043441B4 (en) Semiconductor module
DE212018000078U1 (en) Semiconductor device
DE102019112935B4 (en) Semiconductor module
DE212018000073U1 (en) Semiconductor device
DE102020109347A1 (en) PACKING STRUCTURE FOR POWER SUPPLY DEVICE
DE212019000087U1 (en) Semiconductor module
DE112019003336T5 (en) SEMI-CONDUCTOR DEVICE
DE112019005313T5 (en) SEMI-CONDUCTOR COMPONENT
DE212020000459U1 (en) Semiconductor component
DE112019007349T5 (en) SEMICONDUCTOR DEVICE, POWER CONVERTER AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
DE112020007745T5 (en) SEMICONDUCTOR HOUSING, SEMICONDUCTOR DEVICE AND POWER CONVERSION DEVICE
DE112020002520T5 (en) SEMICONDUCTOR COMPONENT
DE102016223651A1 (en) SEMICONDUCTOR MODULE AND SEMICONDUCTOR DEVICE
DE212019000029U1 (en) Semiconductor module
DE112019008007T5 (en) POWER MODULE AND POWER CONVERTER UNIT
DE102019135373A1 (en) Semiconductor device and method of manufacturing the same
DE102018219926A1 (en) Semiconductor device
DE212020000086U1 (en) Semiconductor component
DE112019004559T5 (en) SEMI-CONDUCTOR COMPONENT
DE102020124783A1 (en) Non-isolated power module
DE102021124308A1 (en) SEMICONDUCTOR DEVICE
DE212020000048U1 (en) Semiconductor device
DE112022000183T5 (en) SEMICONDUCTOR COMPONENT

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years