DE2113829A1 - Etching process for the production of a system carrier for integrated circuits - Google Patents
Etching process for the production of a system carrier for integrated circuitsInfo
- Publication number
- DE2113829A1 DE2113829A1 DE19712113829 DE2113829A DE2113829A1 DE 2113829 A1 DE2113829 A1 DE 2113829A1 DE 19712113829 DE19712113829 DE 19712113829 DE 2113829 A DE2113829 A DE 2113829A DE 2113829 A1 DE2113829 A1 DE 2113829A1
- Authority
- DE
- Germany
- Prior art keywords
- area
- protective layer
- system carrier
- inner area
- connection ends
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000005530 etching Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000011241 protective layer Substances 0.000 claims description 19
- 239000010410 layer Substances 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 241000239290 Araneae Species 0.000 description 9
- 239000004020 conductor Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 238000003466 welding Methods 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
B e s c h r e i b u n g zu der Patentanmeldung der Firma betreffend Atzverfahren zum Herstellen eines Systemträgers für integrierte Schaltkreise Die Erfindung betrifft ein Ätzverfahren zum Herstellen eines Systemträgers für integrierte Schaltkreise, dessen zur Kontaktierung mit dem integrierten Schaltkreis bestimmte innere Anschlußenden (Spinne3 einen kleineren Querschnitt aufweisen als der übrige Teil des Systenträgers Integrierte Schaltkreise werden bekanntlich auf Systemträgern befestigt und sodann in ein Gehäuse verpackt, , aus dem die Anschlußfahnen, welche einen Teil des Systemträgers bilden, herausragen; Die Anschluß- oder Kontaktlerungsstellen eines integrierten Schalt kreises sind gewöhnlich mit einer etwa 1 Mikron starken Gold- oder Aluminiumschicht versehen, die Im Vakuum aufgedampft wird0 Ein derart tiger integrierter Schaltkreis wird gemäß einem bekannten Verfahren auf die Mittelinsel eines Systemträgers aufgesetzt und die Anschlußstellen des integrierten Schaltkreises (im folgenden IC-Chip genannt) mit Goldq oder Aluminiumdrähten von 15 bis 25 Mikron Dicke verschweißt, welche andererseits an den Leitungsstreifen des Systemträgers befestigt sind0 Anschließend wird das Ganze in ein Gehäuse eingeschlossen, bespielsweise mit Kunststoff umpresst. Dieses Herstellungsverfahren hat den Nachteil, daß sich die Verbindung der Leitungs streifen des Systemträgers mit den Anschlußstellen der IC-Chlps nicht automatisieren läßt. D e ctio n of the company's patent application Etching process for producing a system carrier for integrated circuits The invention relates to an etching process for producing a system carrier for integrated Circuits whose intended to make contact with the integrated circuit inner connection ends (Spider3 have a smaller cross-section than the rest of them Part of the system carrier Integrated circuits are known to be on system carriers attached and then packed in a housing, from which the terminal lugs, which form part of the system carrier, protrude; The connection or contact points an integrated circuit are usually about 1 micron thick Gold or aluminum layer provided, which is vapor-deposited in a vacuum0 such a thing tiger integrated circuit is placed on the center island according to a known method of a system carrier and the connection points of the integrated circuit (hereinafter referred to as IC chip) with goldq or aluminum wires from 15 to 25 microns Welded thickness, which on the other hand to the line strips of the System support are attached 0 Then the whole thing is enclosed in a housing, for example molded with plastic. This manufacturing process has the disadvantage that the connection of the line strips of the system support with the connection points the IC-Chlps can not be automated.
Man hat daher bereits versucht, die Verbindung des IC-Chips mit dent Systemträger ohne Verwendung von Verbindungsdrähtchen auszuführen, indem an Stelle der Verbindungsdrähtchen ein sogenannter Spiderrahmen verwendet wird, Dieser Spiderrahmen welst eine strahlenförmige Anordnung von streifenförmigen Leitungsbahnen auf, deren äußere Enden sich in Deckung mit den zugeordneten Anschlußenden des Systemträgers bringen lassen. Die Leitungsbahnen des Spider-Rahmens lassen sich ohne größere Schwierigkeiten sowohl mit den Anschlußenden des Systenaträgers als auch mit den Anschlußstellen des IC-Chips auf übliche Weise verschweißen. Dleses bekannte Verfahren erm8glicht zwar eine vollautomatische Verbindung von IC-Chips mit Systemträgern, ergibt jedoch noch Fertigungsschwierigkeiten beim Kontaktieren der Spider-Rahmen mit den IC-Chips durch die nur begrenzte Temperaturbeständigkeit des Kunststoffplättchens des Spider-Rahmens, durch das komplizierte Entfernen desselben nach den Verschweißen der Anschlußenden und Anschlußstellen sowie durch die noch nicht ausreichende Genauigkeit in der Herstellung der Spider-Rahmen nach dem Vakuumaufdampfverfahren0 Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von Systemträgern zu schaffen, welche sich in einen automatischen Vorgang mit den IC-Chips verbinden lassen und welches einfacher und genauer durchzuführen ist als die bekannten Verfahren, Das Verfahren zum Herstellen eines Systemtragers für integrierte Schaltungen, mit einem äußeren, die Anschlußenden aufweisenden Bereich und mit einem inneren, die Anschlußenden für die integrierte Schaltung aufweisenden Bereich geringerer Dicke ist in wesentlichen darin zu sehen, daß eine der Dicke des äußeren Bereichs entsprechende Metallplatte auf einer den inneren Bereich entsprechenden Fläche bis auf die gewünschte Dicke der inneren Anschlußenden abgetragen wird, daß mindestens auf den inneren Bereich eine Schutzschicht in einen Muster aufgetragen wird welches der gewünschten Flächengestalt der inneren Anschlußenden entspricht, daß darnach mindestens in dem inneren Bereich die nicht mit einer Schutzschicht bedeckten Partien weggeätzt werden, und d&ß der äußere Bereich des Systenträgers nach irgendeinem bekannten Verfahren entsprechend den gewünschten Umrissen dieses Bereichs hergestellt wird.Attempts have therefore already been made to connect the IC chip with dent Execute system carrier without the use of connecting wires by in place A so-called spider frame is used for the connecting wire, this spider frame welst a radial arrangement of strip-shaped conduction paths, whose outer ends coincide with the associated connection ends of the system carrier have it brought. The conduction paths of the spider frame can be opened without any major difficulties both with the connection ends of the system support and with the connection points of the IC chip in the usual way. This known method enables this a fully automatic connection of IC chips with system carriers, however, results Still manufacturing difficulties when contacting the Spider frame with the IC chips due to the limited temperature resistance of the plastic plate of the Spider frame, by the complicated removal of the same after welding the connection ends and connection points as well as the insufficient precision in manufacture the spider frame according to the vacuum vapor deposition process0 The object of the invention is based on creating a method for producing system carriers, which let connect in an automatic process with the IC chips and which easier and is to be carried out more precisely than the known methods, The method of manufacture of a system carrier for integrated circuits, with an outer one, the connection ends having area and with an inner one, the connection ends for the integrated circuit having area of lesser thickness is essentially to be seen in the fact that a the thickness of the outer area on a metal plate corresponding to the inner Area corresponding area up to the desired thickness of the inner connection ends is removed that at least on the inner area a protective layer in one Pattern is applied which of the desired surface shape of the inner connection ends corresponds to the fact that, at least in the inner area, those are not provided with a protective layer covered areas are etched away, and d & ß the outer area of the system carrier by any known method according to the desired outlines thereof Area is established.
Das Abtragen des inneren Bereichs auf eine geringere Dicke kann vorzugsweise durch eine mechanische Bearbeitung, etwa Schleifen, oder durch Atzen erfolgen.The removal of the inner area to a smaller thickness can be preferred by mechanical processing, such as grinding, or by etching.
Die Schutzschicht kann zugleich auf den inneren als auch auf den äußeren Bereich des Systemträgers entsprechend dem gewünschten Oberflächenmuster desselben aufgetragen werden, so daß beide Bereiche sich in einem einzigen Atzvorgang herstellen lassen0 Da wegen der unterschiedlichen Dicke der beiden Bereiche damit gerechnet werden muß, daß der innere Bereich unterätzt wird, kann als Ausgleich dieser Unterätzung das Oberflächenmuster der Schutzschicht etwas breiter ausgebildet sein, so daß die inneren Anschlußenden nach Beendigung des Wegätzen des äußeren Bereichs die richtige Breite aufweisend Es kann jedoch auch der ätzvorgang nach wegätzen der nicht bedeckten Partien des inneren Bereichs unterbrochen und der gesamte innere Bereich mit einer Schutzschicht versehen werden, so daß beim Fortsetzen des Atzvorganges nur noch der äußere Bereich durch Atzen abgetragen wird Gemäß einer abgeänderten Durchfilhrungsfor.m des Verfahrens der Erfindung wird der äußere Bereich vor dem Wegätzen der nicht bedeckten Partien des inneren Bereichs durch Stanzen hergestellt0 Eine Abdeckung des äußeren Bereichs vor dem Wegätzen der nicht bedeckten Partien des inneren Bereichs ist dabei nicht unbedingt erforderlich, da der innere Bereich im allgemeinen. wesentlich dünner ist als der äußere Bereich, so daß eine entsprechende Materialabtragung vom äußeren Bereich belanglos ist0 Zum Durchführen des Verfahrens nach der Erfindung kann eine Metallplatte verwendet werden, die sandwich-artig aus verschiedenen Metallen aufgebaut ist, wobei die untere Schicht vorzugsweise aus Gold, Aluminium, Silber, Kupfer oder einer Legierung dieser Netalle besteht und die obere Schicht aus Eisen, Nickel, Chrom, Kobalt, Gold, Silber, Kupfer oder einer Legierung dieser Metalle besteht und diese letztere Schicht dicker ist als die untere Schicht.The protective layer can be on the inner as well as on the outer Area of the system carrier according to the desired surface pattern of the same be applied so that both areas are produced in a single etching process Lassen0 As expected because of the different thicknesses of the two areas must be that the inner area is undercut, can compensate for this undercut the surface pattern of the protective layer can be made somewhat wider, so that the inner connection ends after the end of the etching away of the outer area the correct one Having a width However, the etching process can also be carried out after the uncovered ones have been etched away Parts of the inner area interrupted and the entire inner area with a Protective layer are provided so that when you continue the etching process only the outer area is removed by etching According to a modified one Durchfilhrungsfor.m the method of the invention is the outer area before Etching away the uncovered parts of the inner area produced by punching0 Covering the outer area before etching away the uncovered areas of the inner area is not absolutely necessary because the inner area in general. is much thinner than the outer area, so that a corresponding Material removal from the outer area is insignificant0 To carry out the procedure According to the invention, a metal plate can be used, which is sandwich-like is made up of different metals, the lower layer preferably being made of Gold, aluminum, silver, copper or an alloy of these metals consists and the top layer of iron, nickel, chromium, cobalt, gold, silver, copper or one Alloy of these metals is made and this latter layer is thicker than the lower Layer.
Gegenstand der Erfindung ist ferner ein Systemträger für integrierte Schaltungen, mit einem äußeren, die Anschlußenden aufweisenden Bereich und mit einem inneren, die Anschlußenden für die integrierte Schaltung aufweisenden Bereich geringerer Dicke, wobei die Erfindung darin zu sehen ist, daß der äußere Bereich und der innere Bereich aus einem Stück bestehen und daß der innere re Bereich geätzte Anschlußenden aufweist, Die Erfindung ist im folgenden anhand schematischer Zeichnungen an mehreren Ausführungsbeispielen ergänzend beschrieben: Figo 1 ist eine Draufsicht auf einen fertigen Systemträger mit Spinne nach der Erfindung Figo 2 bis 7 zeigen Schnittansichten längs der Linie Iga von Fig. 1 Fig. 8 bis 13 zeigen Schnittansichten längs der Linie II-II von Figo 1 wobei die Fig, 8 bis 13 den gleichen Herstellungsschritten entsprechen wie die Fig. 2 bis 7 Der in Fig. 1 dargestellte Systemträger mit Spinne umfaßt Leitungsbahnen 1 aus Nickel, die im äußeren Bereich an Haltestreifen 2 enden, Diese Haltestreifen sind mit Transportöffnungen 3 und Zentreiröffnungen 19 versehen.The invention also relates to a system carrier for integrated Circuits, with an outer, the terminal ends having area and with a inner, the connection ends for the integrated circuit having area smaller Thickness, the invention is to be seen in the fact that the outer area and the inner Area consist of one piece and that the inner right area etched connection ends has, The invention is illustrated below with reference to schematic drawings of several Embodiments additionally described: Figo 1 is a plan view of a finished system carrier with spider according to the invention Figs. 2 to 7 show sectional views along the line Iga of FIG. 1 Figs. 8 to 13 show sectional views along the line II-II of FIG. 1, FIGS. 8 to 13 showing the same manufacturing steps 2 to 7 correspond to the system carrier shown in FIG. 1 with a spider comprises conductor tracks 1 made of nickel, which end in the outer area at retaining strips 2, These retaining strips are provided with transport openings 3 and center openings 19.
Die Leitungsbahnen 1 weisen verbreiterte Bereiche 4 auf, welche insbesondere zum Verbessern der Haftfähigkeit der Leitungsbahnen beim Umgießen eines mit einem IC-Chip versehenen Systemträgers dienen sowie ein besseres Abbiegen der äußeren Anschlußenden 17 ermöglichen0 Die Löcher 18 tragen ebenfalls zu einer verbesserten Haftfähigkeit bei, Der rechteckige, gestrichelt dargestellte innere Bereich 5 des Systemträgers, im folgenden Spinne genannt, bildet Anschlußstreifen 6 aus Gold, welche eine Dicke von etwa 15 bis 25 Mikron aufweisen und welche Fortsetzungen der inneren Abschnitte der Leitungsbahnen 1 bilden. An den Enden der Anschlußstreifen 6 wird der IC-Chip nach Zentrierung mit Ultraschall angeschweißt0 Die verbreiterten Bereich che 4 der Leitungsbahnen 1 sind durch parallel zu den Haltestreifen 2 verlaufende Versteifungsstege 7 miteinander verbunden, um dem Systems träger eine größere Stabilität zu verleihen0 Die Versteifungsstege werden natürlich nach dem Befestigen des ICChips und eventuell nach dem Einsetzen des Systemträgers in ein Gehäuse herausgetrennt.The conductor tracks 1 have widened areas 4, which in particular to improve the adhesion of the conductor tracks when one is poured over with a IC chip provided system carrier serve as well as a better turning of the outer Connecting ends 17 allow the holes 18 also contribute to an improved Adhesion at, The rectangular, dashed inner area 5 of the System carrier, hereinafter referred to as spider, forms connecting strips 6 made of gold, which have a thickness of about 15 to 25 microns and which are continuations of the Form inner sections of the conductor tracks 1. At the ends of the connection strips 6 the IC chip is welded on with ultrasound after centering Area 4 of the conductor tracks 1 are through parallel to the retaining strip 2 Stiffening webs 7 interconnected to support the system greater stability to lend0 The stiffening bars are of course after attaching the IC chip and possibly removed after the system module has been inserted into a housing.
Ebenso werden die Halte streifen 2 sodann von den Leitungsbahnen abgetrennt.Likewise, the holding strips 2 are then separated from the conductor tracks.
Die Herstellung des Systemträgers nach der Erfindung erfolgt in der Weise, daß zuerst auf eine Metallplatte 20 eine ätzresistente Schutzschicht 21 aufgebracht wird, welche einen flächenbereich freiläßt, der dem inneren Bereich 5 des Systemträgers entspricht0 Darnach wird die derart präparierte Metallplatte in ein ätzbad gehangt, wobei dafür gesorgt wird, daß nur die die--Schutzschlcht 21 tragende Oberfläche der Metallplatte der Atzlösung ausgesetzt wird0 Dabei wird solange geätzt, bis der innere Bereich die gewünschte Dicke von beispielsweise 15 bis 25 Mikron erreicht hat. Dieser Zustand ist für die beiden Schnitte I-I und II-II in Fig. 3 bzwO fn Figo 9 dargestellt, Sodann wird die Schutzschicht 21 entfernt (Fig. 4 bzw. 10), so daß eine Metallplatte hergestellt ist, die einen dünneren inneren Bereich aufweist.The production of the system carrier according to the invention takes place in the Way that first on a metal plate 20 an etch-resistant Protective layer 21 is applied, which leaves a surface area exposed to the inner area 5 of the system carrier corresponds to 0 The metal plate prepared in this way is then hung in a caustic bath, making sure that only the - Schutzschlcht 21 bearing surface of the metal plate is exposed to the etching solution etched until the inner area has the desired thickness of, for example, 15 to 25 microns. This state is for the two cuts I-I and II-II shown in Fig. 3 or FIG. 9, then the protective layer 21 is removed (Fig. 4 or 10), so that a metal plate is made which has a thinner inner Area.
Anstelle der obigen Verfahrenschritte zum Herstellen des dünnen inneren Bereichs kann auch ein mechanisches Verfahren angewendet werden, etwa ein Schleifverfahren5 um den Zustand der Metallplatte, wie er in den Fig. 4 und 10 dargestellt ist, zu erreichen Auf die derart vorbehandelte Metallplatte 20 wird sodann eine ätzresistente Schutzschicht 24 aufgetragen, welche der in Fig. 1 dargestellten Oberflächengestalt des fertigen Systemträgers entspricht0 Diese Schutzschicht kann z.B. ein Photolack sein, während für die Schutzschicht 21 ein Siebdrucklack günstig ist Die Fig. 5 und lt zeigen die Metallplatte nach dem Aufbringen der Schutzschicht 24, und zwar für die Längsschnitte I-I bzw. IIQIIo Nunmehr w.rd die Metallplatte so in ein ätzbad gelegt, daß nur die die Schutzschicht 24 tragende Oberfläche dem ätzbad ausgesetzt ist0 An denjenigen Stellen, die nicht von der Schutzschicht 24 bedeckt sind, wird das Metall weggeätzt. so daß ein Metallgerüst übrig bleibt, weches dem Systemträger nach Fig. 1 entspricht. Dieser Herstellungszustand ist in den Fig. 6 und 12 idealisiert dargestellt, wobei vernachlässigt ist, daß beim Wegätzen von Metall natürlich keine geraden Kanten entstehen.Instead of using the above process steps to make the thin inner A mechanical process can also be used in the area, such as a grinding process5 to the state of the metal plate as shown in Figs On the metal plate 20 pretreated in this way, an etch-resistant one is then applied Protective layer 24 applied, which the surface shape shown in FIG of the finished system carrier corresponds to 0 This protective layer can, for example, be a photoresist while a screen printing varnish is favorable for the protective layer 21 and lt show the metal plate after the protective layer 24 has been applied, namely For the longitudinal cuts I-I and IIQIIo, the metal plate is now placed in an etching bath placed that only the surface carrying the protective layer 24 is exposed to the etching bath ist0 In those places that are not covered by the protective layer 24, is the metal etched away. so that a metal framework is left over to replace the system carrier according to Fig. 1 corresponds. This manufacturing state is in Fig. 6 and 12 shown idealized, neglecting that when etching away from Metal, of course, does not create straight edges.
Schließlich braucht nur noch die Schutzschicht 24 von des fertigen Systemträger adgeldst zu werden0 Dieser Endzustand der Herz stellung ist in den Fig. 7 und 13 für die beiden betrachteten Ltngsschnitte dargestellt0 Gemäß einer abgeänderten Durchführungsform des Verfahrens nach der Erfindung wird anschließend an den in den Fig. 4 und 10 dargestellten Herstellungsschritt der äußere, dicke Bereich der Metallplatte entsprechend dem Oberflächenmuster des Systemträgers ausgestanzt, so daß es nicht erforderlich ist, den äußeren Bereich des Systemträgers, der gewöhnlich 5 bis 20-mal dicker ist als der innere Bereich , durch Atzen herzustellen0 Dadurch läßt sich eine erhebliche Zeiteinsparung erzielen Wie in den Fig. 5 und 11 durähStrichelung dargestellt ist, kann die Metallplatte sandwich-artig aus zwei Metallschichten aufgebaut sein, wobei die untere, dünnere Metallschicht vorzugsweise aus Gold oder Aluminium besteht und die obere, dickere Metallschicht 26 aus einer Eisenlegierung.Finally, all you need is the protective layer 24 from the finished System carrier adgeldst zu werden0 This final state of the heart position is in the 7 and 13 for the two longitudinal sections under consideration are shown according to one modified embodiment of the method according to the invention is then at the manufacturing step shown in FIGS. 4 and 10, the outer, thick Area of the metal plate punched out according to the surface pattern of the system module, so that it is not necessary to use the outer area of the leadframe, which usually 5 to 20 times thicker than the inner area, to be made by etching0 This way a considerable saving in time can be achieved. As shown in FIGS is shown, the metal plate can be constructed in a sandwich-like manner from two metal layers The lower, thinner metal layer is preferably made of gold or aluminum and the upper, thicker metal layer 26 made of an iron alloy.
Die Dicke der unteren Schicht 25 entspricht dabei vorzugsweise der gewünschten Dicke der inneren Anschlußenden 6.The thickness of the lower layer 25 preferably corresponds to that desired thickness of the inner terminal ends 6.
Die derart hergestellten Systemträger ermöglichen ein Anschweißen der inneren Anschlußenden an den IC-Chip und ermöglichen eine automatisierte Herstellung integrierter Schaltungen.The system carriers produced in this way allow welding the inner connection ends to the IC chip and enable automated production integrated circuits.
Claims (6)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712113829 DE2113829A1 (en) | 1971-03-23 | 1971-03-23 | Etching process for the production of a system carrier for integrated circuits |
| DD16119672A DD96121A5 (en) | 1971-03-23 | 1972-02-29 | |
| CH818172A CH539947A (en) | 1971-03-23 | 1972-06-02 | Method for manufacturing a carrier for an integrated circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712113829 DE2113829A1 (en) | 1971-03-23 | 1971-03-23 | Etching process for the production of a system carrier for integrated circuits |
| CH818172 | 1972-06-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2113829A1 true DE2113829A1 (en) | 1972-10-05 |
Family
ID=25702926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712113829 Pending DE2113829A1 (en) | 1971-03-23 | 1971-03-23 | Etching process for the production of a system carrier for integrated circuits |
Country Status (2)
| Country | Link |
|---|---|
| CH (1) | CH539947A (en) |
| DE (1) | DE2113829A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0921562A2 (en) * | 1997-10-28 | 1999-06-09 | Texas Instruments Incorporated | Improvements in or relating to lead frames |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1983003164A1 (en) * | 1982-03-08 | 1983-09-15 | Motorola Inc | Intergrated circuit lead frame |
| GB2178895B (en) * | 1985-08-06 | 1988-11-23 | Gen Electric Co Plc | Improved preparation of fragile devices |
| GB2178894B (en) * | 1985-08-06 | 1988-07-27 | Gen Electric Co Plc | Preparation of fragile devices |
-
1971
- 1971-03-23 DE DE19712113829 patent/DE2113829A1/en active Pending
-
1972
- 1972-06-02 CH CH818172A patent/CH539947A/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0921562A2 (en) * | 1997-10-28 | 1999-06-09 | Texas Instruments Incorporated | Improvements in or relating to lead frames |
| EP0921562A3 (en) * | 1997-10-28 | 2002-06-05 | Texas Instruments Incorporated | Improvements in or relating to lead frames |
| US6635407B1 (en) * | 1997-10-28 | 2003-10-21 | Texas Instruments Incorporated | Two pass process for producing a fine pitch lead frame by etching |
Also Published As
| Publication number | Publication date |
|---|---|
| CH539947A (en) | 1973-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2926200C2 (en) | ||
| DE1300788C2 (en) | PROCESS FOR THE PRODUCTION OF SPHERICAL SOLDER BEADS ON CARRIER PLATES | |
| DE2534397A1 (en) | METHOD OF MANUFACTURING INTEGRATED CIRCUITS INCLUDING FIXED VALUE MEMORY | |
| EP0193127A1 (en) | Film-mounted circuit and method for its manufacture | |
| DE69226349T2 (en) | Stabilizer and spacer for a semiconductor device and method for its manufacture | |
| DE2315711B2 (en) | Method for contacting an integrated circuit arrangement | |
| DE3240754A1 (en) | Printed circuit having a plurality of layers, and a method for its production | |
| DE3726868C2 (en) | ||
| DE2113829A1 (en) | Etching process for the production of a system carrier for integrated circuits | |
| DE10007981A1 (en) | Thermal spraying process in manufacture of circuit pattern, involves thermally spraying conductive substance on polyamide group resin board by masking board by leaving space corresponding to circuit pattern size | |
| DE1909480C2 (en) | Carrier arrangement and method for the electrical contacting of semiconductor chips | |
| DE2733602C3 (en) | Piece of jewelery consisting of platinum as a carrier metal and a fine gold overlay metal and process for its production | |
| DE4425943B4 (en) | Method for producing a multilayer conductor element or connecting element and conductor or connection element | |
| DE3508806C2 (en) | ||
| AT315947B (en) | Method for producing a leadframe for integrated circuits | |
| DE1915148B2 (en) | Process for the production of metallic stools in semiconductor devices | |
| DE2249209A1 (en) | LADDER FRAME FOR USE IN ENCLOSURES FOR SEMICONDUCTOR COMPONENTS | |
| DE2213341A1 (en) | SCREEN PRINTING STENCIL AND METHOD FOR MANUFACTURING IT | |
| EP0056472A2 (en) | Thin-film electronic circuit | |
| DE2406086A1 (en) | METHOD OF MANUFACTURING A METAL FRAME FOR A SEMICONDUCTOR DEVICE | |
| DE3235493A1 (en) | Interconnection for solar cells | |
| DE2127633C3 (en) | ||
| DE3712335A1 (en) | METHOD FOR PRODUCING A STRUCTURE | |
| DE2234408A1 (en) | METHOD OF MANUFACTURING AN ELECTRICAL CONDUCTOR ARRANGEMENT | |
| DE1514768C3 (en) | Process for the production of semiconductor devices |