DE2108191A1 - Multi-layer electronic assembly and process for their manufacture - Google Patents
Multi-layer electronic assembly and process for their manufactureInfo
- Publication number
- DE2108191A1 DE2108191A1 DE19712108191 DE2108191A DE2108191A1 DE 2108191 A1 DE2108191 A1 DE 2108191A1 DE 19712108191 DE19712108191 DE 19712108191 DE 2108191 A DE2108191 A DE 2108191A DE 2108191 A1 DE2108191 A1 DE 2108191A1
- Authority
- DE
- Germany
- Prior art keywords
- electronic assembly
- assembly according
- layer
- intermediate layers
- contact elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10234—Metallic balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10643—Disc shaped leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Description
Kombinat VBB Keramische ^ P 257 Werke Hermsdorf 6.2.1970Kombinat VBB Keramische ^ P 257 Works Hermsdorf 6.2.1970
Mehrlagige elektronische Baugruppe und Verfahren zu deren HerstellungMulti-layer electronic assembly and method for their Manufacturing
Die Erfindung betrifft eine mehrlagige elektronisch· Baugruppe mit hoher Bauelementedichte und ein Verfahren zu deren Herstellung. The invention relates to a multilayer electronic assembly with a high component density and a method for its production.
Zur Herstellung mehrlagiger gedruckter Schaltungen mit koapli-· ziertem Leiterbahnverlauf, die jedoch selbst keinerlei elektronische Bauelemente enthalten, ist es beispielsweise bekannt, die übereinanderliegenden Leiterplatten am Ort der gewünschten Verbindungen ssu durchbohren und die Bohrungswand elektrolytisch und/oder stromlos mit einer Metallschicht zu überziehen, welch· die Leiterbahnen verschiedener Leiterplatten verbindet.For the production of multilayer printed circuits with koapli- adorned conductor path, but which itself does not have any electronic Containing components, it is known, for example, the superimposed printed circuit boards at the location of the desired Drill through connections ssu and electrolytically and / or electrolessly coat the bore wall with a metal layer, which connects the traces of different circuit boards.
In analoger Weise ist es bekannt, die übereinanderliegenden Leiterplatten mit Metallstiften zu durchstoßen und diese gegebenenfalls mit den Leiterbahnen zu verlöten.In an analogous manner, it is known that the superimposed To pierce circuit boards with metal pins and, if necessary, to solder them to the conductor tracks.
Beide Ausführungen lösen nur das Problem komplizierter Verdrahtungen, die keine Bauelemente aufweisen und bereiten außerdee technologische Schwierigkeiten.Both versions only solve the problem of complicated wiring that has no components and also prepare technological difficulties.
Zur Verbindung hochintegrierter Schaltkreise untereinander oder mit anderen Bauelementen ist es weiter bekannt, deren Anschlüsse in der gewünschten Leitungsführung alt aus «iiMWi Stapel herausragenden kammförmigen Ausläufern von Metallfolien zu verlöten oder auf dl· oberste ein·« Stapele von Leiterplatten aufzulöten, die untereinander in der gewünschten Weise durch an den jeweiligen Leiterbahnen anliegend· Metallstift« verbunden sind. For the connection of highly integrated circuits with one another or with other components, it is also known that their Connections in the desired routing old from «iiMWi Stack of protruding comb-shaped extensions of metal foils to be soldered or soldered to the topmost stack of printed circuit boards, which pass through one another in the desired manner metal pin ”are connected to the respective conductor tracks.
_ 2 _ BAD ORIGINAL_ 2 _ ORIGINAL BATHROOM
109838/1540109838/1540
- 2 - P 257- 2 - P 257
Nachteilig iat hierbei, daß auch Bauteile, die au· ökonomischen oder technischen Gründen nicht integriert werden können, oben auf den Leiterplattenstapel aufzusetzen sind, wobei sich eine koalisierte Leiterftüirung ergibt und der Torteil des geringen •Raumbedarfs der anderen, hochintegrierten Schaltkreise wieder sunichte wird·The disadvantage here is that components that are not economical or technical reasons can not be integrated, are to be placed on top of the stack of printed circuit boards, with a Coalized ladder duct results and the gate part of the low • The space required by the other, highly integrated circuits will not be
Schließlich sind unter der Bezeichnung *lfikromodule" geschichtete Schaltkreise bekannt, deren Schaltungsplättchen über Drähte verbunden sind, die in metal lisierte Kerben a· Rande der Plättchen eingelegt und dort verlötet sind· Diesen auf den ersten Blick ähnlich sind gestapelte, miteinander verklebte %bridschaltungen, deren Anschlüsse ebenfalls an den Schmalseiten des Stapele entlanggeführt sind, aber gegebenenfalls erst auf einer Grundplatine verbunden werden Büßten·Finally, under the designation * lfikromodule "are layered Known circuits, the circuit board of which has wires are connected, which are in metallized notches a · the edge of the platelets are inserted and soldered there.These are at first glance similar to stacked, glued together% bridges, the connections of which are also guided along the narrow sides of the stack, but only if necessary be connected to a motherboard penalties
Der Nachteil der beiden letztgenannten Anordnungen liegt darin, daS der Anteil der relativ unzuverlässigen Lötverbindungen gegenüber den in mikroelektronischer !Technologie (aufgedampft, aufgedruckt) aufgebrachten Le it verb indungen groß 1st· Bei komplizierten Schaltungen nimmt die Zahl Jener Lötverbindungen noch unverhältnismäßig zu, was neben weiteren Schwierigkelten bei Entwurf und Technologie auch bei hohen Arbeitsfrequensea störende parasitäre Einflüsse ergibt.The disadvantage of the latter two arrangements is that that the proportion of relatively unreliable soldered connections compared to those in microelectronic! technology (vapor-deposited, printed on) applied cable connections is large · With complicated Circuits, the number of those soldered connections increases disproportionately, which among other difficulties in design and technology even with high work frequency sea disturbing parasitic influences results.
Der Zweck der Erfindung liegt in der Beseitigung der oben geschilderten IQCagel des Standes der Technik·The purpose of the invention is to eliminate the above State of the art IQCagel
Der Srfindoog liegt die Aufgabe zugrunde, eine mehrlagige elektronische Baugruppe zu schaffen, welche hohe Bauelementedichte, einfache Konstruktion und Technologie sowie die Tortelle der Dünnschichthybridtechnik hinsichtlich der Genauigkeit der elektrischen Parameter vereint.The Srfindoog is based on the task of a multilayer electronic To create an assembly that has a high component density, simple construction and technology as well as the tortelle of thin-film hybrid technology with regard to the accuracy of the electrical Parameters united.
Diese Aufgabe wird erfindungegesÄß durch die abwechselnde Anord-BAD ORIGINAL - 3 -This task is invented by the alternating arrangement BAD ORIGINAL - 3 -
109838/1540109838/1540
- 3 - P 257- 3 - P 257
nung τοπ Trägerfolien, die Leiterbahnen und in Schichtbauelemente tragen und Zwiechenlagen, die Aueeparungen sur Aufnahne und Poeitionierung sueätellcher nichtebener Bauelement· und eich auf den Leiterbahnen abstützender Kontaktelenente aufweisen, gelöst, wobei Tragerfolien und Zwiechenlagen aue vorsugsweiee flexiblem Plastewerketoff bestehen.tion τοπ carrier films, the conductor tracks and in layered components wear and double layers, the Aueeparungen sur Aufnahne and positioning other non-planar components · and have calibrated contact elements supported on the conductor tracks, solved, with carrier foils and intermediate layers aue vorsugsweiee flexible plastic material.
Dabei kann es zweckmäßig sein, wenn auch die Trägerfolien Aussparungen sur Aufnah·· der Kontaktelernente aufweisen·It can be useful if the carrier foils also have recesses have recorded the contact members
Weiter ist es zweckmäßig, wenn die Kontaktelement· Kugel- oder Zylinderfo» haben.It is also useful if the contact element · ball or Cylinder shape.
Besondere sweckaBßig iet ee, wem die Anschlüsse der niohtebenen Baueleaente gleichseitig Kontaktelemente sind·Particularly sweckable iet ee to whom the connections of the niohtebenen Construction elements on the same side are contact elements
In weiterer Ausgestaltung dessen können auch die erhabenen Anschltteee von Chip-Baueleeenten gleichseitig Kontaktelementβ eein·In a further embodiment of this, the raised connections can also be used of chip components on the same side contact elementβ eein
Welter let auch die Anbringung τοη Grund- oder Zwlecheaplatten au· gut wärmeleitende« Material sweekaBBlg·Welter also let the attachment of τοη base or intermediate plates au · good heat conducting «material sweekaBBlg ·
Se let auch sweckalfiig, wenn eine oder sehrer« Trägerfolien oder Zwischenlagen an ihren Enden als Steckverbinder ausgebildet sind.Let it also be sweeping if one or more carrier foils or intermediate layers are designed as connectors at their ends.
Weiter ist es aweckeäßig, wenn senkrecht su den gestapelten Trägerfolien und Zwiechenlagen susätsllche Terdrahtuagsebenen Torsugeweise in Form won Schaltkarten angebracht sind·Furthermore, it is advisable if vertically below the stacked carrier foils and intermediate layers susätsllche terwire information levels are attached torso in the form of circuit cards.
Schließlich let ee sweckmäßig, wenn dl· Zwiechenlagen aus temperaturbeständige» Flaetwerketaff bestehen.Finally, let ee correct when the bifurcated sheets are out temperature-resistant »Flaetwerketaff exist.
Bei der Herstellung dieeer Baugruppen 1st ·β sweckaSBlg, daß die Aueeparungen in den Zwiechenlagen und/oder TrägerfolienIn the manufacture of these assemblies, β sweckaSBlg means that the Aueeparungen in the intermediate layers and / or carrier foils
- 4 - BAD ORIGINAL- 4 - ORIGINAL BATHROOM
109838/1540109838/1540
- 4 - P 257- 4 - P 257
mittels eines programmgesteuerten Elektronenstrahl« an definierten Stellen gebohrt werden.by means of a program-controlled electron beam «at defined Places to be drilled.
Auch kann es sweckoäßig sein, wenn die Trägerfolien und Zwischenlagen an bestimmten Stellen durch einen programmgesteuerten Elektronenstrahl miteinander verschweißt werden. It can also be sweeping if the carrier foils and intermediate layers are welded together at certain points by a program-controlled electron beam.
Schließlich ist die Anwendung der an eich bekannten Seibetpositionierung des programmgesteuerten Elektronenstrahls in bezug auf bereite vorhandene Aussparungen, Leiterbahnen oder Schichtbauelemente zweckmäßig.Finally, the application of the Seibet positioning, which is known to eich, is used of the program-controlled electron beam in relation to on existing recesses, conductor tracks or layered components expedient.
Diese elektronische Baugruppe und das Verfahren zu ihrer Herstellung ermöglichen eine hohe Bauelementedichtβ# große Varlatlonsnugliehkelten der Schaltungetechnik infolge der sicheren Kontaktierung sowohl benachbarter ale auch weiter entfernter Schaltungeebenen sowie die Einhaltung vorgegebener elektrischer Parameter durch Abgleich der Schichtelemente auf den Trägerfolien and Einsatz entsprechender nichtebener Bauelemente.This electronic assembly and the process for their preparation allow a high Bauelementedichtβ # large Varlatlonsnugliehkelten the Schaltungetechnik due to the reliable contact of both adjacent channels also more distant Schaltungeebenen as well as the maintenance of predetermined electrical parameters by adjusting the film elements on the carrier foils and the use of appropriate non-planar devices.
Die Erfindung wird nachstehend an einem Aueführungsbeisplel näher erläutert. Die beigefügten Abbildungen stellen dar:The invention will be exemplified below explained in more detail. The attached figures show:
Fig. 1: ein Schnitt durch eine erfindungsgeaäße Baugruppe Pig. 2s di* Draufsieht su Pig, 1.Fig. 1: a section through an assembly according to the invention Pig. 2s di * Look at it Pig, 1.
Se eel vorausgeschickt, daß die Schichtanordnung in Fig. 1 übertrieben dick dargestellt ist, um alle Einzelheiten zu verdeutlichen* Auf einer Grundplatte 1, vorteilhaft aus gut wärmeleitend·· Materiel, «lud in abwechselnder Anordnung Trägerfolien 2 und Swisci-salagta 3 eue fl^xiblen Theraoplastwerfcetoff angeordnet* Bin Eantrierartift 4 dient der definierten gegenseitigen Anordnung ^*r eiaieln-'-n X^eu. Di· Trägerfolieji 2 weisen auf «ine? -Aer heiu%n S«?,t«n fcept», is Dilna- odc-r Dick-First of all, the layer arrangement in Fig. 1 is shown exaggeratedly thick in order to clarify all the details. On a base plate 1, advantageously made of material with good thermal conductivity, alternating arrangement of carrier foils 2 and Swisci-salagta 3 eue fl ^ xiblen Theraoplastwerfcetoff arranged * Bin Eantrierartift 4 serves the defined mutual arrangement ^ * r eiaieln -'- n X ^ eu. The carrier film j 2 have a? -He hot% n S «?, T« n fcept », is Dilna- odc-r Dick-
BADBATH
- 5 - P 257- 5 - P 257
elemente 6 auf. Weiter« nichtebene Bauelemente, wie ein keramischer Scheibenkondensator 7 and ein Chlp-Translstor 8 sind in Aussparungen der Zwischenlagen 3 angeordnet. Der Yerbindumg benachbarter Leiterbahnen 5 diene« vorsugmwelse kugelfSraige Kontakte leiaente 9, derjenigen nicht benachbarter Leiterbahnen zylinderfärmige Kontakteleiaente 10» die beide ebenfalls in Aue~ eparungen der Zwischenlageη 3 angeordnet Bind und too den jeweiligen Trägerfoliaa 2 eicher kontaktieren! an die Leiterbahnen 5 angedrückt werden« In gleicher Weise erfolgt auch die Kontaktierung des Seheibenkondeneatore 7 Ober dessen Anschlösse und des Chip-Transistors 8 Ober dessen Anschluss· 12. Dit mittlere Trggerfoli· 2 ist an ihre« einen £nde als Steckverbinder ausgebildet, der einen einfachen Einbau 1« AmrendungeJel· geetattet· elements 6 on. Next «non-level components, such as a ceramic one Disc capacitor 7 and a Chlp translator 8 are arranged in recesses in the intermediate layers 3. The Yerbindumg Adjacent strip conductors 5 serve as a preventive bullet-shaped Contacts leiaente 9, those of non-adjacent conductor tracks cylindrical contact elements 10 »both of which are also in Aue ~ eparungen the Zwischenlageη 3 arranged Bind and too contact the respective carrier foil 2 eicher! to the conductor tracks 5 are pressed on «The contact is made in the same way of the Seheibenkondeneatore 7 over its connections and of the chip transistor 8 above its connection · 12. Dit middle Trggerfoli · 2 is at one end as a connector designed, which enables simple installation 1 «AmrendungeJel · geet ·
Als Herstellungeverfahren derartiger Baugruppen hat eich die programngesteuerte Elektronenstrahlbearbeitung bewährt. Als Bezugspunkt des sich in bekannter Weise selbst positionierendes. Elektronenstrahls kann beispielsweise die in allen Tragerfolien 2 und Zwischenlagen 3 suvor anzubringende Bohruag für den Zentrieret ift 4 dienen. Ton diesen Punkt auegehend bohrt vor iem ZuSÄiianenbeu ein besonders energiereicher Elektronenstrahl die Aussparungen für die Kontaktelemente 9 und 10 sowie für die nichtebenen Bauelemente 11 und 12 In den Zwischenlage« 3« Entsprechend dient ein Slektroaeastrahl auch Assi Abgleich der beispielsweise als Widerstand virkeaden SchichtbaueleeMnte $ auf den Trägerfoliea 2. Sann werden die Trägerfolien 2 end dis Svlsehsnlagen 3 in der gezeigten Weise gestapelt und an den Schwelßetellen 14 ebenfalls durch einen energlerelceen Elektronenstrahl gegebenenfalls unter Druckt lowlrkung miteinander verbunden.The program-controlled electron beam processing has proven itself as a manufacturing process for such assemblies. As a reference point of the self-positioning itself in a known manner. By way of example, the electron beam can be used for the centering ift 4, which is to be attached below in all carrier foils 2 and intermediate layers 3. Sound this point auegehend pierced before IEM ZuSÄiianenbeu a particularly high-energy electron beam, the recesses for the contact elements 9 and 10 and for the non-planar components 11 and 12 in the liner "3" Accordingly, a Slektroaeastrahl also serves Assi adjustment of, for example, as resistance virkeaden SchichtbaueleeMnte $ on the Carrier foil a 2. The carrier foils 2 are then stacked in the manner shown and connected to one another at the welding points 14 also by an energizing electron beam, if necessary under pressure.
109838/1540109838/1540
u *■; BAD ORIGINAL u * ■; BATH ORIGINAL
Claims (12)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD14568670 | 1970-02-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2108191A1 true DE2108191A1 (en) | 1971-09-16 |
Family
ID=5482174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712108191 Pending DE2108191A1 (en) | 1970-02-23 | 1971-02-20 | Multi-layer electronic assembly and process for their manufacture |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE2108191A1 (en) |
FR (1) | FR2080693B3 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1478023A1 (en) * | 2002-02-19 | 2004-11-17 | Matsushita Electric Industrial Co., Ltd. | Module part |
GB2591840A (en) * | 2019-12-04 | 2021-08-11 | Sinclair Grant | Electronic devices comprising printed circuit boards |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ZA804558B (en) * | 1979-08-18 | 1981-09-30 | Int Computers Ltd | Multilayer circuit structures |
-
1971
- 1971-02-15 FR FR717105045A patent/FR2080693B3/fr not_active Expired
- 1971-02-20 DE DE19712108191 patent/DE2108191A1/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1478023A1 (en) * | 2002-02-19 | 2004-11-17 | Matsushita Electric Industrial Co., Ltd. | Module part |
EP1478023A4 (en) * | 2002-02-19 | 2008-12-31 | Panasonic Corp | Module part |
GB2591840A (en) * | 2019-12-04 | 2021-08-11 | Sinclair Grant | Electronic devices comprising printed circuit boards |
Also Published As
Publication number | Publication date |
---|---|
FR2080693B3 (en) | 1973-05-11 |
FR2080693A7 (en) | 1971-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10325550B4 (en) | Electrical contacting method | |
DE2364786C2 (en) | Electromechanical probe with parallel contact needles | |
DE2233578A1 (en) | MULTI-LAYER PRINTED CIRCUIT BOARD | |
DE4134617A1 (en) | CONNECTING DEVICE WITH CONTACT Bumps Lying in the Same Plane, and the Method for Producing Such a Device | |
DE3447556A1 (en) | Multilayer conductor connection | |
DE102012020477A1 (en) | Printed circuit and electronic device with the printed circuit | |
DE3211538A1 (en) | MULTI-LAYER TRACK | |
DE2843710B2 (en) | Multi-layer flexible printed circuit board and method for making same | |
EP1371273A1 (en) | Laminate comprised of flat conductor elements | |
DE60128537T2 (en) | ASSEMBLY TO CONNECT AT LEAST TWO PRINTED CIRCUITS | |
DE1915501C3 (en) | Method for connecting an integrated circuit to external electrical leads | |
DE10120692B4 (en) | Mounting arrangement of electrical and / or electronic components on a circuit board | |
DE2108191A1 (en) | Multi-layer electronic assembly and process for their manufacture | |
DE2841443A1 (en) | Circuit board for electric component connection - has small holes in metallised layer, in which component leads are clamped without soldering | |
DE19924198B4 (en) | Daughter board for insertion into a motherboard | |
EP0144413A1 (en) | Printed board for the surface soldering of integrated miniature circuits and manufacturing method of such printed boards | |
EP1116420B1 (en) | Printed circuit plate used for testing electric components | |
DE102009039377B4 (en) | PCB module and associated manufacturing method | |
DE3115303A1 (en) | Method for populating printed-circuit boards with miniature components having no wires, and a printed-circuit board populated with such miniature components | |
DE102007041770A1 (en) | Printed circuit board stack made of soldered interconnected printed circuit boards | |
EP0073489A2 (en) | Electrical module | |
DE1590615B1 (en) | Process for the production of non-crossing, printed circuits | |
DE2046729A1 (en) | Test clamp for solderless connections with integrated modules | |
DE4422669A1 (en) | Multilayer circuit board design | |
DE102020203145A1 (en) | PCB layout |