DE2057402C3

DE2057402C3 - Phase-independent correlator for a radar device for target, range and speed selection

Info

Publication number: DE2057402C3
Application number: DE19702057402
Authority: DE
Inventors: Leonard Jan Maria Eindhoven Esser (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1969-12-13
Filing date: 1970-11-21
Publication date: 1977-12-08

Description

_iach der Erfindung. _ia ch of the invention.

ρ j g \ zeigt eine bekannte Korrelation^radaranlage, jie einen Kodegenerator R(t) enthält Das Ausgangssi_nj desselben wird einerseits einem Schieberegister S_r zugeführt, dessen Ausgänge das Signal nach einer Zeit eleich το, 2 το · · · ^{π τ}° abgeben und andererseits an eine Modulationsstufe Mz gelegt. Dieser Modulationsstufe wird außerdem eine Hochfrequenzträger welle cos πί zugeführt, die in dieser Modulationsstufe durch das vom Kodegenerator R(t) stammende Signal phasenmodu- ,₀ liert wird. Dieses ph&senmodulierte Signal wird durch die Sendeantenne ZA ausgesandt. Ein Teil der Energie von Reflexionen von Gegenständen in verschiedenen Abständen und mit verschiedenen Geschwindigkeiten wrd gemeinsam mit Rauschsignalen durch die Emp- ,₅ fangsantenne OA empfangen. Der Empfänger muß fähig sein, die Energie der Reflexion eines Gegenstandes mit bestimmter Geschwindigkeit und in einem bestimmten Abstand selektiv zu unterscheiden. Zu diesem Zweck wird das eintreffende Signal zwei Mischstufen M01 und Mo₂ zugeführt. Der Mischstufe Mo, wird außerdem ein Signal cos (π - Wo)t, und der Mischstufe Mo₂ wird ein Signal sin (π - IVoJi zugeführt. Dabei bezeichnet IVo eine künstliche Dopplerfrequenz und verhütet, daß die höheren Harmonischen der möglichst niedrigsten Dopplerfrequenzen im Signal fehlerhafte Angaben hervorrufen. Die um 90° in der Phase verschobenen Signale werden Analog-Digitalwandlern (AD) zugeführt, die die Signale z. B. in zu gesonderten Zeitpunkten erscheinende impulsbreite- _5C modulierte Signale umwandeln.ρ jg \ shows a known correlation ^ radar system, jie contains a code generator R (t) The output _{i n} j of the same is _{fed to a shift register S r} , whose outputs emit the signal after a time equal το, 2 το · · · ^{π τ} ° and on the other hand to a modulation stage Mz . This modulation stage is also a high-frequency carrier wave cos πί fed to the phase- modulation in this stage by the code generator from the R (t) derived signal is profiled _0th This phase-modulated signal is sent out by the transmitting antenna ZA. Part of the energy of reflections from objects at different distances and at different speeds WRD together with noise signals by the recom- received ₅ fang antenna OA. The receiver must be able to selectively distinguish the energy of the reflection from an object at a certain speed and at a certain distance. For this purpose, the incoming signal is fed to two mixer stages M01 and Mo _2. The mixer Mo, is also supplied with a signal cos (π - Wo) t, and the mixer Mo ₂ is supplied with a signal sin (π - IVoJi. IVo denotes an artificial Doppler frequency and prevents the higher harmonics of the lowest possible Doppler frequencies in the signal cause erroneous information. the 90 ° phase shifted signals are fed to analog-to-digital converters (AD), which convert the signals z. B. appearing at separate times impulsbreite- _5C modulated signals.

Als selektive Elemente werden Korrelatoren verwendet Die Radaranlage enthält in Reihen und Kolonnen angeordnete, identische Mehrfachkorrelatoren Cl Die Anzahl von Reihen wird durch die zu unterscheidenden Abstandsintervalle (n) und die Anzahl von Kolonnen wird durch die Anzahl zu unterscheidender Geschwindigkeitsintervalle ^bestimmt.As selective elements are correlators The radar system includes in rows and columns arranged identical Mehrfachkorrelatoren Cl is the number of rows determined by the to be discriminated spacing intervals (n) and the number of columns is the number of indistinguishable speed intervals ^.

Für jedes Geschwindigkeitsintervall ist ein Sinus- und ein Kosinusgenerator Do mit der erforderlichen ' Dopplerfrequenz wD vorgesehen.A sine and a cosine generator Do with the required Doppler frequency wD is provided for each speed interval.

Jedem der Korrelatoren werden sechs Signale zugeführt Es wird z. B. dem Korrelator CI_xr ein Signal des Kodegenerators R(t) mit einer Verzögerung über eine Zeit χ το durch das Schieberegister S_r über die Klemme 1 und durch die Eingangsklemmen 2 und werden die zwei impulsbreitemodulierten Signale von den Analog-Digitalwandlern (AD) und über die Eingangsklemmen 4 und 5 werden die vom Dopplergenerator Dor stammenden Sinus- bzw. Kosinussignale zugeführt die mit Rücksicht auf die Digitalverarbeitung im Korrelator CL· abgeschnitten sind. Außerdem werden den Klemmen 6 Impulsreihen zugeführt, deren Impulswiederholungsfrequenzen bedeutend höher sind als die der gesonderten Zeitpunkte der Impulsbreitemo-'dulation und die zur Steuerung der Korrelatoren benutzt werden. Vor einer weiteren Erläuterung der Korrelatoren soll bemerkt werden, daß auch analoge Signale den Korrelatoren zugeführt werden können und daß die Analog-Digitalumwandlung irgendwo im _(l0 Korrelator erfolgen kann.Six signals are fed to each of the correlators. B. the correlator CI _xr a signal from the code generator R (t) with a delay over a time χ το through the shift register S _r via terminal 1 and through the input terminals 2 and the two pulse-width-modulated signals from the analog-to-digital converters (AD) and the sine and cosine signals coming from the Doppler generator Dor are fed in via the input terminals 4 and 5 and are truncated with regard to the digital processing in the correlator CL · . In addition, the terminals 6 are supplied with pulse trains whose pulse repetition frequencies are significantly higher than those of the separate times of the pulse width modulation and which are used to control the correlators. Before further explanation of the correlators, it should be noted that analog signals can also be fed to the correlators and that the analog-digital conversion can take place _{anywhere in the (10 correlator.}

Fig 2 zeigt den Korrelator C/_lrder aus identischen Korrelatoren bestehenden Matrix der RadaranlageFIG. 2 shows the correlator C / _{lr of} the matrix of the radar system consisting of identical correlators

^naDer Korrelator Cl_xr enthält eine bekannte Vervielfa- r,< chungsstufe V, eine Kombinationsstufe C, eine Inlegrie· rungsstufe / und eine Schwellenwertvorrichtung Dr, außerdem ist eine Steuerstufe S dargestellt, die den Korrelator Cl_xr steuert und mehreren Korrelatoren gemeinsam ist Die durch den Block V dargestellte Vervielfachungsstufe enthält vier durch die Blöcke A_xr, B_xn AJ und BJ bezeichnete, identische Vervielfacher. Die Schaltung des Blocks A_xr enthält vier Und-Gatter £1 bis £4, die je vier Anschlußklemmen ei bis C₄ aufweisen. Zwischen den Klemmen ei und C4 nähe des Und-Gatters £₂ und den Klemmen des Und-Gatters E₂, den Klemmen C₂ und ej nähe des Und-Gatters £3 und den Klemmen des Und-Gatters £3 und den Klemmen S₂ und C₄ nähe des Und-Gatters £4 und den Klemmen des Und-Gatters £» sind Umkehrstufen (in der Figur durch Kreise angedeutet) eingeschaltet. Die Klemmen ei aller Und-Gatter sind miteinander und mit einer als Anschlußklemme 10 des Blocks A_xr wirksamen Eingangsklemme verbunden. Gleichfalls sind die Klemmen e2, e3 und C₄ mit den Anschlußklemmen 7, 8 bzw. 9 verbunden. Die Anschlußklemmen 7 der Vervielfacherblöcke sind miteinander und mit der Klemme 1 des Korrelators Cl_xr verbunden. Die Anschlußklemmen der Blöcke A_xr und AJ sind miteinander und mit der Anschlußklemme 2 des Korrelators Cl_xr verbunden. Die Anschlußklemmen 8 der Blöcke B_xr und BJ sind miteinander und mit der Anschlußklemme 3 des Korrelators Cl_xr verbunden. Die Anschlußklemme 9 des Blocks A_XT ist über eine Umkehrstufe mit der Anschlußklemme 9 des Blocks BJ und mit der Eingangsklemme 5 des Korrelators Cl_%r verbunden. Die Anschlußklemmen 9 der Blöcke AJ und B_xr sind miteinander und mit der Eingangsklemme 4 des Korrelators Cl_xr verbunden. Die Klemmen 10 der Blöcke /4»_rbis ß_xrsind mit den Eingangsklemmen 6a bis 66 der Korrelatoren CI_xr verbunden. Die Ausgänge der Und-Gatter £, bis £4 des Blocks A_xr sind miteinander und mit der Ausgangsklemme u des Blocks A_xr verbunden. Die Ausgangsklemmen υ der Blöcke A,,-und B_xr sind an die Eingänge der Oder-Tore Oi verbunden, dessen Ausgangsklemme ρ als eine Ausgangsklemme der Vervielfachungsstufe V betrachtet werden kann. Ebenso sind die Ausgangsklemmen u der Blöcke AJ und BJ an die Eingänge eines Oder-Gatters O₂ angeschlossen, dessen Ausgangsklemme q als eire zweite Ausgangsklemme der Vervielfachungsstufe V betrachtet werden kann. ^na The correlator Cl _xr containing a known Vervielfa- r, <chung stage V, a combination stage C, a Inlegrie · treatment stage / and a threshold device Dr, also a control stage S is shown, which controls the correlator Cl _xr and common to several correlators is represented by the multiplication stage shown in block V contains four identical multipliers _{, denoted} by blocks A _xr , B xn AJ and BJ. The circuit of the block A _xr contains four AND gates £ 1 to £ 4, each of which has four terminals ei to C ₄ . Between the terminals ei and C4 near the AND gate £ ₂ and the terminals of the AND gate E ₂ , the terminals C ₂ and ej near the AND gate £ 3 and the terminals of the AND gate £ 3 and the terminals S ₂ and C ₄ near the AND gate £ 4 and the terminals of the AND gate £ », reversing stages (indicated by circles in the figure) are switched on. The terminals ei of all AND gates are connected to one another and to an input terminal acting as terminal 10 of the block A _xr. Likewise, terminals e2, e3 and C _{4 are} connected to terminals 7, 8 and 9, respectively. The connection terminals 7 of the multiplier blocks are connected to one another and to terminal 1 of the correlator Cl _xr . The terminals of the blocks A _xr and AJ are connected to one another and to terminal 2 of the correlator Cl _xr . The terminals 8 of the blocks B _xr and BJ are connected to one another and to the terminal 3 of the correlator Cl _xr . Terminal 9 of block A _XT is connected via an inverter to terminal 9 of block BJ and to input terminal 5 of correlator Cl _{% r} . The terminals 9 of the blocks AJ and B _xr are connected to one another and to the input terminal 4 of the correlator Cl _xr . The terminals 10 of the blocks / 4 » _r to ß _xr are connected to the input terminals 6a to 66 of the correlators CI _xr . The outputs of the AND gates £, to £ 4 of the block A _xr are connected to one another and to the output _terminal u of the block A xr. The output terminals υ of the blocks A ,, - and B _xr are connected to the inputs of the OR gates Oi, the output terminal ρ of which can be regarded as an output terminal of the multiplication stage V. The output terminals u of the blocks AJ and BJ are also connected to the inputs of an OR gate O ₂ , the output terminal q of which can be regarded as a second output terminal of the multiplication stage V.

Die Steuerstufe S enthält einen ersten synchron laufenden Zweiteiler TW\ mit Ausgangsklemmen 11 und 12, dem über die Steuerklemme St\, die mit der Eingangsklemme K verbunden ist, ein Taktimpuls in Form einer Impulsreihe zugeführt wird. Die Ausgangsklemmen 11 und 12 des Zweiteilers TWi sind mit den Eingängen eines zweiten synchron wirkenden Zweiteilers TlV₂ verbunden, dessen Steuerklemme Sf₂ mit der Eingangsklemme K verbunden ist und der die Ausgangsklemmen 21 und 22 aufweist. Die Steuerstufe S enthält weiterhin sechs Und-Gatter Si bis S₆. Die Eingangsklemme K der Steuerstufe, die Ausgangsklemme 11 des Zweiteilers TlVi und die Ausgangsklemme des Zweiteilers TW₂ sind über gesonderte Eingangsklemmen mit Si verbunden. Die Eingangsklemme K der Steuerstufe und die Ausgangsklemmen 12 und 22 sind mit gesonderten Eingangsklemmen von S₂ verbunden. Eie F.ingangsklemme K der Steuerstufe und die Ausgangsklemmen 11 und 22 sind mit gesonderten Eingangsklemmen des Gaiiers Sj verbunden. Die ; Eingangsklemme K der Steuerstufe, die Ausgangsklemme 22 und die Ausgangsklemme 12 sind mit gesonderten Eingangsklemmen des Gatters St verbunden. Die Ausgangsklemmen der Und-Gatter Si bis S₄ sind mit denThe control stage S contains a first synchronously running two- divider TW \ with output terminals 11 and 12, to which a clock pulse in the form of a pulse series is fed via the control terminal St \, which is connected to the input terminal K. The output terminals 11 and 12 of the two-part TWi are connected to the inputs of a second synchronously acting two-part TlV ₂ , the control _{terminal Sf 2 of which is} connected to the input terminal K and which has the output terminals 21 and 22. The control stage S also contains six AND gates Si to S ₆ . The input terminal K of the control stage, the output terminal 11 of the two-parter TlVi and the output terminal of the two-part TW ₂ are connected to Si via separate input terminals. The input terminal K of the control stage and the output terminals 12 and 22 are connected to separate input terminals of S ₂ . An input terminal K of the control stage and the output terminals 11 and 22 are connected to separate input terminals of the gate Sj. The ; Input terminal K of the control stage, the output terminal 22 and the output terminal 12 are connected to separate input terminals of the gate St. The output terminals of the AND gates Si to S ₄ are with the

Eingangsklemmen 6a bis 6o verbunden. Die Steuerstufe liefert Impulse an diese Eingangsklemmen und zwar einen ersten an die Eingangsklemme 6a, einen zweiten an die Eingangsklemme 6b, einen dritten an die Eingangsklemme 6c, einen vierten an die Eingangsklemme 6c/und einen fünften wieder an die Eingangsklemme 6a, usw. Diese Impulse werden den Und-Gattern der Vervielfacher A_xn B_xn A_xr', B_x/ zugeführt. In Abhängigkeit von dem Vorzeichen der Produktsignale, die aus den den Klemmen 1 bis 5 des !Correlators Cl_xr zugeführten Signale zu dem Zeitpunkt, zu dem einem der Vervielfacher ein —-Impuls über die Eingangsklemme 10 zugeführt wird, gebildet werden, wird dieser Impuls gegebenenfalls an der Ausgangsklemme u des Vervielfachers abgegeben. Die an den Ausgangsklemmen υ erscheinenden Impulse der Vervielfacher reihen sich in der Zeit nacheinander. Es handelt sich dann um eine sogenannte Reihenverarbeitung. Die an den Ausgangsklemmen u des Vervielfachers A_xr und des Vervielfachers ß_Yr vorhandenen Impulse werden über das Oder-Gatter O\ an die Ausgangsklemme ρ geliefert. Ebenso werden die an den Ausgangsklemmen u der Vervielfacher A_x/ und B_x/ vorhandenen Impulse über das Oder-Gatter O₂ an die Ausgangsklemme q geliefert. Die an diesen Klemmen auftretenden Signale bestehen somit aus modulierten Impulsreihen P₅ bzw. q_s, die weiter unten binäre Signale genannt werden.Input terminals 6a to 6o connected. The control stage supplies pulses to these input terminals, namely a first to input terminal 6a, a second to input terminal 6b, a third to input terminal 6c, a fourth to input terminal 6c / and a fifth again to input terminal 6a, etc. These pulses the AND gates of the multipliers A _xn B _xn A _xr ', B _x / are supplied. Depending on the sign of the product signals which are formed from the signals fed to terminals 1 to 5 of the correlator Cl _xr at the point in time at which a pulse is fed to one of the multipliers via the input terminal 10, this pulse is possibly at the output terminal u of the multiplier. The multiplier pulses appearing at the output terminals υ are lined up one after the other in time. It is then a so-called series processing. The pulses present at the output _terminals u of the multiplier A xr and the multiplier ß _Yr are supplied to the output terminal ρ via the OR gate O \. The pulses present at the output terminals u of the multipliers A _x / and B _x / are also supplied to the output terminal q via the OR gate O _2. The signals occurring at these terminals thus consist of modulated pulse trains P ₅ or q _s , which are referred to below as binary signals.

Die Summe der Werte »1« abzüglich der Summe der Werte »0« dieser binären Signale ist nach einer bestimmten Zeit (Korrelationszeit genannt) ein Maß für den Modul des spezifischen Empfangssignals, das der Reflexion eines Gegenstandes entstammt, der in einem Abstand entsprechend der Verzögerungszeit *J^ä liegt und der eine Geschwindigkeit entsprechend der Dopplerfrequenz (wo_r— w₀) vervielfacht mit dem Kosinus bzw. dem Sinus des von der Phase des empfangenen Signals abhängigen Phasenwinkels φ. The sum of the values "1" minus the sum of the values "0" of these binary signals is, after a certain time (called the correlation time), a measure of the module of the specific received signal that comes from the reflection of an object at a distance corresponding to the delay time * J ^ ä and the one speed corresponding to the Doppler frequency (where _r - w ₀ ) multiplied by the cosine or the sine of the phase angle φ, which is dependent on the phase of the received signal.

Dies ist im Vektordiagramm nach F i g. 3 dargestellt. Das spezifische Empfangssignal R mit dem Phasenwinkel ψ ist längs der x- und y-Achse eines rechteckigen Koordinatensystems in die Komponenten p_s bzw. ^₅ zersetzt, welche die binären Signale an den Klemmen ρ bzw. q der Vervielfachungsstufe Vdarsteüen.This is shown in the vector diagram according to FIG. 3 shown. The specific received signal R with the phase angle ψ is decomposed along the x and y axes of a rectangular coordinate system into the components p _s and ^ ₅ , which represent the binary signals at the terminals ρ and q of the multiplication stage Vdarüen.

Bei der bekannten Vorrichtung wird der Unterschied zwischen den »1«- und »0«-Werten der binären Signale an den Klemmen ρ und q kontinuierlich für jede Klemme gesondert gezählt und quadratiert, und die beiden Quadraten werden einander zugezählt. Der so erhaltene Zahlenwert ist dem Modul des spezifischen Empfangssignais und somit der Länge des Vektors R im Vektordiagramm nach Fig. 3 proportional. Quadratieren und Addieren ist für digitale Signale eine nach Zeit und Kosten aufwendige Bearbeitung. Die Erfindung bezweckt, dieses Quadratieren zu vermeiden und den Modul des spezifischen Eingangssignals auf einfache Weise zu bestimmen. Das Prinzip der Wirkung des Korrehtors wird an Hand des Vektordiagramms nach F i g. 3 näher erläutert.In the known device, the difference between the "1" and "0" values of the binary signals at the terminals ρ and q is continuously counted and squared separately for each terminal, and the two squares are added to one another. The numerical value obtained in this way is proportional to the module of the specific received signal and thus to the length of the vector R in the vector diagram according to FIG. 3. For digital signals, squaring and adding are time-consuming and costly processing. The invention aims to avoid this squaring and to determine the module of the specific input signal in a simple manner. The principle of the effect of the correction gate is illustrated using the vector diagram according to FIG. 3 explained in more detail.

Im rechteckigen Koordinatensystem ist eine Achse L durch den Ursprung vorgesehen, die einen Winkel ψ mit der x-Achse einschließt. Die Projektion von p_s auf diese Achse ist Pp und ist gleich p, cos ψ und die Projektion von q_s auf diese Achse Q_n ist gleich q_s sin ψ. Die Projektion von R auf diese Achse ist R_n und ist gleich P₁+Qp, so daß R_n und Λ cos φ + q_s sin ψ (I) mit p_s= R cos ψ und q,= Run φ wird dies:In the rectangular coordinate system, an axis L is provided through the origin, which includes an angle ψ with the x-axis. The projection of p _s onto this axis is Pp and is equal to p, cos ψ and the projection of q _s onto this axis Q _n is equal to q _s sin ψ. The projection of R on this axis is R _n and is equal to P ₁ + Qp, so that R _n and Λ cos φ + q _s sin ψ (I) with p _s = R cos ψ and q, = Run φ becomes this:

R„— R c<is υ' — φ . R "- R c <is υ '- φ.

Indem mehrere Achsen vorgesehen werden, die gleiche Winkel miteinander einschließen und indem die Projektionen von R auf diese Achsen bestimmt werden und von diesen Projektionen die Projektion mit der größten Länge festgestellt wird, ergibt sich annäherungsweise die Länge des Vektors R. Für ein n-achsiges System ist der M aximalwert von (ψ - φ) = π/(2η). By providing several axes that enclose the same angles with one another and by determining the projections of R on these axes and determining the projection with the greatest length from these projections, the length of the vector R is approximately obtained for an n-axis system is the maximum value of (ψ - φ) = π / (2η).

Der größte relative Fehler ist dann:The biggest relative error is then:

R-RR-R

= (1 - cos n/2 n). = (1 - cos n / 2 n).

Für ein zweiachsiges System ist dieser Fehler 29%, für ein 3achsiges System ist der Fehler 13,4%, für ein 4achsiges System ist der Fehler 7,6% und für ein 6achsiges System nur noch 3,4%.For a two-axis system this error is 29%, for a 3-axis system the error is 13.4%, for a The error is 7.6% for a 4-axis system and only 3.4% for a 6-axis system.

Das binäre Signal p_s an der Ausgangsklemme ρ der Vervielfachungsstufe V muß nach Formel (I) in η gesonderten Signalkombinationsvorrichtungen mit den Werten von cos 2nj/n (j— 1 ... n) vervielfacht werden.The binary signal p _s at the output terminal ρ of the multiplication stage V must be multiplied according to formula (I) in η separate signal combination devices with the values of cos 2nj / n (j- 1 ... n) .

Ebenso muß das binäre Signal q₅ in diesen η gesonderten Signalkombinationsvorrichtungen mit den Werten von sin 2nj/n vervielfacht werden. Sinus und Kosinus reeller Winkel ergeben jedoch Werte zwischen 0 und 1, wodurch eine digitale Verarbeitung erschwert wird. Die Erfindung beheb;: diesen Nachteil, indem annäherungsweise für sin 2itj/n: The binary signal q ₅ must also be multiplied in these η separate signal combination devices with the values of sin 2nj / n. However, the sine and cosine of real angles produce values between 0 and 1, which makes digital processing difficult. The invention overcomes this disadvantage by adding approximately for sin 2itj / n:

«5 + η «5 + η

und für cos (2 η j in): and for cos (2 η j in):

geschrieben wird, wobei υ_; und v, ganze Zahlen sind. Die Anzahlen von Bits der binären Signale p₅und q_s werder in den Signalkombinationsvorrichtungen mit Uj bzw. ν vervielfacht. Die so erhaltenen Anzahlen von Bits dciis written, where υ _; and v, are integers. The numbers of bits of the binary signals p ₅ and q _{s are} multiplied in the signal combining devices with Uj and ν, respectively. The numbers of bits dci thus obtained

so Signalkombinationsvorrichtungen werden für jede Signalkombinationsvorrichtung den gesonderten Zäh lern zugeführt, die den Unterschied zwischen der Anzahlen von »!.«- und »O«-Werten der Bits bestimmen Die Resultate sind jedoch um einen Faktor fuß+ vß ziso signal combination devices are supplied learning the separate Tough for each signal combination device that the difference between the numbers of "" - determine and "O" values of the bits The results, however, are walking by a factor of + VSS zi!.

groß. Die Zählerzustände werden einer Schwellenwert vorrichtung zugeführt, welche feststellt, ob einer bestimmten Zählerzustand (Schwellenwert genannt überschritten wird, worauf ein Ausgangssignal geliefer wird, um anzugeben, daß ein Ziel >n einem bestimmtet Abstandsintervall und innerhalb eines bestimmtet Geschwindigke tsintervalls vorhanden ist. Inden Schwellenwerte gewählt werden, die einen Fakto fuß + vß für diejenigen Zähler zu groß sind, die einen un fuß + vß zu großen Zählerzustand ergeben, wird au einfache Weise eine Korrektur dieser zu großci Zustände bewerkstelligt.large. The counter states are fed to a threshold device which determines whether a certain counter state (called threshold value is exceeded, whereupon an output signal is provided to indicate that a target> n a certain distance interval and within a certain speed interval is present. In the threshold values selected which are a factor foot + vβ too large for those counters which result in a counter state that is too great a foot + vβ , a correction of these too large states is achieved in a simple manner.

Die Erfindung wird an Hand eines 4achsigen System nach F i g. 2 näher erläutert.The invention is based on a 4-axis system according to FIG. 2 explained in more detail.

Die Vervielfachungsfaktoren dieses 4achsigen Sytems sind für die binären Signale p_s und q, in der Tabelle i angegeben:The multiplication factors of this 4-axis system are given for the binary signals p _s and q in table i:

abolle Aabolle A

CdS ψ CdS ψ sin ψ sin ψ II. Vcrvicl-
fachunps-
faklor /\Vcrvicl-
Fachunps-
faclor / \ Vervicl-
fachuni!s-
lakloi ι/.Vervicl-
Fachuni! s-
lakloi ι /. Schwellen
werteswell
values 11 00 11 00 DD. 1
l"2 1
l "2 1
Ϊ2 1
Ϊ2 11 11 D 12D 12 00 11 00 11 DD. -1-1 ._ ι._ ι 11 Dl 2Dl 2

Der erste Spalt enthält den Winkel zwischen den 4 Achsen und der x-Achse; in den Spalten 2 und 3 sind die erwünschten, genauen Vervielfachungsfaktoren für die binären Signale p_s und q_s angegeben; in den Spalten 4 und 5 die reellen Vervielfachungsfaktoren, und in der Spalte 6 sind die Schwellenwerte dargestellt. Die Kombinationsstufe C nach F i g. 2 ist daher wie folgt ausgebildet. Die Ausgangsklemmen ρ und q der Vervielfachungsstufe V sind mit den Eingangsklemmen der Kombinationsstufe C verbanden. Zur Vervielf?- chung des binären Signals p_s mit 1 und des binären Signals q_s mit 0 ist die mit der Klemme ρ verbundene Eingangsklemme unmittelbar mit der Ausgangsklemme ei der Kombinationsstufe C verbunden. Ebenso ist zur Vervielfachung des binären Signals p_s mit 0 und des binären Signals q_s mit 1 die mit der Ausgangsklemme q verbundene Eingangsklemme unmittelbar mit der Ausgangsklemme ei der Kombinationsstufe C verbunden. Zur Vervielfachung des binären Signals p_s mit 1 und des binären Signals q_s mit 1 sind beide Eingangsklemmen mit den Eingangsklemmen eines ersten Oder-Gatters Oc\ verbunden, dessen Ausgangsklemme unmittelbar mit der Ausgangsklemme C₂ der Kombinationsstufe Cverbunden ist. Zur Vervielfachung des binären Signals Ps mit - 1 und des binären Signals q, mit 1 ist die mit der Klemme ρ verbundene Eingangsklemme über eine Umkehrstufe mit einer Eingangsklemme eines Und-Gatters Ec verbunden, dessen andere Eingangsklemme mit der Eingangsklemme 6^· des Korrelators CL, verbunden ist. Die Ausgangsklemme dieses Und-Gatters ist mit einer Eingangsklemme eines zweiten Oder-Gatters Oc₂ und die andere Eingangsklemme der Kombinationsstufe C ist unmittelbar mit einer zweiten Eingangsklemme des Oder-Gatters Oc₂ verbunden. Die Ausgangsklemme des Oder-Gatters ist unmittelbar mit der Ausgangsklemme C₄ der Kombinationsstufe C verbunden. Die vier Ausgangsklemmen c\ bis α der Kombinationsstufe sind mit den betreffenden Eingängen vier identischer Zählvorrichtungen TLi bis TL·, der Integrierungsstufe / verbunden. Die Zählvorrichtung TLi ist in der Figur vereinzelt dargestellt und enthält einen Vorwärts-Rückwärtszähler Π, der vorwärts zählt, wenn ein Impuls dem mit + bezeichneten Eingang zugeführt wird, während er rückwärts zählt, wenn ein Impuls einem mit — bezeichneten Eingang zugeführt wird. Der mit + bezeichnete Eingang ist mit der Ausgangsklemme eines ersten Und-Gatters £T| und der mit - bezeichnete Eingang ist mit der Ausgangsklems me eines zweiten Und-Gatters LT2 verbunden. Die Ausgangsklemme α der Kombinationsstufe C ist unmittelbar mit einer Eingangsklemme des Und-Gatters L⁷Ti und über eine Umkehrstufe mit einer Eingangsklemme des Und-Gatters ET₂ verbunden. Die andere Eingangsklemme des Gatters L-Ti, die Steuerklemme genannt, ist mit der anderen Eingangsklemme (Steuerklemme) des Gatters ET₂ und mit der Eingangsklemme 6gdes Korrelators Cl_x, verbunden. Ebenso sind die Steuerklemmen der Zählvorrichtungen TL2 und TL· mit der Eingangsklemme fsf des Korrelators CLr verbunden, während die Steuerklemmen der Zählvorrichtung TLi mit der Eingangsklemme 6e des Korrelators CLr verbunden sind. Eie Eingangsklemme 6g ist mit der Ausgangsklemme des Und-Gatters S5 der Steuerstufe S verbunden. Eine Eingangsklemme des Gatters Ss ist mit der Eingangsklemme K der Steuerstufe S, und eine and jre Eingangsklemme ist mit einer Ausgangsklemme 22 des Zweiteilers TW₂ verbunden. Auf diese Weise wird bewerkstelligt, daß die Und-Gatter der Zählvor-The first gap contains the angle between the 4 axes and the x-axis; in columns 2 and 3 the desired, exact multiplication factors for the binary signals p _s and q _s are given; in columns 4 and 5 the real multiplication factors and in column 6 the threshold values are shown. The combination stage C according to FIG. 2 is therefore designed as follows. The output terminals ρ and q of the multiplication stage V are connected to the input terminals of the combination stage C. To multiply the binary signal p _s with 1 and the binary signal q _s with 0, the input terminal connected to the terminal ρ is directly connected to the output terminal ei of the combination stage C. Likewise, in order to multiply the binary signal p _s with 0 and the binary signal q _s with 1, the input terminal connected to the output terminal q is directly connected to the output terminal ei of the combination stage C. To multiply the binary signal p _s with 1 and the binary signal q _s with 1, both input terminals are connected to the input terminals of a first OR gate Oc \ whose output terminal is directly connected to the output terminal C _{2 of the combination stage C.} To multiply the binary signal Ps with - 1 and the binary signal q, with 1, the input terminal connected to the terminal ρ is connected via an inverter to an input terminal of an AND gate Ec , the other input terminal of which is connected to the input terminal 6 ^ of the correlator CL , is connected. The output terminal of this AND gate is connected to an input terminal of a second OR gate Oc ₂ and the other input terminal of the combination stage C is directly connected to a second input terminal of the OR gate Oc ₂ . The output terminal of the OR gate is directly connected to the output terminal C _{4 of} the combination stage C. The four output terminals c \ to α of the combination stage are connected to the relevant inputs of four identical counting devices TLi to TL ·, of the integration stage /. The counting device TLi is shown in isolation in the figure and contains an up / down counter Π which counts up when a pulse is supplied to the input labeled +, while it counts down when a pulse is supplied to an input labeled -. The input labeled + is connected to the output terminal of a first AND gate £ T | and the input labeled - is connected to the output terminal me of a second AND gate LT2. The output terminal α of the combination stage C is directly connected to an input terminal of the AND gate L ⁷ Ti and via an inverting stage to an input terminal of the AND gate ET ₂ . The other input terminal of the gate L-Ti, called the control terminal, is connected to the other input terminal (control terminal) of the gate ET ₂ and to the input terminal 6g of the correlator Cl _x . Likewise, the control terminals of the counting devices TL2 and TL · are connected to the input terminal fsf of the correlator CLr, while the control terminals of the counting device TLi are connected to the input terminal 6e of the correlator CLr. An input terminal 6g is connected to the output terminal of the AND gate S5 of the control stage S. One input terminal of the gate Ss is connected to the input terminal K of the control stage S, and one input terminal is connected to an output terminal 22 of the two-part TW ₂ . In this way it is achieved that the AND gates of the counting

is richtung TLi nur dann einen Impuls liefern können, wenn sie ein signifikantes Signal von den binären Signalen der Vervielfacher Aw-und B_x, empfangen.is direction TLi can only deliver a pulse if you receive a significant signal from the binary signals of the multipliers Aw and B _x.

Auf ähnliche Weise ist die Eingangsklemme 6e mit der Ausgangsklemme eines Und-Gatters St, der Steuerstufe S verbunden. Eine Eingangsklemme dieses Gatters St, ist mit der Eingangsklemme K der Steuerstufe S, und eine andere Eingangsklemme ist mit der Ausgangsklemme 21 des Zweiteilers TW₂ verbunden. Die Zählvorrichtung TL3 kann infolgedessen lediglich den Signalwert an der Eingangsklemme dieser Zählvorrichtung zu den Zeitpunkten zählen, wenn die Vervielfacher A₁/ und B_x/ ein bedeutungsvolles Signal abgeben.The input terminal 6e is connected to the output terminal of an AND gate St, the control stage S, in a similar manner. One input terminal of this gate St is connected to the input terminal K of the control stage S, and another input terminal is connected to the output terminal 21 of the two-part TW ₂ . As a result, the counting device TL3 can only count the signal value at the input terminal of this counting device at the times when the multipliers A ₁ / and B _x / emit a meaningful signal.

Die Eingangsklemme 6/ ist unmittelbar mit der Eingangsklemme K der Steuerstufe S verbunden. Die Zählvorrichtung TW₂ und die Zählvorrichtung TL· The input terminal 6 / is directly connected to the input terminal K of the control stage S. The counting device TW ₂ and the counting device TL

können infolgedessen die bedeutungsvollen SignaTwerte der Bits der binären Signale von allen Vervielfachern A»_rbis B_x/ der Vervielfachungsstufe Vzählen.can consequently count the meaningful signal values of the bits of the binary signals from all multipliers A » _r to B _x / of the multiplication stage V.

Es wird einleuchten, daß die Zählvorrichtungen zum Zeitpunkt des Empfangs eines Steuerimpulses den Wert des Signals an den Eingangsklemmen zählen. Entspricht dieser Wert »1«. so addiert die Zählvorrichtung entspricht er »0«, so subtrahiert die Zählvorrichtung Vervielfachung mit — \ bedeutet, daß wenn dasIt will be evident that the counting devices count the value of the signal at the input terminals when a control pulse is received. If this value corresponds to "1". so if the counting device adds it corresponds to "0", then the counting device subtracts multiplication with - \ means that if that

so Vorzeichen des durch die Eingangssignale gebildeter Signalproduktes in den Vervielfachern A_xr oder β_Λ positiv ist zum Zeilpunkt der Abgabe eines Steuerimpul ses dieses von dem Inhalt der Zählvorrichtung subtrahiert werden muß und umgekehrt. Dies läßt sielso the sign of the signal product formed by the input signals in the multipliers A _xr or β _{Λ is} positive at the point of delivery of a control pulse this must be subtracted from the content of the counter and vice versa. This leaves you with it

Ss durch eine einfache Umkehrstufe bewerkstelligen, wi< dies bei einer Eingangsklemme des Und-Gatters Ec de Kombinationsstufe Cdurchgeführt ist.Achieve Ss by a simple inversion step, wi < this is carried out at an input terminal of the AND gate Ec de combination stage C.

Die Ausgangsklemmen der Zählvorrichtungen TL bis TL· der Integrierungsstufe / sind mit den Eingang¹ The output terminals of the counting devices TL to TL of the integration stage / are connected to input ¹

(,0 klemmen einer Schwellenwertvorrichtung DR verbur den. Diese Vorrichtung vergleicht den absolute Zustand der Zähler Ti und l'_s mit lern Wert O und de der Zähler T₂ und Ti mit dem Wert D\/2. Letzte! Schwelle ist um ]ß höher gewähU, da es y'2-mal zu vi(, 0 clamps a threshold value device DR . This device compares the absolute state of the counters Ti and 1 ' _s with the lern value O and de of the counters T ₂ and Ti with the value D \ / 2. Last! Threshold is around ] ß choose higher, since it is y'2 times to vi

ds Bits an den Ausgangsklemmen C₂ und a, der Kombin; tiunsstufe C gibt. Die Schwellenwertvorrichtung I liefert an der Ausgangsklemme ui ein Signal, wenn eil der Zählvorrichtungen den der betreffenden Zählvods bits at the output terminals C ₂ and a, the combin; level C there. The threshold device I supplies a signal at the output terminal ui if one of the counting devices is the one of the counting in question

richtung zugehörenden Schwellenwert überschreitet. Diese Schwellenwerte sind auf ganze Zahlen abgerundet. Es sei bemerkt, daß die Und-Gatter der Zählvorrichtungen bei einer anderen Anordnung der Vervielfacher Aw bis BJ weggelassen werden können. Zu diesem Zweck muß jeder Vervielfacher mit zwei Ausgangsklemmen u versehen werden. An einer Ausgangsklemme u wird ein Impuls abgegeben, wenn das durch die an den Klemmen 7 bis 10 vorhandenen Eingangssignale gebildete Produktsignal positiv ist, und _K an einer Ausgangsklemme u wird ein Impuls abgegeben, wenn das durch die vorerwähnten Signale gebildete Produktsignal negativ ist. Dies erfordert für jede Art von Ausgangsklemme eine gesonderte Kombinationsvorrichtung C; für jedes Paar von Ausgangsklemmen u _t < sind diese identisch. Die Zähler können dann durch freilaufende Zähler gebildet werden, deren +-Eingänge mit einer der Kombinationsvorrichtungen C und deren --Eingänge mit der anderen Kombinationsvorrichtung Cverbunden sind. ₂₍ direction exceeds the corresponding threshold value. These thresholds are rounded down to whole numbers. It should be noted that the AND gates of the counting devices can be omitted in a different arrangement of the multipliers Aw to BJ. For this purpose, each multiplier must be provided with two output terminals u. A pulse and at an output terminal output when the product signal, formed by the existing at the terminals 7 to 10 input signals is positive, and _K to an output terminal and a pulse is emitted when the product signal, formed by the above-mentioned signals is negative. This requires a separate combination device C for each type of output terminal; for each pair of output terminals u _t <these are identical. The counters can then be formed by free-running counters whose + inputs are connected to one of the combination devices C and whose - inputs are connected to the other combination device C. _{2 (}

Es ist auch möglich, nur an die Zählvorrichtungen Steuersignale zu liefern und nicht an die Vervielfacher. Dies erfordert vollständig getrennte Wege für die von den Vervielfachern stammenden Signale.It is also possible to supply control signals only to the counting devices and not to the multipliers. This requires completely separate paths for the signals coming from the multipliers.

Die Schaltungsanordnung nach F i g. 2 hat den Nachteil, daß die Zähler der Zählvorrichtungen TL₂ und TU sich zum Zählen eines ^2~-mal höheren Wertes eignen müssen als die Zähler TLi und TL₃. Es ist jedoch möglich, die von den Zählvorrichtungen TL₂ und TLj zu zählenden Werte zu halbieren. Zu diesem Zweck muß die Vervielfachungsstufe V auf andere Weise gesteuert werden. Diese Ausführungsform einer Vorrichtung nach der Erfindung ist in Fig.4 dargestellt. Nachstehend werden lediglich die Unterschiede zwischen den Schaltungsanordnungen nach den F i g. 2 und 4 erörtert, ιThe circuit arrangement according to FIG. 2 has the disadvantage that the counters of the counting devices TL ₂ and TU must be suitable for counting a value ^ 2 ~ times higher than the counters TLi and TL ₃ . However, it is possible to halve the values to be counted by the counting devices TL ₂ and TLj. For this purpose, the multiplication stage V must be controlled in another way. This embodiment of a device according to the invention is shown in FIG. Only the differences between the circuit arrangements according to FIGS. 2 and 4 discussed, ι

Die Steuerstufe Senthält eine Eingangsklemme K, die mit der Steuerklemme Sf eines Zweiteilers TW^ verbunden ist, der die Ausgangsklemmen 11 und 12 aufweist. Außerdem enthält die Steuerstufe zwei Und-Gatter Si und S₂. Eine der Eingangsklemmen des Und-Gatters Si ist mit der Eingangsklemme K der Steuerstufe und die andere ist mit der Ausgangsklemme 11 des Zweiteilers TWi verbunden. Eine der Eingangsklemmen des Und-Gatters S₂ ist mit der Eingangsklemme K der Steuerstufe und die andere Eingangsklemme ist mit der Ausgangsklemme 12 des Zweiteilers TW₂ verbunden. Die Äusgangskiemme des Und-Gatters S\ ist mit der Eingangsklemme 6a des Korrelators C/,_rund die Ausgangsklemme des Und-Gatters S₂ ist mit der Eingangsklemme 6b des Korrelators C/,_r verbunden. An den Klemmen 6a und 6b sind abwechselnd die Impulse des der Eingangsklemme K der Steuerstufe S zugeführten Taktimpulssignals vorhanden.The control stage Sent has an input terminal K which is connected to the control terminal Sf of a two-part TW ^ which has the output terminals 11 and 12. In addition, the control stage contains two AND gates Si and S ₂ . One of the input terminals of the AND gate Si is connected to the input terminal K of the control stage and the other is connected to the output terminal 11 of the two-divider TWi. One of the input terminals of the AND gate S ₂ is connected to the input terminal K of the control stage and the other input terminal is connected to the output terminal 12 of the two-part TW ₂ . The output terminal of the AND gate S \ is connected to the input terminal 6a of the correlator C /, _r and the output terminal of the AND gate S ₂ is connected to the input terminal 6b of the correlator C /, _r . The pulses of the clock pulse signal fed to the input terminal K of the control stage S are alternately present at terminals 6a and 6b.

Der wesentlichste Unterschied von der Schaltungsanordnung nach Fig. 2 besteht darin, daß die Eingangsklemmen 10 der Vervielfacher Aw und AJ bzw. S_lrund BJ miteinander und mit den Eingangsklemmen 6a und 6£>des Korrelators C/,_T verbunden sind. Auf diese Weise wird bewerkstelligt, daß die Bits der binären Signale p_s bzw. q_s an den Klemmen ρ bzw. q der Vervielfachungsslufe V abgegeben werden, was Parallelverarbeitung genannt wird.The main difference from the circuit arrangement according to FIG. 2 is that the input terminals 10 of the multipliers Aw and AJ or S _lr and BJ are connected to one another and to the input terminals 6a and 6e> of the correlator C /, _T. In this way it is achieved that the bits of the binary signals p _s and q _{s are} delivered to the terminals ρ and q of the multiplication run V , which is called parallel processing.

Die Projektionen auf die vier Achsen werden wieder mittels der in den Spalten 4 und 5 der Tabelle A angegebenen Vervielfachungsfaktoren erhalten. Die Projektion auf die Achse, die einen Winkel π/4 mit der Y-Achse einschließt, wird in der Tabelle B näher definiert.The projections on the four axes are again made using the in columns 4 and 5 of table A. given multiplication factors. The projection on the axis making an angle π / 4 with the The Y-axis is defined in more detail in Table B.

TubelleTubelle BB. zu zählento count Zähl-Counting Verwendung vonuse of /·».·/·.· '/„·'/ "· rcsultatrcsultat Und-GatternAnd gates 1 + 11 + 1 + 2+ 2 11 11 11 -1+1-1 + 1 00 00 00 11 + 1-1+ 1-1 00 00 11 00 -1-1-1-1 _2_2 -1-1 00 00

''5 Wenn beide Ausgänge ρ und q der Vervielfachungsstufe binäre Signale abgeben, die hoch sind, haben p_s und ^ die Werte »1«. Dies ist in der ersten Zeile der Spalte 1 und 2 angegeben. Es muß somit gezählt werden: »1« + »1«, wodurch als Zählresultat der Zählerinhalt um + 2 erhöht wird (siehe Spalte 4). Ist an einem der beiden Ausgänge ρ und ς das binäre Signal niedrig, hat somit p_s oder (js den Wert »0«, so muß »0« + »l« gezählt werden, wodurch das Resultat 0 ist, nach den Zeilen 2 und 3 der Tabelle B. Sind an beiden Ausgängen ρ und q die binären Signale niedrig, so ist das Zählresultat -2 nach Zeile 4 der Tabelle B. Letztere Spalte gibt an, daß die Zählresultate durch 2 geteilt werden können, wodurch Zähler mit einem kleineren Zählinhalt verwendet werden können. Dies wird durch die Verwendung von Und-Gattern in der Kombinationsstufe C nach Fig.4 erzielt.'' 5 If both outputs ρ and q of the multiplier stage emit binary signals that are high, p _s and ^ have the values "1". This is indicated in the first line of columns 1 and 2. The following must be counted: »1« + »1«, which increases the counting result by + 2 (see column 4). If the binary signal is low at one of the two outputs ρ and ς, if p _s or (js has the value "0", then "0" + "1" must be counted, whereby the result is 0, after lines 2 and 3 of table B. If the binary signals at both outputs ρ and q are low, the counting result is -2 according to row 4 of table B. The latter column indicates that the counting results can be divided by 2, which means that counters with a smaller count This is achieved by using AND gates in the combination stage C according to FIG.

Die Ausgangsklemmen ρ und q sind unmittelbar mit den Eingangsklemmen eines ersten Und-Gatters Ec\ und über Umkehrstufe^ mit den Eingangsklemmen eines zweiten Und-Gatters Ec₂ der Kombinationsstufe Cverbunden. Die Ausgangsklemme des Gatters Ec\ ist unmittelbar mit der Ausgangsklemme C^ und die Ausgangsklemme des Gatters Ec₂ ist unmittelbar mit der Ausgangsklemme C₂ der Kombinationsstufe C verbunden. Auf diese Weise wird erzielt, daß lediglich wenn beide binäre Signale p_s und q_s hoch sind, ein Impuls an der Ausgangsklemme C₂ abgegeben wird, während wenn beide binäre Signale p_s und q_s niedrig sind, eir Impuls an der Ausgangsklemme C₂' abgegeben wird. Die Ausgangsklemme C₂ ist unmittelbar mit dem Impulszähl· eingang des Zählers T₂ und die Ausgangsklemme C₂ isi unmittelbar mit dem --Zähleingang des Zählers T. verbunden. Die Zählvorrichtung TL₂ enthält dann nui den Zähler T₂. Der Ausgang des Zählers T₂ ist mit dei Schwellenwertvorrichtung Dr verbunden, deren erfor deriicher Schwellenwert um einen Faktor 2 niedrige! 1 gewählt werden muß als in F i g. 2 angegeben ist.The output terminals ρ and q are directly connected to the input terminals of a first AND gate Ec \ and via inverting stage ^ to the input terminals of a second AND gate Ec _{2 of} the combination stage C. The output terminal of the gate Ec \ is directly connected to the output terminal C ^ and the output terminal of the gate Ec ₂ is directly connected to the output terminal C _{2 of} the combination stage C. In this way it is achieved that only when both binary signals p _s and q _s are high, is output a pulse at the output terminal C _2, while when both binary signals p _s and q _s are low, eir pulse at the output terminal C ₂ 'is delivered. The output terminal of C ₂ is connected directly to the pulse counting input of the counter · T ₂ and the output terminal C ₂ isi directly connected to the --Zähleingang the counter T.. The counting device TL ₂ then only contains the counter T ₂ . The output of the counter T ₂ is connected to the threshold device Dr , the required threshold value of which is low by a factor of 2! 1 must be selected as shown in FIG. 2 is specified.

Auf gleiche Weise läßt sich die Anordnung vereinfa chen, die die Projektion auf die Achse bestimmt, di< einen Winkel von 3π/4 mit der x-Achse einschließt. Di< Ausgangsklemme ρ der Vervielfachungsstufe ist übe s eine Umkehrstufe mit einem Eingang eines drittel Und-Gatters Ec₁ der Kombinationsstufe C verbunder Die Ausgangsklemme q ist unmittelbar mit der anderei Eingangsklemme dieses Und-Gatters verbunden. Dl· Ausgangsklemme dieses Gatters Ec₃ ist mit de ο Ausgangsklemme ο der Kombinationsstufe C verbun den, und die>e Ausgangsklemme ist unmittelbar an dei + -Eingang des Zählers T₄ der Zählvorrichtung TL angeschlossen, die auf gleiche Weise wie die Zählvor richtung TL₂ ausgebildet ist. Die Ausgangsklemme pis unmittelbar mit der Eingangsklemme eines viertel Und-Gatters Ee₁ der Kombinationsstufe C verbunder Die Äusgangskiemme q ist über eine Umkehrstufe mi der anderen Eingangsklemme dieses Gatters Ec In the same way, the arrangement can be simplified, which determines the projection on the axis that includes an angle of 3π / 4 with the x-axis. The output terminal ρ of the multiplication stage is connected via an inverting stage to an input of a third AND gate Ec _{1 of} the combination stage C. The output terminal q is directly connected to the other input terminal of this AND gate. Dl · output terminal of this gate Ec ₃ is connected to the ο output terminal ο of the combination stage C , and the> e output terminal is connected directly to the + input of the counter T _{4 of} the counter TL , which is in the same way as the counter TL ₂ is trained. The output terminal pis is directly connected to the input _{terminal of a quarter AND gate Ee 1 of} the combination stage C. The output terminal q is connected to the other input terminal of this gate Ec via an inverting stage mi

verbunden. Die Ausgangsklemme dieses Gatters Ect, ist mit der Ausgangsklemme o! der Kombinationsstufe C verbunden. Die Klemme o! ist unmittelbar mit dem — -Eingang des Zählers Ti verbunden. Die Ausgangsklemme dieses Zählers ist mit der Schwellenwertvor- s richtung Dr verbunden, deren für diesen Zähler erforderlicher Schwellenwert um einen Faktor 2 niedriger gewählt werden muß als der nach F i g. 2. Die Anordnung der anderen Achsen hat sich nicht geändert, nur die Steuerklemmen der Zähler T₁ und T₃ sind mit der Eingangsklemme 6c des Korrelators CI_xr verbunden, welche Eingangsklemme mit der Eingangsklemme K der Steuerstufe S verbunden ist.connected. The output terminal of this gate Ect is connected to the output terminal o! the combination level C connected. The clamp o! is directly connected to the - input of the counter Ti. The output terminal of this counter is connected to the threshold value device Dr , whose threshold value required for this counter must be selected to be lower by a factor of 2 than that according to FIG. 2. The arrangement of the other axes has not changed, only the control terminals of the counters T ₁ and T ₃ are connected to the input terminal 6c of the correlator CI xr, which input _{terminal is} connected to the input terminal K of the control stage S.

Die Parallelverarbeitung hat den Vorteil, daß Zähler geringerer Zählkapazität genügen können, die Und-Gatter bei einigen Zählern weggelassen werden können, die Steuerstufe S der Korrelatoren Cl einfach ist und die Zählgeschwindigkeit verdoppelt werden kann. Diese doppelte Zählgeschwindigkeit erhöht die zulässige Bandbreite der zu korrelierenden Signale. Die Genauigkeit eines 4achsigen Systems im Vergleich zu dem durch Quadratieren erhaltenen Resultat ist in F i g. 5 in einem Vektordiagramm näher veranschaulicht. The parallel processing has the advantage that counters with a lower counting capacity can be sufficient, the AND gates can be omitted in some counters, the control stage S of the correlators C1 is simple and the counting speed can be doubled. This double counting speed increases the permissible bandwidth of the signals to be correlated. The accuracy of a 4-axis system compared to the result obtained by squaring is shown in FIG. 5 illustrated in more detail in a vector diagram.

Die 4 Achsen, die einen Winkel von 0, π/4, π/2 und 3 jr/4 mit der x-Achse einschließen, sind in der Figur mit a\ bis &t bezeichnet. Ein Eingangssignal R mit einem Phasenwinkel φ ist auch angegeben.The 4 axes which enclose an angle of 0, π / 4, π / 2 and 3 jr / 4 with the x-axis are denoted in the figure by a \ to & t. An input signal R with a phase angle φ is also indicated.

Es wird angenommen, daß wenn das Korrelationsresultat einen einen bestimmten Schwellenwert D überschreitenden Wert ergibt, mit großer Gewißheit festgestellt wird, daß dieses Resultat einer Zielreflexion entstammt und nicht lediglich einer Rauschsummierung.It is assumed that if the correlation result gives a value exceeding a certain threshold value D , it is established with great certainty that this result originates from a target reflection and not merely from a noise summation.

Der Schwellenwert D ist in der Figur durch einen Kreis mit einem Radius D angegeben. Die Schwellenwerte der Schwellenwertvorrichtung Dr nach den F i g. 2 und 4 sind in F i g. 5 durch die Linien D\ bis Di angegeben. Es sei bemerkt, daß die Schwellenwertvorrichtung sowohl ein positives als auch ein negatives Zählresultat mit dem gleichen, absoluten Schwellenwert vergleicht. Aus dieser Figur ergibt sich, daß ein äußeres, regelmäßiges Achteck dem erwünschten Schwellenwertkreis annähen. Durch Verwendung von η regelmäßig über 2π verteilte Achsen kommt ein regelmäßiges Vieleck mit 2n Winkeln dem Schwellenwertkreis noch besser nahe. Bei Verwendung mehrerer Achsen kommen nur Bruchzahlen in den meisten Fällen den Werten sin 2nj/n und cos 2icj/n nahe, wobei die Zähler Uj und Vj große Zahlen sind, da die genauen Werte des Sinus und Kosinus in den Zählern der Bruchzahlen Wurzeln ergeben. Große Werte der Zahlen Uj und v, erfordern jedoch Zählvorrichtungen mit Zählern sehr hoher Zählkapazität, die teuer sind. Die Erfindung behebt diesen Nachteil dadurch, daß ein nicht vollkommen regelmäßig über 2n' verteiltes Achsensystern benutzt wird. Dies wird in der Ausführungsform nach F i g. 6 veranschaulicht. Diese Ausführungsform enthält ein 6achsiges System mit Serienverarbeitung. Im nachstehenden werden nur die Unterschiede von den Anordnungen nach den F i g. 2 und 4 erörtert. Die (,0 Steuerstufe S enthält drei Zweiteiler TW\ bis TWj. Die Eingangsklemme K der Steuerstufe ist mit den Steuerklemmen Si aller Zwciteiler TW\ bis TW) verbunden. Der Zweiteiler TW\ enthält die Ausgangsklemmen 11 und 12, die mit den Eingangsklemmen des i»s Zweiteilers TW^ verbunden sind, der die Ausgangsklemmen 21 und 22 aufweist. Die Ausgangsklemmen 21 und 22 sind mit den Eingangsklemmen des Zweiteilers TW\ verbunden, der die Ausgangsklemmen 31 und 32 aufweist. Ferner sind vier Und-Gatter S\' bis S»' vorhanden, die je vier Eingangsklemmen aufweisen. Die erste Eingangsklemme des Gatters Si' ist mit der Eingangsklemme K der Steuerstufe verbunden. Die zweite Eingangsklemme ist mit der Ausgangsklemme 11, die dritte Eingangsklemme mit der Ausgangsklemme 22 und die vierte Eingangsklemme ist mit der Ausgangsklemme 32 verbunden. Die Eingangsklemmen des Gatters S2' sind auf gleiche Weise mit den Eingangsklemmen K\, der Ausgangsklemme 11, der Ausgangsklemme 22 und der Ausgangsklemme 31 verbunden. Die Eingangsklemmen des Gatters S₃' sind auf gleiche Weise mit der Eingangsklemme K, der Ausgangsklemme 11, der Ausgangsklemme 21 und der Ausgangsklemme 32 verbunden und die Eingangsklemmen des Gatters St' sind auf gleiche Weise mit der Eingangsklemme K, der Ausgangsklemme 11, der Ausgangsklemme 21 und der Ausgangsklemme 31 verbunden. Jede der Ausgangsklemmen dieser Gatter ist mit einer gesonderten Eingangsklemme 6a bis 6edes Korrelators C/_ir verbunden. Jede der Eingangsklemmen 6a bis 6e ist mit einer gesonderten Steuerklemme 10 der nicht dargestellten Vervielfacher A_xr, B_xn A_x/ und ß_>r' verbunden. Zu diesem Zweck können die Vervielfacher Axr und B_xr zu den Zeitpunkten des Auftretens des (l-t-8/jJl und des (5+ 8^. Impulses der der Eingangsklemme K der Steuerstufe S zugeführten Taktsignale (n=l, 2, 3...) der Ausgangsklemme ρ der Vervielfachungsstufe V ein Signal zuführen. Ebenso können die Vervielfacher A_x/ und B_x/ zu den Zeitpunkten des Auftretens des (3 + 8/jJ. und des (7 + 8n). Impulses der den Eingangsklemmen K der Steuerstufe S zugeführten Impulsreihe (n= 1, 2 ...) an der Ausgangsklemme q der Vervielfachungsvorrichtung Vabgeben.The threshold value D is indicated in the figure by a circle with a radius D. The threshold values of the threshold device Dr according to FIGS. 2 and 4 are in FIG. 5 indicated by the lines D \ to Di. It should be noted that the threshold device compares both a positive and a negative count result with the same absolute threshold value. From this figure it can be seen that an outer, regular octagon is sewing on to the desired threshold value circle. By using η axes regularly distributed over 2π , a regular polygon with 2n angles comes even closer to the threshold value circle. When using multiple axes, in most cases only fractions come close to the values sin 2nj / n and cos 2icj / n , where the counters Uj and Vj are large numbers, since the exact values of the sine and cosine in the counters of the fractional numbers give roots. Large values of the numbers Uj and v, however, require counting devices with counters of very high counting capacity, which are expensive. The invention overcomes this disadvantage in that an axis system that is not completely regularly distributed over 2n 'is used. This is done in the embodiment according to FIG. 6 illustrates. This embodiment includes a 6-axis system with serial processing. Only the differences from the arrangements according to FIGS. 2 and 4 discussed. The (, 0 control stage S contains three two- parters TW \ to TWj. The input terminal K of the control stage is connected to the control terminals Si of all two-parters TW \ to TW) . The two-part TW \ contains the output terminals 11 and 12, which are connected to the input terminals of the two-part TW ^ , which has the output terminals 21 and 22. The output terminals 21 and 22 are connected to the input terminals of the two-part TW \ which has the output terminals 31 and 32. There are also four AND gates S \ ' to S »', each of which has four input terminals. The first input terminal of the gate Si 'is connected to the input terminal K of the control stage. The second input terminal is connected to the output terminal 11, the third input terminal to the output terminal 22 and the fourth input terminal is connected to the output terminal 32. The input terminals of the gate S2 'are connected in the same way to the input terminals K \, the output terminal 11, the output terminal 22 and the output terminal 31. The input terminals of the gate S ₃ 'are connected in the same way to the input terminal K, the output terminal 11, the output terminal 21 and the output terminal 32 and the input terminals of the gate St' are connected in the same way to the input terminal K, the output terminal 11, the output terminal 21 and the output terminal 31 are connected. Each of the output terminals of these gates is connected to a separate input terminal 6a to 6 of the correlator C / _ir . Each of the input terminals 6a to 6e is connected to a separate control terminal 10 of the multipliers A _xr , B _xn, A _x / and β _{> r} ', which are not shown. For this purpose the multipliers Axr and B _xr can at the times of occurrence of the (lt-8 / jJl and the (5+ 8 ^. Pulse of the input terminal K of the control stage S supplied clock signals (n = 1, 2, 3 .. .) of the output terminal ρ of the multiplication stage V out a signal. Similarly, the multiplier a _x / and B can _x / at the times of occurrence of the (3 + 8 / jJ. and (7 + 8n). pulse of the input terminals K of Control stage S supplied pulse series (n = 1, 2 ...) at the output terminal q of the multiplication device Vabgabe.

Die Vervielfachungsfaktoren dieses öachsigen Sy stems sind für die binären Signale p_s und q_s in der Tabelle C angegeben.The multiplication factors of this öaxial Sy stems are given in Table C _{for the binary signals p s} and q _s.

Tabelle CTable C. sinsin νν 33 Vervicl-
fachungs-
faktor p,Vervicl-
pent-up
factor p, Vervicl-
fachungs-
faktor i/,Vervicl-
pent-up
factor i /, Schwellen
wertswell
worth 55 ψ ITOS ψ ψ ITOS ψ 0
10
1 I 3I 3 ^!! 0
10
1 D
DD.
D. 0 ί0 ί 1
7
11
7th
1 11
00 7
17th
1 1
⁷ 2
.7/2 01
⁷ 2
.7 / 2 0 1
71
7th - 1 - 1 77th D 5D 5
DD. 2,..3 --ι2, .. 3 --ι DD.

/) i 5/) i 5

Die Winkel, welche die Achsen mit der v-Acl einschließen sind in Spalte 1 angegeben. Die Spalt und 3 enthalten die exakten Werte der Kosinus- ι Sinusvervielfachungsfaktoren.The angles which the axes enclose with v-Acl are given in column 1. The gap and 3 contain the exact values of the cosine ι sine multiplication factors.

2020th

Da j/3 sich nicht zur Digitalverarbeitung eignet und damit Verarbeitung von Zahlen mit vielen Dezimalziffern in Form einer genauen Annäherungszahl von v/3 vermieden werden kann, in welchem Falle Zählvorrichtungen mit Zählern hoher Zählkapazität erforderlich wären, wird als Annäherungswert vcn /3 die nächstliegende ganze Zahl angenommen d. h. 2. In den Spalten 4 und 5 der Tabelle C sind die Vervielfachungsfaktoren, bei denen diese Annäherung durchgeführt ist, für die binären Signale p_s und q_s angegeben. In der Spalte 6 sind die zugehörigen Schwellenwerte angegeben. Bei dieser Annäherung schließen die Achsen nicht mehr einen Winkel von 30° bzw. 60° mit der Ar-Achse, sondern Winkel von 26° 30' bzw. 63° 30' mit der x-Achse ein.Since j / 3 is not suitable for digital processing and therefore processing of numbers with many decimal digits in the form of an exact approximation of v / 3 can be avoided, in which case counting devices with counters with a high counting capacity would be required, the approximate value vcn / 3 is the closest whole Number assumed, ie 2. Columns 4 and 5 of Table C indicate the multiplication factors at which this approximation is carried out for the binary signals p _s and q _s . The associated threshold values are given in column 6. With this approach, the axes no longer enclose an angle of 30 ° or 60 ° with the Ar-axis, but an angle of 26 ° 30 'or 63 ° 30' with the x- axis.

Die Schaltungsanordnung der Kombinationsstufe für dieses 6achsige System ist im Block C dargestellt. Die Ausgangsklemme ρ ist unmittelbar mit der Ausgangsklemme ei der Kombinationsstufe C verbunden. Auf gleiche Weise ist die Ausgangsklemme q unmittelbar mit der Ausgangsklemme α der Kombinationsstufe C verbunden, um eine Vervielfachung der binären Signale Pj bzw. q_s mit einem Faktor 1 zu erzielen.The circuit arrangement of the combination stage for this 6-axis system is shown in block C. The output terminal ρ is directly connected to the output terminal ei of the combination stage C. In the same way, the output terminal q is connected directly to the output terminal α of the combination stage C in order to achieve a multiplication of the binary signals Pj or q _s by a factor of 1.

Die Kombinationsstufe C enthält zwei identische Vervielfachungsvorrichtungen 7Vi und TV₂. Ein derartiger Vervielfacher, der die Anzahl von Bits der binären Signale mit 2 vervielfachen soll, besteht aus einem Speicherelement Fund vier Und-Gattern 71 bis T₄. Das Speicherelement wird durch eine bistabile Schaltung F gebildet. Die Eingänge derselben sind mit den Ausgangsklemmen der Und-Gatter Cl und Cl verbunden. Die Ausgangsklemmen der bistabilen Schaltung F sind mit den Eingangsklemmen der Und-Gatter C₃ und G verbunden. Die Eingangsklemme des Gatters C\ ist mit der Klemme ρ der Vervielfachungsstufe V und die andere Eingangsklemme mit der Eingangsklemme 6/ des Korrelators C/,_r verbunden. Eine Eingangsklemme des Gatters C? ist mit der Ausgangsklemme des Teiles F₂ der bistabilen Schaltung F, und die andere Eingangsklemme ist mit der Eingangsklemme 67des Korrelators Cl_xr verbunden. Die andere Eingangsklemme des Gatters 7j ist mit der Eingangsklemme 6/ und die andere Eingangsklemme des Gatters 7₄ ist mit der Eingangsklemme 6/ des Korrelators C/,_r verbunden. Die Ausgangsklemmen i^fer Und-Gatter T₃ und Ti₁ sind mit den Eingangsklemmen eines Oder-Gatters T-, verbunden. Die Eingangsklemme 6/ des Korrelators C/,_r ist mit der Ausgangsklemme eines Oder-Gatters St,' der Steuerstufe 5 verbunden. Eine Eingangsklemme des Gatters Sb' ist mit der Ausgangsklemme des Und-Gatters Si', eine andere Eingangsklemme mit der Ausgangsklemme des Und-Gatters S2' und eine dritte Eingangsklemme mit der Eingangsklemme K der Steuerstufe 5 verbunden. Die Eingangsklemme 6/ des Korrelators CI_xr ist mit der Ausgangsklemme des Und-Gatters Sg' der Steuerstufe S verbunden, wobei eine Eingangsklemme mit der Eingangsklemme K der Steuerstufe S, eine andere Eingangsklemme mit der Ausgangsklemme 12 des Zweiteilers TW] und eine dritte Eingangsklemme mit der Ausgangsklemmc ?1 des Zweiteilers TW/ verbunden sind. Auf diese Weise wird erzielt, daß zu den Zeitpunkte" des Auftretens des (1 + An) Impulses (n = 1, ?., 3...) der der Eingangsklemme K der Steuerstufe zugeführten Taktimpulsreihe diese Impulse der Eingangsklemme 6/ des Korrelators und ?u den Zeitpunkle?i des Auftretens der (2 + An). Impulse (n = 1,2...) der der Eingangsklemme K der Steuerstufe zugeführtrn Taktimpulsreihe diese Impulse derThe combination stage C contains two identical multiplying devices 7Vi and TV ₂ . Such a multiplier, which is intended to multiply the number of bits of the binary signals by 2, consists of a storage element and four AND gates 71 to T ₄ . The memory element is formed by a bistable circuit F. The inputs of the same are connected to the output terminals of the AND gates Cl and Cl . The output terminals of the bistable circuit F are connected to the input terminals of the AND gates C ₃ and G. The input terminal of the gate C \ is connected to the terminal ρ of the multiplication stage V and the other input terminal to the input terminal 6 / of the correlator C /, _r . An input terminal of gate C? is connected to the output _{terminal of part F 2 of} the bistable circuit F, and the other input terminal is connected to the input terminal 67 of the correlator Cl _xr . The other input terminal of the gate 7j is connected to the input terminal 6 / and the other input terminal of the gate 7 ₄ is connected to the input terminal 6 / of the correlator C /, _r . The output terminals i ^f he AND gates T ₃ and Ti ₁ are connected to the input terminals of an OR gate T- . The input terminal 6 / of the correlator C /, _r is connected to the output terminal of an OR gate St, 'of the control stage 5. One input terminal of the gate Sb ' is connected to the output terminal of the AND gate Si', another input terminal is connected to the output terminal of the AND gate S2 ' and a third input terminal is connected to the input terminal K of the control stage 5. The input terminal 6 / of the correlator CI _{xr is connected to the output terminal of} the AND gate Sg 'of the control stage S , one input terminal with the input terminal K of the control stage S, another input terminal with the output terminal 12 of the two-part TW] and a third input terminal with the output terminal c? 1 of the two-part TW / are connected. In this way it is achieved that at the times "of the occurrence of the (1 + An) pulse (n = 1, ?., 3 ...) of the clock pulse series supplied to the input terminal K of the control stage, these pulses of the input terminal 6 / of the correlator and ? u the timing of the occurrence of the (2 + An). pulses (n = 1,2 ...) of the clock pulse series fed to the input terminal K of the control stage, these pulses of the

Eingangüklemme 6j des Korrelators zugeführt werden. Die Wirkungsweise ist folgende. Zu den Zeitpunkten des Auftretens der (1 + An) Impulse wird in Abhängigkeit von dem Vorzeichen des Produktsignals an der Klemme ρ der Vervielfachungsstufe gegebenenfalls ein Impuls abgegeben, der gleichzeitig mit dem Impuls an der Klemme6/des Und-Gatters Ti des 2-Veivielfachers 7Yi zugeführt wird. Dieser wird den an der Ausgangsklemme des Gatters T, vorhandenen Signalwert dem Eingang des Teiles F_t der bistabilen Schaltung F zuführen. Infolgedessen übernimmt der Ausgang des Teiles F_:) der bistabilen Schaltung Fdiesen Wert. Dieser Signalwert an der Ausgangsklemme des Teiles Fj wird gemeinsam mit dem Impuls an der Eingangsklemme 6/ dem Und-Gatter T₄ zugeführt, das diesen Wert auf ein Oder-Gatter T/ überträgt. Dieser Wert des Signals am Ausgang von F₂ wird außerdem der Eingangsklemme des Und-Gatters T₂ zugeführt. Zum Zeitpunkt des Auftretens der (2 + An). Impulse wird ein Impuls an der anderen Eingang klemme des Gatters T₂ abgegeben. Der Eingangswert des Signals an der ersten Eingangsklemme des Gatters T₂ wird dann der Eingangsklemme von Fj zugeführt. Infolgedessen übernimmt der Ausgang des Teiles F, diesen Signalwert. Dieser Signalwert am Ausgang von F; wird gemeinsam mit dem Impuls an der Eingangsklemme 6y dem Und-Gatter T₃ zugeführt. Dieses Und-Gatter überträgt diesen Signalwert auf eine Eingangsklemme des Oder-Gatters T₅. Da die Ausgangsklemmen der Und-Gatter T₃ und T₄ niemals gleich »hoch« sind, wird das Oder-Gatter Tfdie Signalwerte zu den erwähnten Zeitpunkten weiterführen.Input terminal 6j of the correlator are supplied. The mode of action is as follows. At the times at which the (1 + An) pulses occur, depending on the sign of the product signal at the terminal ρ of the multiplier stage, a pulse may be output which is simultaneous with the pulse at terminal 6 / of the AND gate Ti of the 2-multiplier 7Yi is fed. This will feed the signal value present at the output terminal of the gate T to the input of the part F _{t of} the bistable circuit F. As a result, the output of part F _{:) of} the bistable circuit F adopts this value. This signal value at the output terminal of the part Fj is fed together with the pulse at the input terminal 6 / to the AND gate T ₄ , which transfers this value to an OR gate T /. This value of the signal at the output of F ₂ is also fed to the input terminal of the AND gate T _2. At the time of the occurrence of (2 + An). Pulses, a pulse is delivered to the other input terminal of the gate T ₂ . The input value of the signal at the first input terminal of the gate T ₂ is then fed to the input terminal of FIG. As a result, the output of part F takes over this signal value. This signal value at the output of F; _{is fed to the AND gate T 3} together with the pulse at the input terminal 6y. This AND gate transfers this signal value to an input terminal of the OR gate T ₅ . Since the output terminals of the AND gates T ₃ and T _{4 are} never "high" the same, the OR gate Tf will continue the signal values at the times mentioned.

Die Schaltungsanordnung des zweiten Vervielfacher Tv2 ist identisch; nur werden diesem Vervielfacher andere Impulse der Steuerstufe zugeführt und zwar über die Eingangsklcmmen 6mund 6/rdes Korrelators.The circuit arrangement of the second multiplier Tv2 is identical; just be this multiplier other pulses are fed to the control stage via the input terminals 6 and 6 / r of the correlator.

Die Eingangsklemme 6m ist mit der Ausgangsklemme des Oder-Gatters S·,' der Steuerstufe verbunden. Eine erste Eingangsklemme dieses Gatters ist mit einem Ausgang des Und-Gatters S₄' und eine zweite Eingangsklemme mit dem Ausgang von S₁' verbunden. Infolgedessen wird auf die Klemme 6m der (3 + An). Impuls (n = 1, 2...) der der Eingangsklemme K der Steuerstufe zugeführten Taktimpulsreihe i'-bertragen.The input terminal 6m is connected to the output terminal of the OR gate S ',' of the control stage. A first input terminal of this gate is connected to an output of the AND gate S ₄ 'and a second input terminal to the output of S ₁ '. As a result, (3 + An) is applied to terminal 6m. Pulse (n = 1, 2 ...) of the clock pulse series i'-transmitted to the input terminal K of the control stage.

Die Eingangsklemme 6k ist mit dem Ausgang des Und-Gatters S₇' der Steuerstufe S verbunden. Eine erste Eingangsklemme dieses Gatters ist mit der Eingangsklemme K, eine zweite Eingangsklemme ist mit der Ausgangsklemme 12 des Zweiteilers TWl und eine dritte Eingangsklemme ist mit der Ausgangsklemme 22 des Zweiteilers TW der Steuerstufe S verbunden Infolgedessen werden die (4 + An). Impulse (n = 1 2 ...) der der Eingangsklemme K zugeführte Taktim pulsreihe auf die Klemme 6k übertragen.The input terminal 6k is connected to the output of the AND gate S ₇ 'of the control stage S. A first input terminal of this gate is connected to the input terminal K, a second input terminal is connected to the output terminal 12 of the two-part TWl and a third input terminal is connected to the output terminal 22 of the two-part TW of the control stage S. As a result, the (4 + An). Transmit pulses (n = 1 2 ...) of the clock pulse series supplied to input terminal K to terminal 6k .

Unter dieser Steuerung wird der Vervielfacher TV den Signalwert, der zu den Zeitpunkten des Auftreten; der (3 + An). Impulse der Taktimpulsreihe an dei Klemme q des Vervielfachers V vorhanden ist zu dei Zeitpunkten zusammenfallend mit den (3 ' An), um (4 + An). Impulsen(n = 1,2 ... )der Taktimpulsreihe ai der Ausgangsklemme abgeben.Under this control, the multiplier TV will read the signal value at the times of occurrence; the (3 + An). Pulses of the clock pulse series at the terminal q of the multiplier V is present at the times coinciding with the (3 ' An) to (4 + An). Emit pulses (n = 1.2 ...) of the clock pulse series ai of the output terminal.

Die Ausgangsklemme des Vervielfachers TV. ist mi einer ersten Eingangsklemme eines Oder-Gatters O und über eine Umkehrstufe mit einer ersten Eingangs klemme eines Und-Gatters E\ verbunden, dessei andere Eingangsklemme mit der Ausgangsklemm eines Oder-Gatters O5 verbunden ist. Eine erst Eingangsklemme dieses Oder-Gatters ist mit de Hingangsklemme 6a und die andere EingangsklemmThe output terminal of the multiplier TV. is connected to a first input terminal of an OR gate O and via an inversion stage to a first input terminal of an AND gate E \ , the other input terminal of which is connected to the output terminal of an OR gate O5. A first input terminal of this OR gate is with the output terminal 6a and the other input terminal

2020th

ies Oder-Gatters Os ist mit der Eingangsklemme 6/des Correlators Ch _r verbunden. Die Ausgangsklemme des Und-Gatters Ei' ist mit einer ersten Eingangsklemme des Oder-Gatters O₄ verbunden. Die Ausgangsklemme des Vervielfachers 7"V₂ ist mit einer ersten Eingangsklemme eines Oder-Gatters O₂ und einer ersten Eingangsklemme eines Oder-Gatters Oj verbunden. Die Ausgangsklemme ρ der Vervielfachungsstufe V ist mit der anderen Eingangsklemme des Oder-Gatters O₂ und über eine Umkehrstufe mit einer Eingangsklemme des Und-Gatters E₂' verbunden, dessen andere Eingangsklemme mit der Ausgangsklcmme eines Oder-Gatters Ob verbunden ist. Die Eingangsklemme des Oder-Gatters Ob ist mit der Eingangsklemme 6/ des Korrelator CLr verbunden Die Ausgangsklemme des Und-Gatters E₂ ist mit der anderen Eingangsklemme des Oder-Gatters Oj, die Ausgangsklemme q der Vervielfachungsstufe V ist mit der anderen Eingangsklemme des Oder-Gatters Oi und des Oder-Gatters Oa verbunden. Die Ausgangsklemme des Oder-Gatters Oi ist mit der Ausgangsklemme C₂ der Kombinationsstufe C verbunden. Die Ausgangiklemme des Gatters O₂ ist mit der Klemme C₃, die Ausgangsklemme des Gatters O₁ ist mit der Klemme o„ und die Ausgangsklemme von O₄ ist mit der Klemme o,der Kombinationsstufe Cverbunden.his OR gate Os is connected to the input terminal 6 / of the correlator Ch _r . The output terminal of the AND gate Ei 'is connected to a first input terminal of the OR gate O ₄ . The output terminal of the multiplier 7 "V ₂ is connected to a first input terminal of an OR gate O ₂ and a first input terminal of an OR gate Oj. The output terminal ρ of the multiplication stage V is connected to the other input terminal of the OR gate O ₂ and via a Inverter connected to an input terminal of the AND gate E ₂ ', the other input terminal of which is connected to the output terminal of an OR gate Ob . The input terminal of the OR gate Ob is connected to the input terminal 6 / of the correlator CLr. The output terminal of the AND gate E ₂ is connected to the other input terminal of the OR gate Oj, the output terminal q of the multiplication stage V is connected to the other input terminal of the OR gate Oi and the OR gate Oa . The output terminal of the OR gate Oi is connected to the output terminal C ₂ of the combination stage C. The output terminal of the gate O ₂ is connected to the terminal C ₃ , the output _{terminal of the gate O 1} is connected to the terminal o " un d the output _{terminal of O 4} is connected to terminal o, the combination stage C.

Die an den Ausgangsklemmen c, bis o, erscheinenden Bits bestehen aus den Produkten der Faktoren der Spalte 4 und 5 der Tabelle C mit den binären Signalen p_s und <7vThe bits appearing at the output terminals c to o consist of the products of the factors in columns 4 and 5 of table C with the binary signals p _s and <7v

Die Klemmen q bis q, sind mit gesonderten Zählvorrichtungen 77.| bis 77* der lntegrationsstufe / verbunden. Die an dem Eingang des Zählers TL] erscheinenden, bedeutungsvollen Signale decken sich mit den (1 + An). Impulsen der Taktimpulsreihe, die der Eingangsklemme K der Steuerstufe S zugeführt wird. Die Steuerklemme der Zählvorrichtung TL] ist 711 diesem Zweck mit der Eingangsklemme 6e verbunden, die mit der Ausgangsklemme des Oder-Gatters 51,' verbunden ist, das zu den erwähnten Zeitpunkten diese Impulse abgibt. Die am Eingang der Zähler TL₂, TU, erscheinenden, bedeutungsvollen Signale decken sichThe terminals q to q are connected to separate counting devices 77. | up to 77 * of integration level / connected. The meaningful signals appearing at the input of the counter TL] coincide with the (1 + An). Pulses of the clock pulse series which is fed to the input terminal K of the control stage S. For this purpose, the control terminal of the counting device TL] is connected 711 to the input terminal 6e, which is connected to the output terminal of the OR gate 51, 'which emits these pulses at the times mentioned. The meaningful signals appearing at the input of the counters TL ₂ , TU, coincide

mit den (1 + An), den (2 + An) und de.i (3 + An). Impulsen (n = 1,2...) der der Eingangsklemme K der Sieuerstufe S zugeführten Taktimpulsreihe. Die Steuerklemmen der Zähler TL₂ und TU, sind zu diesem Zweck mit der Eingangsklemme 6Λ verbunden. Diese Eingangsklemme ist mit der Ausgangsklemme des Oder-Gatters SV verbunden. Eine Eingangsklemme dieses Gatters St' ist mil der Ausgangsklemme des Oder-Gatters Ss', eine andere Eingangsklemme ist mit der Ausgangsklemme des Gatters St,' und eine dritte Etngangsklemme ist mit der Ausgangsklemme des Und-Gatters S» verbunden, wodurch zu den erwähnten Zeitpunkten an der Eingangsklemme 6/7 Impulse angegeben werden.with the (1 + An), the (2 + An) and de.i (3 + An). Pulses (n = 1.2 ...) of the clock pulse series fed to the input terminal K of the control stage S. The control terminals of the counters TL ₂ and TU are connected to input terminal 6Λ for this purpose. This input terminal is connected to the output terminal of the OR gate SV. One input terminal of this gate St 'is connected to the output terminal of the OR gate Ss', another input terminal is connected to the output terminal of the gate St, 'and a third input terminal is connected to the output terminal of the AND gate S' , which at the times mentioned pulses can be specified at the input terminal 6/7.

Die signifikanten, an den Eingängen der Zähler TL·, und TL=, erscheinenden Signale decken sich mit den (1 4- An), den (3 + An) und den (4 + An). Impulsen (n = 1, 2 ...) der der Eingangsklemme K der Steuerstufe S zugeführten Taktimpulsreihe. Die Steuerklemmen der Zähler TLi und TL-, sind zu diesem Zweck mit der Eingangsklemme (>g verbunden. Diese Eingangsklemme ist mit der Ausgungsklemme des Oder-Gatters Si0' verbunden. Eine Eingangsklemme dieses Gatters Om' ist mit der Ausgangsklemme des Oder-Gatters Sq', eine zweite Eingangsklemme ist mit der Ausgangsklemme des Oder-Gatters Sb' und eine dritte Eingangsklemme ist mit der Ausgangsklemme des Und-Gatters S;' verbunden, wodurch zu den erwähnten Zeitpunkten an die Eingangsklemme 6^·Impulse geliefert werden.The significant signals appearing at the inputs of the counters TL ·, and TL =, coincide with the (1 4- An), the (3 + An) and the (4 + An). Pulses (n = 1, 2 ...) of the clock pulse series fed to the input terminal K of the control stage S. The control terminals of the counter TLi and TL are connected for this purpose to the input terminal (> g. This input terminal is connected to the Ausgungsklemme the OR gate Si0 'connected. An input terminal of this gate Om' is connected to the output terminal of the OR gate Sq ', a second input terminal is connected to the output terminal of the OR gate Sb' and a third input terminal is connected to the output terminal of the AND gate S; ', whereby 6 ^ · pulses are supplied to the input terminal at the times mentioned.

Die an dem Eingang des Zählers 77^ erscheinenden, signifikanten Signale decken sich mit den (3 + An). Impulsen der der Eingangsklemme K der Steuerstufe S zugeführten Taktimpulsreihe. Die Steuerklemme der Zählvorrichtung TL· ist zu diesem Zweck mit der Eingangsklemme βλ verbunden, die mil der Ausgangsklemme des Oder-Gatters S5' verbunden ist, das diese Impulse zu den erwähnten Zeitpunkten liefert. Die Schwellen der Schwellenwertvorrichtung Dr sind mit Rücksicht auf die Korrekturen bestehend aus dem Glied ~vj für die sechs Zähler nacheinander gleichThe significant signals appearing at the input of the counter 77 ^ coincide with the (3 + An). Pulses of the clock pulse series fed to the input terminal K of the control stage S. For this purpose, the control terminal of the counting device TL is connected to the input terminal βλ, which is connected to the output terminal of the OR gate S5 'which supplies these pulses at the times mentioned. With regard to the corrections consisting of the term ~ vj, the thresholds of the threshold value device Dr are successively the same for the six counters

D,Di/5, Di/5, D,C\/5 undD, Di / 5, Di / 5, D, C \ / 5 and

llicivu 4 Hliitt /llicivu 4 Hliitt /

Claims

2020th

Claim:

Phase-independent correlator for a display device for target distance and speed selection, which successively has a signal input, a multiplication stage, an integration stage, and an adjoining threshold value device and a signal output, the multiplication stage having at least one pair of multipliers shifted over 90 ° in the phase which are each connected to the signal input and at least one source of comparison signals, characterized in that between the multiplication stage (V) , ₅ and the integration stages (I) signal combination devices (C) for forming linear combinations of the multipliers (V ) supplied product signal c are present, each of these signal combination devices (C,) is connected to an integrator (TL \, TLi, TL ₃ , TL *) and the threshold device (D) has several inputs (D, D \ fX) and each integrator (TL _U TL ₂ , TL ₃ , TU) to a separate one Input (D, DfI, D, D] J ⁷ I) of the threshold device (D _r ) is connected, and that the coefficients of the i. Combining means (i = \, 2 ... n) the linear combination defined by integers are formed, which the counters of two fractional numbers cos (2ni / n) and sin (2ni / n) come closer, and that ^ ₀ by the Threshold device on the corresponding /. The threshold applied to the input has a threshold value which is equal to a constant value for all inputs (D, Dfä, D, Df2) multiplied by the denominator of the fractions mentioned.

The invention relates to a phase-independent correlator for a radar device for target range and distance Speed selection, one after the other, a signal input, a multiplication stage, an integration stage, and has an adjoining threshold value device and a signal output, wherein the multiplication stage comprises at least one pair of multipliers shifted by 90 ° in phase has, each of which is connected to the signal input and at least one source of comparison signals are.

Such a device is known from a Dutch patent application 67 06 096. In the digital embodiment of this device, the two binary output signals of the multiplication stage are fed directly to the individual counters. These counters count the difference between the number of "0" and "1" values of these binary signals. The states of the counters are decisive for the correction of the received signal with the comparison _{signals, (l0} where one counter state is proportional to sin φ and the other to cos ψ , where sin φ denotes a phase angle dependent on the phase of the received signal to achieve ^ ial df-s correlator phase independent AusgangsLig must _(<s counter these results, as described in the said magazine, in a similar manner as in the analog embodiment in Quadratiervorrichtungen

and processed further in an adding device

will. .

It is also known to determine the modulus of an analog signal which has an arbitrary phase, of which the projections are given on two mutually perpendicular axes, by forming linear combinations of the projections. For this purpose, one of the projections in a combination arrangement with the values cos (2jn // U where / = 1, 2 ... η is, and the other projection in the combination arrangement with the values sin (2xi / n), where 1 = 1 , 2 ... η . These products are obtained by means of resistor networks designed as potentiometers. By setting the sliding contacts of the potentiometers, the cosine and sine values with which the projections of the analog signal were multiplied are precisely implemented Adding arrangement, the products formed by the multiplication of the projections with the cosine and sine value, which have the same index /, are added in pairs, and the larger of these sum signals is determined in a threshold arrangement Modulus of the analog signal.

The aim of the invention is to provide a completely new design for achieving one for digital signals to create phase-independent output signal of the digital correlator.

The phase-independent correlator according to the invention is characterized in that signal combination devices for forming linear combinations of the product signals supplied by the multipliers are present between the multiplication stage and the integration stages, each of these signal combination devices being connected to an integrator and the threshold device having several inputs and each integrator to a separate input of the threshold device is connected, and that the coefficients of the i. Are combining device (i = \, 2 ... n) the linear combination defined by integers formed, which the counters of two fractional numbers cos (2iti / n) and sin (2πί / η) come closer, and that the by the threshold device at corresponding / input applied threshold has a threshold value which is equal to a constant value for all inputs multiplied by the denominator of the fractions mentioned.

This correlator has the advantage that it can be implemented using simple digital circuits.

The invention and its advantages will become more detailed with reference to the embodiments shown in the figures explained.

The same individual parts are denoted by the same reference numerals in the different figures. It indicates

1 shows a known correlation radar device,

F i g. Fig. 2 shows a first embodiment of the correlator according to the invention for use in the radar device according to Fig. 1,

3 shows a vector diagram to explain the mode of operation of the correlation according to the invention,

F i g. 4 shows a second embodiment of the correspondence according to the invention,

Fig. 5 is a graph showing the accuracy with which the threshold is approached and

F i g. 6 shows a third embodiment of a correlator