DE2052911A1 - Semiconductor insulator layer - with evenly changing etching rate throughout thickness - Google Patents
Semiconductor insulator layer - with evenly changing etching rate throughout thicknessInfo
- Publication number
- DE2052911A1 DE2052911A1 DE19702052911 DE2052911A DE2052911A1 DE 2052911 A1 DE2052911 A1 DE 2052911A1 DE 19702052911 DE19702052911 DE 19702052911 DE 2052911 A DE2052911 A DE 2052911A DE 2052911 A1 DE2052911 A1 DE 2052911A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- semiconductor
- etching rate
- deposition
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 title claims abstract description 33
- 239000012212 insulator Substances 0.000 title 1
- 230000008021 deposition Effects 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910000077 silane Inorganic materials 0.000 claims abstract description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 239000012495 reaction gas Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract 2
- 238000005137 deposition process Methods 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 241000283707 Capra Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 for example Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
"Halbleiteranordnung" Die Erfindung betrifft eine Halbleiteranordnung aus einem Halbleiterkörper und einer auf der Ifalbleileroberfläche angeordneten Isolierschicht Dioden, Transistoren und integrierte Schaltungen weisen auf der Halbleiteroberfläche meist eine Passivierungsschicht auf, auf der die zu den einzelnen Bauelementen oder Zonen im Jialbleiterkörper führenden metallischen Leitbahnen angeordnet sLndO Diese Leitbahnen erstrecken sich aus Offnungen in der Isolierschicht1 wo die Halb leiterzonen bzw, die einzelnen Bauelemente elektrisch angeschlossen sind, auf die Isolierschicht. Beispielsweise um die parasitären Kapazitäten möglichst klein zu halten oder, um Inversionsschichten an der Oberfläche des Halbleiterkörpers zu vermeiden, wird die Isolierschicht relativ dick ausgebildet. Dies hat aber den Nachteil, daß beim Herstellen der Kontaktierungsöffnungen in der Isolierschicht steile und hohe Öffnungskanten entstehen, über die die Leitbahnen geführt werden müssen. Es besteht nun die Gefahr, daß die Leitbahnen an diesen stufenförmigen Kanten der Isolierschicht unterbrochen sind. Es ist auch ohne weiteres ersichtlich, daß Photolack- und Belichtungsprozesse Im Bereich scharfer und hoher Kanten in der Isolierschicht sehr problematisch sind. "Semiconductor device" The invention relates to a semiconductor device composed of a semiconductor body and one arranged on the semiconductor surface Insulating layer diodes, transistors and integrated circuits exhibit on the semiconductor surface usually a passivation layer on which the individual components or Zones arranged in the metallic conductor tracks leading to the semiconductor body are sLndO these Conductor tracks extend from openings in the insulating layer1 where the semiconductor zones or, the individual components electrically connected to the insulating layer. For example, to keep the parasitic capacitances as small as possible to hold or to inversion layers on the surface of the semiconductor body avoid, the insulating layer is made relatively thick. But this has the disadvantage that when making the contact openings in the insulating layer steep and high opening edges arise over which the interconnects must be guided. It there is now the risk that the interconnects on these step-shaped edges of the insulating layer are interrupted. It is also readily apparent that photoresist and exposure processes In the area of sharp and high edges in the insulating layer are very problematic.
Es ist Aufgabe der vorliegenden Erfindung, die geschilderten Nachteile zu beseitigen. Dies geschieht erfindungsgemäß bei einer Halbl'eiteranordnung der eingangs beschriebenen Art dadurch, daß die Isolierschicht eine mit dem Abstand von der Halbleiteroberfläche sich ändert de Ätzrate aufweist.It is the object of the present invention to address the disadvantages outlined to eliminate. According to the invention, this occurs with a semiconductor arrangement in FIG type described at the outset in that the insulating layer is one with the distance of the semiconductor surface changes de has etching rate.
Durch diese über dem Querschnitt der Isolierschicht unterschiedliche, auf ein geeignetes Ätzmittel bezogene Ätzrate, erreicht man, daß die Kanten nach dem Einätzen von Öffnungen in die Isolierschicht eine vorgegebene Struktur aufweisen.Due to these different, over the cross-section of the insulating layer, based on a suitable etchant etching rate, one achieves that the edges after the etching of openings in the insulating layer have a predetermined structure.
Wenn, wie dies bei einer bevorzugten Ausführungsform der Fall sein soll. die Ätzrate der Isolierschicht sich über dem Querschnitt stetig ändert, wobei die Ätzrate zur Oberfläche hin zunimmt, erhält man zur Oberfläche sich weit ende Öffnungen mit flach verlaufenden Öffnungskanten Dadurch werden abrupte Stufenübergänge vermieden, so daß die Gefahr eines Leitbahnbruches ausgeschlossen ist.If so, as is the case with a preferred embodiment target. the etching rate of the insulating layer changes continuously over the cross section, whereby the etching rate increases towards the surface, one gets far to the surface Openings with flat opening edges This creates abrupt step transitions avoided, so that the risk of an interconnect break is excluded.
Zur Herstellung von Schottky-Kontakten werden vielfach Kontakte mit flach abfallenden Flanken benötigt. Um solche Kontakte herstellen zu können, müssen in die die Halbleiteroberfläche bedeckende Isolierschicht Öffnungen eingebracht werden, die sich zur Oberfläche hin verengen und ihren größten Querschnitt unmittelbar an der Halbleiteroberfläche aufweisen. Solche Öffnungen lassen sich erfindungsgemäß in einer Ätzlösung dann herstellen, wenn die Ätzrate der Isolierschicht mit wachsendem Abstand von der Halbleiteroberfläche stetig abnimmt.To make Schottky contacts, contacts are often made with gently sloping flanks required. To be able to establish such contacts, you have to into the Semiconductor surface covering insulating layer openings be introduced, which narrow towards the surface and their largest cross-section have directly on the semiconductor surface. Such openings can according to the invention in an etching solution when the etching rate of the insulating layer steadily decreases with increasing distance from the semiconductor surface.
Bei der erfindungsgemäßen Halbleiteranordnung und bei dem zu seiner Herstellung geeigneten Verfahren ist besonders vorteilhaft, daß die Isolierschicht in einem Arbeitsgang aus dem gleichen Material hergestellt werden kann. Bei der Abscheidung der Isolierschicht aus der Gasatmosphäre muß wenigstens ein Abscheidungsparameter stetig geändert werden, um die gewünschte Eigenschaft der Isolierschicht zu erzielen.In the semiconductor arrangement according to the invention and in the one to his Manufacture suitable method is particularly advantageous that the insulating layer can be made from the same material in one operation. In the Deposition of the insulating layer from the gas atmosphere must have at least one deposition parameter be changed continuously in order to achieve the desired property of the insulating layer.
Bei der Abscheidung einer Siliziumnitridschicht durch Gasentladung in einer aus SiH4 und N2 bestehenden Atmosphäre sind solche Parameter das Mischungsverhältnis zwischen SiH4 und N2 oder die Abscheidungstemperatur Entsprechend können die Abscheidungsbedingungen auch bei der Herstellung anderer Nitrid- oder Oxydschichten so gewählt werden, daß die Isolierschichten unter ihrem Querschnitt unterschiedliche Ätzraten aufweisen.During the deposition of a silicon nitride layer by gas discharge in an atmosphere consisting of SiH4 and N2, such parameters are the mixing ratio between SiH4 and N2 or the deposition temperature. The deposition conditions can accordingly also be chosen in the production of other nitride or oxide layers so that the insulating layers have different etching rates under their cross-section.
Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im weiteren anhand der Figuren 1 bis 4 noch näher erläutert werden.The invention and its further advantageous embodiment are intended in further explained in more detail with reference to FIGS.
Die Figur 1 zeigt im Schnitt einen Transistor aus einem Halbleiterkörper 1, in den eine Basiszone 2 und in die Basiszone eine Emitterzone 3 eingelassen sind. Auf der Halbleiteroberfläche ist eine Isolierschicht 4 angeordnet, die bei der Eindiffusion der Halbleiterzonen als Maskierungsschicht verwendet oder erst nach diesen Diffusionsschritten auf die Halbleiteroberfläche aufgebracht wird. Diese Isolierschicht 4 weist gegenüber einem geeigneten Ätzmittel eine zur Oberfläche hin zunehmende Ätzrate auf. Besteht die Isolierschicht aus Siliziumnitrid und wird als Ätzmittel beispielsweise eine 20 ziege Flußsäure verwendet, so entstehen bei der Atzung der Kontaktierungsfenster flach auslaufende und oben abgerundete Offnungskanten 5, die keine senkrechten Stufen mehr enthalten. In den Kontaktierungsfenstern, die mit Hilfe der Photomaskentechnik hergestellt werden, sind die Emitter-, Basis- und Kollektorkontakte 6, 7, 8 angeordnet. Diese Kontakte, die vorzugsweise durch Aufdampfen hergestellt werden, erstrecken sich in Form von metallischen Leitbahnen 9, 10 und lt auf die Isolierschicht 4. Da die Flanken der Öffnungskanten flach und abgerundet verlaufen, lassen sich die Leitbahnen ohne Bruchgefahr an den sonst so gefährdeten Öffnungskanten herstellen.FIG. 1 shows in section a transistor made from a semiconductor body 1, in which a base zone 2 and an emitter zone 3 are embedded in the base zone. An insulating layer 4 is arranged on the semiconductor surface, which during the indiffusion of the semiconductor zones is used as a masking layer or only after these diffusion steps is applied to the semiconductor surface. This insulating layer 4 faces opposite a suitable etchant increasing towards the surface Etching rate on. The insulating layer consists of silicon nitride and is used as an etchant for example If a goat hydrofluoric acid is used, the contacting window is created when etching opening edges 5 which taper off flat and are rounded at the top and have no vertical steps contain more. In the contact windows made with the help of the photo mask technology are produced, the emitter, base and collector contacts 6, 7, 8 are arranged. These contacts, which are preferably made by vapor deposition, extend in the form of metallic interconnects 9, 10 and lt on the insulating layer 4. Since the flanks of the opening edges are flat and rounded, the Create interconnects without the risk of breakage on the otherwise endangered opening edges.
Die in der Figur 1 dargestellte Halbleiteranordnung ist nur als eine der einfachsten, nach dem erfindungsgeaäßen Prinzip herstellbaren Anordnung zu betrachten. Besonders vorteilhaft findet eine Isolierschicht mit einer zr Oberfläche hin stetig zunehmenden Ätzrate bei integrierten Schaltungen oder bei Schaltungen, die mehrere Isolierschichten Ubereinander aufweisen, Anwendung.The semiconductor device shown in Figure 1 is only as one the simplest arrangement that can be produced according to the principle of the invention is to be considered. An insulating layer with a zr surface is particularly advantageous increasing etching rate for integrated circuits or for circuits that contain several Insulating layers Have one above the other, application.
In der Figur 2 ist die Änderung der Ätzrate in Abhängigkeit von der Abscheidungstemperatur dargestellt. Das Diagra bezieht sich auf eine Siliziumnitridschicht, die aus den Reaktionsgasen SiH4 und N2 durch Gasentladung hergestellt wird. Die Atzrate bezieht sich auf eine 20 %ige Flußsäure. Wie sich aus dem Diagramm ergibt, kann durch eine Temperaturänderung im Bereich zwischen 600 °C und 250 °C die Ätzrate von etwa 50 Å je min. auf 1000 Å je min. gesteigert werden. Durch eine stetige Temperaturänderung bei der Abscheidung der Siliziumnitridschicht erzielt man somit eine stetige Änderung der Ätzrate. Besonders vorteilhaft ist der Temperaturbereich unter 400 C, da bei dieser Temperatur unerwünschte Diffusionsprozesse oder aechanische Schädigungen des Bauelementes vermieden werden. Die Herstellungsmethode der Isolierschicht ist außerdem sehr rein, da als Ausgangsstoffe nur Silan und Stickstoff verwendet werden. Vor der Abscheidung der Isolierschicht kann die Halbleiteroberfläche noch ergänzend in der gleichen Apparatur im Glimmfeld gereinigt werden.In FIG. 2, the change in the etching rate is a function of the Deposition temperature shown. The Diagra refers to a silicon nitride layer, which is produced from the reaction gases SiH4 and N2 by gas discharge. the Etching rate is based on a 20% hydrofluoric acid. As can be seen from the diagram, can reduce the etching rate by changing the temperature in the range between 600 ° C and 250 ° C can be increased from about 50 Å per minute to 1000 Å per minute. Through a constant change in temperature A constant change is thus achieved during the deposition of the silicon nitride layer the etching rate. The temperature range below 400 C is particularly advantageous, since this temperature unwanted diffusion processes or mechanical damage of the component can be avoided. The manufacturing method of the insulating layer is also very pure, as only silane and nitrogen are used as starting materials. Before the insulation layer is deposited, the semiconductor surface can also be used as a supplement in the same apparatus in the glow field can be cleaned.
Wie sich aus der Figur 3 ergibt, kann die Ätzrate der Siliziumnitridschicht auch durch die Variation der Mischungsverhältnisses der beiden Reaktionsgase variiert werden.As can be seen from FIG. 3, the etching rate of the silicon nitride layer also varied by varying the mixing ratio of the two reaction gases will.
In der Figur ist die Silankonzentration im Reaktionsgas im logarithmischen Maßstab dargestellt. Bei einer Konzentration von 10 ,~ liegt die Ätzrate der Siliziumnitridschicht in 20 zeiger Flußsäure bei ca. 40 Å je min., während bei einer Konzentration von ca. 0,3 % die Ätzrate auf nahezu o 300 A je min. gestiegen ist. Daraus erkennt man, daß durch eine stetige Änderung des Mischungsverhältnisses auch eine stetige Änderung der Ätzrate über dem Querschnitt der Isolierschicht erzielt werden kann.In the figure, the silane concentration in the reaction gas is logarithmic Scale shown. The etching rate of the silicon nitride layer is at a concentration of 10 ~ in 20 point hydrofluoric acid at approx. 40 Å per min., while at a concentration of 0.3% the etching rate has risen to almost 300 A per minute. From this you can see that through a constant change in the mixing ratio there is also a constant change the etching rate can be achieved across the cross section of the insulating layer.
Um eine nach außen hin zunehmende Ätzrate zu erhalten, muß also während der Abscheidung der Isolierschicht entweder die Abscheidungstemperatur stetig gesenkt oder die Silankonzentration im Reaktionsgas stetig verringert werden. Natürlich können in beliebiger Weise auch beide Parameter zugleich geändert werden.In order to obtain an etching rate increasing towards the outside, so must during the deposition of the insulating layer either the deposition temperature is continuously lowered or the silane concentration in the reaction gas can be steadily reduced. Naturally can do both in any way Parameters changed at the same time will.
In der Figur 4 ist eine Öffnung in einer Oxydschicht dargestellt, wie sie beispielsweise zur Herstellung von Schottky-Kontakten mit flach abfallenden Rändern benötigt wird. Auf dem Halbleiterkörper 1 ist eine Isolierschicht 4 angeordnet, deren Ätzrate nach außen hin stetig abnimmt, so daß bei der Einätzung der Öffnung in einem geeigneten Ätzmittel eine sich nach außen verjüngende Öffnung entsteht. In diese Öffnung 12 mit nach außen abnehmendem Querschnitt wird dann beispielsweise ein gleichrichten der Metallkontakt 13 eingebracht, dessen Rand nicht abrupt, sondern stetig abfällt Die für die Herstellung dieser Anordnung notwendige Isolierschicht wird beispielsweise dadurch hergestellt, daß während der Abscheidung einer Siliziumnitridschicht aus der Gasatmosphäre die Temperatur oder der Silananteil am Reaktionsgas stetig erhöht wird.In the figure 4 an opening is shown in an oxide layer, as used, for example, for the production of Schottky contacts with gently sloping Margins is needed. An insulating layer 4 is arranged on the semiconductor body 1, whose etching rate steadily decreases towards the outside, so that when the opening is etched an outwardly tapering opening is created in a suitable etchant. In this opening 12 with an outwardly decreasing cross-section is then for example a rectification of the metal contact 13 introduced, the edge of which is not abrupt, but steadily falling The insulating layer necessary for the production of this arrangement is produced, for example, by the fact that during the deposition of a silicon nitride layer from the gas atmosphere, the temperature or the proportion of silane in the reaction gas is constant is increased.
Mit Hilfe der erfindungsgemäßen Auswahl der Isolierschicht und einem zu seiner Herstellung geeigneten Verfahren erhält man Isolierschichten, deren Ätzgeschwindigkeit an den verschiedenen Stellen des Querschnitts unterschiedlich ist, so daß den Ätzkanten eine beliebige Form verliehen werden kann. Neben einer verdünnten Flußsäure können auch andere Säuren, wie beispielsweise gepufferte Flußsäure oder Phosphorsäure verwendet werden.With the help of the selection of the insulating layer according to the invention and a method suitable for its production is obtained, whose Etching speed different at the different points of the cross-section is, so that the etched edges can be given any shape. In addition to a Dilute hydrofluoric acid can also contain other acids, such as, for example, buffered hydrofluoric acid or phosphoric acid can be used.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702052911 DE2052911A1 (en) | 1970-10-28 | 1970-10-28 | Semiconductor insulator layer - with evenly changing etching rate throughout thickness |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702052911 DE2052911A1 (en) | 1970-10-28 | 1970-10-28 | Semiconductor insulator layer - with evenly changing etching rate throughout thickness |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2052911A1 true DE2052911A1 (en) | 1972-05-04 |
Family
ID=5786398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702052911 Withdrawn DE2052911A1 (en) | 1970-10-28 | 1970-10-28 | Semiconductor insulator layer - with evenly changing etching rate throughout thickness |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2052911A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2636351A1 (en) * | 1976-08-12 | 1978-02-16 | Siemens Ag | Production of finely structured layer on substrate - applying intermediate layer with solubility varying as function of depth for selective dissolution |
-
1970
- 1970-10-28 DE DE19702052911 patent/DE2052911A1/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2636351A1 (en) * | 1976-08-12 | 1978-02-16 | Siemens Ag | Production of finely structured layer on substrate - applying intermediate layer with solubility varying as function of depth for selective dissolution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1589810C3 (en) | Passivated semiconductor component and method for its manufacture | |
| DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
| DE2615754C2 (en) | ||
| DE2149766A1 (en) | Semiconductor device and method for its manufacture | |
| DE3228588A1 (en) | METHOD FOR PRODUCING A MISFET AND MISFET PRODUCED THEREOF | |
| DE2133184A1 (en) | Method for manufacturing semiconductor components | |
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| EP0012220A1 (en) | Method of making a Schottky contact with a self aligned guard ring | |
| DE2249832C3 (en) | Method for producing a wiring layer and application of the method for producing multilayer wiring | |
| DE2230171A1 (en) | METHOD FOR PRODUCING STRIP LADDERS FOR SEMICONDUCTOR COMPONENTS | |
| DE2252868A1 (en) | FIELD EFFECT TRANSISTOR WITH TWO CONTROL ELECTRODES FOR OPERATION AT VERY HIGH FREQUENCIES | |
| DE2063726A1 (en) | Method of manufacturing an MNOS memory element | |
| DE2930780C2 (en) | Method of manufacturing a VMOS transistor | |
| DE2052911A1 (en) | Semiconductor insulator layer - with evenly changing etching rate throughout thickness | |
| DE2219696A1 (en) | Procedure for creating isolation areas | |
| DE2453528C2 (en) | Masking process | |
| DE69215956T2 (en) | Method of making contact on a semiconductor device | |
| DE2139631C3 (en) | Method for producing a semiconductor component, in which the edge of a diffusion zone is aligned with the edge of a polycrystalline silicon electrode | |
| DE2152057A1 (en) | Method of manufacturing a semiconductor structure | |
| EP0003733B1 (en) | Process for the generation of windows having stepped edges within material layers of insulating material or of material for electrodes for the production of an integrated semiconductor circuit and mis field-effect transistor with short channel length produced by this process | |
| DE2253001A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS | |
| DE1927645A1 (en) | Method of manufacturing a semiconductor element | |
| EP0883169A2 (en) | Method for fabricating a thin film transistor | |
| DE2532608A1 (en) | MONOLITHICALLY INTEGRATED CIRCUIT AND PLANAR DIFFUSION PROCESS FOR PRODUCTION | |
| DE1564849C3 (en) | Method for producing a protective layer on a semiconductor body |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8139 | Disposal/non-payment of the annual fee |