DE2048197A1

DE2048197A1 - Method for monitoring an Em control arrangement for a circuit arrangement for compensating for changes in runtime in the transmission of time-division multiplex night-time signals, in particular PCM time-division multiplex night-time signals

Info

Publication number: DE2048197A1
Application number: DE19702048197
Authority: DE
Inventors: Karl Anton Dipl Ing. 8000 München Lutz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1969-01-30
Filing date: 1970-09-30
Publication date: 1972-04-06

Description

Verfahren zur Uberwachung einer Einstellanordnung für eine @chaltungsanordnung zum Ausgleich von Laufzeitänderungen bei der Übertragung von Zeitmultiplex-Nachrichtensignalen, insbes. PCM-Zeitmultiplex-Nachrichtensignalen (Zusatz zu P 19 04 591. 1-31) Das Hauptpatent (Dt.-Pnm. P 19 04 591. 1-31) betrifft eine Schaltungsano dnung zum Ausgleich von insbes. durch Temperatureinflüsse hervorgerufenen Laufzeitänderungen bei der Ubertragung von Zeitmultiplex-Nachrichtensignalen, insbes.Method for monitoring a setting arrangement for a circuit arrangement to compensate for changes in runtime during the transmission of time-division multiplex message signals, esp. PCM time division multiplex message signals (addition to P 19 04 591. 1-31) The Main patent (Dt.-Pnm. P 19 04 591. 1-31) relates to a circuit design for compensation of runtime changes in the Transmission of time division multiplex message signals, esp.

PCM-Zeitmultiplex-Nachrichtensignalen, zu einer Nachrichtensignal-Empfangsstelle, insbes. PCM-Nachrichtensigna --~mpfangsstelle, hin, durch Aufnahme der Nachrichtensignale in Zeitfächern eines bei der Übertragung der Nachrichtensignale über eine Ubertragungsstrecke benutzten Zeitfächerrasters und bgabe der betreffenden Nachrlchtensignale in Zeitfächern eines in der Empfangsstelle für die Nachrichtensignalweiterleitung benutzten Zeitfächerrasters, insbes. für Fernmelde-PCM-Vermittlungsanlagen. Als kennzeichnend für diese Schaltungsanordnung wird gemäß dem Hauptpatent angesehen, daß wenigstens zwei Zwischenspeicher vorgesehen sind, die während der Blauer der Zeit fächer des auf der Übertragungsstrecke benutzten Zeitfächerrasters zyklisch aufeinanderfolgend zur Einspeicherung der der Fmpfangsstelle zugeführten Nachrichtensignale und während der Dauer der Zeitfächer der in der Empfangsstelle für die Weiterleitung von Nachrichtensignalen benutzten Zeitfächerrasters zyklisch aufeinanderfolgend zur Ausspeicherung der jeweiligen Nachrichtensignale wirksam gesteuert werden. Auf diese Weise ist es, wie sich gezeigt hat, möglich, bei der Übertragung von Zeitmultiplex-Idachrich+ensignalen und insbes. von PCM-Nachrichtensignalen zu einer Nachrichtensignal-Empfangsstelle hin insbes. durch Temperatureinflüsse auftretende Laufzeitänderungen auf einfache Weise ausgleichen zu können.PCM time division multiplex message signals, to a message signal receiving station, esp. PCM message signals - ~ receiving point, by receiving the message signals in time slots one when the message signals are transmitted over a transmission link used time fan grid and output of the relevant message signals in time slots a time slot grid used in the receiving station for message signal forwarding, esp. for telecommunication PCM switching systems. As characteristic of this circuit arrangement it is considered according to the main patent that at least two intermediate stores are provided are the fans of the one used on the transmission path during the blue of the time Time fan raster cyclically successive for storing the reception point supplied message signals and for the duration of the time slots in the receiving station Time fan grid used for the forwarding of message signals cyclically effective successively for the storage of the respective message signals being controlled. In this way, as has been shown, it is possible in the Transmission of time-division multiplex Idachrich + ensignalen and especially of PCM message signals to a message signal receiving point, especially by temperature influences occurring To be able to compensate for changes in runtime in a simple manner.

Wie im Hauptpatent beschrieben, ist für die vorstehend betrachtete Schaltungsanordnung eine Einstellanordhung vorgesehen, die im wesentlichen aus zwei :)ekodern besteht, welche jeweils die Eingangsseite bzw. Ausgangsseite der bwischenspeicher an die jeweilige ankommende bzw. abgehende Leitung durch Abgabe entsprechender Steuersignale anzuschalten gestatten.As described in the main patent, is considered for the above Circuit arrangement a setting arrangement is provided, which essentially consists of two :) there is decoder, which is the input side or output side of the buffer to the respective incoming or outgoing line by issuing appropriate control signals Allow to turn on.

Um insbes. durch Temperatureinflüsse hervorgerufene Laufzeitänderungen bei der Ubertragung von Zeitmultiplex-riachricht ensignalen sowohl bei positiver als auch bei negativer linderung möglichst weitgehend ausgleichen zu können, ist man bestrebt, den Zeitpunkt des Ausspeicherns der in einen Zwischenspeicher eingespeicherten Nachrichtensignale zu einem Zeitpunkt vorzunehmen, der Laufzeitänderungen der zuvor erwähnten Art zuläßt. In diesem Zusammenhang ist im Hauptpatent vorgeschlagen, zu bestimmten Zeitpunkten jeweils abgegebene Steuersignale für die Aufnahme von Nachrichtensignalen in die bwischenspeicher und für die Aus speicherung derartiger tiachrichtensignale aus den Zwischenspeichern miteinander zu vergleichen und bei Feststellung einer Nichtübereinstimmung der miteinander verglichenen Steuersignale ein regelsignal für einen Steuergenerator abzugeben, dessen Ausgangssignale bzw. -impulse das Ausspeichern der Hachrichtensignale aus den erwähnten Zwischenspeichern bewirken. Auf eine derartige lnsteuerung des Signalgenerators hin kann die Frequenz, mit der die von diesem Signalgenerator abgegebenen Signale bzw. Impulse auftreten, in gewünschter eise geregelt werden.In particular, changes in runtime caused by temperature influences in the transmission of time-division multiplex messages ensignalen both in positive as well as being able to compensate for negative relief as much as possible the aim is to determine the point in time when the stored in a buffer memory Make message signals at a time that changes the runtime of the previous mentioned type. In this context, it is proposed in the main patent to control signals emitted at certain times for the reception of message signals into the temporary memory and for storing such message signals from the buffers to compare with each other and if a Mismatch of the compared control signals a control signal for a control generator, the output signals or pulses of which are saved cause the message signals from the mentioned buffers. Such a one The signal generator can be controlled by the frequency with which the signal generator emitted signals or pulses occur, can be regulated in the desired manner.

Eine Frequenz- und/oder Phasenregelung der von dem zuvor erwähnten Signalgenerator jeweils abgegebenen Signale bzw. Impulse ist jedoch nicht immer möglich, und zwar insbes. dann nicht, wenn in der betreffenden Vermittlungsstelle, in der die Schaltungsanordnung gemäß dem Hauptpatent verwendet wird, mit einer festen Taktfrequenz gearbeitet wird, Unter Taktfrequenz wird dabei die Folgefrequenz verstanden, mit der die in den einzelnen Zeitfächern (Pulsphasen) auftretenden Bits aufeinanderfolgen.A frequency and / or phase control of the aforementioned Signal generator respectively emitted signals or pulses, however, is not always possible, especially not if in the relevant exchange, in which the circuit arrangement according to the main patent is used, with a fixed clock frequency is used, under clock frequency is the repetition frequency understood with which the bits occurring in the individual time fans (pulse phases) successive.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen eg zu zeigen, wie bei der jberwachung einer Einstellanordnung für eine chaltungsanordnung gemäß dem Hauptpatent vorzugehen ist, um zum einen nicht die Taktfrequenz der betreffenden Vermittlungsstelle ändern zu müssen, in der diese Schaltungsanordnung verwendet wird, und zum anderen zu gewährleisten, daß die oben angegebene DedingunE bezüglich des usgleiches von Laufzeitänderungen eingehalten werden kann.The invention is accordingly based on the object to show an eg as with the monitoring of a setting arrangement for a circuit arrangement according to FIG the main patent is to proceed, on the one hand, not the clock frequency of the relevant Having to change exchange in which this circuit arrangement is used will, and on the other hand to ensure that the DedingunE given above with regard to the compensation of changes in runtime can be adhered to.

Gelöst wird die vorstehend aufgezeigte Aufgabe ausgehend von einem Verfahren zur Uberwachung einer Einstellanordnung für eine Schaltungsanordnung gemäß dem Hauptpatent ...... (Dt.Anm.The problem indicated above is achieved on the basis of one Method for monitoring a setting arrangement for a circuit arrangement according to the main patent ...... (German note.

P 19 Q4 591.1-31) erfindungsgemäß dadurch, daß mit der Ausgangsseite der den jeweils vorgesehenen Übertragungsstrecken zugehörigen Zwischenspeichern eine Überwachungsschaltung jeweils während der Dauer zumindest eines Pulsrahmens zyklisch aufeinanderfolgend verbunden wird, daß mit tqilte dieser Überwachungsschaltung das Auftreten eines bestimmten Bit-Musters in einem bestimmten Zeitfach des jeweiligen Pulsrahmens unter Heranziehung von Steuersignalen ermittelt wird, die von einem Steuersignalgenerator im Zuge der Abgabe von zur Ausspeicherung der in den Zwischenspeichern Jeweils eingespeicherten iJachrichtensignale dienenden Steuersignalen mit abgegeben werden, und daß von der Überwachungsschaltung jeweils abgegebene Kehlermeldesignale entsprechend der jeweils festgestellten Größe der Abweichung des ermittelten Bit-Musters innerhalb des festgelegten Zeitfaches von dem bestimmten Bit-Muster zur entsprechenden Einstellung einer Steueranordnung herangezogen werden, welche die Aufnahme der über die jeweilige Ubertragungsstrecke übertragenen Nachrichtensignale in der betreffenden Empfangsstelle steuert.P 19 Q4 591.1-31) according to the invention in that with the output side the buffers associated with the transmission links provided a monitoring circuit for the duration of at least one pulse frame that is connected cyclically in succession with tqilte of this monitoring circuit the occurrence of a specific bit pattern in a specific time slot of the respective Pulse frame is determined using control signals from a Control signal generator in the course of the delivery of to the storage of the in the intermediate storage Control signals serving in each case stored in the message signals are also emitted are, and that throat alarm signals emitted in each case by the monitoring circuit corresponding to the size of the deviation of the determined bit pattern determined in each case within the specified time slot from the specific bit pattern to the corresponding one Setting a control arrangement are used, which the inclusion of the over the respective transmission link transmitted message signals in the relevant Receiving point controls.

Die Erfindung bringt den Vorteil mit sich, daß sie auf relativ einfache Weise die für die Schaltungsanordnung zum Ausgleich von insbes. durch Temperatureinflüsse hervorgerufenen Laufzeitänderungen bei der Ubertragung von Zeitmultiplex-Nachrichtensignalen dienende Einstellanordnung zu überwachen gestattet und auf die Ermittlung einer fehlerhaften Betriebsweise bei dieser Einstellanordnung entsprechende Gegenmaßnahmen einzuleiten vermag, ohne dabei die Ausgangsseite der .jeweiligen Zwischenspeicher hinsichtlich der Ausspeicherung von in den Zwischenspeichern jeweils eingespeicherten Nachrichtensignale beeinflussen zu müssen. Vielmehr ist es auf relativ einfache Weise möglich, eine fehlerhafte Einstellung der vorgesehenen Einstellanordnung dadurch zu beheben, daß diese Einstellanordnung auf der Eingangsseite der jeweiligen Zwischenspeicher entsprechend gesteuert wird.The invention has the advantage that it is relatively simple Way for the circuit arrangement to compensate for, in particular, by temperature influences Changes in runtime caused during the transmission of time-division multiplex message signals Serving adjustment arrangement to monitor allowed and to the determination of a Corresponding countermeasures for incorrect operation in this setting arrangement able to initiate without doing the output side of the .related intermediate storage with regard to the withdrawal of each stored in the intermediate storage Having to influence news signals. Rather, it is relatively straightforward Way possible, an incorrect setting of the intended setting arrangement thereby to fix that this setting arrangement on the input side of the respective buffer is controlled accordingly.

Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.With the aid of a drawing, the invention is illustrated below using an exemplary embodiment explained in more detail.

Die in der Zeichnung dargestellte Schaltungsanordnung umfaßt im wesentlichen drei Teile, nämlich eine Eingangs schaltung ES, eine Uberwachungsschaltung Ue und eine Signalabgabeschaltung.The circuit arrangement shown in the drawing essentially comprises three parts, namely an input circuit ES, a monitoring circuit and Ue a signal output circuit.

Die Eingangsschaltung ES ist Je ankommende PCM-Übertragungsstrecke, im folgenden auch nur kurz ankommende Leitung genannt, vorgesehen. Die betreffende Eingangsschaltung ES enthält im wesentlichen Zwischenspeicher, von denen im vorliegenden Fall vier vorgesehen sind, nämlich die ZWischenspeicher ZSp1 bis ZSp4. Diese Zwischenspeicher sind eingangsseitig über Schalter Se7 bis Se4 zyklisch aufeinanderfolgend an die ankommende Leitung Le anschaltbar. In entsprechender Weise sind die betreffenden Zwischenspeicher ausgangsseitig über Schalter Sa7 bis Sa4 zyklisch aufeinanderfolgend an die abgehende Leitung La anschaltbar. Diese abgehende Leitung La führt zu einem in der Vermittlungsstelle, Zu der die hier betrachtete Schaltungsanordnung gehört, vorhandenen PCM-Verbindungskoppelfeld hin. Zur Einstellung der Schalter Sel bis Se4 dienende Steuersignale bzw. -impulse werden vom Ausgang eines Dekoders De abgegeben, der einem Zähler Ze nachgeschaltet ist.The input circuit ES is for each incoming PCM transmission path, in the following also referred to as the incoming line for a short time, provided. The person in question Input circuit ES essentially contains buffers, of which in the present one Case four are provided, namely the latches ZSp1 to ZSp4. This cache are cyclically successive to the input side via switches Se7 to Se4 Incoming line Le can be switched on. The relevant are in a corresponding manner Buffer storage on the output side cyclically successive via switches Sa7 to Sa4 can be connected to the outgoing line La. This outgoing line La leads to one in the exchange to which the circuit arrangement considered here belongs, existing PCM interconnection matrix. To set the switches Sel to Be serving Control signals or pulses are from the output of a Decoder De delivered, which is connected downstream of a counter Ze.

Dieser Zähler besitzt eine Zählkapazität von 4, d.h. durch diesen Zähler Ze erfolgt eine Frequenzuntersetzung der diesem Zähler jeweils zugeführten Impulse im Verhältnis von 1 zu 4. Der Zähler Ze ist einem Zähler Zw nachgeordnet, der eine Zählkapazität von 8 besitzt. Dies bedeutet, daß dieser Zähler Zw eine Frequenzuntersetzung der ihm jeweils zugeführten Impulse im Verhältnis 1 zu 8 bewirkt. Der Zähler Zw wird über ein sperrglied Gsl angesteuert, das mit seinem Signaleingang an den Ausgang eines Regenerators Rg angeschlossen ist, der eingangsseitig an die ankommende Leitung Le angeschlossen ist. Dieser Regenerator Rg gibt mit der Folgefrequenz der einzelnen Nachrichtensignalbits auftretende "Streckentakt"-Impulse ab. Im Takte dieser Impulse wird der Zähler Zw normalerweise angesteuert. Jeweils nach Aufnahme von acht derartigen Impulsen gibt der Zähler Zw einen Ausgangsimpuls bzw.This counter has a counting capacity of 4, i.e. through this Counter Ze is a frequency scaling of the respectively supplied to this counter Pulses in the ratio of 1 to 4. The counter Ze is arranged downstream of a counter Zw, which has a counting capacity of 8. This means that this counter Zw has a frequency reduction of the pulses supplied to it in a ratio of 1 to 8. The counter Zw is controlled via a blocking element Gsl, which has its signal input to the output a regenerator Rg is connected, the input side to the incoming line Le is connected. This regenerator Rg gives with the repetition frequency of the individual Message signal bits from occurring "system clock" pulses. In the rhythm of these impulses the counter Zw is normally controlled. Each after taking eight such The Zw counter gives an output pulse or

ein Ausgangssigna7 an den Zähler Ze ab. Bei dem Zähler Zw ist die Frequenzuntersetzung hier mit 1 zu 8 deshalb gewählt, weil ein PCM-System angenommen ist, bei dem die Zeitfächer der einzelnen Zeitkanäle jeweils 8 Bit umfassen, d.h. jeweils 8 Zeitfachelemente enthalten. Demgemäß gibt der Zähler Zw jeweils den Beginn bzw. das Ende eines solchen Zeitfaches angebende Steuerimpulse oder -signale ab. Bei dem Zähler Ze ist die Frequenzuntersetzung hier deshalb mit 1 zu 4 gewählt, weil die Eingangsschaltung ES vier Zwischenspeicher umfaßt, die zyklisch aufeinanderfolgend durch von dem Dekoder De abzugebende steuert signale bzw. -impulse an die ankommende Leitung Le annzuschalten sind.an output signal from the counter Ze. The counter Zw is the Frequency scaling chosen here with 1 to 8 because a PCM system is adopted in which the time slots of the individual time channels each comprise 8 bits, i.e. each contain 8 time subject elements. Accordingly, the counter Zw gives the beginning in each case or control pulses or signals indicating the end of such a time slot. In the case of the counter Ze, the frequency reduction is therefore selected here with 1 to 4, because the input circuit ES includes four buffers, which are cyclically successive by the decoder De controls signals or pulses to the incoming one Line Le are to be switched on.

während die vorstehend betrachtete Eingangsschaltung "sS individuell für Jede ankommende PCM-0bertragungsstrecke bzw. ankommende Leitung vorgesehen ist, ist die Uberwachungsschaltung Ue für sämtliche in der jeweiligen Vermittlungsstelle vorgesehene Eingangs schaltungen ES bzw. ankommende Leitungen gemeinsam vorgesehen. Dies ist in der Zeichnung dadurch veranschaulicht, daß entsprechende Eingangs- und Ausgangsleitungen der Uberwachungsschaltung Ue Jeweils mit einem Vielfachzeichen versehen sind. Die Uberwachungsschaltung Ue enthält ein 8-Bit-Schieberegister SR, das mit seinem Eingang über einen zu der jeweiligen Eingangs schaltung ES gehörenden Schalter 'u an die jeweilige abgehende Leitung La und damit an die Ausgangsseite der zu der jeweiligen Eingangs schaltung ES gehörenden Zwischenspeicher ZSp1 bis ZSp4 anschaltbar ist. An einem mit B8 bezeichneten Ausgang des Schieberegisters SR, an dem jeweils nach Aufnahme von acht, ein-Synchronisierwort bildenden Bits ein Bit auftritt, sind ein Flip-Flop FF mit seinem einen Eingang und e-in UND-Glied GU3 mit seinem einen Eingang angeschlossen. Das Flip-Flop FF ist mit seinem anderen Eingang an den Ausgang des UND-Gliedes GU3 angeschlossen. Der auf die Aktivierung des zuletztgenannten Eingangs des Flip-Flops FF hin ein "L"-Signal abgebende Ausgang des Flip-Flops FF ist an den RUckstell- oder Nullstellungs-Eingang En eines Zählers Zx angeschlossen. Der andere Ausgang des Flip-Flops FF ist an den Eingang eines UND-Gliedes GU4 angeschlossen, das mit seinem Ausgang ein den Steuereingang des Zählers Zx angeschlossen ist. Einem weiteren Eingang x des UND-Gliedes GU4 werden Taktimpulse von einem entsprechend bezeichneten Ausgang x eines in der betrachteten Vermittlungsstelle vorgesehenen Taktgenerators TG zugeführt.while the input circuit considered above "sS individual is provided for every incoming PCM transmission link or incoming line, is the monitoring circuit Ue for all in the respective exchange provided input circuits ES or incoming lines provided jointly. This is illustrated in the drawing that corresponding input and Output lines of the monitoring circuit Ue each with a multiple symbol Mistake are. The monitoring circuit Ue contains an 8-bit shift register SR with its input via a switch belonging to the respective input circuit ES 'u to the respective outgoing line La and thus to the output side of the to the Buffer ZSp1 to ZSp4 belonging to the respective input circuit ES can be connected is. At an output labeled B8 of the shift register SR, at which each a bit occurs after eight bits forming a synchronization word have been recorded a flip-flop FF with its one input and e-in AND gate GU3 with its one Input connected. The flip-flop FF has its other input to the output of the AND gate GU3 connected. The one on the activation of the latter At the input of the flip-flop FF an "L" signal emitting output of the flip-flop FF is connected to the reset or reset input En of a counter Zx. The other output of the flip-flop FF is connected to the input of an AND gate GU4, which is connected to the control input of the counter Zx with its output. One Another input x of the AND gate GU4 are clock pulses from a corresponding designated output x of one provided in the switching center in question Clock generator TG supplied.

Der Zähler Zx ist ausgangsseitig an einen weiteren Eingang des UND-Gliedes GU3 angeschlossen.The output of the counter Zx is connected to a further input of the AND element GU3 connected.

Der Zähler Zx weist im vorliegenden Fall eine Zählkapazität von 256 auf bzw. er bewirkt eine Frequenzuntersetzung der seinem Steuereingang Jeweils zugeführten Zählimpulse im Verhältnis 1 zu 256. Dieser Wert ist mit Rücksicht auf ein PCM-System gewählt, das 32 Zeitkanäle bzw. Zeitfächer je Pulsrahmen mit Jeweils 8 Bit umfaßt. Demgemäß gibt der Zähler Zx je Pulsrahmen einen Ausgangsimpuls von seinem Ausgang K32/B8 ab. Die Bezeichnung des betreffenden Ausgangs soll dabei andeuten, daß dieser Ausgangsimpuls als achtes Bit im 32. Zeitfach des Jeweiligen Pulsrahmens auftritt.In the present case, the counter Zx has a counting capacity of 256 on or it causes a frequency reduction of the respectively supplied to its control input Counting pulses in a ratio of 1 to 256. This value is with regard to a PCM system selected, which comprises 32 time channels or time slots per pulse frame with 8 bits each. Accordingly, the counter Zx gives an output pulse from its output for each pulse frame K32 / B8. The name of the output in question should indicate that this Output pulse occurs as the eighth bit in the 32nd time slot of the respective pulse frame.

dieser Ausgangsimpuls wird mit hilfe des UIXD-Gliedes GU3 mit einem zum entsprechenden Zeitpunkt (achtes Bit im 32.this output pulse is generated with the help of the UIXD element GU3 with a at the corresponding time (eighth bit in the 32nd

Zeitfach des Jeweiligen Pulsrahmens) mit dem vom Ausgang B8 des Schieberegisters SR abgegebenen Bit verglichen. Es sei hier bemerkt, daß zu diesem Zweck dem UND-Glied GU3 an einem weiteren Eingang ein entsprechendes Entriegelungssignal von einem Ausgang B8 eines Zählers Bz her zugeführt wird. An dem Ausgang B8 dieses Zählers Bz tritt Jeweils während der Dauer des 8. Zeitfachelements des jeweiligen Zeitfaches ein Ausgangsimpuls auf. Neben den erwähnten UND-Gliedern weist die Überwachungsschaltung Ue noch ein Sperrglied GS2 auf, das mit seinem Sperreingang an den Ausgang B8 des Schieberegisters SR angeschlossen ist und das an seinem Signaleingang z (k32) Steuerimpulse von einem entsprechend bezeichneten Ausgang z(k32) eines Zählers Kz her erhält. Diese Steuerimpulse treten Jeweils während der Dauer des 32. Zeitfaches der Pulsrahmen auf.Time times of the respective pulse frame) with that of output B8 of the shift register SR output bit compared. It should be noted here that for this purpose the AND gate GU3 at a further input a corresponding unlocking signal from an output B8 of a counter Bz is fed here. At the output B8 of this counter Bz occurs In each case during the duration of the 8th time slot element of the respective time slot Output pulse on. In addition to the AND gates mentioned, the monitoring circuit Ue still has a blocking element GS2, which has its blocking input to the output B8 of the Shift register SR is connected and that at its signal input z (k32) control pulses from a correspondingly designated output z (k32) of a counter Kz. These control pulses occur for the duration of the 32nd time slot of the pulse frame on.

Die Ausgänge der beiden Verknüpfungsglieder GU3 und GS2 der Uberwachungsschaltung Ue sind an den Jeweils einen Eingang zweier UND-Glieder GU1, GU2 in der jeweiligen Eingangsschaltung 5 angescUossen. Dabei ist der Ausgang des U,-Gliedes GU3 an dem einen ingang des UND-Gliedes GU1 angeschlossen, während der Ausgang des Sperrgliedes GS2 an dem einen Eingang des UND-Gliedes GU2 angeschlossen ist. Die beiden anderen Eingänge der beiden UND-Glieder GU1 und GU2 sind an den Ausgang eines Dekoders Drz angeschlossen,von dem Jeweils Steuerimpulse bzw. -signale zur Betätigung der in den einzelnen Eingangs schaltungen ES jeweils vorgesehenen Schalter Su abgegeben werden. Der Ausgang des UND-Gliedes GUl ist mit dem Sperreingang des Sperrgliedes GSI verbunden, und der Ausgang des UND-Gliedes GU2 ist mit einem Steuereingang des Zählers Ze verbunden.The outputs of the two logic elements GU3 and GS2 of the monitoring circuit Ue are each an input of two AND gates GU1, GU2 in the respective Input circuit 5 connected. The output of the U, element is GU3 at the an input of the AND element GU1 is connected, while the output of the blocking element GS2 to which one input of the AND element GU2 is connected. The two others The inputs of the two AND gates GU1 and GU2 are connected to the output of a decoder Drz connected, from which control pulses or signals for actuating the in the individual input circuits ES given switch Su provided in each case will. The output of the AND element GUl is connected to the blocking input of the blocking element GSI connected, and the output of the AND gate GU2 is connected to a control input of the Meter Ze connected.

Wie bereits ausgeführt, werden einzelnen Eingängen der vorgesehenen Verknüpfungsglieder Steuersignale von den Zählern Bz, Kz zugeführt. Diese Zähler sind einem Taktgenerator ,nj nachgeschaltet, der der betreffenden Vermittlungsstelle zugehörig ist. Der Taktgenerator TG ist mit seinen eingängen an die Ausgänge der jeweils vorgesehenenRegeneratoren Rg angeschlossen. Er bewirkt eine Frequenzmittelung der ihm von den jeweiligen llegeneratoren zugeführten Taktimpulse.As already stated, individual inputs are provided for Logic elements control signals from the counters Bz, Kz supplied. These counters are connected downstream of a clock generator, nj, that of the relevant exchange is associated. The clock generator TG is with its inputs to the outputs of the each provided regenerators Rg connected. It effects frequency averaging of the clock pulses supplied to it by the respective lay generators.

Am Ausgang x des Taktgenerators TG tritt die Taktimpulsfolge der betreffenden Vermittlungsstelle auf. Nimmt man ein PCM-System an, das 32 Zeitfächer mit jeweils 8 Bit umfaßt und bei dem mit einer Pulsrahmendauer von 125 Mikrosekunden gearbeitet wird, so beträgt die Pulsfolgefrequenz der am Ausgang x des Taktgenerators TG auftretenden Taktimpulse 2,048 MHz. Durch den dem Taktgenerator TG unmittelbar nachgeschalteten Zähler Bz (Bitzähler) erfolgt eine Frequenzuntersetzung im Verhältnis 1 zu 8. Dies bedeutet, daß dieser Zähler Bz nur auf jedes achte Bit bzw. nur auf jeden achten Taktimpuls der ihm zugeführten Taktimpulse einen Ausgangsimpuls abgibt. Damit besitzt die am Ausgang des Zählers Bz auftretende Impulsfolge eine Pulsfolgefrequenz von 256 kHz.The clock pulse sequence of the relevant occurs at the output x of the clock generator TG Switching center on. Assume a PCM system that has 32 time slots each with 8 bits and worked with a pulse frame duration of 125 microseconds is, the pulse repetition frequency is that occurring at the output x of the clock generator TG Clock pulses 2.048 MHz. By the clock generator TG connected directly downstream Counter Bz (bit counter) is a frequency reduction in the ratio of 1 to 8. This means that this counter Bz only pays attention to every eighth bit or only to every one Clock pulse of the clock pulses supplied to it emits an output pulse. So owns the pulse train occurring at the output of the counter Bz has a pulse train frequency of 256 kHz.

Diese Impulsfolge wird dem bereits erwähnten Zähler Kz (Kanalzähler) zugeführt, der eine Frequenzuntersetzung der ihm zugeführten Impulse im Verhältnis von 1 zu 32 bewirkt. Damit gibt der Zähler Kz an seinem Ausgang in jedem Puls rahmen einen Impuls bzw. ein Signal ab. Die am Ausgang des Zählers Kz auftretenden Impulse bzw. Signale besitzen eine Pulsfolgefrequenz von 8 kHz. Diese Impulse werden einem weiteren Zähler Hz (Rahmenzähler) zugeführt, der eine Frequenzuntersetzung der ihm Jeweils zugeführten Impulse im Verhältnis 1 zu 16 bewirkt. An die Ausgangsseite dieses Zählers Rz ist der bereits erwähnte Dekoder Drz angeschlossen. Dieser Dekoder Drz gibt jeweils während der Dauer einer bestimmten (durch den Anschluß an einen entsprechenden Ausgang des Rahmenzählers Rz) bestimmten Anzahl von Pulsrahmen Steuersignale an Jeweils einem Ausgang ab. An einen entsprechenden Ausgang des dem Rahmenzähler Rz vorgeordneten Kanalzählers Kz ist der Eingang eines Dekoders Da angeschlossen, von dessen Ausgängen Steuersignale zur Betätigung der Schaltung va1 bis Sa4 abgegeben werden. Es sei bemerkt, daß dieser Dekoder Da, wie dies durch entsprechende Vielfachzeichen an seinen Ausgängen angedeutet ist, für sämtliche in der betreffenden Vermittlungsstelle vorgesehene Eingangsschaltungen ES herangezogen wird.This pulse sequence is sent to the already mentioned counter Kz (channel counter) supplied, which is a frequency reduction of the pulses supplied to it in proportion from 1 to 32 effects. The counter Kz thus gives frames at its output in each pulse a pulse or a signal. The pulses appearing at the output of the counter Kz or signals have a pulse repetition frequency of 8 kHz. These impulses become one further counter Hz (frame counter) supplied, which a frequency reduction of it In each case supplied pulses in a ratio of 1 to 16 caused. To the exit side the already mentioned decoder Drz is connected to this counter Rz. This decoder Drz gives in each case for the duration of a certain (by connecting to a corresponding output of the frame counter Rz) a certain number of pulse frame control signals at one output each. To a corresponding output of the frame counter Rz upstream channel counter Kz is connected to the input of a decoder Da, of that Outputs control signals to operate the circuit va1 to Sa4 are handed in. It should be noted that this decoder Da, like this through corresponding multiple characters is indicated at its outputs, for all input circuits ES provided in the relevant exchange are used will.

Die vorstehend betrachtete Schaltungsanordnung arbeitet zur Uberwachung der beschriebenen Einstellanordnung für die zum Ausgleich von insbes. durch Temperatureinflüsse hervorgerufenen Laufzeitänderungen dienende Schaltungsanordnung, d.h.The circuit arrangement considered above works for monitoring the described setting arrangement for the compensation of in particular due to temperature influences circuit arrangement serving to cause changes in runtime, i. e.

der Eingangsschaltung ES, wie folgt. Der in der Uberwachungsschaltung Ue vorgesehene Zähler Zx gibt, wie oben bereits erwähnt, während der Dauer des achten Bit des 32. Zeitfachs des Jeweiligen Pulsrahmens einen Ausgangsimpuls ab, der zusammen mit dem jeweils während der Dauer des achten Bit des jeweiligen Zeitfaches von dem Zähler Bz her auftretenden Impuls mit dem am Ausgang B8 des Schieberegisters SR auftretenden (Signal-)Bit verglichen wird. Tritt ein derartiges, als bestimmtes Signal- oder Bit-Muster hier dienendes Bit auf, so tritt am Ausgang des UND-Gliedes GU3 ein "0"-Signal auf. Das gleiche trifft auch für das Sperrglied GS2 zu, mit dem sogenannte Wortfehler ermittelt werden können. Mit Auftreten derartiger Ausgangs impulse bzw. -signale von den Verknüpfungsgliedern GU3 und GS2 geben die in der vom Ausgang des Dekoders Drz angesteuerten Eingangs schaltung ES vorgesehenen UND-Glieder GU1 und GU2 Jeweils nur ein "Ot'-Signal ab. Demgemäß läuft der Betrieb dieser Eingangs schaltung ES in entsprechender Weise ohne Beeinflussung weiter. Tritt jedoch am Ausgang des UND-Gliedes GU3 in der Uberwachungsschaltung Ue ein "1"-Signal bzw. -Impuls auf - was dann der Fall ist, wenn im achten Zeitfachelement des Zeitfaches 32 (Ausgangsimpuls L am Ausgang K32/B8) vom Ausgang B8 des SchieberegistersSR ein 11O'1-Impuls bzw. Bit abgegeben wird - so ist bei der angesteuerten Eingangsschaltung ES die Koinzidenzbedingung für das zugehörige UND-Glied GU1 erfüllt. Demgemäß wird die Zuführung von Taktimpulsen von dem zugehörigen Regenerator Rg an den Zähler Zw unterbrochen, da nämlich das dem Zähler Zw vorgeschaltete Sperrglied CS1 in diesem Fall keine Taktimpulse zu übertragen imstande ist. Erst mit Verschwinden eines derartigen Ausgangsimpulses von dem UND-Glied GU3 wird der Zähler Zw und damit auch der diesem nachgeschaltete Zähler Ze wieder angesteuert. Auf diese Weise wird die zeitliche Lage der für die Betätigung der Schalter Sei bis Se4 dienenden Steuerimpulse in bezug auf die zur Betätigung der Schalter Sa1 bis Sa4 dienenden Qteuerimpulse geändert. Eine derartige Beeinflussung der zeitlichen Lage der betreffenden Steuerimpulse kann dabei in aufeinanderfolgenden Pulsrahmen vorgenommen werden, und zwar solange, bis vom Ausgang des UND-Gliedes GU3 der Uberwachungsschaltung Ue ein "0"-Impuls bzw. -Signal abgegeben wird. Zu diesem Zweck kann man, ohne daß dies in der Zeichnung näher dargestellt ist, das Weiterz'd"ilen des Rahmenzählers Rz verhindern, indem ein in die Verbindungsleitung zwischen diesem Zähler itz und dem Kanalzähler Kz eingefügter schalter geöffnet wird.of the input circuit ES as follows. The one in the monitoring circuit Ue provided counter Zx is, as already mentioned above, during the duration of the eighth Bit of the 32nd time factor of the respective pulse frame from an output pulse, which together with the in each case for the duration of the eighth bit of the respective time slot of the Counter Bz her occurring pulse with the at the output B8 of the shift register SR occurring (signal) bit is compared. Occurs such a thing as a definite If the signal or bit pattern is used here, then occurs at the output of the AND element GU3 has a "0" signal. The same also applies to the locking member GS2, with the so-called word errors can be determined. With the occurrence of such output impulses or signals from the logic gates GU3 and GS2 give the in the from the output of the decoder Drz driven input circuit ES provided AND gates GU1 and GU2 each emit only one "Ot" signal. This input operates accordingly circuit ES in a corresponding manner without influencing. However, occurs on The output of the AND element GU3 in the monitoring circuit Ue has a "1" signal or -Impulse on - which is the case if in the eighth time slot element of the time slot 32 (output pulse L at output K32 / B8) from output B8 of the shift register SR 11O'1 pulse or bit is emitted - this is the case with the activated input circuit ES fulfills the coincidence condition for the associated AND element GU1. Accordingly will the supply of clock pulses from the associated regenerator Rg to the counter Zw interrupted, because namely the blocking element CS1 connected upstream of the counter Zw in this If no clock pulses can be transmitted. Only when such a thing disappears The output pulse from the AND element GU3 is the counter Zw and thus also the counter downstream counter Ze activated again. In this way the temporal Position of the control impulses used for actuating the switches Sei to Se4 in changed with respect to the control pulses used to actuate switches Sa1 to Sa4. Such an influencing of the temporal position of the relevant control pulses can be carried out in successive pulse frames as long as to a "0" pulse from the output of the AND element GU3 of the monitoring circuit Ue or signal is emitted. You can do this without showing this in the drawing is shown in more detail, prevent the Weiterz'd "ilen of the frame counter Rz by a in the connecting line between this counter itz and the channel counter Kz inserted switch is opened.

Tritt am Ausgang des Sperrgliedes G52 der Uberwachungsschaltung Ue ein "1"-Impuls bzw. -Signal auf, so ist die Koinzidenzbedingung für das in der jeweils angesteuerten Eingangsschaltung ES vorgesehene UND-Glied GU2 erfüllt. In diesem Fall wird das Weiterzählen des Zählers Ze während der Dauer des Auftretens dieses Signals bzw. Impulses verhindert oder aber dieser Zähler Ze wird um einen Zählschritt weitergesteuert. Auch in diesem Fall ist dann die zeitliche Lage der die Schalter Se1 bis Se4 steuernden Steuersignale gegenüber der zeitlichen Lage der die Schalter Sai bis Sa4 steuernden Steuersignale verändert. Die Ansteuerung des zuletzt genannten Zählers Ze erfolgt dabei dann, wenn mit Hilfe des Sperrgliedes GS2 in der Uberwachungsschaltung Ue ein sogenannter Wortfehler ermittelt worden ist. Dies heißt, daß mit Hilfe dieses Verknüpfungsgliedes festgestellt wird, ob während des 32. Zeitfaches des Jeweiligen Pulsrahmens das bestimmte Bitmuster (hier ein Bit) auftritt. Demgegenüber wird mit Hilfe des UND-Gliedes (GUe in der Überwachungsschaltung Ue das Auftreten eines sogenannten Bitfehlers ermittelt, d.h. die bweichung eines während der Dauer eines bestimmten Zeitfachelements (ein Bit) eines bestimmten Zeitfachs des jeweiligen Pulsrahmens auftretende Bit von einem vorgegebenen Wert.Occurs at the output of the blocking element G52 of the monitoring circuit Ue a "1" pulse or signal, then the coincidence condition for the in the respective controlled input circuit ES provided AND gate GU2 fulfilled. In this Case will continue counting the counter Ze during the duration of this occurrence Signal or pulse prevented or this counter Ze is increased by one counting step steered further. In this case too, the position in time is then the switch Se1 to Se4 controlling control signals with respect to the time position of the switches Sai to Sa4 controlling control signals changed. The control of the last mentioned Counter Ze takes place when with the help of the blocking element GS2 in the monitoring circuit Ue a so-called word error has been determined. This means that with the help of this Linking element is determined whether during the 32nd time times of the respective Pulse frame the specific bit pattern (here one bit) occurs. In contrast with the help of the AND element (GUe in the monitoring circuit Ue the occurrence a so-called bit error is determined, i.e. the deviation of a during the duration of a certain time slot element (a bit) of a certain time slot of the respective Pulse frame occurring bits of a predetermined value.

1 Patentanspruch 1 Figur1 claim 1 figure

Claims

P a t e n t a n 5 p r u c h Method for monitoring a setting arrangement Siir a circuit arrangement to compensate, in particular, by temperature influences Changes in runtime caused by the transmission of time-division multiplex message signals, insbC PCM time division multiplex message signals, to a message signal receiving point, esp. PCM message signal receiving point, by receiving the message signals in time slots one when the message signals are transmitted over a transmission link used time fan grid and delivery of the relevant message signals in time slots a time slot grid used in the receiving point for message signal forwarding, wherein at least two buffers are provided, which during the duration of the Time fan of the time slot grid used on the transmission path cyclically successively for storing the message signals supplied to the receiving station and for the duration of the time slots in the receiving center for forwarding Time fan raster used by IT message signals cyclically successive to be effectively controlled to extract the respective message signals, according to Patent. (German note P 19 04 591. 1-31), characterized in that with the output side the buffer (ZSp1 to ZSp4) a monitoring circuit (Ue) for the duration of at least one Pulse frame is connected cyclically one after the other that with the help of this t3 'monitoring circuit (Ue) the occurrence of a certain 3it pattern during the duration of at least one Time slot element of a specific time slot within the respective pulse frame is determined using control signals, the one for withdrawal the message signals stored in the buffers (ZSpl to ZSp4) serving control signal generator (TG, Bz, Kz) emits, and that of the Monitoring circuit (Ue) upon detection of a deviation within the specified Time multiple determined bit pattern of the specific bit pattern of the size of this Deviation corresponding error message signals to the corresponding setting of a Control arrangement (Ze, Zw) are issued, which the inclusion of the respective Transmission path (Le) transmitted message signals in the relevant receiving point controls.

L e r s e i t e