DE2047357B2 - CIRCUIT ARRANGEMENT FOR SYNCHRONIZATION OF AN OSCILLATOR - Google Patents

CIRCUIT ARRANGEMENT FOR SYNCHRONIZATION OF AN OSCILLATOR

Info

Publication number
DE2047357B2
DE2047357B2 DE19702047357 DE2047357A DE2047357B2 DE 2047357 B2 DE2047357 B2 DE 2047357B2 DE 19702047357 DE19702047357 DE 19702047357 DE 2047357 A DE2047357 A DE 2047357A DE 2047357 B2 DE2047357 B2 DE 2047357B2
Authority
DE
Germany
Prior art keywords
oscillator
voltage
frequency
synchronization
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702047357
Other languages
German (de)
Other versions
DE2047357A1 (en
DE2047357C (en
Inventor
Helmut Dipl.-Ing. 8000 München Losehand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702047357 priority Critical patent/DE2047357C/en
Priority claimed from DE19702047357 external-priority patent/DE2047357C/en
Publication of DE2047357A1 publication Critical patent/DE2047357A1/en
Publication of DE2047357B2 publication Critical patent/DE2047357B2/en
Application granted granted Critical
Publication of DE2047357C publication Critical patent/DE2047357C/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Electronic Switches (AREA)

Description

dieser beiden TeUuntersetzer sind an jeweils einen an- Spannung des SpannungsteüerpunWes S abgesunkenThese two coasters have dropped to a voltage of the voltage control point S each

deren Eingang eines Koinzidenzgliedei £71 angeschlos- ist, die Potentialverhaltmsse -^nJt Jga^ert^whose input is connected to a coincidence element £ 71, the potential behavior - ^ nJt Jga ^ ert ^

sen, das einen negierten Ausgang aufweist Auf diese den müssen. Der Oszdfator ~^JS°^ "J^sen, which has a negated output. The oscillator ~ ^ J S ° ^ "J ^

Weise werden durch den Untersetzer U über den Zeitpunkt semen ^^!^^vorWay are semen ^^! ^^ before by the coaster U over the point in time

Ausgang seines Koinzidengliedes Gl Taktimpulse ge- 5 das Gatter Gl des Untersetzte« der zuvorOutput of its coincidence element Gl clock pulses from the gate Gl of the reduced «of the previous

liefert deren PeriodendaueTlO ms beträgt, was einer machte Transistorschalter ™^Jsupplies the period length of which is T10 ms, which is what a transistor switch ™ ^ J made

Impukwiederholungsfreauenz von 100 Hz entspricht die Synchronisationsspannungvom ^Pulse repetition frequency of 100 Hz corresponds to the synchronization voltage from ^

Die vom Untersetzer'geheferten Takte dienen zur abgetrennt wird. W^end der folgenThe bars from the saucer are used to separate. W ^ end of the consequences

Steuerung eines die beidf η Transistoren T3 und TA pulse schwingt der ?^tor von der ^£ Controlling one of the two transistors T3 and TA pulse swings the? ^ Gate from the ^ £

enthaltenden, den Vergleicher F bildenden Transistor- xo tionsspannung unbeeinflußt, worau^ sich ^f dfcontaining transistor xo voltage forming the comparator F is unaffected, w orau ^ sich ^ f d f

schalters. Sie werden über den Widerstand RS dem schilderte Vorgang des Spannungsvergleiches wiederswitch. You will follow the process of voltage comparison described above via the resistor RS

pnp-Transistor T3 zugeführt, dessen Kollektor über holt ...■,, u-i^c«» hei einer n&sitivenpnp transistor T3 is supplied, the collector of which overtakes ... ■ ,, ui ^ c «» in a n & sitive

einen Widerstand Ä6 mit der Basis des npn-Tran- In F i g. 2b sind ^^^J^^^sS^a resistor λ6 with the base of the npn-Tran- In F i g. 2b are ^^^ J ^^^ sS ^

sistois TA dieses Schalters verbunden ist. Abweichung der Penodcnda^" ^™^?sistois TA this switch is connected. Deviation of Penodcnda ^ "^ ™ ^?

Der KoUektor des Transistors Γ4 ist über den 15 gung dargestellt. Die Synchronisation55P^Sg in The KoUektor of the transistor Γ4 is shown over the 15 generation. The synchronization 55 P ^ Sg in

WiderstandRl an den Ausgangs du Relaxations- diesem FaUe beim Leitendwerden des Tnmastor-Resistance Rl at the output du relaxation- this FaUe when the master becomes conductive

oszillators angeschlossen, sein Emitter steht über die schalters schon so weit abgesunken daß ae auf jedenoscillator connected, its emitter is already so low over the switch that ae on everyone

Ekl did Did A di lihii FaU innerhalb des ZeUraumes ·«*£« «fjg£Ekl did Did A di lihii FaU within the period · «* £« «f jg £

oszillators angeschlossen, sein Emitter steht über die schalters sch gconnected to the oscillator, its emitter is above the switch sch g

zur Entkopplung dienende Diode A die gleichsinnig FaU innerhalb des ZeUraumes ·« zur Basis mit der Diode dieses Transistors gcpolt ist, den Spannungswert am Spannungste^diode A serving for decoupling which is polarized in the same direction within the cell space to the base with the diode of this transistor, the voltage value at the voltage te ^

it d Akl A s Dioden aufge *ο schreitet Es fließt dann *"tenri*™ it d Akl A s diodes open * ο steps It then flows * "tenri * ™

zur Basis mit der Diode dieses Transistors gcpolt ist, den Spag ^ ^to the base with the diode of this transistor is gcpolt, the Spag ^ ^

mit der Ausgaagsklemme A einer aus Dioden aufge- *ο schreitet. Es fließt dann *"tenri*™ den bauten Zweiweg-Gleichrichterbrücke G in Verbindung, teilerwiderstand Al, den Widerstand RT, den ^ deren Eingangsdiogonale an der Sekundärwicklung sistor TA und die Diode D «n «^f^JJ™ Tr eines Übertragers 0 Uegt, dessen Primärwicklung die das negative Potential irrenden AmcMuB Λ de 50-Hz-Netzspaonung zugeführt wird. Brückenschaltung G, wodurch e ne.Absenkung derwith the output terminal A one of diodes * ο steps up. It then flows * "tenri * ™ the built two-way rectifier bridge G in connection, dividing resistor Al, the resistor RT, the ^ their input diogonals on the secondary winding sistor TA and the diode D « n «^ f ^ JJ ™ Tr of a transformer 0 Uegt , whose primary winding is fed to the AmcMuB Λ de 50 Hz mains voltage, which errs the negative potential

Zur Erläutemng der erfindungsgemäßen Schaltungs- *5 Spannung am *^™&^^Α ShLkeU anordnung wird angenommen, daß der Relaxaüons- was zur Folge hat, daß der ^ςη^/"^™8^ osziUatorÄ Impulse mit einer Impulswiedeiholfre- des Oszillators früher eintritt,ahi dies ohne die quenz von 1 kHz erzeugt. Diese Impulse sind in der Wirkung der Synchronisationsspannung der Fall F i g. 2a dargestellt, ihre Periode ist mit TR bezeichnet. wäre. . Ah«mrhnm>To explain the inventive circuit * 5 voltage on the * ^ ™ & ^^ Α ShLkeU arrangement, it is assumed that the Relaxaüons- which has the consequence that the ^ ςη ^ / "^ ™ 8 ^ oscillatorÄ pulses with a pulse repetition rate of the oscillator occurs earlier, ahi this is generated without the frequency of 1 kHz. These pulses are shown in the action of the synchronization voltage of the case Fig. 2a, their period is denoted by TR ... Ah «mrhnm>

Als Synchronisationsspannung wird, wie schon ange- 30 Die Verhältnisse bei einer negativer'Abweichung deutet, die 50-Hz-Spannung verwendet, die nach der Periode der O^0"**^"^2^^ Doppelweg-Gleichrichtung mit einer Wiederholfre- .F i g. 2c. In diesem Falle hat die über de η Ie«enden quenz von 100 Hz auftritt Ihre Periode ist in F i g. 2a Transistorschalter der Os^^JJSnk^S mit V2 TN bezeichnet. Die vom RelaxationsosziUatorÄ Synchronisationsspannung zu dem Zeitpunkt zu dem gelieferte Impulsfolge wird dem Untersetzer U züge- 35 bei Beibehaltung der Abweichung der OsziUator führt und dort im Verhältnis 10:1 untersetzt, so daß seinen Leitfäh.gkeitszustand ^ln ™^ n0(J am Ausgang seines Gatters Gl auf Grund dessen einen Wert, der oberhalb dem Spannung*™« am negierenden Ausgangs lediglich jede einem zehnten Schaltungspunkt S liegt. "^"J*^"^^^4 Impuls vorangehende Impulspause als Potential- Strom über den Basiswiderstand Ä^TransistorsT^ änderung in Erscheinung tritt, wodurch für die Dauer 40 über die Basiskollektorstrecke dies*ί Trans« ors den einer Impulspause der Transistorschalter leitend ge- Widerstand Rl und den SpaMungste macht wird. Es. wird also bei jedem zehnten OsziUator- JM, der die Spannung ™J^g impuls der Spannung am Schaltungspunkt 5 des anhebt und damit den Ze,tpunkt des Oszillators, die seinen Umschlagpunkt bestimmt, über des Oszillators verzögert. SoUte b« der den leitenden Transistor TA des Transistorschalter, 45 negativen Abweichung der_Oszil at°[Pf die an den Ausgangsdiagonalen der Brücke G abge- nung an der Diode D kle.in.er/8.^*^ nommene Synchronisationsspannung überlagert. Die widerstand JNS sein, so wird durch einen ™£ hieraus resultierenden Spannungsverhältnisse am Strom durch diesen: Widerstand und^die Basis Emitter Schaltungspunkt S sind in F i g. 2a für den Fall des Strecke des Transistors TA die Spannung an dessen Synchronismusdargestellt, in dL die halbe Perioden- 50 Kollektor auf die Synchromsationsspannung an der dauer der synchronisierenden NeUspannung gleich Diode D abgesenkt. 7„unti»n nullatorAs already indicated, the 50 Hz voltage is used as the synchronization voltage, which after the period of the O ^ 0 "** ^" ^ 2 ^^ full-wave rectification .F i g. 2c. In this case the frequency of 100 Hz occurs over the de η Ie «. Its period is in FIG. 2a transistor switch of the Os ^^ JJSnk ^ S denoted by V 2 TN . The pulse train supplied by the relaxation oscillator at the time at which it was delivered is fed to the coaster U while maintaining the deviation of the oscillator and is scaled down there in a ratio of 10: 1 so that its conductivity state ^ ln ™ ^ n0 ( J at the output of its Gatters Gl on the basis of this a value which is above the voltage * ™ «at the negating output only every tenth circuit point S." ^ "J * ^" ^^^ 4 pulse preceding pulse pause as potential current across the base resistance Ä ^ TransistorsT ^ change appears, whereby for the duration 40 over the base collector path the s * ί Trans «ors that an impulse pause of the transistor switch is made conductive. Resistance Rl and the fun Voltage ™ J ^ g pulse of the voltage at circuit point 5 of the increases and thus delays the point of the oscillator, which determines its transition point, over the oscillator en conductive transistor TA of the transistor switch, 45 negative deviation der_Oszil at ° [Pf the at the output diagonals of the bridge G at the diode D kle . in . er / 8. ^ * ^ taken synchronization voltage superimposed. The JNS be resisted, then by a ™ £ resulting voltage conditions at the current through this: Resistance and ^ the base-emitter circuit point S are in g F i. 2a shows the voltage at its synchronism for the case of the path of the transistor TA , in dL half the period 50 collector is lowered to the synchromization voltage at the duration of the synchronizing new voltage equal to diode D. 7 “u nti » n nullator

der zehnfachen Periodendauer der Oszillatorspannung Da jeweils nur wahrend jedes zehnten Oszülatorist. Aus dieser Figur ersieht man, daß zum Zeitpunkt impulses synchronisiert wird betragt die jew« ge Tl also bei Beendigung einer zehnten Oszillator- Korrektur das zehnfache der Abweichung der Penoimpulspause die Netzspannung auf den Wert der 55 dendauer einer Oszillatorschwingung.ten times the period of the oscillator voltage Da is only during every tenth oscillator. From this figure, we see that synchronizes the time pulse amounts to the jew "ge Tl so upon termination of a tenth oscillator correction ten times the deviation of Penoimpulspause the mains voltage to the value of 55 dendauer an oscillator oscillation.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (2)

kannten Synchronisationsschaltungen durch die Pha- Patentansprüche: senvergleicherschaltung und durch den daran ange schlossenen Tiefpaß bedingte schaltungstechnischeKnown synchronization circuits through the Pha claims: senvergleicherschaltung and due to the connected low-pass circuit related circuitry 1. Schaltungsanordnung zur Synchronisation Aufwand reduziert ist.1. Circuit arrangement for synchronization effort is reduced. eines Rechteckschwingürigen erzeugenden Oszilla- 5 Die Erfindung betrifft daher eine Schaltungsanordtors durch eine im Vergleich zur Oszillatorschwin- nung zur Synchronisation eines Rechteckschwingungen gung niederfrequente Synchronisationsspannung, erzeugenden Oszillators, insbesondere Relaxationsinsbesondere durch die 50-Hz-Netzspannung, die Oszillators, durch eine im Vergleich zur Oszillatormittels eines Frequenzteilers die Oszillatorfrequenz schwingung niederfrequente Synchronisationsspanauf vorzugsweise die einfache Frequenz der io nung, insbesondere durch die 50-Hz-Netzspannung, Synchronisationsspannung untersetzt, dadurch die mittels eines Frequenzteilers die Oszillatorfrequenz gekennzeichnet, daß sie einen Transistor- auf vorzugsweise die einfache Frequenz der Synchronischalter aufweist, der von der am Ausgang des sationsspannung untersetzt. Diese Schaltungsanord-Frequenzteilers abgegebenen Spannung jeweils für nung ist erfindungsgemäß dadurch gekennzeichnet, die zwischen zwei Potentialsprüngen liegende Zeit- 15 daß sie einen Transistorschalter aufweist, der von der spannen der Osziilatorspannung in seinen leitenden am Ausgang des Frequenzteilers abgegebenen Span-Zustand gesteuert wird und über den in diesem nung jeweils für die zwischen zwei Potentialsprüngen Zustand die Synchronisationsspannung einem der Oszillatorspannung liegende Zeitspanne in seinen Schaltungspunkt des Oszillators zugeführt wird, leitenden Zustand gesteuert wird und über den in dessen Potential bei Erreichen eines bestimmten 20 diesem Zustand die Synchronisationsspannung einem Wertes einen Potentialsprung der Oszillatorspan- Schaltungspunkt des Oszillators zugeführt wird, dessen nung veranlaßt. Potential bei Erreichen eines bestimmten Wertes einenof a square-wave oscillating oscillator. The invention therefore relates to a circuit arrangement by a compared to the oscillator oscillation for the synchronization of a square wave generation of low-frequency synchronization voltage, generating oscillator, in particular relaxation by the 50 Hz mains voltage, the oscillator, by a compared to the oscillator means a frequency divider the oscillator frequency oscillation low-frequency synchronization chip preferably the single frequency of the ionization, in particular due to the 50 Hz mains voltage, Synchronization voltage reduced, thereby the oscillator frequency by means of a frequency divider characterized in that they have a transistor on preferably the single frequency of the synchronous switch has, which is reduced by the output voltage of the station. This circuit arrangement frequency divider The voltage output for each voltage is characterized according to the invention the time lying between two potential jumps 15 that it has a transistor switch that is controlled by the tension the oscillator voltage into its conductive span state emitted at the output of the frequency divider is controlled and via this voltage in each case for the between two potential jumps State the synchronization voltage one of the oscillator voltage in its time span Circuit point of the oscillator is supplied, conductive state is controlled and via the in whose potential when a certain 20 this state is reached the synchronization voltage a Value a potential jump of the Oszillatorspan- circuit point of the oscillator is supplied whose initiation. Potential when a certain value is reached 2. Schaltungsanordnung nach Anspruch 1, da- Potentialsprung der Oszillatorspannung veranlaßt,
durch gekennzeichnet, daß die Frequenz der gleich- Die erfindungsgemäße Ausgestaltung des den Vergericheten Synchronisationsspannung durch Zwei- 25 gleich von Oszillatorschwingung und Vergleichsweg-Gleichrichtung verdoppelt wird. schwingung veranlassenden Elementes als einfacher2. Circuit arrangement according to claim 1, because the potential jump causes the oscillator voltage,
characterized in that the frequency of the equal The embodiment according to the invention of the Vergericheten synchronization voltage is doubled by two equal of oscillator oscillation and comparison path rectification. vibration inducing element than simpler Schalter bringt eine erhebliche AufwandsersparnisSwitch brings a considerable saving of effort gegenüber bekannten Synchronisationsschaltungen mitcompared to known synchronization circuits with sich.themselves. 30 Die erfindungsgemäße Schaltungsanordnung wird30 The circuit arrangement according to the invention is Die Erfindung betrifft eine Schaltungsanordnung im folgenden an Hand von zwei Figuren näherThe invention relates to a circuit arrangement in the following with reference to two figures zur Synchronisation eines Oszillators durch eine im erläutert.for the synchronization of an oscillator by an im explained. Vergleich zur Oszillatorschwingung niederfrequente F i g. 1 zeigt ein Ausführungsbeispiel der erfindungs-Comparison to the oscillator vibration low-frequency F i g. 1 shows an embodiment of the invention Synchronisationsspannung, insbesondere durch die gemäßen Schaltungsanordnung zur SynchronisationSynchronization voltage, in particular through the appropriate circuit arrangement for synchronization 50-Hz-Netzspannung. Es ist bekannt, in Fällen, in 35 eines Relaxationsoszillators;50 Hz mains voltage. It is known in 35 cases of a relaxation oscillator; denen periodische Vorgänge synchronisiert werden F i g. 2 zeigt den zeitlichen Verlauf von Oszillatormüssen, hierzu eine niederfrequente Vergleichsspan- spannung und Synchronisationsspannung für den Fall nung heranzuziehen. Diese wird nach Vervielfachung des Synchronismus sowie für positive und negative ihrer Frequenz auf die Sollfrequenz zusammen mit Abweichung der Schwingungsperiode,
den zu synchronisierenden periodischen, elektrischen 40 Die Schaltungsanordnung gemäß F i g. 1 dient der Größen einem Vergleicher zugeführt, dessen Ausgangs- Synchronisation eines Relaxationsoszillators wie er an signal zur Korrektur der Quelle der zu synchronisieren- sich bekannt ist, beispielsweise aus der Zeitschrift den periodischen Vorgänge ausgenutzt wird (siehe z. B. Frequenz, Bd. 22, Februar 1968, S. 39, Bild 12. Ein deutsche Offenlegungsschriften 1 930 980, 1 951 579). derartiger Oszillator enthält als aktive Elemente einen Es ist auch schon bekannt, als niederfrequente Ver- 45 pnp-Transistor 7Ί sowie einen npn-Transistor Tl, gleichsspannung die 50-Hz-Netzspannung heranzu- die derart miteinander verbunden sind, daß jeweils ziehen (s. deutsche Auslegeschrift 1 297 647). der Kollektor des einen Transistors an die Basis des Aus diesem Grunde wird bei einer anderen bekann- anderen Transistors angeschlossen ist. Der Emitter ten Synchronisationsschaltung (französische Patent- des Transistors Tl liegt über einem Widerstand R4 schrift 1 596 815) auf die Vervielfachung der Frequenz 50 am positiven Pol einer Betriebsspannungsquelle, der der Vergleichsspannung verzichtet und statt dessen Emitter des Transistors Tl an deren negativen Pol. mittels eines Frequenzteilers die Oszillatorfrequenz Der Abgriff eines aus der Reihenschaltung zweier vorzugsweise auf die einfache Frequenz der Synchroni- Widerstände Rl und Rl gebildeten Spannungsteilers, sationsspannung untersetzt. Die untersetzte Oszillator- der an der Betriebsspannung liegt, ist an den Verbinschwingung wird dann zusammen mit der nieder- 55 dungspunkt S der Basis des Transistors 1 und des frequenten Vergleichsspannung einem Phasenver- Kollektors des Transistors Tl angeschlossen, von gleicher zugeführt, der eine dem Phasenunterschied dem auch die Oszillatorfrequenz abgenommen wird,
von untersetzter Oszillatorschwingung und von Ver- Zur Untersetzung der von diesem Relaxationsgleichsspannungsschwingung entsprechende Größe ab- Oszillators gelieferten Schwingung dient der Untergibt, die, nachdem sie ein Tiefpaßfilter passiert hat, 60 setzer U. Unter der Voraussetzung, daß die Schwindem Oszillator als Korrekturgröße zugeführt wird. gungsfrequenz des Relaxationsoszillators 1 kHz beAufgabe der Erfindung ist es, eine Schaltungs- trägt und daß zur Synchronisation die 50-Hz-Netzanordnung zur Synchronisation eines Rechteckschwin- frequenz verwendet wird, die durch Zweiweg-Gleichgungen erzeugenden Oszillators, insbesondere eines richtung verdoppelt ist, weist dieser Untersetzer zwei Relaxationsoszillators anzugeben, bei der ebenfalls 65 gleichzeitig vom Ausgang S des Relaxationsoszillators von den Vorteilen der Frequenzuntersetzung der angesteuerte Teiluntersetzer auf, von denen der mit Oszillatorschwingung Gebrauch gemacht wird, bei Ul bezeichnete im Verhältnis 2:1 und der mit Ul beder aber außerdem der bei dementsprechenden be- zeichnete im Verhältnis 5:1 untersetzt. Die Ausgängewhich periodic processes are synchronized F i g. 2 shows the time course of oscillator must, for this purpose, use a low-frequency comparison voltage and synchronization voltage for the case of voltage. After multiplying the synchronism as well as for positive and negative frequency of its frequency to the target frequency together with the deviation of the oscillation period,
the periodic electrical 40 to be synchronized. 1 is used to supply the variables to a comparator whose output synchronization of a relaxation oscillator as it is known to signal to correct the source to be synchronized, for example from the journal The Periodic Processes is used (see e.g. Frequency, Vol. 22 , February 1968, p. 39, Fig. 12. A German Offenlegungsschrift 1 930 980, 1 951 579). Such an oscillator includes as active elements a, it is also already known as a low-frequency comparison 45 pnp transistor 7Ί and an NPN transistor Tl, the DC voltage which the 50 Hz mains voltage heranzu- which are joined together such that (each pull s. German interpretative document 1 297 647). the collector of one transistor is connected to the base of the other transistor. The emitter th synchronization circuit (French patent of the transistor Tl is above a resistor R4 writing 1 596 815) on the multiplication of the frequency 50 at the positive pole of an operating voltage source, which waives the comparison voltage and instead emitter of the transistor Tl at its negative pole. the oscillator frequency by means of a frequency divider. The tapping of a voltage divider, scaled down from the series connection of two preferably formed to the single frequency of the synchronizing resistors Rl and Rl. The scaled down oscillator, which is connected to the operating voltage, is connected to the connecting oscillation, together with the low-voltage point S of the base of transistor 1 and the frequency comparison voltage, to a phase collector of transistor T1, which is connected to the phase difference from which the oscillator frequency is also taken,
The subordinate, which, after having passed a low-pass filter, is 60 setter U. Provided that the Schwindem oscillator is supplied as a correction variable, serves to reduce the oscillation delivered by this relaxation DC voltage oscillation. The object of the invention is to provide a circuit and that the 50 Hz network arrangement is used to synchronize a square-wave frequency, which is doubled by two-way equations generating oscillator, in particular one direction, this has Coaster to specify two relaxation oscillators, in which also 65 at the same time from the output S of the relaxation oscillator of the advantages of the frequency scaling of the driven partial scaler, of which the one with oscillator oscillation is made use, with Ul referred to in a ratio of 2: 1 and the one with Ul beder but also the in the case of the correspondingly designated in a ratio of 5: 1. The exits
DE19702047357 1970-09-25 Circuit arrangement for synchronizing an oscillator Expired DE2047357C (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702047357 DE2047357C (en) 1970-09-25 Circuit arrangement for synchronizing an oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702047357 DE2047357C (en) 1970-09-25 Circuit arrangement for synchronizing an oscillator

Publications (3)

Publication Number Publication Date
DE2047357A1 DE2047357A1 (en) 1972-06-15
DE2047357B2 true DE2047357B2 (en) 1972-10-26
DE2047357C DE2047357C (en) 1973-05-24

Family

ID=

Also Published As

Publication number Publication date
DE2047357A1 (en) 1972-06-15

Similar Documents

Publication Publication Date Title
DE3541307C1 (en) DC power supply generator e.g. for gas discharge lamp - obtains regulated DC voltage from mains supply giving sinusoidal input to filter and rectifier
DE2853927B2 (en) Television receiver with a horizontal synchronous circuit
DE2949108A1 (en) METHOD AND CIRCUIT FOR DELAYING IMPULSES
DE2621532A1 (en) METHOD FOR FREQUENCY CONTROL OF ELECTRIC VIBRATION SIGNALS AND NORMAL FREQUENCY CIRCUITS FOR ELECTRIC WATCHES
DE2047357B2 (en) CIRCUIT ARRANGEMENT FOR SYNCHRONIZATION OF AN OSCILLATOR
DE2047357C (en) Circuit arrangement for synchronizing an oscillator
DE2210542C3 (en)
DE3744470A1 (en) Mode discriminator for monitors
DE1488105A1 (en) Generator for a variable frequency
DE2429183C3 (en) Circuit arrangement for generating a synchronized periodic voltage
DE2528662C2 (en)
DE1931614A1 (en) Method and arrangement for synchronizing PCM signals with a locally generated time cycle
DE1114532B (en) Circuit arrangement for synchronizing a vibration generator
DE2211326B2 (en) Horizontal toggle circuit in a television receiver
DE2312412B1 (en) Method for synchronizing an electrodynamic clock drive
DE2536216C3 (en) Electronic time switch
DE2627701C3 (en) Crystal oscillator
DE1003821B (en) System with several impulse radar devices arranged close to each other
AT165265B (en) Circuit for the automatic stabilization of the frequency of a tube generator
DE2345097B2 (en) EXTERNAL CONTROLLED DC VOLTAGE CONVERTER
DE2143075B2 (en) Carrier frequency system
DE2917380C2 (en) Synchronization circuit, especially of inverters
DE4242807C1 (en) Synchronising signal generator to external clock signal - allowing signal generator to take on timing ratio of external clock signal.
DE2031462A1 (en) Frequency converter for generating an output frequency that is within a certain frequency range
DE2508915A1 (en) DEVICE FOR SYNCHRONIZING A WATCH

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee