DE2047357A1 - Circuit arrangement for synchronizing an oscillator - Google Patents

Circuit arrangement for synchronizing an oscillator

Info

Publication number
DE2047357A1
DE2047357A1 DE19702047357 DE2047357A DE2047357A1 DE 2047357 A1 DE2047357 A1 DE 2047357A1 DE 19702047357 DE19702047357 DE 19702047357 DE 2047357 A DE2047357 A DE 2047357A DE 2047357 A1 DE2047357 A1 DE 2047357A1
Authority
DE
Germany
Prior art keywords
oscillator
voltage
frequency
synchronization
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702047357
Other languages
German (de)
Other versions
DE2047357B2 (en
DE2047357C (en
Inventor
Helmut Dipl Ing 8000 München P Losehand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702047357 priority Critical patent/DE2047357C/en
Priority claimed from DE19702047357 external-priority patent/DE2047357C/en
Publication of DE2047357A1 publication Critical patent/DE2047357A1/en
Publication of DE2047357B2 publication Critical patent/DE2047357B2/en
Application granted granted Critical
Publication of DE2047357C publication Critical patent/DE2047357C/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Electronic Switches (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Schaltungsanordnung zur Synchronisation eines Oszillators Die Erfindung betrifft eine Schaltungsanordnung zur Synchronisation eines Oszillators durch eine im Vergleich zur Oszillatorschwingung niederfrequente Synchronisationsspannung, insbesondere durch die 50 Hz-Netzspannung. Es ist bekannt, in Fällen, in denen periodische Vorgänge synchronisiert werden müssen, hierzu eine niederfrequente Vergleichs spannung heranzuziehen.Circuit arrangement for synchronizing an oscillator The invention relates to a circuit arrangement for synchronizing an oscillator by a Low-frequency synchronization voltage compared to the oscillator oscillation, especially due to the 50 Hz mains voltage. It is known in cases where periodic Processes must be synchronized, for this purpose a low-frequency comparison voltage to use.

Diese wird nach Vervielfachung ihrer Frequenz auf die Sollfrequenz zusammen mit den zu synchronisierenden periodischen, elektrischen Größen einem Vergleicher zugeführt, dessen Ausgangssignal zur korrektur der Quelle der zu synchronisierenden periodischen Vorgänge ausgenutzt wird. (Siehe z.B. OS 1 930 980, OS 1 951 579). Es ist auch schon bekannt als niederfrequente Vergleichs spannung die 50 Hz-Netzspannung heranzuziehen (siehe DAS 1 297 647).This is after multiplying its frequency to the target frequency a comparator together with the periodic electrical quantities to be synchronized fed, its output signal to correct the source of the to be synchronized periodic processes are exploited. (See e.g. OS 1 930 980, OS 1 951 579). It is already known as the low-frequency comparison voltage, the 50 Hz mains voltage to be used (see DAS 1 297 647).

Bei derartigen bekannten Synchronisationsschaltungen bedeutet die-Notwendigkeit der Vervielfachung der Vergleichsspannungsfrequenz einen erheblichen schaltungstechnischen Aufwand.In such known synchronization circuits, the necessity means the multiplication of the reference voltage frequency has a significant circuitry Expenditure.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Synchronisation eines Oszillators anzugeben, bei der derart bedingter schaltungstechnischer Aufwand vermieden ist. Bei einer Schaltungsanordnung zur Synchronisation eines Oszillators durch eine im Vergleich zur Oszillatorschwingung niederfrequente Synchronisationsspannung, insbesondere durch die 50 Hz-Netzspannung wird dies erfindungsgemäß dadurch erreicht, daß diese Schaltungsanordnung einen Frequenzteiler zur Unter setzung der Oszillatorfrequenz auf vorzugsweise die einfache Frequenz der Synchronisationsspannung sowie eine von der untersetzten Oszillatorschwingung gesteuerte Schaltung zum Vergleich von Oszillatorspannung und Synchronisationsspannung enthält, die bei Phasenungleichheit der verglichenen Spannungen ein vor der Art der Ungleichheit eine Korrektur der Frequenz der Oszillatorschwingung veranlassendes Signal abgibt.The object of the invention is to provide a circuit arrangement for synchronization specify an oscillator, in which such a conditional circuit complexity is avoided. In a circuit arrangement for synchronizing an oscillator due to a synchronization voltage that is low in comparison to the oscillator oscillation, in particular through the 50 Hz mains voltage, this is achieved according to the invention by that this circuit arrangement has a frequency divider to reduce the oscillator frequency preferably the simple one Frequency of the synchronization voltage and a circuit controlled by the reduced oscillator oscillation for comparison of oscillator voltage and synchronization voltage, which in the event of phase imbalance the compared tensions a before the type of inequality a correction of the Frequency of the oscillator vibration emits causing signal.

Die erfindungsgemäß vorgesehene Untersetzung der Oszillatorschwingung läßt sich mit wesentlich geringerem Aufwand realisieren als die bei den bekannten Schaltungsanordnungen vorgesehene Vervielfachung der Vergleichsspannungsfrequenz.The reduction of the oscillator oscillation provided according to the invention can be implemented with significantly less effort than the known ones Circuit arrangements provided multiplication of the reference voltage frequency.

In weiterer Ausgestaltung der Erfindung wird eine Schaltungsanordnung angegeben, bei der der zu synchronisierende Oszillator ein unter Verwendung eines pnp-Transistors und eines npn-Transistors aufgebauter Relaxationsoszillator ist und bei der die Schaltung zum Vergleich der untersetzten Oszillatorschwingung und der Synchronisationsspannung unter Verwendung eines durch die untersetzte Oszillatorspannung gesteuerten Transistorschalters zustande gebracht wird, durch den der frequenzbestimmenden Spannung eines Spannungsteilers des Oszillators die gleichgerichteten Synchronisationsspannung überlagert wird.In a further embodiment of the invention, there is a circuit arrangement specified in which the oscillator to be synchronized is a using a pnp transistor and an npn transistor constructed relaxation oscillator and in which the circuit for comparing the reduced oscillator oscillation and the synchronization voltage using a scaled down oscillator voltage controlled transistor switch is brought about by the frequency-determining Voltage of a voltage divider of the oscillator the rectified synchronization voltage is superimposed.

In weiterer Ausgestaltung der Erfindung wird die gleichgerichtete Synchronisationsspannung durch zweiweg-Gleichrichtung verdoppelt, so daß nur eine Untersetzung der Oszillatorfrequenz auf die doppelte Synchronisationsfrequenz vorgenommen werden muß.In a further embodiment of the invention, the rectified Synchronization voltage doubled by full-wave rectification, so only one Reduction of the oscillator frequency made to double the synchronization frequency must become.

Die erfindungsgeiäße Schaltungsanordnung wird im folgenden anhand von zwei Figuren näher erläutert.The circuit arrangement according to the invention is based on the following explained in more detail by two figures.

Die Fig. 1 zeigt ein Ausführungsbeispiel der erfindungegemäßen Schaltungsanordnung zur Synchronisation eines Relaiationsoszillators.1 shows an embodiment of the circuit arrangement according to the invention for synchronization of a relay oscillator.

Die Fig. 2 zeigt den zeitlichen Verlauf von Oszillatorspannung und Synchronisationsspannung für den Fall des Synchronismus sowie für positive und negative Abweichung der Schwingungsperiode.Fig. 2 shows the timing of the oscillator voltage and Synchronization voltage for the case of synchronism as well as for positive and negative Deviation of the period of oscillation.

Die Schaltungsanordnung gemäß Fig. 1 dient der Synchronisation eines Relaxationsoszillators wie er an sich bekannt ist, beispielsweise aus der Zeitschrift Frequenz, Band 22, Februar 1968, Seite 39, Bild 12. Ein derartiger Oszillator enthält als aktive Elemente einen pnp-Transistor T1 sowie einen npn-Transistor T2, die derart miteinander verbunden sind, daß jeweils der Kollektor des einen Transistors an die Basis des anderen Transistors angeschlossen ist. Der Emitter des Transistors T1 liegt über einem Widerstand R4 am positiven Pol einer Betriebsspannungsquelle, der Emitter des Transistors T2 an deren negativen Pol.The circuit arrangement according to FIG. 1 is used to synchronize a Relaxation oscillator as it is known per se, for example from the magazine Frequency, Volume 22, February 1968, page 39, Figure 12. One such oscillator contains as active elements a pnp transistor T1 and an npn transistor T2, which are so are connected to each other that each of the collector of a transistor to the Base of the other transistor is connected. The emitter of transistor T1 lies across a resistor R4 at the positive pole of an operating voltage source, the Emitter of transistor T2 at its negative pole.

Der Abgriff eines aus der Reihenschaltung zweier Widerstände P1 und R2 gebildeten Spannungsteilers, der an der Betriebsspannung liegt, ist an den Verbindungspunkt s der Basis des Transistors 1 und des Kollektors des Transistors T2 angeschlossen, von dem auch die Oszillatorfrequenz abgenommen wird.The tap of one of the series connection of two resistors P1 and R2 formed voltage divider, which is connected to the operating voltage, is at the connection point s connected to the base of transistor 1 and the collector of transistor T2, from which the oscillator frequency is also taken.

Zur Untersetzung der von diesem Relarationsoszillators gelieferten Schwingung dient der Untersetzer U. Unter der Voraussetzung, daß die Schwingungsfrequenz des Relaxationsoszillators kHz beträgt und daß zur Synchronisation die 50 Hz-Netzfrequenz verwendet wird, die durch Zweiweg-Gleichrichtung verdoppelt ist, weist dieser Untersetzer zwei gleichzeitig vom Ausgang S des Relaxationsoszillators angesteuerte Teiluntersetzer auf, von denen der mit U1 bezeichnete im Verhältnis 2:1 und der mit U2 bezeichnete im Verhältnis 5:1 untersetzt. Die Ausgänge dieser beiden Teiluntersetzer sind an jeweils einen anderen Eingang eins Koinzidenzgliedes G1 angeschlossen, das einen negierten Ausgang aufweist. Auf diese Weise werden durch den Untersetzer U über den Ausgang seines Koinzidenzgliedes G1 Taktimpulse geiiefert, deren Periodendauer 10 ms beträgt, was einer Impulswiederholungsfrequenz von 100 Hz entspricht.To reduce the output from this relative oscillator Vibration is used by the coaster U. Provided that the vibration frequency of the relaxation oscillator is kHz and that the 50 Hz mains frequency for synchronization is used, which is doubled by two-way rectification, this coaster has two sub-scalers controlled at the same time by the output S of the relaxation oscillator of which the one labeled U1 in a ratio of 2: 1 and the one labeled U2 stocky at a ratio of 5: 1. The outputs of these two sub-coasters are on each connected to a different input of a coincidence element G1, the one has negated output. In this way, through the coaster U are over the output of its coincidence element G1 clock pulses, their period duration 10 ms, which corresponds to a pulse repetition frequency of 100 Hz.

Die vom Untersetzer gelieferten Takte dienen zur Steuerung eines die beiden Transistoren T2 und T3 enthaltenden, den Vergleicher V bildenden Transistorschalters. Sie werden über den Widerstand R5 dem pnp-Transistor T3 zugeführt, dessen Kollektor über einen Widerstand R6 mit der Basis des npn-Transistors T4 dieses Schalters verbunden ist.The clocks supplied by the coaster are used to control a die two transistors T2 and T3 containing, the comparator V forming transistor switch. They are fed to the pnp transistor T3 via the resistor R5, its collector connected via a resistor R6 to the base of the npn transistor T4 of this switch is.

Der Kollektor des Transistors T4 ist über den Widerstand R7 an den Ausgang S des Relaxationsoszillatore angeschlossen, sein Emitter steht über die zur Entkopplung dienende Diode D, die gleichsinnig zur Basis mit der Diode dieses Transistors gepolt ist, mit der Ausgangeklemme A einer aus Dioden aufgebauten Zweiweg-Gleiohriohterbrücke G in Verbindung, deren Eingangsdiogonale an der Bekundärwicklung eines Ubertragers t liegt, dessen Primärwicklung die 50 Rz-Netzspannung zugeführt wird.The collector of transistor T4 is connected to the resistor R7 Output S of the relaxation oscillator connected, its emitter is on the for decoupling serving diode D, which is in the same direction as the base with the diode of this The transistor is polarized, with the output terminal A of a two-way Gleiohriohterbrücke constructed from diodes G in connection, whose input diogonals are connected to the secondary winding of a transformer t, whose primary winding is supplied with the 50 Rz mains voltage.

Zur Erläuterung der erfindungsgemäßen Schaltungsanordnung wird angenommen, daß der Relaxationsoszillator R Impulse mit einer Impulswiederholfrequenz von 1 kRz erzeugt. Diese Impulse sind in der Pig. 2a dargestellt, ihre Periode ist mit TR bezeichnet.To explain the circuit arrangement according to the invention, it is assumed that that the relaxation oscillator R pulses with a pulse repetition frequency of 1 generated kRz. These impulses are in the pig. 2a, its period is shown with TR called.

Als Synchronisationsspannung wird, wie schon angedeutet, die 50 Hz-Spannung verwendet, die nach Doppelweg-Gleichrichtung mit einer W2derholfrequenz von 100 Hz auftritt. Ihre Periode ist in Fig. 2a mit 2 TN bezeichnet. Die vom Relaxationsoszillator R gelieferte Impulsßfolge wird dem Untersetzer U zugeführt und dort im Verhältnis 10:1 untersetzt, so daß am Ausgang seines Gatters G1 aufgrund dessen negierenden Ausganges lediglich jede einem zehnten Impuls vorangehende Impulspause als Potentialänderung in Erscheinung tritt, wodurch für die Dauer einer Impulapause der Transistorschalter leitend gemacht wird. Es wird also bei jedem zehnten Oszillatorimpuis der Spannung am Schaltungepunkt S des Oezillators, die seinen Umschlagpunkt bestimmt, über den leitenden Transistor T4 des Transistorschalters die an den Ausgangadiogonalen der Brücke G abgenommene Synchronisationsspannung überlagert. Die hieraus resultierenden Spannungsverhältnisse am Schaltungspunkt S sind in Fig. 2a für den Fall des Synchronismus dargestellt, in dem die halbe Periodendauer der synchronisierenden Netzspannung gleich der zehnfachen Periodendauer der Oszillatorspannung ist. Aus dieser Fig. ersieht man, daß zum Zeitpunkt TO, also bei Beendigung einer zehnten Oszillatorimpulepause die Netzspannung auf den Wert der Spannung des Spannungsteilerpunktes S abgesunken ist, die Potentialverhältnisse also nicht verändert. Der Oszillator wechselt also zu diesem Zeitpunkt seinen Leitfähigkeitszustand, womit über das Gatter G1 des Untersetzers der zuvor leitend gemachte Transistorschalter wieder gesperrt und damit die Synchronisationsspannung vom Schaltungspunkt S abgetrennt wird. Während der folgenden neun Impulse schwingt der Oszillator von der Synchronisationsspannung unbeeinflußt, woraufhin sich der geschilderte Vorgang des Spannungsvergleiches wiederholt.As already indicated, the 50 Hz voltage is used as the synchronization voltage used after full-wave rectification with a repetition frequency of 100 Hz occurs. Their period is denoted by 2 TN in FIG. 2a. The one from the relaxation oscillator R supplied pulse train is fed to the reducer U and there in the ratio 10: 1 stocky, so that at the output of its gate G1 because of it negating Output only every pulse pause preceding a tenth pulse as a change in potential occurs, whereby for the duration of a pulse pause the transistor switch is made conductive. So it becomes the voltage with every tenth oscillator pulse at the circuit point S of the oscillator, which determines its transition point, via the conductive transistor T4 of the transistor switch connected to the output radiogonals of the Bridge G removed synchronization voltage superimposed. The resulting Voltage ratios at circuit point S are in Fig. 2a for the Case of synchronism shown in which half the period of the synchronizing Mains voltage is equal to ten times the period of the oscillator voltage. the end This Fig. It can be seen that at time TO, that is, when a tenth Oscillator pulse pause the mains voltage to the value of the voltage of the voltage divider point S has dropped, so the potential relationships have not changed. The oscillator so changes its conductivity state at this point in time, which means via the gate G1 of the reducer, the transistor switch that was previously made conductive is blocked again and thus the synchronization voltage is disconnected from the circuit point S. While of the following nine pulses, the oscillator swings from the synchronization voltage unaffected, whereupon the described process of voltage comparison is repeated.

In Fig. 2b sind die Verhältnisse bei einer positiven Abweichung der Periodendauer der Oszillatorschwingung dargestellt. Die Synchronisationsspannung ist in diesem Falle beim Leitendwerden des Transistorschalters schon so weit abgesunken, daß sie auf jeden Fall innerhalb des Zeitraumes seiner Leitfähigkeit den Spannungswert am Spannungsteilerpunkt S unterschreitet. Es fließt dann über den oberen Spannungsteilerwiderstand R1, den Widerstand R7, den Transistor T4 und die Diode D ein zusätzlicher Strom zum das negative Potential führenden Anschluß A der Brückenschaltung G, wodurch eine Absenkung der Spannung am Spannungsteilerpunkt S bedingt ist, was zur Folge hat, daß der Wechsel der Leitfähigkeit des Oszillators früher eintritt, als dies ohne die Wirkung der Synchronisationsspannung der Fall wäre.In Fig. 2b, the conditions are with a positive deviation of Period duration of the oscillator oscillation shown. The synchronization voltage In this case, when the transistor switch becomes conductive, it has already dropped so far, in any case, within the period of its conductivity, the voltage value at the voltage divider point S falls below. It then flows through the upper voltage divider resistor R1, resistor R7, transistor T4 and diode D an additional current to the negative potential leading terminal A of the bridge circuit G, whereby a decrease in the voltage at the voltage divider point S is required, which results in has that the change in conductivity of the oscillator occurs earlier than this would be the case without the effect of the synchronization voltage.

Die Verhältnisse bei einer negativen Abweichung der Periode der Oszillatorschwingung zeigt die Figur 2c. In diesem Falle hat die über den leitenden Transistorschalter der Oszillatorspannung überlagerte Synchronisationsspannung zu dem Zeitpunkt, zu dem bei Beibehaltung der Abweichung der Oszillator seinen Leitfähigkeitszustand wechseln würde noch einen Wert, der oberhalb dem Spannungswert am Schaltungspunkt S liegt. Hierdurch bedingt fließt ein Strom über den Basiswiderstand R6 des Transistors T4, über die Basiskollektorstrecke dieses Transistors, den Widerstand R7 und den Spannungsteilerwiderstand R2, der die Spannung am Spannungsteilerpunkt S anhebt und damit den Zeitpunkt des Umschaltens des Oszillators verzögert. Sollte bei der geschilderten negativen Abweichung der Oszillatorperiode die Spannung an der Diode D kleiner als diewenige am Basiswiderstand R6 sein, so wird durch einen zusätzlichen Strom durch diesen Widerstand und die Basis-Emitterstrecke des Transistors T4 die Spannung an dessen Kollektor auf die Synchronisationsspannung an der Diode D abgesenkt.The conditions in the event of a negative deviation in the period of the oscillator oscillation shows the figure 2c. In this case, the transistor switch has been switched on synchronization voltage superimposed on the oscillator voltage at the time while maintaining the deviation of the oscillator its conductivity state would change a value that is above the voltage value at the switching point S lies. As a result, a current flows through the base resistor R6 of the transistor T4, across the base collector path of this transistor, the resistor R7 and the Voltage divider resistor R2, which increases the voltage at the voltage divider point S. and thus delays the point in time at which the oscillator is switched. Should be at the The negative deviation of the oscillator period described is the voltage across the diode D be smaller than the few at the base resistor R6, an additional Current through this resistor and the base-emitter path of the transistor T4 die Voltage at its collector lowered to the synchronization voltage at diode D.

Da jeweils nur während Jedes zehnten Oszillatorimpulses synchronisiert wird, beträgt die jeweilige Korrektur das zehnfache der Abweichung der Periodendauer einer Oszillatorechwingung.Since only synchronized during every tenth oscillator pulse the respective correction is ten times the deviation of the period duration an oscillator oscillation.

3 Patentansprüche 2 Figuren3 claims 2 figures

Claims (3)

Patentansprüche S Schaltungsanordnung zur Synchronisation eines Oszillators durch eine im Vergleich zur Oszillatorschwingung niederfrequente Synchronisationsspannung, insbesondere durch die 50 Hz-Netzspannung, d a d u r c h g e k e n n -z e i c h n e t , daß sie einen Frequenzteiler (U) zur Untersetzung de Oszillatorfrequenz auf vorzugsweise die einfache Frequenz der Synchronisationsspannung, sowie eine von der untersetzten Oszillatorschwingung wirksam gesteuerte Schaltung (V) zum Vergleich von Oszillatorspannung und Sgnchronisations spannung enthält, die bei Phasenungleichheit der verglichenen Spannungen ein von der Art der Ungleichheit abhängiges, eine Korrektur der Frequenz der Oszillatorschwingung veranlaßendes Signal abgibt. Claims S circuit arrangement for synchronizing an oscillator due to a synchronization voltage that is low in comparison to the oscillator oscillation, especially due to the 50 Hz mains voltage, d u r c h e k e n n n -z e i c h n e t that they have a frequency divider (U) to reduce the oscillator frequency on preferably the single frequency of the synchronization voltage, as well as one Circuit (V) effectively controlled by the reduced oscillator oscillation for comparison of oscillator voltage and synchronization voltage, which in the event of phase imbalance of the tensions compared, a correction depending on the type of inequality emits the frequency of the oscillator oscillation causing signal. 2. Schaltungsanordnung nach Anspruch 1 zur Synchronisation eines unter Verwendung eines pnp-Transistors und eines npn-Transistors aufgebauten Relaxationsoszillators, d a -d u r c h g e k e n n z e i c h n e t , daß die untersetzte Oszillatorspannung einen Transistorschalter (T), T4) steuert, über den die frequenzbestimmende Spannung eines Spannungsteilere (R1, R2) des Oszillators (R) der gleichgerichteten Synchronisationsspannung überlagert wird. 2. Circuit arrangement according to claim 1 for the synchronization of a relaxation oscillator constructed using a pnp transistor and an npn transistor, d a -d u r c h e k e n n n z e i c h n e t that the reduced oscillator voltage a transistor switch (T), T4) controls via which the frequency-determining voltage a voltage divider (R1, R2) of the oscillator (R) of the rectified synchronization voltage is superimposed. 3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e -k e n n z e i c h n e t , daß die Frequenz der gleichgerichteten Synchronisationsspannung durch iwsiveg-Gleichrichtung verdoppelt wird. 3. Circuit arrangement according to claim 2, d a d u r c h g e -k e n n z e i c h n e t that the frequency of the rectified synchronization voltage is doubled by iwsiveg rectification.
DE19702047357 1970-09-25 Circuit arrangement for synchronizing an oscillator Expired DE2047357C (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702047357 DE2047357C (en) 1970-09-25 Circuit arrangement for synchronizing an oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702047357 DE2047357C (en) 1970-09-25 Circuit arrangement for synchronizing an oscillator

Publications (3)

Publication Number Publication Date
DE2047357A1 true DE2047357A1 (en) 1972-06-15
DE2047357B2 DE2047357B2 (en) 1972-10-26
DE2047357C DE2047357C (en) 1973-05-24

Family

ID=

Also Published As

Publication number Publication date
DE2047357B2 (en) 1972-10-26

Similar Documents

Publication Publication Date Title
DE1228303B (en) Device for the synchronization of counting signals with a clock pulse frequency
DE2853927B2 (en) Television receiver with a horizontal synchronous circuit
DE2545823A1 (en) PROCEDURE FOR AUTOMATIC ADJUSTMENT OF AN ELECTRONIC CLOCK AND THE CLOCK FOR CARRYING OUT THE PROCEDURE
DE2536953A1 (en) FREQUENCY DIVIDER CIRCUIT FOR A QUARTZ CLOCK
DE2047357A1 (en) Circuit arrangement for synchronizing an oscillator
DE1130849B (en) Electronic coding and decoding device for radio electrical or telephone connections
DE2210542C3 (en)
DE1274176B (en) Arrangement for deriving interference-free synchronization information from the synchronization signal of a television signal
DE2047357C (en) Circuit arrangement for synchronizing an oscillator
DE2906969C2 (en) Circuit arrangement for clock recovery in regenerators for digital signals
DE939333C (en) Device for separating synchronization and signal pulses with pulse code modulation
DE2143075C3 (en) Carrier frequency system
DE3528766A1 (en) ARRANGEMENT FOR THE SYNCHRONIZATION OF THE OSCILLATORS OF SEVERAL CLOCKED DC-DC CONVERTERS
DE1003821B (en) System with several impulse radar devices arranged close to each other
AT226789B (en) Device with an oscillator which is to be automatically stabilized to the frequency of a pulse-shaped control signal
DE1437832A1 (en) Synchronizer
DE2121456C3 (en) Coincidence filter
DE1051325B (en) Self-oscillating transistor multivibrator as a frequency divider
DE1762393B2 (en) AMPLITUDE CRIMINATOR
DE2354735C3 (en) Level correction circuit for television sets, in particular for the chrominance part of a SECAM color television receiver
DE2121454C2 (en) Circuit arrangement for differentiating and evaluating audio-frequency signals in telecommunications, in particular telephone switching systems
AT240920B (en) Circuit for automatic digital measurement of the time differences between pulse edges of two pulse trains of the same frequency with a constant duty cycle
DE3217376A1 (en) Pulse generator
DE1462500C (en) Method and circuit arrangement for frequency and phase control of a first signal by a second signal
DE2506729A1 (en) Phase discriminator for two impulse-type input signals - has two flip-flops which are connected to coincidence gate

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee