DE2027567A1 - Memory for intermediate storage of data - Google Patents

Memory for intermediate storage of data

Info

Publication number
DE2027567A1
DE2027567A1 DE19702027567 DE2027567A DE2027567A1 DE 2027567 A1 DE2027567 A1 DE 2027567A1 DE 19702027567 DE19702027567 DE 19702027567 DE 2027567 A DE2027567 A DE 2027567A DE 2027567 A1 DE2027567 A1 DE 2027567A1
Authority
DE
Germany
Prior art keywords
output
input
data
lines
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702027567
Other languages
German (de)
Inventor
Heinrich Dipl.-Ing. 8000 München Lange
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702027567 priority Critical patent/DE2027567A1/en
Priority to NL7107416A priority patent/NL7107416A/xx
Priority to FR7119764A priority patent/FR2094029A1/fr
Priority to LU63270D priority patent/LU63270A1/xx
Priority to BE768127A priority patent/BE768127A/en
Publication of DE2027567A1 publication Critical patent/DE2027567A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses

Description

SIEMENS AKTIENGESELLSCHAFT München, den- 4 JUJJJ ]97QSIEMENS AKTIENGESELLSCHAFT München, 4 JUYYY ] 97Q

Wittelsbacherpla"fc2Wittelsbacherpla "fc2

70/207970/2079

Speicher zur Zwischenspeicherung von DatenMemory for intermediate storage of data

Die Erfindung bezieht sich auf einen Speicher zur Zwi- . schenspeicherung von Daten, die zwischen voneinander unabhängigen Datensystemen mit möglicherweise verschiedener Verarbeitungsgeschwindigkeit übertragen werden, bei dem eine Eingabe von Daten von verschiedenen Datensystemen über verschiedene Eingangsleitungen und eine Ausgabe von Daten an verschiedene Datensysteme über verschiedene Ausgangsleitungen erfolgen kann, und bei dem Register für die Zwischenspeicherung der Daten vorgesehen sind.The invention relates to a memory for intermediate. Storage of data between independent data systems with possibly different Processing speed are transmitted in which an input of data from different data systems via different input lines and a Output of data to different data systems can take place via different output lines, and with the register for the intermediate storage of the data.

Solche Speicher dienen als Pufferspeicher zur taktmäßigen Entkopplung zweier unabhängiger Datensysteme bei der Datenübertragung. Der Pufferspeicher wird von einem Datensystem geladen. Unabhängig und asynchron zum Ladevorgang kann er durch ein anderes Datensystem geleert werden. Die Übertragungsfrequenzen der Ein- und Ausgabe brauchen dabei nicht übereinzustimmen.Such memories serve as buffer memories for the clock-wise decoupling of two independent data systems during the Data transfer. The buffer memory is loaded from a data system. Independent and asynchronous to the loading process it can be emptied by another data system. The transmission frequencies of the input and output do not need to match.

Pufferspeicher werden besonders in Verbindung mit peripheren Großspeichern von Datenverarbeitungsanlagen verwendet. Hier muß der Pufferspeicher den Datenverkehr zwischen Speichermedium und Rechenanlage über mehrere Zeichen puffern können. Die Zwischenspeicherung geschieht dabei in beiden Richtungen.Buffer memories are especially used in conjunction with peripheral Large storage systems used by data processing systems. Here the buffer memory must handle the data traffic between the storage medium and the computer system can buffer over several characters. The intermediate storage takes place in both directions.

VPA 9/210/0025 Il/Hei -2-VPA 9/210/0025 Il / Hei -2-

109850/1535109850/1535

Bekannte Pufferspeicher bestehen aus einer Mehrzahl von Pufferstufen, die im Verhältnis zu den Eingabe- und Ausgabeleitungen in Serie angeordnet sind. Jedes Zeichen durchläuft bei ihnen nacheinander alle Stufen des Pufferspeichers. Die Eingabe geschieht grundsätzlich in die erste Stufe, die Ausgabe aus der letzten Stufe. Die Übertragung des Zeichens von einer Stufe K zur nächstfolgenden Stufe K + 1 wird selbsttätig von einer Steuerung vorgenommen, sobald in der Stufe K ein Zeichen vorhanden und die Stufe K + 1 leer ist. Dieser bekannte Pufferspeicher hat jedoch Nachteile, wenn er in einem mirkoprogrammgesteuerten Schaltwerk mit Sammelleitungen eingesetzt werden soll. In einem derartigen Schaltwerk werden die Aufgaben der Steuerung zum Teil vom Mikroprogramm übernommen. So würde zum Beispiel jede Eingabe vom Rechner im Pufferspeicher eine größere Anzahl von Einzelbefehlen zur Folge haben, die das Zeichen bis zur letzten freien Pufferstufe durchschieben. Vor jedem Schiebevorgang müßte zum Beispiel überprüft werden, ob die folgende Stufe schon besetzt ist. Dies führt besonders bei hohen Übertragungsraten und bei einer größeren Anzahl von Pufferstufen zu unerfüllbaren Anforderungen an die Zykluszeit der Mikrο instruktionen.Known buffer memories consist of a plurality of buffer stages arranged in series with respect to the input and output lines. Each character runs through all levels of the buffer memory one after the other. The input takes place in the first stage, the output from the last stage. The transfer of the character from one stage K to the next stage K + 1 is carried out automatically by a control as soon as a character is present in stage K and stage K + 1 is empty. However, this known buffer memory has disadvantages when it is to be used in a microprogram-controlled switchgear with bus lines. In such a switchgear, the control tasks are partly taken over by the microprogram. For example, every input from the computer into the buffer memory would result in a larger number of individual commands that push the character through to the last free buffer level. Before each pushing process, it would have to be checked, for example, whether the next step is already occupied. This results especially at high data rates and a larger number of buffers to unattainable demands on the cycle time of the Mikr ο instruk ti ons.

Unter einer Sammelleitung wird eine Datenleitung verstanden, die mit einer Anzahl meist gleichartiger Schaltungen, zum Beispiel Registern, gekoppelt werden kann. Diese Kopplung ist steuerbar. Die Sammelleitung dient endweder der Datenverteilung auf mehrere Verbraucher oder sie nimmt Daten von mehreren Datenquellen auf. Jede Sammelleitung kann aus mehreren voneinander unabhängigen Kanälen bestehen, zum Beispiel zur parallelen Übertragung Under a collection line, a data line is to be understood that with a number usually of similar circuits, for example registers can be coupled. This coupling is controllable. The collecting line either serves to distribute data to several consumers or it accepts data from several data sources. Each bus can consist of several independent channels, for example for parallel transmission

VPA 9/210/0025 - 3 -VPA 9/210/0025 - 3 -

109850/1535109850/1535

aller Bits eines Zeichens.of all bits of a character.

Die Aufgabe der Erfindung besteht darin, einen Pufferspeicher anzugeben, der auch in mikroprogrammierten Schaltwerken eingesetzt werden kann. Diese Aufgabe wird gelöst durch im Verhältnis zu den Eingabe- und Ausgabeleitungen parallel zueinander angeordneten Register und durch eine Steuerung, die bei Ankommen von Daten auf einer der Eingabeleitungen die einzelnen Register nacheinander in einer durch die Steuerung festgelegten Reihenfolge mit der Eingabeleitung verbindet und die bei Anforderung von mindestens einem Datensystem die einzelnen Register nacheinander in der Reihenfolge der Einspeicherung mit mindestens einer Ausgabeleitung verbindet.The object of the invention is to provide a buffer memory that can also be used in microprogrammed Switching mechanisms can be used. This task is solved by in relation to the input and Output lines arranged in parallel registers and by a controller that arrives of data on one of the input lines the individual registers one after the other in one through the control specified sequence connects with the input line and when requested by at least a data system the individual registers one after the other in the order of storage with at least an output line connects.

Die einzelnen Stufen des Speichers, im folgenden Pufferspeicher genannt, bestehen hier aus Registern, die parallel zueinander angeordnet sind. Sie liegen zwischen zwei oder mehr Eingabe- und Ausgabeleitungen, die Sammelleitungen sein können. Über diese Eingabeleitungen und Ausgabeleitungen lassen sich gezielt einzelnen Pufferstufen (Register) Daten zuführen oder entnehmen. Im folgenden sollen die Eingabe- und Ausgabeleitungen mit Sammelleitungen bezeichnet werden.The individual levels of the memory, hereinafter referred to as buffer memory, consist of registers, which are arranged parallel to each other. They are between two or more input and output lines, the manifolds can be. Via these input lines and output lines data can be fed to or removed from individual buffer levels (registers) in a targeted manner. In the following, the Input and output lines are referred to as collecting lines.

Die Wegumschaltung der Sammelleitungen zum oder vom Pufferspeicher kann von zwei separat umlaufenden modulo-n-Zählerö gesteuert und koordiniert werden. Durch den Vergleich beider Zählerstände und Erzeugung abfragbarer Zustandsanzeigen kann sichergestellt werden, daß einerseits der die Ausgabe regelnde Zähler (Ausgabe-The route switching of the collecting lines to or from Buffer memory can be supplied by two separately circulating modulo-n counters controlled and coordinated. By comparing both meter readings and generating more queryable Status displays can be ensured that on the one hand the counter regulating the output (output

VPA 9/210/0025 - 4 -VPA 9/210/0025 - 4 -

109850/1535 : ■109850/1535 : ■

zähler) stets dem die Eingabe regelnden Zähler (Eingabezähler) nacheilt und andererseits der Eingabezähler nicht den Ausgabezähler überholt. Damit wird die Eingabe in einen vollen Pufferspeicher sowie die Ausgabe aus einem leeren Pufferspeicher verhindert.counter) always the counter regulating the input (input counter) lags and on the other hand the input counter does not overtake the output counter. So that will prevents input into a full buffer memory as well as output from an empty buffer memory.

Der erfindungsgemäße Speicher kann grundsätzlich für ;jeden Pufferspeicher verwendet werden. Er bietet jedoch wesentliche Vorteile in mikroprogrammierten Schaltwerken mit Sammelleitungen. Das in diesen Schaltwerken vorhandene Sammelleitungssystem mit den dazwischen angeordneten Mehrssw eckregi stern kann zu einem Teil direkt als Pufferspeicher benutzt werden. Die zur umlaufenden Datenverteilung erforderlichen Zähler lassen sich dem System leicht einordnen. Entweder wird die Datenverteilung durch die Zähler direkt gesteuert oder die Zählerinhalte modifizieren bzw. substituieren die dem Mikrobefehlswort entnommenen Registeradressen» Der Zugriff zu dem Pufferspeicher läßt aich schnell und mit wenig Befehlsaufwand realisieren. Jeder Zeiehentransfer besteht im wesentlichen aus dem eigentlichen Transferbefehl mit vorangehender Abfrage auf evtl. bestehende TransfersperreSoThe memory according to the invention can in principle be used for any buffer memory. He offers however, significant advantages in micro-programmed switchgear with bus lines. That in these Existing switchgear manifold system with the multi-function register arranged in between can star too a part can be used directly as a buffer storage. The ones required for circulating data distribution Counters are easy to classify in the system. Either the data is distributed directly by the counters controlled or modify the counter contents or substitute those taken from the microinstruction word Register addresses »The access to the buffer memory can be implemented quickly and with little command effort. Every token transfer essentially consists from the actual transfer command with a previous query on any existing transfer block

Andere V/eiterbildungen der Erfindung ergeben sich aus den Unteransprüehea.Other developments of the invention result from the subclaims h a.

Die Erfindung soll anhand ©imes Ausführungsbeispielee weiter erläutert werden»Sie ist dabei nieht auf dieses Ausführungsbeispiel bosebräakt. Es zeigern ■The invention is intended to be based on the exemplary embodiments to be further explained »She is not concerned with this Embodiment bosebräakt. Show it ■

Fig. 1 dieFig. 1 the

Sammellei tmagssystem,,Collecting line tmagsystem ,,

VPA.9/210/0025 - 5 -VPA.9 / 210/0025 - 5 -

109850/1535109850/1535

Fig. 2 den erfindungsgemäßen Speicher in einem Sammelleitungssystem. 2 shows the memory according to the invention in a manifold system.

Pig. 1 zeigt die Anordnung von Registern in einem Sammelleitungssystem. Register R1 bis RN sind zwisehen den Sammelleitungen für die Eingabe SLE und Sammelleitungen für die Ausgabe SLA1, SLA2 angeordnet. Um die Sammelleitungen SLE und SLA zu den Registern R1 bis RN durchzuschalten, sind Torschaltungen vorgesehen. Die Sammelleitung SLE wird durch Torschaltungen GE, die Sammelleitung SLA1 durch Torschaltungen GAI, und die Sammelleitung SLA2 durch Torschaltungen GA2 mit den Registern R1 bis RN verbunden. Die Aufsteuerung ,der Torschaltüngen erfolgt mit Hilfe eines Signales, das den Torschaltungen GE an ihren Eingängen E1 bis EN, den Torschaltungen GA1 an den Eingängen A1 bis AN und den Torschaltungen GA2 an den Eingängen B1 bis BN zugeführt wird. Mit Hilfe dieser Torschaltungen ist es also möglich, die Sammelleitungen SLE, SLA mit jedem der Register R1 bis RN zu verbinden. Jede Sammelleitung SLE, SLA kann aus mehreren voneinander unabhängigen Kanälen bestehen, zum Beispiel acht, zur Übertragung eines Bytes. Jedes Register R1 bis RN kann aus mehreren Speicherstellen aufgebaut sein. Um jeden Kanal der Sammelleitungen SLE, SLA mit den verschiedenen Speicherstellen der Register R1 bis RN verbinden zu können, müssen die Torschaltungen GE, GA pro Register mehrfach ausgeführt sein. Sollen also acht Kanäle einer Sammelleitung mit acht Speicherstellen eines Registers gekoppelt werden, dann sind dazu acht Torschaltungen notwendig.Pig. Figure 1 shows the arrangement of registers in a bus system. Registers R1 to RN are tied the collecting lines for the input SLE and collecting lines for the output SLA1, SLA2 arranged. Around gate circuits are provided to connect the bus lines SLE and SLA to the registers R1 to RN. The collecting line SLE is through gate connections GE, the collecting line SLA1 through gate connections GAI, and the bus line SLA2 connected to the registers R1 to RN through gate circuits GA2. The control , the gate switching takes place with the help of a signal, the gate circuits GE at their inputs E1 to EN, the gate circuits GA1 at the inputs A1 to AN and the gate circuits GA2 at the inputs B1 to BN. With the help of these gates it is possible to connect the bus lines SLE, SLA to be connected to each of the registers R1 to RN. Every Manifold SLE, SLA can consist of several of each other independent channels exist, for example eight, for the transmission of a byte. Each register R1 through RN can be made up of several memory locations. To each channel of the manifolds SLE, SLA with the different To be able to connect memory locations of the registers R1 to RN, the gate circuits GE, GA be executed several times per register. So should eight channels of a collecting line with eight storage locations of a register are coupled, then eight gate connections are necessary.

VPA 9/210/0025 - 6 -VPA 9/210/0025 - 6 -

10 9 8 5 0/153 510 9 8 5 0/153 5

Ein derartig aufgebautes Sammelleitungssystem wird für den erfindungsgemäßen Pufferspeicher verwendet (Fig. 2). Die Register R1 bis RK liegen wiederum im Verhältnis zu den Sammelleitungen SlE, SLA paral-IeI zueinander. Zwischen den Sammelleitungen SLE für die Eingabe und den Registern R1 bis RN liegen die Torschaltungen GE und zwischen den Sammelleitungen SLA für die Ausgabe und den Registern R1 bis RN sind Torschaltungen GrA angeordnet. Da jedes zwischenzuspeichernde Zeichen M-Bit hat, hat jedes Register R1 bis RN M-Speicherstellen. Ist M = 8, dann haben die Sammelleitungen SLE, SLA acht Kanäle. Entsprechend muß auch die Anzahl der Torschaltungen GE und GA pro Register acht sein. Da N-Register vorgesehen sind, können N-Zeichen zwischengespeichert werden.A manifold system constructed in this way is used for the buffer store according to the invention (Fig. 2). The registers R1 to RK are in turn in relation to the bus lines S1E, SLA parallel-IeI to each other. Between the bus lines SLE for the input and the registers R1 to RN are Gate circuits GE and between the bus lines SLA for the output and the registers R1 to RN gate circuits GrA are arranged. Since every character to be cached has M bits, every register has R1 to RN M storage locations. If M = 8, then the bus lines SLE, SLA have eight channels. Corresponding the number of gates GE and GA per register must also be eight. Since N-register provided N characters can be stored temporarily.

Das Öffnen und Schließen der Torschaltungen GE, GA wird durch eine Steuerung vorgenommen. Sie besteht aus einem Zähler ZE (Eingabezähler) zum Aufsteuern der Torschaltungen GE, aus einem Zähler ZA (Ausgabezähler) t zum Öffnen und Schließen der Torschaltungen GA, aus einem Vergleicher VG, einer bistabilen Kippschaltung FF, zwei UND-Schaltungen U1, U2 und einer ODER-Schaltung 01. Zwischen den Eingabezähler ZE bzw. den Ausgabezähler ZA und die Torschaltungen GE bzw. GA kann eine Decodierungsschaltung DC angeordnet sein, die den Zählerstand so umformt, daß jeweils nur die einem Register zugeordneten Torschaltungen geöffnet sind.The opening and closing of the gates GE, GA is carried out by a control. It consists of a counter ZE (input counter) for controlling the gate circuits GE, a counter ZA (output counter) t for opening and closing the gate circuits GA, a comparator VG, a bistable flip-flop FF, two AND circuits U1, U2 and one OR circuit 01. Between the input counter ZE or the output counter ZA and the gate circuits GE or GA, a decoding circuit DC can be arranged which converts the counter reading so that only the gate circuits assigned to a register are opened.

Andererseits kann (abweichend von Fig. 2) der Stand der Zähler ZE und ZA auch zur Modifikation bzw. Substitution von Mikrobefehlsadressen verwendet werden. InOn the other hand, the reading of the counters ZE and ZA can also be used for modification or substitution (in contrast to FIG. 2) can be used by microinstruction addresses. In

VPA 9/210/0025 - 7 -VPA 9/210/0025 - 7 -

10 9 8 5 0/153510 9 8 5 0/1535

diesem Pall werden die Register R1 Ms RN auf dem Weg über den Mikrobefehl mit den Sammelleitungen gekoppelt.This Pall will be the registers R1 Ms RN on the Coupled with the bus lines via the micro-command.

Sollen Daten in den Pufferspeicher eingespeichert werden, dann wird dem Pufferspeicher ein Eingabetakt an der Leitung TE zugeführt. Werden Daten aus dem Pufferspeicher von einem Datensystem angefordert, so erscheint an der Leitung TA ein Ausgabetakt. Sind mehrere Sammelleitungen SLE bzw. SLA mit den Registern R1 bis RN verbunden, dann muß die Anzahl der Zähler ZE bzw. ZA entsprechend erhöht werden.If data is to be stored in the buffer memory, then the buffer memory is given an input clock fed to the line TE. If data is requested from the buffer memory by a data system, so an output clock appears on the line TA. Are several collecting lines SLE or SLA connected to the registers R1 to RN, then the number of counters ZE and ZA must correspond accordingly increase.

Die einlaufenden zwischenzuspeichernden M-stelligen Z eichen werden über die Eingabesammelleitung SLE nacheinander auf die Register R1 bis RN verteilt. Die Verteilung wird von dem Eingabezähler ZE, zum Beispiel einem Binärzähler, gesteuert, dessen decodierter Zählerstand über die Torschaltungen GE die Sammelleitung SLE mit dem jeweils zu füllenden Register R1 bis RN koppelt.Diese Steuerung kann entweder direkt geschehen oder durch Modifikation baw. Substitution einer aus dem Mikrobefehlswort entnommenen Adresse. Mit dem Ende jedes Transfers wird der Eingabezähler ZE um einen Schritt weitergeschaltet.The incoming M-digit to be temporarily stored Characters are distributed to registers R1 to RN one after the other via the input bus SLE. The distribution is controlled by the input counter ZE, for example a binary counter, whose decoded Counter reading over the gate circuits GE the collecting line SLE with the respective to be filled Registers R1 to RN are linked. This control can either take place directly or through modification baw. Substitution of one taken from the microinstruction word Address. At the end of each transfer, the input counter ZE is incremented.

Nach dem Füllen des Registers R1 kann die Ausgabe aus dem Pufferspeicher beginnen. Die Register R1 bis RN /werden in derselben Reihenfolge geleert wie sie bei der Eingabe gefüllt wurden. Dabei wird die Ausgabe in gleicher Weise wie die Eingabe gesteuert? der Ausgabezähler ZA, zum Beispiel ein Binärzähler, gibt an,After register R1 has been filled, output from the buffer memory can begin. The registers R1 to RN / are emptied in the same order as them were filled when entering. Thereby the output controlled in the same way as the input? the output counter ZA, for example a binary counter, indicates

VPA 9/210/0025 , ■ -VPA 9/210/0025, ■ -

109850/ 1535109850/1535

■welches Register Rl Ms RN mit der Sammelleitung SLA für die Ausgabe verbunden wird. Nach dem Pullen bzw. Leeren des Registers RN schaltet jeder der Zähler ZE, ZA, und zwar unabhängig voneinander, wieder auf das Register R1 um. Wenn der Pufferspeicher If-Register hat, also N-Stufen, müssen die Zähler modulo-N-Zähler sein. Die Zählung muß nicht notwendigerweise mit linear ansteigenden Binärzahl©a geschehen. Es muß nur gewährleistet sein, daß beide Zähler ZE, ZA nach dem gleichen Gesetz weiterzahlen,, damit die Reihenfolge der Zeichen bei Ein- und Ausgabe dieselbe ist.■ which register Rl Ms RN with the collecting line SLA connected for output. After pulling or When the register RN is emptied, each of the counters ZE, ZA opens again independently of one another the register R1 to. If the buffer memory If register has, i.e. N-steps, the counters must be modulo-N counters be. The counting does not necessarily have to be done with a linearly increasing binary number © a. It must only be ensured that both counters ZE, ZA continue to count according to the same law, thus the sequence the characters for input and output are the same.

Die Ausgabe kann völlig asynchron zur Eingabe geschehen. Es muß jedoch sichergestellt sein, daß nicht aus einem leeren Register ausgegeben und nicht in ein volles Register eingegeben wird. Diese Forderungen sind erfüllt, wenn vor einem !Transfer gewährleistet ist, daß sich die zwei Zähler ZA9 ZE weder eingeholt noch Überholt haben« lach den letzten noch zulässigen Transferdaten wird der eine der Zähler so erhöht, daß beide Zählerstände gleich Bind. Diesee Kriterium wird dazu herangezogen, weitere Transfers des ssuletist aufgetretenen Typs zu unterbinden. Die Sperre kann erst aufgehoben werden, wenn inzwischen ein Transfer des anderen Typs stattgefunden hat. für diese Aufgabe ist der Vergleicher VG, sum Beispiel einelquivalenssschaltung,vorgesehen. Wenn nun der Vergleicher VG gleichen Stand beider Zähler ZE* ZA meldet, muß entweder die Ein- oder die AuBgabe gesperrt werden» WeI-ches Signal erzeugt wird, hängt davon ab, ob die Gleichheit durch einen Eingabe- oder-einen.Ausgabetakt herbeigeführt wurde. Dies© Angabe wird der bistabilen Kippschaltung FF entnommenι die von den Eingabetakten anThe output can be done completely asynchronously to the input. However, it must be ensured that there is no output from an empty register or input into a full register. These requirements are met if, prior to a transfer, it is guaranteed that the two counters ZA 9 ZE have neither caught up nor overtaken each other. After the last transfer data that was still permitted, one of the counters is increased so that both counts are the same. This criterion is used to prevent further transfers of the ssuletist type. The lock can only be lifted if a transfer of the other type has taken place in the meantime. The comparator VG, for example an equivalent circuit, is provided for this task. If the comparator VG reports the same level of both counters ZE * ZA, either the input or the output must be blocked. Which signal is generated depends on whether the equality was brought about by an input or output cycle . This © indication is taken from the bistable flip-flop FF from the input clocks

VPA 9/210/0025 - 9 - VPA 9/210/0025 - 9 -

1 09850/15351 09850/1535

der Leitung TE gesetzt und von den Ausgabetakten TA zurückgesetzt wird. Die UND-Verknüpfungen des Vergleicherausganges mit den Ausgängen der bistabilen Kippschaltung PP liefern folgende Signale:the line TE and set by the output clocks TA is reset. The AND links of the comparator output with the outputs of the bistable multivibrator PP deliver the following signals:

'■■■. -'■■■. -

1. Signal "Eingabe sperren" am Ausgang der UND-Schaltung U1. Der Eingabezähler ZE hat den Ausgabezähler ZA eingeholt. Der Pufferspeicher ist gefüllt, weitere Eingaben müssen unterdrückt werden.1. "Lock input" signal at the output of AND circuit U1. The input counter ZE has the output counter ZA caught up with. The buffer memory is full, further entries must be suppressed.

2. Signal "Ausgabe sperren" am Ausgang der UND-Schaltung U2. Der Ausgabezähler ZA hat den Eingabezähler ZE eingeholt. Der Pufferspeicher ist leer. Weitere Ausgaben müssen unterdrückt werden.2. "Output block" signal at the output of AND circuit U2. The output counter ZA has the input counter ZE obtained. The buffer memory is empty. Further expenses must be suppressed.

Der Zustand der Ausgänge der UND-Schaltungen U % U2 muß vor der entsprechenden Ausführung eines Transfers abgefragt werden. Zu Beginn der gesamten Transferfolge werden durch die Leitung TZ die beiden Zähler ZA, ZE auf den gleichen Stand zurückgesetzt und die bistabile Kippschaltung PP wird auf Ausgabetakt gestellt, d.h. am Ausgang der UND-Schaltung U2 erscheint ein Signal. Damit ist bei dem zunächst leeren Pufferspeicher die Ausgabe gesperrt. Mit den ersten eingegebenen Zeichen im Pufferspeicher wird dann die Ausgabe freigegeben.The state of the outputs of the AND circuits U% U2 must be checked before a transfer can be carried out be queried. At the beginning of the entire transfer sequence the two counters ZA, ZE are reset to the same status by the line TZ and the The bistable flip-flop PP is set to the output clock, i.e. U2 appears at the output of the AND circuit a signal. This means that output is blocked when the buffer memory is initially empty. With the first entered Characters in the buffer memory are then released for output.

Es ist sinnvoll, die Datenübertragungen vom und zum Speicher mit der Vorderflanke des Eingabe- bzw. Ausgabetaktes vorzunehmen.Dagegen sollten die Taktrückflanken zum Setzen oder Rücksetzen der Zähler ZA und ZE und der bistabilen Kippschaltung PP benutzt werden.It makes sense to stop the data transfers to and from the Memory with the leading edge of the input or output clock used to set or reset the counters ZA and ZE and the bistable trigger circuit PP will.

VPA 9/210/0025 - 10 -VPA 9/210/0025 - 10 -

109 850/1535109 850/1535

Die Erfindung ist im Zusammenhang mit einem Sammelleitungssystem erläutert worden. Sie kann jedoch auch außerhalb eines solchen Sammelleitungssystemes verwendet werden. Zudem ist es möglich, die Steuerung in einer anderen Weise auszuführen, wenn gewährleistet ist, daß jeweils die Torschaltungen eines Registers in einer bestimmten Reihenfolge geöffnet oder geschlossen werden können. Die Reihenfolge, in der die ankommenden Zeichen in die Register eingeschrieben werden, ist an sich beliebig. Es muß nur sichergestellt sein, daß dieselbe Reihenfolge bei der Ausgabe eingehalten wird.The invention has been explained in connection with a manifold system. However, it can also be used outside of such a manifold system. It is also possible to use the control in to be carried out in a different way if it is ensured that the gate connections of a register can be opened or closed in a specific order. The order in which the incoming characters are written into the register is basically arbitrary. It just has to be ensured ensure that the same order is followed for the output.

Die besonderen Torteile der Erfindung lassen sich folgendermaßen beschreiben:The particular gate parts of the invention can be described as follows:

1. Durch die parallele Anordnung aller Stufen1. Through the parallel arrangement of all stages

des Pufferspeichers zwischen Sammelleitungen ist der Speicher besonders für den Einsatz in mikroprogrammierten Schaltwerken geeignet. Der Pufferspeicher läßt sich ohne Schwierigkeiten einfügen in das bei diesem Schaltwerktyp übliche System von Registern, die von Sammelleitungen her gefüllt bzw. geleert werden.of the buffer storage between collecting lines, the storage is particularly suitable for use in micro-programmed Suitable for rear derailleurs. The buffer memory can be inserted without difficulty into the system of registers that is common with this type of switchgear, which are filled by collecting lines or emptied.

2. Dadurch, daß bei diesem Pufferspeicherprinzip2. The fact that with this buffer storage principle

eine umlaufende Dateneingabe- und -ausgabe erfolgt, ist pro Eingabe oder Ausgabe insgesamt nur ein Datentransfer mit vorangehender Prüfung auf evtl. bestehende Transfersperren nötig. Damit wird der Transfer schnell und läßt sich mit geringem Befehlsaufwand durchführen.a continuous data input and output takes place, there is only one per input or output Data transfer necessary with a previous check for any existing transfer locks. In order to the transfer is fast and can be carried out with little command effort.

6 Patentansprüche
2 Figuren6 claims
2 figures

VPA 9/210/0025 - 11 -VPA 9/210/0025 - 11 -

109850/ 1 535109850/1 535

Claims (6)

Pa.t entansprüch ePa.t claims e 1. Speicher zur Zwischenspeicherung von Daten, die zwischen voneinander unabhängigen Datensystemen mit möglicherweise verschiedener Verarbeitungsgeschwindigkeit übertragen werden, bei dem eine Eingabe von Daten von verschiedenen Datensystemen über verschiedene Eingangsleitungen und eine Ausgabe von Daten an verschiedene Datensysteme über verschiedene Ausgangsleitungen erfolgen kann und bei dem Register für die Zwischenspeicherung der Daten vorgesehen sind, gekennzeichnet durch im Verhältnis zu den Eingabe- und Ausgabeleitungen parallel zueinander angeordnete Register (R1 bis RN), durch eine Steuerung, die bei Ankommen von Daten auf einer der Leitungen die einzelnen Register nacheinander in einer durch die Steuerung festgelegten Reihenfolge mit der Eingabeleitung verbindet, und die bei Anforderung von mindestens einem Datensystem die einzelnen Register nacheinander in der Reihenfolge der Einspeicherung mit mindestens einer Ausgabeleitung verbindet.1. Memory for the intermediate storage of data between mutually independent data systems with possibly different processing speeds are transmitted, in which an input of data from different data systems via different input lines and an output of data to different Data systems take place via different output lines can and are provided in the register for the intermediate storage of the data by means of registers (R1 to RN), by a controller that, when data arrives on one of the lines, the individual registers successively connects to the input line in a sequence determined by the control system, and when at least one data system is requested the individual registers one after the other in the order storage with at least one output line connects. 2. Speicher nach Anspruch 1, bei dem als Ausgabe- und Eingabeleitungen verschiedene Leitungen mit jeweils mehreren voneinander unabhängigen Kanälen verwendet werden, dadurch g e k e η η ζ e i c h η e t, daß die Anzahl der Speicherstellen eines jeden Registers (R1 bis RN) mit der Anzahl der Kanäle pro Sammelleitung übereinstimmt und daß die Steuerung gleichzeitig jeden Kanal einer Sammelleitung mit je einer zugeordneten Speicherstelle eines Registers verbindet*2. Memory according to claim 1, in which the output and Input lines use different lines, each with several independent channels be, thereby g e k e η η ζ e i c h η e t, that the number of storage locations of each register (R1 to RN) with the number of channels per bus agrees and that the controller simultaneously each channel of a bus with one assigned Storage location of a register connects * VPA 9/210/0025 -VPA 9/210/0025 - 109850/1535109850/1535 3. Speicher nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Steuerung aus einem Eingabezähler (ZE),der das Öffnen und Schließen der zwiechen den Registern (R 1 "bis RN) und der/den Eingabeleitungen angeordneten Torschaltungen (GE) zum Einspeichern von Daten nach der festgelegten Reihenfolge steuert, aus einem Ausgabezähler (ZA), der das Öffnen und Schließen der zwischen der/den Ausga"beleitungen und den Registern (R1 bis RN) angeordneten Torschaltungen (G-A) zum Auslesen der Daten in der festgelegten Reihenfolge steuert und aus einer Schaltungsanordnung zur Anzeige der Füllung des Speichers, die an die Leitung für den Eingabetakt (TE), den Ausgabetakt (TA) und an die Ausgänge des Eingabe- und Ausgabezählers angeschlossen ist.3. Memory according to one of the preceding claims, characterized by a controller from an input counter (ZE), the opening and Close the two registers (R 1 "to RN) and the / the input lines arranged gate circuits (GE) for storing data after the The specified sequence controls from an output counter (ZA) that opens and closes the between the output lines and the registers (R1 to RN) arranged gate circuits (G-A) for reading controls the data in the specified order and from a circuit arrangement for display the filling of the memory, which is sent to the line for the input cycle (TE), the output cycle (TA) and is connected to the outputs of the input and output counter. 4· Speicher nach Anspruch 5$ dadurch gekennzeichnet, daß die Ausgabe- und Eingabezähler Binärzähler sind, die die Torschaltungen über Decodierschaltungen (DG) direkt ansteuern, wobei jeweils nur die einem Register Bugeordneten Torschaltungen geöffnet werden. 4. Memory according to claim 5, characterized in that that the output and input counters are binary counters that control the gates Control them directly via decoding circuits (DG), whereby only the gate circuits assigned to a register are opened. 5. Speicher nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgabe- und Eingabezähler Binärsähler sind, die den Adressenteil von Mikroprogrammbefehlsworten beeinflußen., · wobei durch die Adressen jeweils nur die einem Register zugeordneten Torschaltungen geöffnet werden.5. Memory according to claim 3, characterized in that that the output and input counters are binary counters that make up the address part by microprogram instruction words., · whereby by the addresses only the one register assigned gate circuits are opened. 6. Speicher nach Anspruch 3» 4 oder 5, g e k e η η-zeichnet durch eine Schaltungsanordnung ssur6. Memory according to claim 3 »4 or 5, g e k e η η-records by a circuit arrangement ssur VPA 9/210/0025 -VPA 9/210/0025 - 109850/ 1535109850/1535 Anzeige der Füllung des Speichers,aus einem Vergleicher (YG), der mit dem Eingabe- und Ausgabezähler verbunden ist, aus einer bistabilen Kippschaltung (-B1I1), deren Setzeingang an die Leitung für d£n Eingabetakt (TE) und deren Rücksetzeingang an die Leitung für den Ausgabetakt (TA) angeschlossen ist und aus zwei UND-Schaltungen (U1, U2), von denen die eine mit dem einen Ausgang der bistabilen Kippschaltung (PF) und dem Ausgang des Vergleichers (VG) und die andere mit dem anderen Ausgang der bistabilen Kippschaltung (FF) und dem Ausgang des Vergleichers (VG) verbunden ist.Display of the filling of the memory, from a comparator (YG), which is connected to the input and output counter, from a bistable trigger circuit (-B 1 I 1 ), whose set input to the line for the input clock (TE) and whose Reset input is connected to the line for the output clock (TA) and consists of two AND circuits (U1, U2), one of which with one output of the bistable trigger circuit (PF) and the output of the comparator (VG) and the other with the other output of the bistable multivibrator (FF) and the output of the comparator (VG) is connected. VPA 9/210/0025VPA 9/210/0025 109850/1535109850/1535
DE19702027567 1970-06-04 1970-06-04 Memory for intermediate storage of data Pending DE2027567A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19702027567 DE2027567A1 (en) 1970-06-04 1970-06-04 Memory for intermediate storage of data
NL7107416A NL7107416A (en) 1970-06-04 1971-05-28
FR7119764A FR2094029A1 (en) 1970-06-04 1971-06-01
LU63270D LU63270A1 (en) 1970-06-04 1971-06-02
BE768127A BE768127A (en) 1970-06-04 1971-06-04 MEMORY FOR TEMPORARY DATA STORAGE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702027567 DE2027567A1 (en) 1970-06-04 1970-06-04 Memory for intermediate storage of data

Publications (1)

Publication Number Publication Date
DE2027567A1 true DE2027567A1 (en) 1971-12-09

Family

ID=5773070

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702027567 Pending DE2027567A1 (en) 1970-06-04 1970-06-04 Memory for intermediate storage of data

Country Status (5)

Country Link
BE (1) BE768127A (en)
DE (1) DE2027567A1 (en)
FR (1) FR2094029A1 (en)
LU (1) LU63270A1 (en)
NL (1) NL7107416A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2307407A1 (en) * 1975-04-09 1976-11-05 Singer Co Data interface module for connecting subsystems - couples subsystems to common transmission line by coding outgoing and decoding incoming signals
EP0332972A1 (en) * 1988-03-15 1989-09-20 Siemens Aktiengesellschaft Method and means for data transfer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH608902A5 (en) * 1975-04-21 1979-01-31 Siemens Ag

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2307407A1 (en) * 1975-04-09 1976-11-05 Singer Co Data interface module for connecting subsystems - couples subsystems to common transmission line by coding outgoing and decoding incoming signals
EP0332972A1 (en) * 1988-03-15 1989-09-20 Siemens Aktiengesellschaft Method and means for data transfer

Also Published As

Publication number Publication date
NL7107416A (en) 1971-12-07
LU63270A1 (en) 1972-03-20
FR2094029A1 (en) 1972-02-04
BE768127A (en) 1971-12-06

Similar Documents

Publication Publication Date Title
DE1449765B2 (en) Device for querying an associative memory
DE2503111B2 (en) METHOD AND CIRCUIT ARRANGEMENT FOR THE TIME MULTIPLEX TRANSMISSION OF USEFUL INFORMATION FROM INDEPENDENT SOURCES
DE1299145B (en) Circuit arrangement for controlling peripheral input and output devices of data processing systems
DE2346525B2 (en) Virtual storage facility
DE2942067C2 (en)
DE2145119A1 (en) Data entry device
DE2659621C2 (en) Arrangement for transferring data blocks between two devices in a data processing system
DE1499203B1 (en) Circuit arrangement for memory protection in data processing systems with simultaneous operation
DE4019135A1 (en) SERIAL RAM-BASED MEMORY WITH PARALLEL READING
DE2252489A1 (en) STORAGE SYSTEM
DE2341549A1 (en) DEVICE FOR MONITORING AND REGISTRATION OF OPERATING PROCEDURES IN A DATA PROCESSING SYSTEM
DE1774945C3 (en) Electronic data processing system for mixing, sorting, arithmetic processing of data sets consisting of data fields and for rearranging individual data fields
EP0184706B1 (en) Interface arrangement
DE1237812B (en) Data processing device with several memories
DE1922304A1 (en) Data storage control unit
DE2054941A1 (en) Arrangement for the selection of data sets
DE2027567A1 (en) Memory for intermediate storage of data
DE2547052C3 (en) Data processing equipment
DE2732068B2 (en) Circuit arrangement for controlling the exchange of information between the peripheral devices and the central control device of a telecommunications, in particular telephone switching system
DE2816838C2 (en) Method and priority control unit for assigning priorities
DE3432837A1 (en) DATA COMPRESSION AND DATA EXPANDING DEVICE FOR TRANSMITTING OR SAVE DATA
DE1449816A1 (en) Process for writing and reading in magnetic drum memories
DE2238833A1 (en) DATA PROCESSING ARRANGEMENT
DE2348758C3 (en)
DE1499203C (en) Circuit arrangement for memory protection in data processing systems with simultaneous operation