DE2024986A1 - Device for displaying an error in a device - Google Patents
Device for displaying an error in a deviceInfo
- Publication number
- DE2024986A1 DE2024986A1 DE19702024986 DE2024986A DE2024986A1 DE 2024986 A1 DE2024986 A1 DE 2024986A1 DE 19702024986 DE19702024986 DE 19702024986 DE 2024986 A DE2024986 A DE 2024986A DE 2024986 A1 DE2024986 A1 DE 2024986A1
- Authority
- DE
- Germany
- Prior art keywords
- windings
- error
- cores
- winding
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/45—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of non-linear magnetic or dielectric devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
Rotax Limited 21. Mai 1970Rotax Limited May 21, 1970
Well StreetWell Street
Birmingham 19 / EnglandBirmingham 19 / England
Einrichtung zur Anzeige eines Fehlers in einem GerätDevice for displaying an error in a device
Die Erfindung bezieht sich auf eine Einrichtung zur Anzeige eines Fehlers in einem Gerät, wobei eine Aufzeichnung eines in irgendeinem Gerät aufgetrefcenden Fehlers selbst auch dann verfügbar sein soll, wenn der Fehler von selbst wieder verschwunden ist.The invention relates to a device for indicating a fault in an apparatus, with a record of one in any Device that occurs even then be available should if the error has disappeared by itself.
Die Einrichtung soll besonders in Flugzeugen verwendet werden, in den Fällen, in denen es erforderlich ist, beim Auftreten irgendeines Fehlers auch nach dessen Verschwinden eine Aufzeichnung zu erhalten. Die Aufgabe besteht darin, ein solches Gerät in einer leichten, raumsparenden und sicher wirkenden Weise zu schaffen.The device is intended to be used in particular in aircraft in those cases where it is necessary to keep a record if any error occurs even after it has disappeared obtain. The task is to create such a device in a light, space-saving and safe-looking manner.
Die Aufgabe wird dadurch gelöst, dal mindestens ein magnetischer Kern mit einem rechteckigen Rahmen eine erste Wicklung trägt, durch die beim Auftreten des Fehlers ein gleichgerichteter Strom flieBt, der den Kern in einer Richtung polarisiert und dal der Kern ferner eine zweite Wicklung trigt, die die Richtung der Polarisation anzeigt, wenn ein solcher Fehler aufgetreten ist.The object is achieved in that at least one magnetic core with a rectangular frame carries a first winding, through which a rectified current flows when the fault occurs, polarizing the nucleus in one direction and thus polarizing the core The core also has a second winding that trigt the direction of the Polarization indicates when such an error has occurred.
Die magnetischen Kerne und deren Wicklungen sind in ihren Abmessungen klein und leicht, jedoch auierordentlich robust, so dal sie gut in Flugzeugen verwendbar sind.The magnetic cores and their windings are in their dimensions small and light, but extremely robust, so dal they can be used well in airplanes.
Ein Ausführungsbeispiel der Einrichtung gemäf der Erfindung soll nachstehend mit Bezug auf das beillegende Schaltungsschema näher •rlüutert werden.An embodiment of the device according to the invention is intended can be explained in more detail below with reference to the enclosed circuit diagram.
In*der Zeichnung enthält die Gedlchtniseinriohtung gemäl dar Erfindung zwei magnetische Kerne 10, 11 mit rechteckigem Rahmen (squareIn * the drawing contains the memory device according to the invention two magnetic cores 10, 11 with a rectangular frame (square
Ma/Öe - 2 -Size / Oe - 2 -
009849/1361009849/1361
loop magnetic cores). Jeder dieser Kerne trägt eine erste Wicklung 12. Die beiden Wicklungen 12 sind zwischen einer Eingangsklemme 13 und einer Erdklemme 14 in Reihe geschaltet. Die Wicklungen sind außerdem so angeordnet, dal beim Durchleiten eines gleichgerichteten Stromes die Kerne 10 und 11 in entgegengesetzten Richtungen polarisiert werden. Die Klemme 13 ist mit einem Schalter 13a verbunden, der geschlossen wird, wenn ein Fehler in irgendeinem Gerät auftritt.loop magnetic cores). Each of these cores has a first winding 12. The two windings 12 are connected in series between an input terminal 13 and an earth terminal 14. The windings are also arranged so that when passing through a rectified The cores 10 and 11 are polarized in opposite directions. The terminal 13 is with a switch 13a, which is closed if there is an error in any Device occurs.
Auferdem trägt jeder magnetische Kern 10, 11 eine zweite Wicklung. 15, deren Enden zwischen der Klemme 14 und den Prüfklemmen 16, entsprechend liegen. Ferner trägt jeder magnetische Kern 10, 11 noch eine dritte Wicklung 18. Die beiden Wicklungen 18 sind in Reihe zwischen der Klemme 14 und einer Rückstellklemme 19 geschaltet und sind so angeordnet, daß beim Durehleiten eines gleichgerichteten Stromes die Kerne 10, 11 in entgegengesetzten Richtungen und entgegengesetzt den Riehtungen der Polarisation durch den Stromfluß der ersten Wicklungen 12 polarisiert werden.In addition, each magnetic core 10, 11 carries a second winding. 15, the ends of which between the terminal 14 and the test terminals 16, lie accordingly. Each magnetic core 10, 11 also carries a third winding 18. The two windings 18 are shown in FIG Series connected between terminal 14 and a reset terminal 19 and are arranged so that when a rectified current is passed through the cores 10, 11 in opposite directions and opposite to the directions of polarization the current flow of the first windings 12 are polarized.
Im Betrieb fließt der Rückstellstrom dureli die Wicklungen 18 und dann durch den Speicherteil der Schaltung, so daf die Einrichtung zum Arbeiten bereit ist. Für den Fall, dal ein Fehler auftritt, der aeitlich begrenzt oder auch dauernd sein kann, fließt ein Strom durch die Wicklungen 12 und polarisiert die Kerne 10, 11 in den entgegengesetzten Richtungen.In operation, the reset current flows through the windings 18 and then through the memory portion of the circuit so that the device is ready to operate. In the event that an error occurs, which can be limited in time or even permanent flows into it Current through the windings 12 and polarizes the cores 10, 11 in the opposite directions.
Um zu prüfen, ob ein Fehler aufgetreten war^ ist eine schaltung vorgesehen. Diese ist in Gestalt einer bistabilen Schaltung ausgebildet, die zwei stabile Zustände aufweist. Dieser Teil der Schaltung enthält zwei n-p-n-Transistoren 20, 21, deren Emitter beim Prüfvorgang an die Klemmen 16* 17 angelegt vieväen* Die Basis und der Emitter Jedes dieser beiden Transistoren si miteinander über Dioöen 22Ρ 23 verbunden. Die.Dioden 22j, 23 mit Ihren laoden an di© Baifcfeer angeschlossen. Darüber hinaus ist die B&s£skl©EiBe Jqöos Transistors 20, 21 mit der Kollektor«A circuit is provided to check whether an error has occurred ^. This is designed in the form of a bistable circuit that has two stable states. This part of the circuit comprises two NPN transistors 20, 21 whose emitter is applied during the testing procedure to the terminals 16 * 17 * vieväen The base and the emitter of each of these two transistors connected to each other si Dioöen 22 Ρ 23rd The diodes 22j, 23 with their laoden are connected to the Baifcfeer. In addition, the B & s £ skl © EiBe Jqöos transistor 20, 21 with the collector «
klemme des anderen Transistors 21, 20 über parallele Stromkreise 24, 25 verbunden, von denen jeder aus einem Widerstand und einem Kondensator besteht, die zueinander parallel geschaltet sind.terminal of the other transistor 21, 20 via parallel circuits 24, 25 connected, each of which consists of a resistor and a There is capacitor, which are connected in parallel to each other.
Die Basisklemmen der Transistoren 20, 21 sind ferner über Widerstände 26 mit einer negativen Klemme 27 verbunden, während deren Kollektoren über Widerstände 28 an der positiven Klemme 29 liegen*The base terminals of the transistors 20, 21 are also connected via resistors 26 to a negative terminal 27, while the Collectors are connected to positive terminal 29 via resistors 28 *
Im Betrieb sind die Magnetkerne 10, 11 entgegengesetzt polarisiert ohne Rücksicht, ob ein Fehlersignal an der Klemme 15 erscheint oder nicht. Wenn die Abfrageschaltung an die Prüfklemmen 16, 17 angeschlossen wird und die Energieversorgung eingeschaltet wird, ¥®s*den beide Transistoren 20, 21 In den leitenden Zustand verbotst. Einer der Kerne ist stets in der geeigneten Rlehtung polarisiert und hindert nicht den Stromfluf In seiner ihn zugeordneten' Windung 15, während der andere Magnetkern seiner Windung 15 einen ; Widerstand entgegensetzt. Die Wirkung hiervon besteht darin, dal ? einer der Transistoren leitend ist, während der andere der Transistoren infolge der zwischen den Transistoren bestehenden Verbindung abgeschaltet ist. Das 1st ein stabiler Zustand und daher ist es möglich, durch Feststellung, welcher der Transistoren sich im leitenden Zustand befindet auszusagen, ob ein Fehleraignal an die j Klaame 13 angelegt worden 1st. Die Dioden 22, 2> wirken derart, sie eine Löschung des gespeicherten Signals in den Kernen der Betätigung der Abfrageschaltung verhindern.In operation, the magnetic cores 10, 11 are polarized in opposite directions regardless of whether an error signal appears at terminal 15 or not. When the interrogation circuit is connected to the test terminals 16, 17 is connected and the power supply is switched on, ¥ ®s * prohibits both transistors 20, 21 in the conductive state. One of the nuclei is always polarized in the appropriate direction and does not prevent the current flow in its assigned ' Winding 15, while the other magnetic core of its winding 15 has a; Opposes resistance. The effect of this is that? one of the transistors is conductive, while the other of the transistors is switched off as a result of the connection existing between the transistors. This is a stable state and therefore is it is possible by determining which of the transistors is in the conductive state is to state whether an error signal is sent to the j Claame 13 was created 1st. The diodes 22, 2> act in such a way that they erase the stored signal in the cores prevent actuation of the interrogation circuit.
009849/1361009849/1361
Claims (5)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB2663469 | 1969-05-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2024986A1 true DE2024986A1 (en) | 1970-12-03 |
Family
ID=10246740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702024986 Pending DE2024986A1 (en) | 1969-05-27 | 1970-05-22 | Device for displaying an error in a device |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE2024986A1 (en) |
| FR (1) | FR2048864A5 (en) |
| GB (1) | GB1317554A (en) |
| NL (1) | NL7007674A (en) |
-
1969
- 1969-05-27 GB GB1317554D patent/GB1317554A/en not_active Expired
-
1970
- 1970-05-22 DE DE19702024986 patent/DE2024986A1/en active Pending
- 1970-05-27 NL NL7007674A patent/NL7007674A/xx unknown
- 1970-05-27 FR FR7019294A patent/FR2048864A5/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB1317554A (en) | 1973-05-23 |
| FR2048864A5 (en) | 1971-03-19 |
| NL7007674A (en) | 1970-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1200357B (en) | Bistable multivibrator with permanent memory property in the event of a supply voltage failure | |
| DE1183720B (en) | Bistable flip-flop with a magnetic core | |
| DE2024986A1 (en) | Device for displaying an error in a device | |
| DE2013671B2 (en) | CIRCUIT FOR CHECKING A COIL ARRANGEMENT | |
| DE2362925C2 (en) | Access control device with a card holder for spot magnetized cards | |
| DE2036330C3 (en) | Method and circuit arrangement for automatic amplitude control of electromechanical oscillators | |
| DE1146538B (en) | Electronic circuit arrangement for the construction of ring counters with an uneven number of stages from transistor-toroidal core combinations | |
| DE1537898C (en) | Test device for a coupling arrangement comprising several coupling stages | |
| DE1057169B (en) | Circuit arrangement for generating pulses | |
| DE1120186B (en) | Decimal register | |
| AT226282B (en) | Logic circuits with transformers in which only the linear working area is used, in particular for use in telephone systems | |
| AT250451B (en) | Circuit arrangement for testing lines in telecommunication systems, in particular telephone systems | |
| DE1462263C3 (en) | Subscriber circuit for telecommunications, in particular telephone switching systems with dial-up operation | |
| DE1180414B (en) | Memory arrangement acting like a shift register for storing information | |
| DE1114534B (en) | Pulse delay circuit | |
| DE1083072B (en) | Arrangement for resetting and for triggering transmission pulses when counting electrical pulses | |
| DE1105463B (en) | Method and arrangement for determining the transition of a counter core into magnetic saturation | |
| DE1157687B (en) | Arrangement for electrical, pulse-controlled switches for filtering out interference pulses by means of an electrical overflow | |
| DE2458363B2 (en) | Arrangement for intrinsically safe monitoring of impulse transmission paths | |
| DE1115288B (en) | Circuit arrangement for bounce-free generation of pulses | |
| DE1153066B (en) | Forward-backward counter with at least two counter throttles | |
| DE1512460A1 (en) | OR logic circuit, especially for a dynamic security system | |
| DE1129532B (en) | Device for differentiating between current flows of different strengths by means of a magnetic core which is subjected to a bias | |
| DE1160499B (en) | Magnetic core coincidence gate | |
| DE1165676B (en) | Circuit arrangement for testing lines in telecommunications, in particular telephone systems |