DE2021370A1

DE2021370A1 - Digital time relay

Info

Publication number: DE2021370A1
Application number: DE19702021370
Authority: DE
Inventors: Dieter Flachsbarth
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1970-04-30
Filing date: 1970-04-30
Publication date: 1971-11-11
Also published as: JPS466176A

Description

Digitales Zeitrelais Es gibt Steuerungen, bei denen die einzelnen Steuerbefehle gleichartig sind und nur durch ihre zeitliche Verschiebung zueinander unterschieden werden können. So werden z.B. bei der Rundsteuerung in elektrischen Verbrauchernetzen die Steuerbefehle für das Ein- und Ausschalten der einzelnen Verbrauchergruppen jeweils in verschiedenen zeitlichen Abständen zu einem vorausgegangenen Startsignal gegeben, wobei die zeitlichen Abstände jeweils einem ganzzahligen Vielfachen der Netzfrequenz entsprechen. Um Fehlschaltungen der den einzelnen Verbrauchergruppen zugeordneten Rundsteuerempfänger zu vermeiden, mUssen die zeitlichen Abstände zwischen dem Startsignal und dem Steuerbefehl genau erfaßt werden. Dies ist mit einem digitalen Zeitrelais mögliche dessen Ausgangssignale mit der Netzfrequenz synchronisiert sind.Digital timing relay There are controls in which the individual Control commands are of the same type and only because of their time shift to one another can be distinguished. For example, with ripple control in electrical Consumer networks the control commands for switching the individual consumer groups on and off each at different time intervals to a previous start signal given, the time intervals each being an integral multiple of Correspond to the mains frequency. To incorrect switching of the individual consumer groups To avoid assigned ripple control receiver, the time intervals between the start signal and the control command can be detected precisely. This is with a digital Time relay possible whose output signals are synchronized with the mains frequency.

Der Erfindung liegt die Aufgabe zugrunde, ein digitales Zeitrelais zu schaffen, das ein mit der Frequenz der steuernden Spannung synchronisiertes Zeitraster liefert, aus dem beliebige Zeiten ausgeblendet werden können.The invention is based on the object of a digital timing relay to create a time grid that is synchronized with the frequency of the controlling voltage supplies from which any times can be hidden.

Die Lösung der gestellten Aufgabe gelingt nach der Erfindung dadurch, daß n Hauptfrequenzuntersetzerstufen mit bestimmtem gleichem Untersetzungsverhältnis in Reihe geschaltet- sind und der Ausgang der letzten Hauptfrequenzuntersetzerstufe mit dem Eingang einer Endfrequenzuntersetzerstufe mit einstellbarem Untersetzungsverhältnis verbunden ist. Eine feinere Stufung der ausgeblendeten Zeiten ist nach einer weiteren Ausgestaltung der Erfindung dadurch möglich, daß eine oder mehrere Hauptfrequenzuntersetzerstufen jeweils eine an sich gesperrte Frequenzuntersetzerstufe mit einstellbarem Untersetzungsverhältnis steuern, sobald bei einer einzigen vorhandenen Frequenzuntersetzerstufe durch das Ausgangssignal der Endfrequenzuntersetzerstufe allein und bei Vorhandensein von mehreren Frequenzuntersetzerstufen zusätzlich durch das Ausgangssignal der der Hauptfrequenzuntersetzerstufe mit der nächstniederen Ausgangsfrequenz zugeordneten Prequenzuntersetzerstufe eine zeitlich gestaffelte Entsperrung erfolgt.The object is achieved according to the invention in that that n main frequency reduction stages with a certain equal reduction ratio are connected in series and the output of the last main frequency reduction stage with the input of a final frequency reduction stage with adjustable reduction ratio connected is. A finer gradation of the hidden times is after another Design of the Invention possible that one or more Main frequency reducers each have a locked frequency reducer control with adjustable reduction ratio as soon as a single one is available Frequency divider stage through the output signal of the final frequency divider stage alone and in the presence of several frequency reduction stages additionally through the output signal of the main frequency reduction stage with the next lower A frequency scaler stage assigned to the output frequency is staggered in time Unlocking takes place.

Bin besonders einfacher Aufbau der Haupt- und der Endfrequenzuntersetzerstufe ergibt sich, wenn diese aus einem einerseits direkt an den einen Pol und andererseits über einen von der zu untersetzenden Frequenz gesteuerten steuerbaren Halbleiter an den anderen Pol einer Gleichspannungsquelle angeschlossenen Spannungsteiler und einer am Abgriff des Spannungsteilers angeschlossenen Parallelschaltung eines mit einer Diode in Reihe liegenden Serien-RC-Gliedes und eines mit seinem Emitter zwischen dem Widerstand und dem Kondensator des Serien-RC-Gliedes angeschlossenen und mit einem Basisspannungsteiler in Reihe liegenden Unijunction-Transistors bestehen und daß der Widerstand des Serien-RC-Gliedes der Endfrequenzuntersetzerstufe einstellbar ist. Ein eigener Spannungsteiler für jede Frequenzuntersetzerstufe erübrigt sich, wenn an den Abgriff des Spannungsteilers der Hauptfrequenzuntersetzerstufe einerseits die Reihenschaltung eines Widerstandes mit einer Diode und einem einstellbaren Serien-RC-Glied und andererseits ein mit seinem Emitter zwischen dem Widerstand und dem Kondensator des Serien-RC-Gliedes angeschlossener und mit Basiswiderständen in Reihe liegender Uni-Junction-Transistor angeschlossen ist und wenn parallel zu dem aus der Diode und dem einstellbaren Serien-RC-Glied bestehenden Teil der Reihenschaltung ein durch das Ausgangssignal der Sndfrequenzuntersetzerstufe bzw, der entsprechenden Frequenzuntersetzerstufe gesteuertes Überbrückungsschaltglied vorgesehen ist.A particularly simple structure of the main and the final frequency reduction stage arises when this comes from one on the one hand directly to one pole and on the other hand Via a controllable semiconductor controlled by the frequency to be reduced voltage divider and connected to the other pole of a DC voltage source a parallel connection of a connected to the tap of the voltage divider with a diode in series series RC element and one with its emitter between connected to the resistor and the capacitor of the series RC element and with a base voltage divider in series unijunction transistor exist and that the resistance of the series RC element of the final frequency reduction stage is adjustable is. A separate voltage divider for each frequency divider stage is not necessary, if on the one hand the tap of the voltage divider of the main frequency reduction stage the series connection of a resistor with a diode and an adjustable series RC element and on the other hand one with its emitter between the resistor and the capacitor of the series RC element connected and in series with base resistors Uni-junction transistor is connected and when in parallel with that from the diode and the adjustable series RC element existing part of the series circuit through the output signal of the final frequency divider stage or the corresponding frequency divider stage controlled bypass switching element is provided.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels wird der Gegenstand der Erfindung nachfolgend näher beschrieben.Based on an embodiment shown in the drawing the subject matter of the invention is described in more detail below.

Mit 1, 2 und 3 sind drei Hauptfrequenzuntersetzerstufen und mit 4 eine Endfrequenzuntersetzerstufe bezeichnet. Diese Untersetzerstufen bestehen ;jeweils aus einem Spannungsteiler R3, R4, der mit seinem einen Widerstandsteil R3 direkt an den positiven Pol und mit seinem Widerstandsteil R4.über einen Transistor T1 an den negativen Pol einer Gleichspannungsquelle angeschlossen ist. Am Abgriff Al des Spannungsteilers derHauptfrequenzuntersetzerstufen 1 bis 3 ist über eine in Durchlaßrichtung gepolte Diode D1 ein Serien-RC-Glied R5, Cl angeschlossen, das mit seinem anderen Anschlußpunkt am negativen Pol der Gleichspannungsquelle liegt. Ferner ist ein Unijunction-Transistor U1- mit seiner einen Basis direkt mit dem Abgriff Al des Spannungsteilers R3, R4 und mit seiner anderen Basis über einen Basisspannungsteiler R6, R7 mit dem negativen Pol der Gleichspannungsquelle verbunden.With 1, 2 and 3 there are three main frequency reduction stages and with 4 denotes a final frequency divider stage. These reduction levels exist; respectively from a voltage divider R3, R4, which with its one resistor part R3 directly to the positive pole and with its resistance part R4. via a transistor T1 is connected to the negative pole of a DC voltage source. At the Al of the voltage divider of the main frequency reduction stages 1 to 3 is via an in Forward direction polarized diode D1 connected to a series RC element R5, Cl, the with its other connection point at the negative pole of the DC voltage source. Furthermore, a unijunction transistor U1- with its one base is directly connected to the Tap Al of the voltage divider R3, R4 and with its other base via a base voltage divider R6, R7 connected to the negative pole of the DC voltage source.

Der Emitter des Unijunction-Transistors U1 ist zwischem dem Widerstand R5 und dem Kondensator C1 des Serien-RC-Gliedes angeschlossen. Mit dem Abgriff A2 des Basisspamiungsteilers ist jeweils die Basis des Uransistors T1 der folgenden Hauptfrequenzuntersetzerstufe 2 bzw. 3 bzw. der Endfrequenzuntersetzerstufe 4 verbunden. Die Basis des Transistors T1 der Hauptfrequenzuntersetzerstufe 1 liegt am Abgriff A eines Eingangsspannungsteilers R1, R2, dessen Eingang El an eine 50 Hz-Wechselspannungsquelle anschlieBbar ist.The emitter of the unijunction transistor U1 is between the resistor R5 and the capacitor C1 of the series RC element connected. With the tap A2 of the base voltage divider is the base of the U-transistor T1 of the following Main frequency reduction stage 2 or 3 or the final frequency reduction stage 4 connected. The base of the transistor T1 of the main frequency reduction stage 1 is connected to the tap A of an input voltage divider R1, R2, whose input El is connected to a 50 Hz AC voltage source can be connected.

Ebenfalls wie bei den Hauptfrequenzuntersetzerstufen 1 bis 3 ist an dem Abgriff Al des Spannungsteilers R3, R4 der Endfrequenzuntersetzerstufe 4 über eine Diode D2 ein Serien-RC-Glied R8, C2 angeschlossen. Jedoch ist der Widerstand R8 einstellbar, so daß die Aufladezeitkonstante dieses Seriefl-RC-Gliedes verändert werden kann. Zu der Reihenschaltung der Diode D2 und des Serien-RC-Gliedes R8, C2 ist wie bei den Hauptfrequenzuntersetzerstufen 1 bis 3 ein Unijunc'tion-Transistor U2 mit einem Basisspannungsteiler R9, R10 parallelgeschaltet. Durch das am Abgriff A3 erscheinende Ausgangssignal kann ' beispielsweise ein Relais betätigt werden, über dessen Kontakte ein Stromkreis geschaltet wird. Bei dem dargestellten Ausführungsbeispiel ist an dem Abgriff A3 der eine Steuereingang E2 einer aus den Widerständen R20 bis R25 und den Transistoren T4 und T5 bestehenden bistabilen Kippstufe 8 angeschlossen.As with the main frequency reduction stages 1 to 3, it is on the tap Al of the voltage divider R3, R4 of the final frequency reduction stage 4 via a diode D2 connected to a series RC element R8, C2. However the resistance is R8 adjustable, so that the charging time constant of this series-RC element changes can be. To the series connection of the diode D2 and the series RC element R8, C2 is a unijunc'tion transistor as with the main frequency reduction stages 1 to 3 U2 connected in parallel with a base voltage divider R9, R10. Through that at the tap A3 appearing output signal can 'for example a relay are operated, via the contacts of which a circuit is switched. With the one shown The exemplary embodiment is one of the control inputs E2 at tap A3 Resistors R20 to R25 and the transistors T4 and T5 existing bistable multivibrator 8 connected.

An dem Abgriff Al der Spannungsteiler der Hauptfrequenzuntersetzerstufen 1 bis 3 sind außerdem die Brequenzuntersetzerstufen 5 bis 7 angeschlossen, die ein mit einer Diode D3 in Reihe liegendes Serien-RC-Glied R12, C3 aufweisen, wobei die Reihenschaltung der Diode und des Serien-RC-Gliedes über einen Widerstand R11 an den Abgriff des Spannungsteilers der betreffenden Hauptfrequenzuntersetzerstufe angeschlossen ist und der Kondensator C3 des Serien-RC-Gliedes mit seinem einen Anschluß am negativen Pol der Gleichspannungsquelle liegt. Außerdem ist parallel zu der Reihenschaltung der Diode D3 und des Serien-RC-Gliedes R12, C3 ein Uberbrückungstransistor T2 vorgesehen, durch den die Reihenschaltung kurzgeschlossen werden kann. Parallel zu dem Widerstand Ril und der mit ihm verbundenen Reihenschaltung der Diode und des Serien-RC-Gliedes liegt jeweils ein Unijunction-Transistor U3 mit seiner einen Basis direkt.am Abgriff des Spannungsteilers R3, R4 und über Basiswiderstände R13 und R14 am negativen Pol der Gleichspannungsquelle. Der Emitter des Unijunction-Transistors U3 ist zwischen dem einstellbaren Widerstand R12 und dem Kondensator C3 mit dem Stromkreis des Serien-RC-Gliedes verbunden. Zwischen den Basiswiderständen R13 und R14 ist jeweils der eine Steuereingang E2 der bistabilen Kippstufe 9 bis 11 angeschlossen. Auch diese Kippstufen bestehen aus Widerständen R20 bis R25 und Transistoren T4 und T5. Die Basen der Überbrückungstransistoren T2 sind jeweils über einen Basiswiderstand R15 mit dem einen Ausgang A5 der bistabilen Kippstufen 8 bis 10 verbunden. Der Ausgang A6 der bistabilen Kippstufe 11 liegt über einen Widerstand R26 am Eingang E3 einer bistabilen Endkippstufe 12. Diese Endkippstufe ist aus den Widerständen R27 bis R31, den beiden Transistoren T6 und 7, einem Kondensator C4 und einer Diode D4 aufgebaut. Dem Ausgang ÄT dieser Endkippstufe können die Steuersignale zur Steuerung eines Schaltgerätes oder sonstigen Steuergerätes entnommen werden.The voltage divider of the main frequency reduction stages at the tap Al 1 to 3, the frequency reduction stages 5 to 7 are also connected, the one have series RC element R12, C3 in series with a diode D3, the Series connection of the diode and the series RC element via a resistor R11 the tap of the voltage divider of the relevant main frequency reduction stage is connected and the capacitor C3 of the series RC element with its one Connection to the negative pole of the DC voltage source. Also is parallel a bridging transistor for the series connection of the diode D3 and the series RC element R12, C3 T2 is provided through which the series circuit can be short-circuited. Parallel to the resistor Ril and the series connection of the diode and connected to it of the series RC element is a unijunction transistor U3 with its one Base directly at the tap of the voltage divider R3, R4 and via base resistors R13 and R14 at the negative pole of the DC voltage source. The emitter of the unijunction transistor U3 is between the adjustable resistor R12 and the capacitor C3 with the Circuit of the series RC element connected. Between the base resistors R13 and R14 is connected to the one control input E2 of the bistable flip-flop 9 to 11. These trigger stages also consist of resistors R20 to R25 and transistors T4 and T5. The bases of the bypass transistors T2 are each via a base resistor R15 is connected to one output A5 of the bistable multivibrators 8 to 10. The exit A6 of the bistable multivibrator 11 is connected to the input E3 via a resistor R26 bistable final flip-flop 12. This final flip-flop is made up of the resistors R27 bis R31, the two transistors T6 and 7, a capacitor C4 and a diode D4. The exit ÄT this final flip-flop can send the control signals to Control of a switching device or other control device can be taken.

Die Wirkungsweise der Schaltungsanordnung ergibt sich wie folgt: Der Transistor Tl der Hauptfrequenzuntersetzerstufe 1 wird im Takt der an den Eingangsspannungsteiler Rl, R2 angelegten 50 Hz-Spannung auf- und zugesteuert. Dadurch tritt am Abgriff Al des Spannungsteilers R3, R4 jeweils für die Dauer von 10 Millisekunden eine Spannung auf, die bei zugesteuertem Transistor der angelegten Gleichspannung und bei aufgesteuertem Transistor der im Verhältnis der Widerstände R3 und R4 geteilten Spannung entspricht. Der Eondensator Cl wird über den Widerstandsteil R3 des Spannungsteilers und seinen Reihenwiderstand R5 aufgeladen.The mode of operation of the circuit arrangement results as follows: The The transistor Tl of the main frequency reduction stage 1 is in time with the input voltage divider Rl, R2 applied 50 Hz voltage opened and closed. This occurs at the tap Al of the voltage divider R3, R4 a voltage for a duration of 10 milliseconds on, when the transistor is closed, the applied DC voltage and when the transistor is open The transistor corresponds to the voltage divided by the ratio of the resistors R3 and R4. The Eondensator Cl is across the resistor part R3 of the voltage divider and its Series resistor R5 charged.

Die Aufladezeitkonstante ist so eingestellt, daß die Spannung am Kondensator Cl nach 100 Millisekunden um einen bestimmten Betrag unter dem Wert der Zündspannung des Uniåunction-?ransistors Ul liegt. Wird der Transistor Tl bei der nächsten 50 Hz-Spannungshalbwelle wieder durchgesteuert, sinkt die Spannung am Abgriff Al des Spannungsteilers R3, R4 auf den durch das Widerstandsverhältnis des Spannungsteilers gegebenen Wert ab, so daß am Unijunction-Transistor Ul eine niedere Interbasisspannung anliegt. Da sich die Zündspannung eines Unijunction-Transistors proportional mit der Interbasisspannung wandert, ergibt sich durch die niedere Interbasisspannung auch eine niedere Zünd-Spannung, so daß der Unijunction-Transistor Ul nach dem Absinken seiner Zündspannung von dem Kondensator Cl durchgesteuert wird.The charging time constant is set so that the voltage across the capacitor Cl after 100 milliseconds by a certain amount below the value of the ignition voltage of the Uniåunction-? ransistor Ul is located. If the transistor Tl at the next 50 Hz voltage half-wave controlled again, the voltage at tap Al of the drops Voltage divider R3, R4 to that determined by the resistance ratio of the voltage divider given value, so that a low inter-base voltage at the unijunction transistor Ul is present. Since the ignition voltage of a unijunction transistor is proportional to the interbase voltage migrates, results from the lower interbase voltage also a low ignition voltage, so that the unijunction transistor Ul after the drop its ignition voltage is controlled by the capacitor Cl.

Der Kondensator Cl entlädt sich über die Emitter-Basis-Strecke und den Basisspannungsteiler R6, R7. Durch das am Abgriff A2 dieses Spannungsteilers auftretende Signal wird der Transistor Tl der Hauptfrequenzuntersetzerstufe 2 kurzzeitig durchgesteuert und der Spannungsteiler dieser Untersetzerstufe kurzzeitig eingeschaltet.The capacitor Cl discharges through the emitter-base path and the base voltage divider R6, R7. Through the at tap A2 of this voltage divider Occurring signal is the transistor Tl of the main frequency reduction stage 2 for a short time controlled and the voltage divider of this reduction stage switched on for a short time.

Die Aufladezeitkonstante des Serien-RC-Gliedes der Hauptfrequenzuntersetzerstufe 2 ist so eingestellt, daß die Spannung am Kondensator dieses Serien-RC-Gliedes eine Sekunde nach Einschaltung des Zeitrelais wiederum um einen bestimmten Betrag unter der Zünspannung des Unijunction-Transistors U1 liegt. Sobald nun der Transistor T1 dieser Untersetzerstufe wieder durchgesteuert wird, wird auch der Unijunction-Transistor Ul gezündet und der Kondensator T1 entlädt sich in der gleichen Weise wie bei der Hauptfrequenzuntersetzerstufe 1..Durch das infolge der Kondensatorentladung am Ausgang A2 der Hauptfrequenzuntersetzerstufe 2 auftretende Signal wird der Transistor T1 der Hauptfrequenzuntersetzerstufe 3 durchgesteuert, so daß auch der Spannungsteiler dieser Untersetzerstufe jeweils kurzzeitig eingeschaltet wird. Die Aufladezeitkonstante des Serien-RC-Gliedes der Hauptfrequenzuntersetzerstufe 3 ist so gewahlt, daß 10 Sekunden nach Einschaltung des Zeitrelais die Spannung am Kondensator Ci dieser Untersetzerstufe um einen bestimmten Betrag unter de Zündspannung des Unijunction-Transistors U1 liegt. Wird der Transistor T1 wieder durchgesteuert, sinkt die Interbasisspannung ab und der Unijunction-Transistor Ul wird gezündet. Das am Ausgang A2 dieser Stufe auftretende Signal steuert nunmehr den Transistor 1 der Endfrequenzuntersetzerstufe 4 durch. Bei der Endfrequenzunterseteerstufe kann die Aufladezeitkonstante des Serien-RC-Gliedes R8, C2 durch entsprechendes Einstellen des Widerstandes R8 verändert werden, so daß der Unijunction-Transistor U2 beim n-ten Durchsteuern des Transistors 21 dieser Stufe gezündet wird.The charging time constant of the series RC element of the main frequency reduction stage 2 is set so that the voltage across the capacitor of this series RC element is a Second after switching on of the timing relay in turn by a certain Amount is below the ignition voltage of the unijunction transistor U1. As soon as the Transistor T1 of this reduction stage is turned on again, is also the Unijunction transistor Ul ignited and the capacitor T1 discharges in the same Way as with the main frequency reduction stage 1..by that as a result of the capacitor discharge The signal occurring at the output A2 of the main frequency reduction stage 2 becomes the transistor T1 of the main frequency reduction stage 3 controlled so that the voltage divider this reduction stage is switched on briefly. The charging time constant of the series RC element of the main frequency reduction stage 3 is chosen so that 10 Seconds after switching on the timing relay, the voltage on the capacitor Ci of this Reduction stage by a certain amount below the ignition voltage of the unijunction transistor U1 is located. If the transistor T1 is turned on again, the interbase voltage drops from and the unijunction transistor Ul is ignited. That at output A2 of this stage Occurring signal now controls the transistor 1 of the final frequency reduction stage 4 through. In the case of the final frequency sub-stage, the charging time constant of the series RC element R8, C2 can be changed by setting the resistor R8 accordingly, see above that the unijunction transistor U2 when the transistor 21 is turned on for the nth time Stage is ignited.

Durch das sprunghafte Verändern der Interbasisspannung der in den Hauptfrequenzuntersetzerstufen 1 bis 3 und der Endfrequenzuntersetzerstufe 4 angeordneten Unijunction-Transistoren Ul und U2 wird ein eindeutiger Zündzeitpunkt für alle Unijunction-Transistoren erreicht, so daß die an den Ausgängen A2 und A3 der Hauptfrequenzuntersetzerstufen 1 bis 3 und der Endfrequenzuntersetzerstufe 4 auftretenden Signale mit der Frequenz der am Eingangsspannungsteiler Rl, R2 angelegten Spannung synchronisiert sind.Due to the sudden change in the interbase voltage of the Main frequency reduction stages 1 to 3 and the final frequency reduction stage 4 arranged Unijunction transistors Ul and U2 become a unique ignition point for all unijunction transistors reached, so that at the outputs A2 and A3 of the main frequency reduction stages 1 to 3 and the final frequency reduction stage 4 occurring signals with the frequency the voltage applied to the input voltage divider Rl, R2 are synchronized.

Durch das am Ausgang A3 der Endfrequenzuntersetzerstufe 4.auftretende Signal wird die bistabile Kippstufe 8 umgeschaltet.Due to the occurring at output A3 of the final frequency reduction stage 4 Signal, the bistable multivibrator 8 is switched over.

Im Ausgangszustand ist der Transistor T4 dieser Kippstufe gesperrt, so daß an dem Ausgang A5 ein Signal ansteht,. durch das der Uberbrückungstransistor T2 der Frequenzuntersetzerstufe 5 durchgesteuert und damit die Reihenschaltung der Diode D3 und des Serien-RC-Gliedes R12, C3 dieser Frequenzuntersetzerstufe kurzgeschlossen ist. Nach dem Schalten der Kippstufe 8 ist der Transistor T4 leitend und am Ausgang A5 steht ein 0-Signal an, durch das der überbrückungstransistor 22 der Frequenzuntersetzerstufe 5 gesperrt wird. Nunmehr kann sich der Kondensator O3 dieser Frequenzuntersetzerstufe über den Widerstandsteil R3 des Spannungsteilers der Hauptfrequenzuntersetzerstufe 3, den Widerstand R11, die Diode D3 und den einstellbaren Widerstand R12 aufladen. Da der Unijunction-Transistor U3 der Frequenzuntersetzerstufe 5 direkt am Abgriff Al des Spannungsteilers R3, R4 der Hauptfrequenzuntersetzerstufe 3 angeschlossen ist, wird auch seine Interbasisspannung bei jedem Durchsteuern des Transistors Tl der Hauptfrequenzuntersetzerstufe 3 sprunghaft abgesenkt.In the initial state, the transistor T4 of this flip-flop is blocked, so that a signal is present at output A5. through that of the bypass transistor T2 of the frequency divider stage 5 controlled and thus the series connection of the Diode D3 and the series RC element R12, C3 of this frequency reduction stage short-circuited is. After switching the trigger stage 8, the transistor T4 is conductive and at the output A5 is a 0 signal, through which the bypass transistor 22 of the frequency divider stage 5 is blocked. The capacitor O3 can now be this frequency divider stage Via the resistance part R3 of the voltage divider of the main frequency reduction stage Charge 3, resistor R11, diode D3 and adjustable resistor R12. Since the unijunction transistor U3 of the frequency divider stage 5 is directly at the tap Al of the voltage divider R3, R4 of the main frequency reduction stage 3 connected is, its interbase voltage is also each time the transistor Tl the main frequency reduction stage 3 dropped by leaps and bounds.

Durch den einstellbaren Widerstand R12 kann die Aufladezeitkonstante des Serien-RC-Gliedes der Frequenzuntersetzerstufe 5 80 eingestellt werden, daß der Unijunction-Transistor U3 dieser Stufe beim k-ten Durchsteuern des Transistors T1 der Hauptfrequenzuntersetzerstufe 3 gezündet wird. Damit erscheint am Ausgang A4 dieser Frequenzuntersetzerstufe 4 ein Signal, das nunmehr den Transistor T4 der bistabilen Kippstufe 9 durchsteuert, so daß am Ausgang AS dieser Kippstufe ein 0-Signal ansteht, das den Uberbrückungstransisrtor T2 der Frequenzuntersetzerstufe sperrt. Jetzt kann sich der Kondensator C3 des Serien-RC-Gliedes dieser Frequenzuntersetzerstufe aufladen und den Unijunction-Transistor U3 nach der eingestellten Zeit zünden.The charging time constant can be adjusted using the adjustable resistor R12 of the series RC element of the frequency divider stage 5 80 are set that the unijunction transistor U3 of this stage when the transistor is switched on k-th T1 of the main frequency reducer stage 3 is ignited. This will appear at the exit A4 of this frequency divider stage 4 a signal that now the transistor T4 of bistable flip-flop 9, so that a 0 signal at the output AS of this flip-flop pending that blocks the bridging transistor T2 of the frequency reduction stage. The capacitor C3 of the series RC element of this frequency reduction stage can now be used charge and ignite the unijunction transistor U3 after the set time.

Dadurch wird über die -Kippstufe 10 der Überbrückungstransistor T2 der Frequenzuntersetzerstufe 7 gesperrt und somit diese letzte Frequenzuntersetzerstufe eingeschaltet.As a result, the bridging transistor T2 is activated via the flip-flop 10 the frequency divider stage 7 is blocked and thus this last frequency divider stage switched on.

Nach Ablauf-der in der Frequenzuntersetzerstufe 7 eingestellten Zeit wird auch der Unijunction-Transistor U3 dieser Untersetzerstufe gezündet und durch das am Ausgang A4 auftretende Signal des Transistors T4der bistabilen Kippstufe ii durchgesteuert.After the time set in the frequency divider stage 7 has elapsed the unijunction transistor U3 of this reduction stage is also ignited and through the signal of the transistor T4 of the bistable multivibrator that occurs at output A4 ii fully controlled.

Der Transistor T5 dieser Kippstufe wird dadurch gesperrt und am Ausgang A6 tritt ein Signal auf, das die Endkippstufe 12 umschaltet, so daß auch am Ausgang A7 der Endkippstufe ein L-Signal auftritt, durch welches ein Steuervorgang beeinflußt werden kann.The transistor T5 of this flip-flop is blocked and at the output A6 occurs a signal that switches the final flip-flop 12, so that also at the output A7 of the final flip-flop, an L signal occurs, which influences a control process can be.

Der besondere Vorteil des digitalen Zeitrelais nach der Erfindung besteht darin, daß alle Signale an den Ausgängen A2 bis A7 mit der Frequenz der am Eingang El angelegten Spannung synchronisiert sind. Es besteht daher die Möglichkeit, dieses Zeitrelais für Rundsteuerempfänger zu verwenden. In diesem Falle wird an dem Zeitrelais eine bestimmte Zeit, z.B. 24,78 Sekunden, eingestellt. Durch einen Startimpuls wird an den Eingang El die Netzspannung angelegt und damit das Zeitrelais eingeschaltet.The particular advantage of the digital time relay according to the invention is that all signals at the outputs A2 to A7 with the frequency of voltage applied to input El are synchronized. There is therefore the possibility to use this timing relay for ripple control receivers. In this case it will be on a certain time, e.g. 24.78 seconds, is set on the time relay. Through a Start pulse is applied to the input El, the mains voltage and thus the timing relay switched on.

Die Aufladezeitkonstante des Serien-RC-Gliedes der Endfrequenzuntersetzerstufe 4 ist so eingestellt, daß der Unijunction-Transistor U3 der Endfrequenzuntersetzerstufe'beim zu bei zweiten Durchsteuern des Transistors T1 gezündet wird. Da dieser Transistor jeweils nach 10 Sekunden durchgesteuert wird, erfolgt die Zündung des Unijunction-Transistors U3 nach 20 Sekunden. Über die Kippstufe 8 wird nun die Frequenzuntersetzerstufe 5 freigegeben.The charging time constant of the series RC element of the final frequency reduction stage 4 is set so that the unijunction transistor U3 of the final frequency reduction stage is ignited when the transistor T1 is turned on for the second time. Because this transistor is controlled every 10 seconds, the ignition of the unijunction transistor takes place U3 after 20 seconds. The frequency divider stage is now via the flip-flop 8 5 released.

Die Aufladezeitkonstante dieser Stufe ist so eingestellt, daß beim vierten Durchsteuern des Transistors 21 der Hauptfrequenzuntersetzerstufe 3 der Unijunction-Transistor U3 der Frequenzuntersetzerstufe 5 zündet. Da der Transistor Tl der Hauptfrequenzuntersetzerstufe 3 jeweils in Abständen von einer Sekunde durchgesteuert wird, erscheint somit 24 Sekunden nach dem Einschalten des Zeitrelais am Ausgang A4 der Frequenzuntersetzer stufe 5 ein Ausgangssignal. Über die Kippstufe 9 wird durch dieses Ausgangssignal die Frequenzuntersetzerstufe 6 eingeschaltet, die nach weiteren 700 Millisekunden über die Kippstufe 10 die Frequenzuntersetzerstufe 7 freigibt. Naoh Ablauf der an der Frequenzuntersetzerstufe 7 eingestellten Zeit von 80 Millisekunden wird die Kippstufe 11 und damit die Endkippstufe 12 umgeschaltet. Somit erscheint 24,78 Sekunden nach dem Einschalten des Zeitrelais am Ausgang A7 der Endkippstufe 12 ein Ausgangssignal. Wenn der gesendete Steuerbefehl für den betreffenden Rundsteuerempfänger bestimmt ist, muß nun gleichzeitig über das Netz ein weiteres Steuersignal eintreffen. Ist dies der Fall, führt der Rundsteuerempfänger einen Schaitbefehl aus. Trifft während der Zeit, in der am Ausgang A7 ein Ausgangssignal ansteht, kein weiteres Steuersignal über das Netz ein, bedeutet dies, daß der Steuerbefehl nicht für diesen Rundsteuerempfänger bestimmt war und es wird kein Schaltbefehl vom Rundsteuerempfänger ausgeführt.The charging time constant of this stage is set so that the fourth switching through of the transistor 21 of the main frequency reduction stage 3 of the Unijunction transistor U3 of frequency divider stage 5 ignites. Because the transistor Tl of the main frequency reduction stage 3 controlled in each case at intervals of one second appears 24 seconds after switching on the time relay at the output A4 the frequency divider stage 5 is an output signal. About the tilting stage 9 is by this output signal, the frequency scaling stage 6 switched on, which after a further 700 milliseconds via the flip-flop 10, the frequency divider stage 7 releases. After the time set at the frequency divider stage 7 has elapsed from 80 milliseconds, the flip-flop 11 and thus the final flip-flop 12 are switched. This means that 24.78 seconds after switching on the timer relay appears at output A7 the output flip-flop 12 an output signal. If the sent control command for the concerned Ripple control receiver is determined, must now simultaneously Another control signal is received via the network. If this is the case, the Ripple control receiver from a switch command. Meets during the time at the exit A7 there is an output signal, no further control signal via the network, means this is that the control command was not intended for this ripple control receiver and no switching command is carried out by the ripple control receiver.

Durch die Verwendung des Zeitrelais nach der Erfindung für einen Rundsteuerempfänger entfallen bei diesem alle mechanisch bewegten Teile.By using the timing relay according to the invention for a ripple control receiver This eliminates all mechanically moving parts.

Claims

L digital time relay, characterized in that n main frequency reduction stages (1 to 3) are connected in series with the same reduction ratio and the output of the last main frequency divider stage (3) to) with the input a final frequency reduction stage (4) with an adjustable reduction ratio connected is.

2. Time relay according to claim 1, characterized in that one or several main frequency reducers (3) each with a locked frequency reducer (5) with adjustable reduction ratio control once at a single existing frequency divider stage by the output signal of the final frequency divider stage (4) alone and in addition if several frequency reduction stages (6, 7) are present by the output signal of the main frequency reduction stage with the next lower Frequency divider stage assigned to the output frequency is staggered in time Unlocking takes place.

3. Time relay according to claim 1, characterized in that the main frequency reduction stages (1 to 3) and the final frequency reduction stage (4) from one on the one hand directly one pole (+) and on the other hand via one of the frequency to be reduced controlled semiconductor (T1) connected to the other pole (-) of a DC voltage source Voltage divider (R3, R4) and one connected to the tap of the voltage divider Parallel connection of a series RC element in series with a diode (Dl) (R5, 01) and one with its emitter between the resistor (R5) and the capacitor (C1) of the series RC element connected to a base voltage divider (R6, R7) in series unijunction transistor (U1) and that the resistor (R8) of the series RC element (R8, C2) of the final frequency reduction stage (4) adjustable is.

4. Time relay according to claim 2 and S, characterized in that daE on the tap of the voltage divider (R3, R4) of the main frequency reduction stage (1, 2 or 3) on the one hand the series connection of a resistor (R11) with a diode (D3) and an adjustable series RC element (R12, C3) and on the other hand one with its emitter between the resistor (R12) and the capacitor ((3) of the series RC element (R12, C3) connected and in series with base resistors (R13 and R14) Unijunction-Irans istor (U3) is connected and that parallel to that from the diode (D3) and the adjustable series RC element (R12, a3) existing part of the series circuit one by the output signal of the final frequency reduction stage (4) or the corresponding Frequency divider stage (5, 6 or 7) controlled bypass contact (22) is provided.

5. Time relay according to claim 4, characterized in that as a bridging switching element a bypass transistor (22) is provided, the base of which with the one output (A5) one through the final frequency reduction stage (4) or through the corresponding one Frequency divider stage (5, 6 or 7) controlled bistable multivibrator (8 to 10) connected is.

6. Time relay according to claim 2, 'characterized in that the Output (A4) of the last frequency divider stage (7) is the input of a final flip-flop (12) controlling bistable flip-flop (11) - is connected.

L e r s e i t e