DE2015815A1 - Protective circuit for grid-insulated field effect transistors - Google Patents
Protective circuit for grid-insulated field effect transistorsInfo
- Publication number
- DE2015815A1 DE2015815A1 DE19702015815 DE2015815A DE2015815A1 DE 2015815 A1 DE2015815 A1 DE 2015815A1 DE 19702015815 DE19702015815 DE 19702015815 DE 2015815 A DE2015815 A DE 2015815A DE 2015815 A1 DE2015815 A1 DE 2015815A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- voltage
- grid
- grids
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
- H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Description
6982-70/kö/S
RCA 60,114
Convention Date:
April 21, 19696982-70 / kö / S
RCA 60,114
Convention Date:
April 21, 1969
RCA Corporation, New York, N.Y., V.St,A,RCA Corporation, New York, N.Y., V.St, A,
Schutzschaltung für gitterisolierte FeldeffekttransistorenProtective circuit for grid-insulated field effect transistors
Die Erfindung betrifft eine Schutzschaltung für gitterisolierte Feldeffekttransistoren in bestimmten Schaltungen.The invention relates to a protective circuit for grid-insulated Field effect transistors in certain circuits.
Gitterisolierte Feldeffekttransistoren haben einen extrem hohen Eingangswiderstand^ der sich daraus ergibt, daß über dem stromleitenden Kanal zwischen-Gitter (Steuerelektrode) und Substrat eine Isolierschicht angebracht ist. Damit der Transistor mit praktikablen Spannungswerten betrieben werden kann, muß die Isolierschicht verhältnismäßig dünn sein. Wenn jedoch an diese dünne Isolierschicht eine große Spannung angelegt wird, reißt die Schicht, so daß der Transistor durchbricht, was gewöhnlich äußerst verhängsnivolle Folgen mit sich bringt.Lattice-insulated field effect transistors have an extreme high input resistance ^ which results from the fact that above the conductive channel between grid (control electrode) and substrate an insulating layer is attached. So that the transistor can be operated with practicable voltage values, the insulating layer must be relatively thin. However, if at this thin If a high voltage is applied to the insulating layer, the layer will tear, so that the transistor breaks down, which is usually extremely fatal Has consequences.
Eine hohe Spannung am Gitter kann entweder durch Anlegen eines Eingangssignals großer Amplitude oder durch Aufspeicherung von statischer Ladung am Gitter entstehen. Wegen der hohen Eingangsimpedanz des Transistors (typischerweise betragen der Eingangswiderstand mehr als 10 Ohm und die Eingangskapazität in derA high voltage on the grid can arise either by applying a large amplitude input signal or by accumulating static charge on the grid. Because of the high input impedance of the transistor (typically the input resistance is more than 10 ohms and the input capacitance is in the
— 12 '
Größenordnung von 10 Farad) wird selbst eine kleine statische
Ladung am Gitter in eine hohe Spannung übersetzt.- 12 '
Order of magnitude of 10 farads), even a small static charge on the grid is converted into a high voltage.
Es wurden bereits verschiedene Schutzschaltungen für gitterisolierte Feldeffekttransistoren vorgeschlagen. Bei der bemerkens-There have already been various protective circuits for grid-insulated Proposed field effect transistors. In the remarkable
009846/1285009846/1285
wertesten dieser Schaltangen wird von einer zwischen Gitter und Substrat des Transistors geschalteten Diode Gebrauch gemacht. Eine einzelne Diode ergibt jedoch eine niederimpcdante, niedr.-rvoltige Spannungsanklainmeruiig in nur einer Richtung. In dv.r anderen Richtung muß die Sperrdurchbruchsspannung der 'node eist überschritten werden, ehe die Diode leitet. Wenn z.B. das Eingangssignal positiv (negativ) ist, bietet die einzelne iiode einen angemessenen Schutz. Wenn dagegen das Eingangssignal, negativ (positiv) ist, ergibt sich eine Schutzwirkung erst dann, wenn die !>iode durchbricht. Wenn die rturchbruchsspannung der uiodt größer ist als die Durchbruchsspannung der Isolierschicht des Transistors, bricht der Transistor zuerst durch, was, wie gesaut, mit verhängnisvollen Wm Folgen verbunden ist.The most valuable of these Schaltangen is made use of a diode connected between the grid and the substrate of the transistor. However, a single diode results in a low-impedance, low-voltage voltage increase in only one direction. In dv.r other direction, the reverse breakdown voltage has to be exceeded the node 'eist before the diode conducts. For example, if the input signal is positive (negative), the single diode will provide adequate protection. If, on the other hand, the input signal is negative (positive), a protective effect only results when the!> Iode breaks through. If the breakdown voltage of the uiodt is greater than the breakdown voltage of the insulating layer of the transistor, the transistor breaks down first, which, as seen, is associated with disastrous Wm consequences.
Um diese Nachteile zu vermeiden, wird iremäij einem weiteren Lösungsvorschlag die Kombination eines durchlaiigespannten pn-Übergangs zum Anklammern von Signalen der einen Polarität mit einem ersten Transistor, der als Eingangsimpedanzelement zwischen den Eingingspunkt der Schaltung und einen zweiten Transistor geschaltet ist, der als Diode über den Eingang eines dritten Transistors, dessen Gitterisolation geschützt werden ,soll, geschaltet ist, verwendet. Beim zweiten Transistor (Diode) sind Gitter und Abfluß zusammengeschaltet und ist die Quellen-Abflußstrecke (stromleitender Kanal) zwischen Gitter und Quelle des zu schützenden Transistors geschaltet. Dadurch wird zwar der dritte Transistor geschützt, jedoch ist jetzt die gesamte Belastung dem ersten und dem zweiten Transistor aufgebürdet. Zusätzlich dazu, daß die Sc ha tung sehr kompliziert und aufwendig ist, wird also das Problem lediglich von einem Schaltungsteil auf einen anHeren verlagert. Speziell im Falle einer integrierten Schaltung ist natürlich bei Versagen eines Elements, gleichgültig ob es der erste, der zweite oder der dritte Transistor ist, die gesamte Schaltung verloren.To avoid these disadvantages, i r emäij another solution proposed by the combination of a durchlaiigespannten pn junction for clamping of signals of one polarity having a first transistor which is connected as an input impedance element between the Eingingspunkt of the circuit and a second transistor, the diode is connected via the input of a third transistor whose grid insulation is to be protected. In the case of the second transistor (diode), the grid and drain are connected together and the source drainage path (current-conducting channel) is connected between the grid and source of the transistor to be protected. Although this protects the third transistor, the entire load is now placed on the first and second transistor. In addition to the fact that the circuit is very complicated and expensive, the problem is only shifted from one circuit part to another. Especially in the case of an integrated circuit, of course, if one element fails, regardless of whether it is the first, the second or the third transistor, the entire circuit is lost.
Ein weiterer Lösungsvorschlag geht dahin, für die schützenden Transistoren einerseits und die zu schützenden Transistoren andererseits unterschiedliche Isolierschichtdicken (Oxyddicken) zu verwenden, derart, daß die schützenden Kreise leiten, wenn dieAnother proposed solution is for the protective transistors on the one hand and the transistors to be protected on the other to use different insulating layer thicknesses (oxide thicknesses), so that the protective circles conduct when the
009845/ 1 265009845/1 265
Eingangsspannung einen bestimmten kritischen Wert erreicht. Diese Lösung hat den offensichtlichen Nachteil, daß sie eine besondere Sorgfalt bei der Herstellung der unterschiedlichen Oxydschichtdicken erfordert, da diese genau kontrolliert werden müssen, so daß die Herstellung entsprechend kostspielig wird.Input voltage has reached a certain critical value. These Solution has the obvious disadvantage that it is a special one Care in the production of the different oxide layer thicknesses requires, since these must be carefully controlled, so that the production becomes correspondingly expensive.
Die bekannten Lösungsvorschläge haben daher alle den Nachteil, daß sie unpraktisch und/oder kostspielig sind und/oder schwierige Fabrikationsverfahren erfordern. Da§ keiner dieser Lösungsvorschläge befriedigend ist, wird daraus deutlich, daß man nach wie vor bemüht ist, eine einfache und billige Schutzschaltung zu finden.The known proposed solutions therefore all have the disadvantage that they are impractical and / or costly and / or require difficult manufacturing processes. That none of these proposed solutions is satisfactory, it becomes clear that efforts are still being made to find a simple and inexpensive protective circuit to find.
Der Erfindung liegt daher die Aufgabe zugrunde, eine verbesserte Schutzschaltung für gitterisolierte Feldeffekttransistoren zu schaffen, die praktisch, verhältnismäßig einfach und billigThe invention is therefore based on the object of an improved Protective circuit for grid-insulated field effect transistors to create that is practical, relatively easy, and cheap
Erfindungsgemäß ist eine Schutzschaltung für gitterisolierte Feldeffekttransistoren in einer Schaltungsanordnung vorgesehen, bei welcher zwei untereinander verschaltete gitterisolierte Feldeffekttransistoren entgegengesetzten Leitungstyps mit ihren Gittern zusammengeschaltet und auf zwei Substraten entgegengesetzten Leitungstyps angeordnet sind. Gemäß einer bevorzugten Ausführungsform der Erfindung ist die Schutzschaltung gekennzeichnet durch ein erstes Richtleiterelement, das auf eine Spannungsdifferenz, die größer als ein erster gegebener Wert ist, i..aaspr.iieht und: zwischen die Gitter der beiden Transistoren und das erste Substrat geschaltet ist, um Strom von den Gittern zum ersten Substrat zu leiten, wenn die Spannung an den. Gittern die Spannung am ersten Substrat um mehr als den ersten gegebenen Wert übersteigt} sowie durch ein zweites Richtleiterelemeritj das auf eine Spannungsdifferenz, die größer als ein zweiter gegebener Wert ist* anspricht und zwischen die Güter der Transistoren und das zweite Substrat geschaltet ist, um Strom vom zweiten Substrat zu den Gittern zu leiten, wenn die Spannung an den Gittern um mehr als den zweiten Wert kleiner ist als die Spannung an zweiten Substrat.According to the invention is a protective circuit for grid-insulated Field effect transistors are provided in a circuit arrangement in which two interconnected grid-insulated field effect transistors opposite conduction type with their grids interconnected and on two substrates opposite Line type are arranged. According to a preferred embodiment of the invention, the protective circuit is characterized by a first directional conductor element, which is based on a voltage difference, which is greater than a first given value, i..aaspr.iicht and: between the grids of the two transistors and the first substrate is connected to supply current from the grids to the first substrate conduct when the voltage is applied to the. Grid the tension on the first Substrate by more than the first given value} as well as by a second Richtleiterelemeritj that on a voltage difference, which is greater than a second given value * responds and between the goods of the transistors and the second substrate is connected to conduct current from the second substrate to the grids when the voltage on the grids is greater than the second Value is smaller than the voltage on the second substrate.
009 84 5 / 126 5009 84 5/126 5
-A--A-
Die Erfindung wird nachstehend an Hand der Zeichnung, in der gleiche Elemente jeweils mit gleichen Bezugszeichen bezeichnet sind, im einzelnen erläutert. Es zeigen:The invention is described below with reference to the drawing, in which the same elements are each denoted by the same reference numerals are explained in detail. Show it:
Figur 1 das Schaltschema einer komplementären Inverterstufe mit erfindungsgemäßer Doppeldioden-SchutzschaltungjFIG. 1 shows the circuit diagram of a complementary inverter stage with a double diode protection circuit according to the invention
Figur 2 eine Querschnitfcsdarstellung eines monolithischen Schaltungsbausteins mit erfindungsgemäßei* Schutzschaltung; undFIG. 2 shows a cross-sectional representation of a monolithic Circuit module with inventive * protective circuit; and
Figur 3 ein Ersatzschaltbild der Schutzschaltung nach Figur 1 und 2.FIG. 3 shows an equivalent circuit diagram of the protective circuit according to FIG 1 and 2.
Die Schaltung nach Figur 1 enthält eine Energieversorgungsquelle in JForm einer Batterie 10 mit der Spannung VD_. Die Batterie 10 ist mit ihrem positiven Pol an eine Klemme 12 und mit ihrem negativen Pol an eine Klemme 14 angeschlossen. Ein p-leitender gitterisolierter Feldeffekttransistor 16 ist mit seiner Quelle l6s und mit seinem Substrat 30 an die Klemme 12 und mit seinem Abfluß Iod an den Verbindungspunkt 18 angeschlossen. Ein n-leiten der gitterisolierter Feldeffekttransistor 20 ist mit seinem Abfluft 20d an den Verbindungspunkt 18 und mit seinem Substrat 40 und seiner Quelle 20s an die Klemme 14 angeschlossen. Die Gitter (Steuerelektroden) log und 20g der Transistoren 16 und 20 sind gemeinsam an den Verbindungspunkt 22 angeschlossen. An den Verbindungspunkt 22 sind ferner eine Diode Dl mit ihrer Anode und eine Diode D2 mit ihrer Kathode angeschlossen. Die Kathode der Diode Dl ist an die Klemme 12 und die Anode der Diode D2 ist an die Klemme 14 angeschlossen. Ein Strombegrenzungswiderstand R, der entweder als integriertes (Halbleiter) oder als diskretes Bauelement ausgebildet sein kann, ist zwischen den Verbindungspunkt 22 und den Signaleingang 24 geschaltet, um zu verhindern, daß die Dioden oder die Isolierschicht durch eine Übermäßig hohe und plötzliche Eingangsspannung zerstört werden.The circuit according to FIG. 1 contains a power supply source in the form of a battery 10 with the voltage V D _. The battery 10 is connected to a terminal 12 with its positive pole and to a terminal 14 with its negative pole. A p-conducting grid-insulated field effect transistor 16 is connected with its source 16s and with its substrate 30 to the terminal 12 and with its drain iodine to the connection point 18. An n-conductance of the grid-insulated field effect transistor 20 is connected with its exhaust air 20d to the connection point 18 and with its substrate 40 and its source 20s to the terminal 14. The grids (control electrodes) log and 20g of the transistors 16 and 20 are connected in common to the connection point 22. A diode D1 with its anode and a diode D2 with its cathode are also connected to the connection point 22. The cathode of the diode D1 is connected to the terminal 12 and the anode of the diode D2 is connected to the terminal 14. A current limiting resistor R, which can be either an integrated (semiconductor) or a discrete component, is connected between the connection point 22 and the signal input 24 in order to prevent the diodes or the insulating layer from being destroyed by an excessively high and sudden input voltage.
Die Arbeitsweise der Schaltung nach Figur 1 läßt sich einfacher erläutern, wenn man voraussetzt, daß beispielsweise +V gleich 10 Volt ist, die Klemme 14 Null- oder Massepotential führt und das dem Eingang 24 zugeführte Eingangssignal negativeThe operation of the circuit according to FIG. 1 can be explained more simply if it is assumed that, for example, + V is equal to 10 volts, the terminal 14 carries zero or ground potential and the input signal fed to the input 24 is negative
009845/1265009845/1265
μηά positive Amplituden hat, die größer sein können als die 45 bis 65 Volt, die als Durchbruchsspannung der Gitter-Substratisolierschicht anzusetzen sind. μηά has positive amplitudes that can be greater than the 45 to 65 volts that are to be set as the breakdown voltage of the grid-substrate insulating layer.
Die Arbeitsweise der Schaltung soll jetzt an Hand der drei Fälle untersucht werden, daß die zugeführte Spannung 1. zwischen' Volt und VßD schwankt, 2. positiver wird als V- und 3. negativer wird als 0 Volt.The mode of operation of the circuit is now to be examined on the basis of the three cases that the supplied voltage 1. fluctuates between volts and V ßD , 2. becomes more positive than V- and 3. becomes more negative than 0 volts.
Fall 1: Wenn die den Gittern zugeführte Spannung (V^1) am Verbindungspunkt 22 größer als 0 Volt und kleiner als VnQ ist /~ 0 Volt <Vr<V_D 7> sind die Dioden Dl und D 2 sperr gespannt, so daß ihre Leitungsstrecken als hochohmig anzusehen sind. Wenn also die den Gittern zugeführte Spannung innerhalb des Bereiches der Betriebsspannung liegt, arbeitet die Schaltung so, als wären die Dioden nicht vorhanden. 'Case 1: If the voltage (V ^ 1 ) supplied to the grids at the connection point 22 is greater than 0 volts and less than V nQ / ~ 0 volts <V r <V_ D 7>, the diodes D 1 and D 2 are biased, so that their lines are to be regarded as high resistance. So if the voltage applied to the grids is within the operating voltage range, the circuit will operate as if the diodes were absent. '
Fall 2: Wenn V6 den Wert von +VDD übersteigt, wird die Diode Dl durchlaßgespannt, so daß ein Strom (im konventionellen Sinne) vom Anschlußpunkt 22 zur Klemme 12 fließt. Wenn Dl leitet, ist der Spannungsabfall an der Diode gleich dem Durchlaßspannungsabfall (Vp) an dem durch das p+-Gebiet 37 und das Substrat 30 in Figur 2 gebildeten pn-übergang. Der Wert von V„ steigt mit sich erhöhendem Stromfluß durch den Übergang zwar etwas anj jedoch kann unterstellt werden, daß dieser Wert bei dem hier betrachteten Strombereich im Bereich von 0,6 bis 1,0 Volt bleibt. Die Spannung am Verbindungspunkt 22 kann den Wert 1VDD + VpJ nicht übersteigen, da ein etwaiger Spannungsanstieg, sei es am Eingang 24 oder am Verbindungspunkt 22, bewirkt, daß Dl stärker leitet, so daß die Gitterspannung an JV^n + VF| angeklammert bleibt. Dies hat zur Folge, daß die Gitter-Substratspannung des Transistors um einen Betrag sperrgespannt wird, der gleich ist dem Wert von Vp der Diode Dl, was offensichtlich ein sicherer Wert ist.Case 2: If V 6 exceeds the value of + V DD , the diode D1 is forward-biased, so that a current (in the conventional sense) flows from connection point 22 to terminal 12. When Dl conducts, the voltage drop across the diode is equal to the forward voltage drop (Vp) across the pn junction formed by p + region 37 and substrate 30 in FIG. The value of Vn increases somewhat with increasing current flow through the transition, but it can be assumed that this value remains in the range of 0.6 to 1.0 volt in the current range considered here. The voltage at connection point 22 can not exceed the value 1V DD + VpJ, since any increase in voltage, be it at input 24 or at connection point 22, causes Dl to conduct more strongly, so that the grid voltage at JV ^ n + V F | remains clinged. As a result, the grid-to-substrate voltage of the transistor is reverse biased by an amount equal to the value of Vp of the diode Dl, which is obviously a safe value.
Wenn V_ positiv ist, ist die Diode D2 sperrgespannt, so daß sie nicht leitet, außer wenn die zwischen ihrer Anode und Kathode liegende Sperrspannung den Wert ihrer Sperrdurchbruchsspannung (VR) übersteigt. Da VR typischerweise 40 Volt und mehr beträgtWhen V_ is positive, diode D2 is reverse biased so that it does not conduct unless the reverse voltage between its anode and cathode exceeds its reverse breakdown voltage (V R ). Because V R is typically 40 volts and more
009845/1265009845/1265
und lVjjD + Vl erheblich kleiner als 40 Volt ist, kann die Diode D2 nicht durchbrechen, so daß sie ihren hochohmigen Zustand beibehält. and IVjj D + Vl is considerably less than 40 volts, the diode D2 cannot break down, so that it maintains its high-resistance state.
Beim Transistor 20 liegt die Maximale Spannung zwischen Gitter 20g und Substrat 40, wenn Vß positiv ist, da das Substrat 40 auf Masse- oder Nullpotential liegt. Da der maximale Wert von VG gleich IVDD + Vj ist und da das Substrat 40 des Transistors 20 auf 0 Volt liegt, ist die Gitter-Substratstrecke des Transistors 20 um den Betrag |V_._ + V„| durchlaßgespannt. Da V„ in der Größen Ordnung von 1 Volt beträgt und V_D (10 Volt) stets so bemessen ist,' daß sie weit unter der Zerreiß- oder Durchbruchsspannung der Isolierschicht liegt, ist auch der Transistor 20 gut geschützt.In transistor 20, the maximum voltage between grid 20g and substrate 40 is when V β is positive, since substrate 40 is at ground or zero potential. Since the maximum value of V G is equal to IV DD + Vj and since the substrate 40 of the transistor 20 is at 0 volts, the grid-substrate path of the transistor 20 is by the amount | V _._ + V "| forward biased. Since V "is in the order of magnitude of 1 volt and V_ D (10 volts) is always dimensioned so that it is far below the rupture or breakdown voltage of the insulating layer, transistor 20 is also well protected.
Fall 3: Wenn V„ negativ wird (V„ <0 Volt), wird die Diode D2Case 3: If V "becomes negative (V" <0 volts), the diode D2
la ula u
durchlaßgespannt, und es fließt ein Strom (im konventionellen Sinne) von der Klemme 14 zum Verbindungspunkt 22. Wenn D2 leitet, ist der Spannungsabfall an dieser Diode gleich dem Durchlaßspannungsabfall (V_) des durch das n+-Gebiet 47 und die p-Substrat-forward-biased, and a current flows (in conventional Sense) from terminal 14 to connection point 22. When D2 conducts, the voltage drop across this diode is equal to the forward voltage drop (V_) of the through the n + region 47 and the p substrate
zone 40 in Figur 2 gebildeten pn-Übergangs. Der Wert Vp der Diode D2 ist ungefähr gleich dem Wert V„ der Diode Dl. In dem Maße, wie die am Eingang 24 oder am Verbindungspunkt 22 anliegende Spannung in negativer Richtung ansteigt, leitet die Diode D2 entsprechend stärker, so daß die Gitter log, 20g an eine Spannung von V„ unter Nullpotential angeklammert werden (V„ =» -Vp) · Unabhängig von der Amplitude des negativen Signals wird also die Gitter-Substratstrecke des Transistors 20 um einen Betrag, der gleich V„ ist, sperrgespannt, was ein sicherer Wert ist, da V„ in der Größenordnung von 1 Volt beträgt.zone 40 in Figure 2 formed pn junction. The value V p of the diode D2 is approximately equal to the value V "of the diode D1. As the voltage present at the input 24 or at the connection point 22 increases in the negative direction, the diode D2 conducts correspondingly more strongly, so that the grid log , 20g can be clamped to a voltage of V "below zero potential (V" = » -V p) · Regardless of the amplitude of the negative signal, the grid-substrate path of transistor 20 is biased by an amount equal to V", which is a safe value since V "is on the order of 1 volt.
Wenn V- negativ ist, ist die Diode Dl sperrgespannt, so daß sie nicht leitet. Da die maximale negative Spannung am Gitter log des Transistors 16 und an der Anode der Diode Dl gleich -Vp Volt ist und da das Substrat des Transistors 16 und die Kathode der Diode Dl an +VDn Volt angeschlossen sind, sind die Diode Dl und die Gitter-Substratstrecke des Transistors 16 mit einer Spannung durchlaßgespannt, deren Amplitude gleich |VDD + VpIist. Da wieWhen V- is negative, the diode Dl is reverse-biased so that it does not conduct. Since the maximum negative voltage at the grid log of the transistor 16 and at the anode of the diode Dl is equal to -V p volts and since the substrate of the transistor 16 and the cathode of the diode Dl are connected to + V Dn volts, the diode Dl and the grid-substrate path of the transistor 16 is forward-biased with a voltage whose amplitude is equal to | V DD + VpI. There how
009845/ 1 265009845/1 265
zuvor Vp in der Größenordnung von 1 Volt beträgt und V__ (10 Volt) erheblich unter dem Wert der Sperrdurchbruchsspannung der Diode Dl sowie der Gitter-Substratdurchbruchsspannung des Transistors 16 liegt, ist der Transistor gut geschützt.previously Vp is on the order of 1 volt and V__ (10 volts) well below the reverse breakdown voltage value of the diode Dl and the grid-substrate breakdown voltage of the transistor 16, the transistor is well protected.
Wie sich aus Vorstehendem ergibt, kann durch Ausnützung der Durchlaßleitung zweier Dioden, Dl und D2, die Spannung zwischen Gitter und Substrat auf einen sicheren Wert begrenzt werden.As can be seen from the above, by utilizing the Forward line of two diodes, Dl and D2, the voltage between Grid and substrate are limited to a safe value.
Die Einfachheit und Wirksamkeit der vorliegenden Schaltung wird ersichtlich, wenn man Figur 2 betrachtet, die im Querschnitt eine integrierte Schaltung gemäß der Erfindung wiedergibt.The simplicity and effectiveness of the present circuit can be seen by looking at Figure 2, which is in cross-section represents an integrated circuit according to the invention.
Der Schaltungsbaustein ist in monolithischer Form nach üb- ™ liehen Verfahren hergestellt und enthält ein Substrat 30 aus einem Halbleitermaterial wie Silicium, das in diesem Fall n-leitend ist. Auf der Oberfläche 34 des Substrats 30 können mit Hilfe üblicher Diffusionsverfahren die Elemente des Schaltungsbausteins gebildet werden.The circuit module is in monolithic form according to ü- ™ lent method and includes a substrate 30 from a semiconductor material such as silicon, which in this case is n-conductive is. The elements of the circuit module can be placed on the surface 34 of the substrate 30 with the aid of conventional diffusion processes are formed.
.■< An der Oberfläche 34 befindet sich ein eindiffundiertes p- . ■ < On the surface 34 there is a diffused p-
leitendes Gebiet 40, das das aktive Substrat für den n-leitenden Transistor 20 der Schaltung bildet. Innerhalb dieses eindiffundierten Gebietes 40 an der Oberfläche 34 befinden sich im Abstand voneinander das Quellengebiet 45 und das Abflußgebiet 46 des Transistors 20. Außerdem ist ein eindiffundiertes Gebiet 47 vorgesehen, das mit dem übrigen Teil des p-Gebietes 40 einen die Diode * D2 bildenden pn-übergang bildet.conductive region 40, which is the active substrate for the n-type Transistor 20 of the circuit forms. Within this diffused area 40 on the surface 34 are located at a distance from each other the source region 45 and the drainage region 46 of the transistor 20. In addition, a diffused area 47 is provided, that with the remaining part of the p-region 40 one the diode * D2 forming the pn junction.
Der p-leitende Transistor 16, der im Substrat 30 außerhalb des p-Gebietes 40 gebildet ist, hat im Abstand voneinander ein Quellengebiet 35 und ein Abflußgebiet 36. Ein p-leitendes Gebiet 37, das an der Oberfläche 34 an vom Transistor 16 beabstandeter Stelle vorgesehen ist, bildet mit dem Substrat 30 einen die Diode Dl bildenden pn-übergang.The p-type transistor 16, which is in the substrate 30 outside of the p-region 40 is formed, has a spaced from each other Source region 35 and a drainage region 36. A p-type region 37, which is at surface 34 at a distance from transistor 16 Place is provided, forms with the substrate 30 a diode Dl forming pn junction.
Das n-Gebiet 47 der Diode D2, das Gitter des n— Transistors 20, das Gitter des p-Transistors 16 und das p-Gebiet der Diode D? sind sämtlich durch einen gemeinsamen Leiter 21, der seinerseitsThe n-region 47 of the diode D2, the grid of the n- transistor 20, the grid of the p-transistor 16 and the p-region of the diode D? are all through a common conductor 21, which in turn
0-09845/ 12650-09845 / 1265
an die Eingangsklemmc 22 angeschlossen ist, untereinander verbunden. Ein Kontakt 50 verbindet das p-Gebiet 40 des n-Transistors 20 mit der Klemme 14, die, wie oben erwähnt, mit Masse verbunden sein kann. Ein an das n-Substrat 30 angeschlossener Kontakt 52 ist mit der Klemme 12 verbunden, die an +V00 angeschlossen werden kann, wie ebenfalls bereits erwähnt.is connected to the input terminal 22 connected to each other. A contact 50 connects the p-region 40 of the n-transistor 20 to the terminal 14, which, as mentioned above, can be connected to ground. A contact 52 connected to the n-substrate 30 is connected to the terminal 12, which can be connected to + V 00 , as also already mentioned.
Die Verwendung eines p+-Gebietes 37 in Verbindung mit dem n-Substrat 30 für die Bildung einer Schutzdiode und die Verwendung eines n+-Gebietes 47 in Verbindung mit der p-Substratzone 40 für die Bildung einer zweiten Schutzdiode ergeben eine einzigartige und einfache Lösung des schwierigen Problems des Schutzes der Isolierschicht gegen Zerreißen.The use of a p + region 37 in conjunction with the n substrate 30 for the formation of a protection diode and the use of an n + region 47 in connection with the p substrate region 40 for the formation of a second protection diode provide a unique and simple solution to the difficult problem Problem of protecting the insulating layer against tearing.
Die Dioden Dl und D2 bilden einen Leitungsweg zwischen dem durch die p-Zone 40 und das n-Substrat 30 gebildeten pn-übergang und den Gittern. Der Nutzen dieses Leitungsweges, obwohl nicht ohne weiteres ersichtlich, ergibt sich zum Teil daraus, daß der pn-übergang eine Sperrschichtkapazität aufweist, die wegen der verhältnismäßig großen Ausdehnung des Übergangs um ein bis zwei Größenordnungen größer als die Giiter-Substratkapazität eines typischen gitterisolierten Feldeffekttransistors sein kann.The diodes D1 and D2 form a conduction path between the pn junction formed by the p-zone 40 and the n-substrate 30 and the bars. The usefulness of this conduction path, although not readily apparent, results in part from the fact that the pn junction has a junction capacitance, which because of the relatively large expansion of the junction by one to two Orders of magnitude greater than the substrate capacity of a typical one grid-insulated field effect transistor can be.
Es besteht daher, wie in Figur 3 gezeigt, ein sperrgespannter pn-übergang (D.), der mit seiner Kathode (n-Substrat 30) an die Klemme 12 und mit seiner Anode (p-Zone 40) an die Klemme 14 angeschlossen ist und zu dem eine Sperrschichtkapazität (C.) parallel liegt.There is therefore, as shown in FIG. 3, a reverse voltage pn junction (D.), which is connected to the with its cathode (n substrate 30) Terminal 12 and its anode (p-zone 40) connected to terminal 14 and to which a junction capacitance (C.) is parallel.
Es sei jetzt der Fall betrachtet, daß eine statische Ladung aufgespeichert wird, während der Schaltungsbaustein elektrisch "schwimmt", d.h. ohne Masseanschluß ist (z.B. beim Tragen oder Handhaben), und daß anschließend eine und nur eine der Klemmen 12 und 14 als erstes entweder direkt oder über die niedrige Quellenimpedanz der Batterie 10 an Masse angeschlossen wird, beispielsweise beim Einbau des Schaltungsbausteins in eine Schaltungsanordnung. Let us now consider the case that a static charge is stored while the circuit component is electrical "floats", i.e. is without a ground connection (e.g. when being carried or handled), and that then one and only one of the terminals 12 and 14 is first connected to ground either directly or through the low source impedance of battery 10, for example when installing the circuit module in a circuit arrangement.
009845/1265009845/1265
■-■■'■' ~ 9 " ■ ■■■.' ' '■.■ - ■■ '■' ~ 9 "■ ■■■. ''' ■.
Um zu verstehen, wie die Dioden in Verbindung mit verschiedenen Kapazitäten mithelfen, einen Spannungsaufbau infolge von statischen Ladungen zu verhindern, betrachte man Figur 3, die ein* vereinfachtes Ersatzschaltbild der Schaltungennach Figur 1 und zeigt. Im Ersatzschaltbild, liegt die durch die Diode D2 nebenge-schlossene Gitter-Substratkapazität (C_) des Transistors 20^in Reihe mit der durch die Diode Dl nebengeschlossenen Gitter-Substratkapazität (C1) des Transistors 16 in Reihe mit der durch den pn-übergang (D.) der Substrate nebengeschlossenen Sperrschichtkapazität (C.) der Substrate. Um die Erläuterung zu vereinfachen, sei angenommen, daß die statische Ladung der Güter am Verbindungspunkt 22 positiv ist und nur die Klemme 14 ,an Masse liegt. Wäre die Diode Dl nicht vorhanden, so würde die Gesamtkapazität sehr klein sein, da C- effektiv parallel zur Reihenschaltung von C^ und C-. liegen würde. Als Folge davon könnte die Spannung an C0 (V — η*·), die an der Gitter-Substratstrecke des Transistors 20 liegt, so groß sein, daß die Oxydschicht durchbrochen oder durchgriffen wird. Da jedoch die Diode Dl die Gitter log, 20g mit dem Substrat 30 koppelt, wird dadurch C„ effektiv parallel mit C. geschaltet. Da der Betrag der Ladung (Q) konstant ist, wird durch die Erhöhung'der Kapazität um eine Größenordnung die Spannung um eine Größenordnung erniedrigt.In order to understand how the diodes, in conjunction with various capacitances, help prevent voltage build-up due to static charges, consider FIG. 3, which shows a simplified equivalent circuit diagram of the circuits according to FIG. 1 and FIG. In the equivalent circuit diagram, the grid-substrate capacitance (C_) of the transistor 20 ^ shunted by the diode D2 is in series with the grid-substrate capacitance (C 1 ) of the transistor 16 shunted by the diode D1 in series with that through the pn junction (D.) of the substrates shunted junction capacitance (C.) of the substrates. In order to simplify the explanation, it is assumed that the static charge of the goods at connection point 22 is positive and only terminal 14 is grounded. If the diode Dl were not present, the total capacitance would be very small, since C- is effectively parallel to the series connection of C ^ and C-. would lie. As a result, the voltage at C 0 (V - η * · ), which is applied to the grid-substrate path of the transistor 20, could be so great that the oxide layer is broken through or penetrated. However, since the diode D1 couples the grid log, 20g to the substrate 30, C “is effectively connected in parallel with C. Since the amount of charge (Q) is constant, increasing the capacitance by one order of magnitude lowers the voltage by one order of magnitude.
Selbst wenn also die Klemme 12 nicht an einem niederohmigen Punkt liegt, wird dadurch, daß die Diode Dl leitet, sobald die Spannung am Gitter die Spannung am Substrat 30 übersteigt, der Aufbau einer hohen Spannung unterbunden.So even if the terminal 12 is not at a low resistance Point is, that the diode Dl conducts as soon as the voltage on the grid exceeds the voltage on the substrate 30, the High voltage build-up prevented.
Es sei jetzt angenommen, daß die aufgespeicherte Ladung negativ und nur die Klemme 12 an den Pluspol der Batterie 10 angeschlossen ist. Die Diode D2 legt jetzt C. parallel zu C.. Die Spannung zwischen Gitter und Substrat des Transistors 16 wird daher beträchtlich heruntergedrückt, da die Ladung wie zuvor konstant ist und 02 jetzt dazu verwendet wird, die Ladung auf eine viel größere Kapazität zu verteilen und diese aufzuladen.It is now assumed that the stored charge is negative and only terminal 12 is connected to the positive terminal of battery 10. The diode D2 now puts C. in parallel with C. The voltage between the grid and the substrate of the transistor 16 is therefore considerably reduced, since the charge is constant as before and 02 is now used to distribute the charge over a much larger capacitance and to charge them.
Die Dioden Dl und D2 koppeln somit eine größere KapazitätThe diodes D1 and D2 thus couple a larger capacitance
009845/1265009845/1265
- ίο -- ίο -
über die verschiedenen Gitter-Substratkapazitäten, so daß die Isolierschicht geschützt wird, indem der Aufbau einer hohen Spannung infolge von statischer Aufladung verhindert wird.across the various grid-substrate capacitances, so that the insulating layer is protected by building up a high voltage due to static electricity is prevented.
Wenn die aufgespeicherte Ladung positiv und die Klemme 12 an den positiven Pol der Batterie 10 angeschlossen ist oder wenn die aufgespeicherte Ladung negativ und die Klemme 14 an Masse angeschlossen ist, besteht keine Gefahr, daß hohe Spannungen aufgebaut werden, da die Dioden dann V_ an (V DD + Vp) oder an (-V) anklammern, wie im Zusammenhang mit Figur 1 beschrieben.If the stored charge is positive and terminal 12 is connected to the positive pole of battery 10 or if the stored charge is negative and terminal 14 is connected to ground, there is no risk of high voltages being built up, as the diodes then V_ to ( V DD + Vp) or cling to (-V), as described in connection with FIG.
Zu beachten ist ferner, daß verschiedene zusätzliche pn-Übergänge vorhanden sind, die ebenfalls dazu beitragen können, daß ein Zerreißen der Isolierschicht verhindert wird. Es sind jedoch die Dioden Dl und D2, welche die Schaltung vervollständigen, indem sie zwei kritische Leitungswege zwischen den Substraten und den Gittern bilden.It should also be noted that there are various additional pn junctions that can also contribute to that tearing of the insulating layer is prevented. However, it is the diodes Dl and D2 that complete the circuit, by creating two critical conduction paths between the substrates and the grids.
009845/1265009845/1265
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81781069A | 1969-04-21 | 1969-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2015815A1 true DE2015815A1 (en) | 1970-11-05 |
| DE2015815B2 DE2015815B2 (en) | 1976-06-24 |
Family
ID=25223925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702015815 Ceased DE2015815B2 (en) | 1969-04-21 | 1970-04-02 | PROTECTIVE CIRCUIT FOR AN INTEGRATED CIRCUIT |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS4830189B1 (en) |
| DE (1) | DE2015815B2 (en) |
| GB (1) | GB1305491A (en) |
| MY (1) | MY7400036A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50776A (en) * | 1973-05-02 | 1975-01-07 | ||
| FR2323232A1 (en) * | 1975-09-08 | 1977-04-01 | Siemens Ag | MOUNTING TO PROTECT INPUTS OF INTEGRATED MOS CIRCUITS |
| DE2707744A1 (en) * | 1976-02-24 | 1977-09-01 | Philips Nv | SEMI-CONDUCTOR ARRANGEMENT WITH FUSE CIRCUIT |
| EP0267465A1 (en) * | 1986-10-22 | 1988-05-18 | Siemens-Elema AB | Pacemaker output switch protection |
| EP0564897A1 (en) * | 1992-04-07 | 1993-10-13 | Philip Shiota | Method for fabricating diodes for electrostatic discharge protection and voltage references |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780774A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device |
| SE441487B (en) * | 1984-02-27 | 1985-10-07 | Bengt Gustaf Olsson | PROTECTIVE DEVICE |
| DE3435751A1 (en) * | 1984-09-28 | 1986-04-10 | Siemens AG, 1000 Berlin und 8000 München | Integrated semiconductor circuit in complementary circuit logic having an overvoltage protector structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US335685A (en) * | 1886-02-09 | Wagon end-gate |
-
1970
- 1970-04-02 DE DE19702015815 patent/DE2015815B2/en not_active Ceased
- 1970-04-14 GB GB1768370A patent/GB1305491A/en not_active Expired
- 1970-04-20 JP JP45033712A patent/JPS4830189B1/ja active Pending
-
1974
- 1974-12-30 MY MY7400036A patent/MY7400036A/en unknown
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50776A (en) * | 1973-05-02 | 1975-01-07 | ||
| JPS5431672B2 (en) * | 1973-05-02 | 1979-10-08 | ||
| FR2323232A1 (en) * | 1975-09-08 | 1977-04-01 | Siemens Ag | MOUNTING TO PROTECT INPUTS OF INTEGRATED MOS CIRCUITS |
| DE2707744A1 (en) * | 1976-02-24 | 1977-09-01 | Philips Nv | SEMI-CONDUCTOR ARRANGEMENT WITH FUSE CIRCUIT |
| EP0267465A1 (en) * | 1986-10-22 | 1988-05-18 | Siemens-Elema AB | Pacemaker output switch protection |
| EP0564897A1 (en) * | 1992-04-07 | 1993-10-13 | Philip Shiota | Method for fabricating diodes for electrostatic discharge protection and voltage references |
Also Published As
| Publication number | Publication date |
|---|---|
| MY7400036A (en) | 1974-12-31 |
| JPS4830189B1 (en) | 1973-09-18 |
| GB1305491A (en) | 1973-01-31 |
| DE2015815B2 (en) | 1976-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2559360A1 (en) | SEMI-CONDUCTOR COMPONENT WITH INTEGRATED CIRCUITS | |
| DE3834841C2 (en) | Integrated arrangement in a substrate to avoid parasitic substrate effects | |
| DE19651247C2 (en) | Input / output protection circuit | |
| DE2411839A1 (en) | INTEGRATED FIELD EFFECT TRANSISTOR CIRCUIT | |
| DE2505573C3 (en) | Semiconductor circuit arrangement with two insulating-layer field effect transistors | |
| EP0538507B1 (en) | Protection circuit for connection contacts of monolithic integrated circuits | |
| DE2257846B2 (en) | Integrated semiconductor arrangement for protection against overvoltage | |
| DE1808661A1 (en) | Semiconductor component | |
| DE2707843B2 (en) | Protection circuit arrangement for a field effect transistor | |
| DE2531846C2 (en) | Protection circuit arrangement for an insulated gate field effect transistor | |
| DE2204853C2 (en) | Circuit arrangement for triggering a controllable bidirectional thyristor | |
| EP0217065B1 (en) | Integrated circuit of the complementary technique having a substrate bias generator | |
| DE2341899C3 (en) | Semiconductor integrated circuit and method for its operation | |
| DE2604088A1 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT | |
| DE3422132C1 (en) | Protective circuit arrangement | |
| DE2015815A1 (en) | Protective circuit for grid-insulated field effect transistors | |
| DE3616394A1 (en) | PROTECTIVE ELEMENT AGAINST ELECTROSTATIC DISCHARGE, ESPECIALLY FOR BIPOLAR INTEGRATED CIRCUITS | |
| DE2628273A1 (en) | SEMI-CONDUCTOR COMPONENT | |
| DE3615690A1 (en) | INTEGRATED, DYNAMIC PROTECTIVE ELEMENT, IN PARTICULAR FOR INPUTS IN MOS TECHNOLOGY OF INTEGRATED CIRCUITS | |
| DE3226673A1 (en) | CAPACITY VARIATION DEVICE | |
| EP1003218A1 (en) | Semiconductor devices comprising a Schottky diode and a diode having a highly doped region and corresponding manufacturing methods | |
| DE2852200C2 (en) | ||
| DE2929869C2 (en) | Monolithic integrated CMOS inverter circuitry | |
| EP0656659B1 (en) | ESD protection structure for integrated circuits | |
| DE19926109A1 (en) | Power switch has auxiliary transistor with gate connected between power transistor and voltage limiting transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8235 | Patent refused |