DE2015298C

DE2015298C - Circuit arrangement for the conversion of key figures in telecommunications systems, in particular telephone exchanges, with allocators

Info

Publication number: DE2015298C
Authority: DE
Inventors: Horst 8000 München Kuske
Original assignee: Siemens AG
Current assignee: Siemens AG
Publication date: 1971-12-09

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Umwertung von Kennzahlen in Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Zuordnern, die aus Kennzahln in Form von in Mehrfachkennzeichnung gegebenen Eingabeinformationen Ausgabeinformationen in Einfachkennzeichnung bilden.The invention relates to a circuit arrangement for the conversion of codes in telecommunications systems, in particular telephone switching systems, with allocators, which are made up of code numbers in the form of input information given in multiple labeling, output information in single labeling form.

Werden Informationen über Kennzeichnungsstromkreise signalisiert, so können ebenso viele Kennzeichnungsstromkreise wie zu übertragende Informationen vorgesehen werden, indem jeder möglichen Information ein Kennzeichnungsstromkreis individuell zugeordnet wird. In diesem Sinne ist die zuvor verwendete Bezeichnung »Einfachkennzeichnung« zu verstehen., die auch als Signalgabe in dekodierter Form bezeichnet: wird. Hiervon unterscheidet sich die Informationsübertragung durch Mehri'achkennzeichnung: Jede Information wird durch ein", für sie typisch kombinierte Kennzeichnung grundsätzlich mehrerer von allen vorgesehenen Kennzeichnungsstromkreisen signalisiert. Als Beispiele sind der Dezimalkode, der Zwei-aus-fünf-Kode, der Viererkode und der Binärkode zu nennen.If information is signaled via identification circuits, as many identification circuits as the information to be transmitted can be provided by individually assigning an identification circuit to each possible item of information. This is the sense in which the previously used designation “simple identification” is to be understood, which is also referred to as signaling in decoded form. The transmission of information differs from this through multiple identification: each piece of information is signaled by a " typically combined identification of several of all designated identification circuits. Examples are the decimal code, the two-out-of-five code, the four code and the binary code to call.

Eine Schaltungsanordnung der eingangs definierten Art ist bereits durch die deutsche Auslegeschrift 1 119 924 bekannt. Sie weist zur Aufnahme der mehrziffrigen Eingabeinformationen ebenso viele Gruppen von Eingabestromkreisen auf, wie die Eingabeinformationen jeweils Ziffern aufweisen. Die Eingabestromkreise sind mit Wicklungen von Relais verbunden. Diese entsprechen den verschieden rn Ziffern an den verschiedenen Ziffernstellen der Eingabeinformationen. Die Kontakte dieser Relais sind en: ,prechend einer erforderlichen logischen Verknüpfung miteinander zu Ausgabestromkreisen für die Auseabeinformationen in Fin cikcnn/cichnung verbunden.A circuit arrangement of the type defined at the outset has already been published in the German patent application 1 119 924 known. It points to the inclusion of the multi-digit Input information as many groups of input circuits as the input information each have digits. The input circuits are connected to windings of relays. These correspond to the different digits at the different digits of the input information. The contacts of these relays are en:, prechend one required logical link with each other to output circuits for the output information connected in Fin cikcnn / cichnung.

In dieser bekannten Schaltungsanordnung bilden die Eingabestrom kreise mit den Ausgabestromkreisen eine Matrix. An den Krcuzungspunkten liegen die betreffenden Relais, deren Wicklungen mit den Eingabestromkreisen und deren Kontakte (ein Kontaktrelais) mit den Ausgabestromkreisen \erbunden sind. Werden mehrkontaktige Relais verwendet, so entspricht also eine Rclaiswicklung zugleich mehreren Kreuzungspunkten. In this known circuit arrangement, the input circuits form a circuit with the output circuits Matrix. The relevant relays and their windings with the input circuits are located at the junction points and whose contacts (a contact relay) are connected to the output circuits. Will multi-contact relay is used, so corresponds to a reverse winding at the same time several crossing points.

Die Erfahrung mit der Landesfernwahltedinik lehrt, daß nicht jeder Eingabeinformation eine eigene Ausgabeinformation entspricht, sondern es gibt Gruppen von Kcnnzahlen (Eingabeinformationen), deren Ziffern sich nur in der letzten, den letzten beiden oder den lcl/ten drei Ziffcrnstdlen (usw.) voneinander unterscheiden. Solchen Gruppen von Keimzahlen sind gemeinsame Ausgabeinformationen zugeordnet. Das bedeutet praktisch, daß bei diesen Kennzahleiigruppen nur ein Teil der Ziffern der Kcnnzahlen gewertet wird. Ihre weiteren 7iffern werden im Laufe der Herstellung einer feniverbindung erst später und.in der Regel am fernen Ort ausgewertet. Diese Kennzahlen sind also hinsichtlich ihres derzeit ausgewerteten Teiles kürzer als andere Kcnnzahlen. Der auszuwertende Teil der verschiedenen Keimzahlen ist also verschieden lang, Das bedeutet für die genannte Matrix, daU an den den Ausgabcslromkrcisen entsprechenden Kreuzpunktreihen jeweils einige Kreuzpunkte nicht mit Relais besetzt zu werden brauchen. Die Atisgabcstromkreise sind über Kontakte nur so vieler Relais geführt, wie die jeweilige Kennzahl tatsachlich auszuwertende Ziffern aufweist,The experience with the state remote election teaching teaches that not every input information has its own output information corresponds, but there are groups of Kcnnzahlen (input information), their digits only in the last, the last two or the I need to distinguish three digits (etc.) from one another. Common output information is assigned to such groups of germ numbers. That means practical that with these indicator groups only a part of the digits of the score is counted. Your other 7 digits will be added in the course of manufacture a feni connection only later and, as a rule, on remote location evaluated. These key figures are therefore shorter with regard to their currently evaluated part than other numbers. The part of the different bacterial counts to be evaluated is therefore of different length, For the matrix mentioned, this means that the rows of intersections corresponding to the output current crises A few crosspoints each do not need to be occupied with relays. The Atisgabc Circuits there are only as many relays routed via contacts as the respective code actually to be evaluated Has digits,

Die bekannte Schaltungsanordnung, die eine Matrix mit so vielen Kreuzungspunkten aufweist, wie das Produkt aus der Gesamtzahl der auszuwertenden verschieden langen Kennzahlen mit der größten Ziffernanzahl pro Kennzahl ergibt, umfaßt folglich eine große Anzahl von Kreuzungspunkten, an denen kein Relais vorgesehen ist. Diese Urnwertseinrichtung trägt also organisatorisch bedingte aufbautechnische Merkmale, die einen teilweise nicht nutzbaren, jedoch auch nicht einzusparenden Verdrahtungsaufwand in der MatrixThe known circuit arrangement that has a matrix with as many crossing points as that Product of the total number of key figures of various lengths to be evaluated with the largest number of digits per code number, consequently includes a large number of intersection points at which there is no relay is provided. This original value device thus has organizationally determined structural features, some of the wiring costs in the matrix that cannot be used, but cannot be saved either

ίο zwangsläufig zur Folge haben. Hiermit ist der sich über unbesetzte Kreuzungspunkte erstreckende Verdrahtungsaufwand in der Matrix gemeint,, der eine nicht urbeträchtliche Vorleistung darstellt, die wenigstens teilweise nie zum Einsatz kommt.ίο inevitably result. This is the one over Unoccupied crossing points extending wiring effort in the matrix meant, the one not represents a considerable advance payment, which at least in part is never used.

Für die Erfindung besteht die Aufgabe, diesen Aufwand einzuschränken. Es ist eine Schaltungsanordnung anzugeben, die aufbautechnisch insgesamt weniger Aufwand und hinsichtlich der nicht auszuwertenden Teile von Kennzahlen keine Vorleistung erfordert.The object of the invention is to limit this effort. It's a circuit arrangement indicate the overall less effort in terms of construction and with regard to the not to be evaluated Parts of key figures do not require any advance payment.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß jeder Zifferr.reihe jeder Kennzahl ein UND-Gatter entspricht, daß die UND-Gatter mit einem ersten Eingang an die der an der jeweiligen Ziffernsteile befindlichen Ziffer zugeordnete Ader eine für alleThis object is achieved according to the invention in that each number row of each code number has an AND gate corresponds to the fact that the AND gates have a first input to that of the respective digit parts assigned wire one for all

Ziffern jeder Kennzahl gemeinsamen Eingabevielfaches angeschaltet sind, über das die Ziffern der jeweiligen Kennzahl einzeln nacheinander eingegeben werden, daß den Kennzahlen, die mit gleichen Ziffern anfangen, pro gerr^insame Ziffer gemeinsam= UND-Gatter zu-Digits of each code common input multiple are switched on, via which the digits of the respective code can be entered one after the other, that the key figures, which start with the same digits, have the same digit in common = AND gate

geordnet sind, daß die UND-Gatter ausgangsseitig — mit Ausnahme der den jeweils letzten gewerteten Ziffern jeder der Kenr.zahlcn entsprechenden — einzeln mit Eingängen, individuell zugeordneter Sp:icherglieder verbunden sind, die eine während desare ordered that the AND gates on the output side - with the exception of the last one evaluated Digits of each of the code numbers - individually with inputs, individually assigned memory elements connected to the one during the

Empfanges einer Ziffer üb;r das Eingabcvielfach aufgenommene eingangsseitige Markierung während d;-, Empfanges der jeweils nächsten Ziffer ausgangsseitig weitergeben, daß diejenigen verschiedenen UND-Gatter, die ziffernstellengleichen verschiedenen Ziffern solcher Kennzahlen entsprechen, die bis zur vorhergehenden Ziffernstelle gleiche Ziffern aufweisen, mit einem zweiten Eingang gemeinsam an einen Ausgang desjenigen Spcichcrglicdcs angeschaltet sind, daß eingangsscitig mit dem Ausgang des UND-Ga: ..s ver-Receipt of a digit via the input multiple recorded Marking on the input side during d; -, receipt of the next digit on the output side pass on that those different AND gates that have the same number of digits correspond to those codes that have the same digits up to the previous digit, with a second input are connected together to an output of the memory that is input with the output of the AND-Ga: ..s

4; bunden ist, daß der Ziffer an der vorhergehenden Ziffernstelle jeweils in derselben Kennzahl entspricht und daß die Ausgänge der den jeweils letzten gewerteten Ziffern jeder der Kcnnzahlen entsprechenden UND-Gatter zur Abgabe der Aiisgabcinformationen dienen.4; that the digit is bound to the preceding Digit corresponds in each case in the same code number and that the outputs of the last evaluated Digits of each AND gate corresponding to the number of digits for outputting the output information serve.

In der Zeichnung ist ein Ausführungsbeispiel der Erfindung nur in wesentlich zu ihrem Verständnis beitragenden Bestandteilen dargestellt.In the drawing, an exemplary embodiment of the invention is only shown in an essential way for its understanding Components shown.

Von 10 verschiedenen Eingabestiomkreisen für die Ziffern 1 bis 0 sind die mit el, el und eO bezeichneten als vertikale Linien dargestellt. Sie führen von einem Speicher S in eine Matrix des crfindungsgemiiOen Zuordners. Diese Matrix weist ferner als horizontale Linien dargestellte Stromkreise auf, die jeweils mitOf 10 different input circles for the digits 1 to 0, those marked with el, el and eO are shown as vertical lines. They lead from a memory S into a matrix of the inventive allocator. This matrix also has circuits shown as horizontal lines, each with

fio dem Ausgang einei bistabilen Kippstufe, ζ. Β. Kl, verbunden sind. An jedem Kreuzungspunkt der Matrix ist je ein UND-Gatter, z. B. GIl, mit je einem Eingang an die betreffende Eingabeleitung, ζ. B. el, und an die betreffende Kippstufenausgangsk'itung, z.B. kl, nngeschlossen. Die UND-Gatterausgänge sind teils mit Anschlußpunkten λΟ bis «8 von Ausgabestromkreisen und teils mit Eingängen der Kippstufen Kl bis K6 rangierbar verdrahtet.fio the output of a bistable multivibrator, ζ. Β. Kl, are connected. At each intersection of the matrix there is an AND gate, e.g. B. GIl, each with an input to the relevant input line, ζ. B. el, and connected to the relevant flip-flop output kit , eg kl. The AND gate outputs are wired partly with connection points λΟ to 8 of output circuits and partly with inputs of the flip-flops Kl to K6 .

Huren Zuordnungsvorgänge umzuwertende, in der Rl-ücI mehrziffrige Kennzahlen werden zunächst auf HIl-Ih gezeigte Weise in Speicher S zwischengespeichert. Sie werden auf später noch genauer beschriebene Weise /il'fer für Ziffer einzeln über die Eingabestromkreise , 1 his L¹O in die Matrix eingegeben.Whores assignment processes to be converted, in the Rl-ücI multi-digit code numbers are initially temporarily stored in memory S in the manner shown in HIl-Ih. They are entered into the matrix via the input circuits, one his L ¹ O il'fer individually in more detail later described manner / digit.

Den Ziffern der umzuwertenden Kennzahlen entsprechen einzelne UND-Gatter CII bis (760. Jeder /ilTcrnstellc jeder Kennzahl entspricht ein UND-Ci.Hier; hierbei sind den Kennzahlen, die mit gleichen Ziffern anfangen, pro gemeinsame Ziffer gemeinsame I ND-Gatter zugeordnet. Da alle Kennzahlen nur mit Jlii Ziffern 1 bis 0 anfangen können, ist also jeder Ziffer dieser ersten Ziffernstelle aller Kennzahlen gemeinsam eines der UND-Gatter ClI bis GlO zuge-.irdnel. Das Gatter Ci! (C12 usw.) ist der Ziffer 1 (2 HSV'.) an der ersten Ziffernstelle von Kennzahlenzugeordnet. Das Gatter CIl (C 12 uws.) ist gemeinsam für die erste Ziffer aller Kennzahlcn vorgesehen, bei denen diese erste Ziffer »1« (»2« uws.) lautet.Correspond to the digits of the key figures to be converted individual AND gates CII to (760. Each / ilTcrnstellc each code number corresponds to an AND-Ci. Here; Here, the key figures that begin with the same digits are common for each common digit I assigned to ND gates. Since all key figures only with Jlii digits 1 to 0 can start, so everyone is Digit of this first digit of all codes together one of the AND gates ClI to GlO assigned .irdnel. The gate Ci! (C12 etc.) is the number 1 (2 HSV '.) Assigned to the first digit of the code. The gate CIl (C 12 etc.) is provided jointly for the first digit of all code numbers, at where this first digit is "1" ("2" etc.).

Die UND-Gatter sind ausgangsseitig — mit Ausnahme der den jeweils letzten Ziffern jedor der Kenn-/Lihlen entsprechenden — einzeln'mit Eingängen-iniividuell zugeordneter Kippstufen verbunden. Diese Kippstufen dienen als Speicherglieder. Wie noch ge- !.luer beschrieben wird, geben sie eine während des i-mpfangcs einer Ziffer über das Eingabevielfach aufgenommene eingangsseitige Markierung während des i mpfanges der jeweils nächsten Ziffer ausgangsseitigThe AND gates are on the output side - with the exception of the last digits of each of the indicators corresponding - individually 'with inputs - individually associated flip-flops. These flip-flops serve as storage elements. How still ! .luer is described, give a during the i-mpfangcs of a digit recorded via the input multiple Marking on the input side during the receipt of the next digit on the output side

reiter.equestrian.

Die als Speicherglieder dienenden Kippstufen A'I bis A6 geben in ihrer Ruhelage auf ihre Ausgangikimng, z. B. kl, kein Ausgangss.gnal ab. Sie sind in bekannter Weise taktgcsteuert. Über eine gemeinsame Taktlcitung wird ihnen ein zentraler Impiilstakt zugeführt. Sie weisen ferner je einen Eingang, z. B. vl, iuif. Liegt vor und während eines Taktimpuls:^ ein l:ing;'.ngss!gnal am Eingang einer Kippstufe, so wird sie durch den Taktimpuls gekippt, so daß nunmehr im ihrem Ausgang ein Ausgangssig'ial erscheint. Dieses Ausgangssignal bleibt an ihrem Ausgang so l;iNile stellen, bis vor und während eines nächsten Taktimpulses kein Eingangssignal an dem betreffenden Umgang anliegt. Durch diesen Taktimpuls wird die Kippstufe in an sich bekannter Weise auf Grund Fehlens eines Eingangssignals am Eingang, z. B. vl, dann in ihre Ruhelage zuruckgekippt. Dadurch erlischt auch das Ausgarigssignal der Kippstufe.The flip-flops A'I to A6 serving as storage elements give in their rest position to their output, z. B. kl, no output signal from. They are clocked in a known manner. A central pulse cycle is fed to them via a common clock line. They also each have an input, for. B. vl, iuif. If before and during a clock pulse: ^ a l: ing; '. Ngss! Gnal is present at the input of a flip-flop, it is toggled by the clock pulse so that an output signal now appears in its output. This output signal remains at its output in such a way that it is set until no input signal is applied to the handling concerned before and during the next clock pulse. By this clock pulse, the flip-flop is in a known manner due to the lack of an input signal at the input, z. B. vl, then tilted back to their rest position. This also causes the trigger signal to go out.

Ais Speicherglieder können aber auch andere Schaltdiiitcl als bistabile Kippstufen verwendet werden, z. B. Magnetrmakcrne, Relais, u. a. m.However, other switching diiitcl can also be used as storage elements can be used as bistable multivibrators, e.g. B. Magnetic macros, relays, and others. m.

Anschließend wird die Systematik der rangierbaren i'üsanimen.'ichaltung der Ausgänge der Kippstufen A'I ti. A 6 mit den UND-Gattern GH bis (760 bclchriebcn. Diejenigen verschiedenen UND-Gatter, t. B. (ill, G22 bis C/20, die ziffcrnsttUenglcichen, z. B. der /weiten Ziffernstelle entsprechenden, verschiedenen Ziffern 1 bis 0 solcher Kennzahlen entsprechen, die bis zur vorhergehenden, z. B. ersten Ziffernstelle gleiche Ziffern, z. B. die Ziffer 2, aufweisen, sind mit einem zweiten Eingang gemeinsam an einen Ausgang derjenigen Kippstufe, z. B. A'2, angeschaltet, dieeingangsscitig mit dem Ausgang des UND-Gatters, z. B. C12, verbunden ist, das det Ziffer an der vorhergehenden, ■/.. B„ ersten, Ziffernsteile jeweils in derselben Kennzahl cnlspricht.Then the system of manageable i'üsanimen.'ichaltung the outputs of the flip-flops A'I ti. A 6 to the AND gates GH to (760 bclchriebcn. Those different AND gate, t. B. (ill, G22 to C / 20, which ziffcrnsttUenglcichen, eg. Of / wide digit place corresponding different numbers 1 through 0 those codes that have the same digits up to the preceding, e.g. first digit, e.g. the digit 2, are connected to an output of that flip-flop, e.g. A'2, together with a second input, dieeingangsscitig to the output of the AND gate, z., C12, is connected to the det digit in the preceding, ■ / .. B "first, numbers parts cnlspricht in the same figure, respectively.

Die zuvor beschriebene Systematik der Zusammenschaltung der einzelnen Teile der erfindungsgemäßen Schaltungsanordnung sei nachfolgend an I land eines Funktionsbeispicles noch besser verständlich gemi.iu. Wie bereits ausgeführt wurde, werden nulir/iffrigj Kennzahlen zunächst im Speicher .S' /wische,ijespeichert. Als Signal für die erfolgte Zwi-.c'ienspeieheruiii einer mehrstelligen Kennzahl wird ein entsprcjh.-n.le-; Kriterium über den Stromkreis.ν zum Ei η gi η g Ki abgegeben. Über die Taktlcitung Γ werden fortlaufend Taktimpulse von einem nicht gezeigten zentralen Taktgenerator geliefert. Trifft nun der erstniichste Taktimpuls über die Taktleitung T ein, so wird die Kippstufe Kl aus ihrer Ruhelage gekippt. Sie gibt üb:r ihren Ausgang ein Ausgangssignal auf die Ausgangsleitung kl ab, Der genannte erste Taktimpuls gelangt außerdem zum Speicher .S'. Dieser gibt infolge-Iessen über das Eingabevielfach el bis c0 die erste Ziffer dor gespeicherten Kennzahl auf die Matrix. Dies bedeutet, daß eine der Eingabcleitungen el bis ei) nun ein Signal führt. Das betreffende UND-./atter, z. B. C12, wird dadurch durchlässig. Es gibt ein Ausgangssignal zu der mit ihm verbundenen Kippstufe, z. B. A'2, ab, das jedoch während des zuvor genannten Taktimpulses keinen Einfluß m;hr auf die Kippstufe A'2 ausüben ka-n, weil die Kippstufe aus ihrer Ruhelage nur g> kippt wird, wenn sie an ihrem Eingang ein Signal bereits vor und während eines Taktimpuls.:, erh'ilt, um sich aus ihrer Ruhelage kippen lassen zu können.The above-described system of interconnection of the individual parts of the circuit arrangement according to the invention will be better understood in the following in accordance with an example of a function. As already stated, nulir / iffrigj key figures are first stored in the memory .S '/ wische, ijes. A corresponding-n.le-; Criterion via the circuit v to the egg η gi η g Ki . Clock pulses are continuously supplied via the clock line Γ from a central clock generator (not shown). If the first clock pulse arrives via the clock line T , the flip-flop Kl is tilted from its rest position. It emits an output signal on the output line kl via its output. The said first clock pulse also reaches the memory .S '. As a result, this outputs the first digit of the stored code number to the matrix via the input multiple el to c0. This means that one of the input lines el to ei) now carries a signal. The relevant AND./atter, z. B. C12, is permeable. There is an output signal to the multivibrator connected to it, e.g. B. A'2, which, however, cannot have any influence on the trigger stage A'2 during the aforementioned clock pulse, because the trigger stage only flips out of its rest position when it receives a signal at its input already before and during a clock pulse.:, received in order to be able to tip from its rest position.

Der Speicher S schaltet nach Erlr.dt des ersien Taktimpulses das über den Stromkreis ? zur Kippstufe A'I übertragene Startsignal ab. Trifft nun dir nüc'isi;, also zweite Taktimpuls ein, so wird die Kippstufe A'2 a.is ihrer Ruhelage gekippt. Zugleich kc'irt die Kippstufe A'I in ihre Ruhelage zurück. Ihr Aus^ mgssinil erlischt. Dadurch wird auch das Gatter C 12 wicJer undurchlässig. Diese Vorging; spielen sic'i jed i:'i s:i ab, daß die Rückstellung der Kippstufe A'I ri.l d.-r Hintritt des Sperrzustandes d;s UND-G.iturs (712 st spit erfolgen, d.18 die Kippstufe A'2 während d^-. ln'.ninannten TaktimpuKcs noch mit Sic'iorh:it ;i 1 s i'ircrThe memory S switches after the first clock pulse has been received via the circuit? start signal transmitted to flip-flop A'I. If you now hit nüc'isi;, i.e. the second clock pulse, the flip-flop A'2 is flipped a.is its rest position. At the same time, the tilting stage A'I returns to its rest position. Your Aus ^ mgssinil expires. This also makes the gate C 12 more impermeable. This proceeding; play sic'i jed i: 'i s: i that the resetting of the flip-flop A'I ri.l d.-r addition of the blocking state d; s AND-G.iturs (712 st spit, d.18 die Flipper A'2 during d ^ -. Ln'.ni called TaktimpuKcs with Sic'iorh: it; i 1 s i'ircr

to Ruhelag; gekippt wird. Die Kipp.tufc A'2 gibt iili.ime!ir üb;r ihren Ausgang ein Ausga:i.?Sii_:iv>.l ab.to rest; is tilted. The Kipp.tufc A'2 gives iili.ime! Ir over their exit an output: i.? Sii_: iv> .l ab.

Wie aus djn bisherigen Ausführuiig.:! zu ent ι:!ι·τυη ist, cntspric'it das UND-Ci ittcr CI2 d:r ZilTjr 2 im der crsien Ziffernstcllc. Auf Grun.l d:r Verdra'itu-n zwischen dem UND-Gitter GiI inJ cl:r Κιρ,ι.: i'V- A'2 entspricht aucli diese der Ziffer 2 an der er->tM /ii'fjrnstellc. Die Kippstufe A'2 speichert, d.iß die er^te aufgenommene Ziffer »2« lautet.As from the previous description.:! to ent ι:! ι · τυη is, cntspric'it the AND-Ci ittcr CI2 d: r ZilTjr 2 in the crsien digitstcllc. On the basis: r Verdra'itu-n between the AND grid GiI inJ cl: r Κιρ, ι .: i'V- A'2 also corresponds to the number 2 at the-> tM / ii'fjrnstellc. The flip-flop A'2 stores, i.e. the first digit recorded is "2".

Der zuletzt genannte zweite Taktimpuls üeL.nyt wie beschrieben — auch zum Speicher S. Dieser lös.-lit die erste Ziffer am Eingabcvielfac'i el bi·. _t() unJ schaltet statt dessen die Kcnnzeich.iuiM! ckr /weiten Ziffer ein. Es sei angenommen, daß di.-s eine I s-ei. Dadurch erscheint an der Ader el des Einmhjviel·The last-mentioned second clock pulse üeL.nyt as described - also to the memory S. This solves the first digit on the input manifold el bi ·. _t () and instead switches the identifier iuiM! ckr / wide digit. Assume that di.-s is an I s-ei. Thereby appears on the vein el des Einmhjviel ·

;,5 fachcs nunmehr ein Signal. Dadurch ist das G.itlei- (/'2I durchlässig. Ls gibt vorbereitend auf die Kippstufe A3 ein Eingangssignal. Trifft nun der nächste, also drille Taktimpuls ein, so wird in der bereits bcs;!iriebcnen Weise die Kippstufe A'3 gekippt, so daß sie ein Ausgangssignal liefert; ferner wird dadurch die Kippstufe A'2 in ihre Ruhelage zuriickgekippt.;, 5 fachcs now a signal. This makes the G.itlei- (/ '2I permeable. Ls prepares for the tipping stage A3 an input signal. Now hits the next one, so drille Clock pulse, then in the already bcs;! Iriebcnen Way, the flip-flop A'3 is flipped so that it has an output signal supplies; furthermore, the flip-flop stage A'2 is thereby tilted back into its rest position.

Auf Grund des letztgenannten dritten Taktimpulscs löscht der Speicher .S* die zweite Ziffer der gespeicherten Kennzahl am Eingabeviclfach el bis f0 und legt statt dessen die dritte Ziffer an. Es sei angenommen, daß dies die Ziffer 0 sei, Ir.folgedcsscn führt die I ingabeleitungcO ein Signal. Dadurch wird das Gatter C3!) durchlässig.On the basis of the last-mentioned third clock pulse, the memory .S * erases the second digit of the stored code number at the input device el to f0 and creates the third digit instead. It is assumed that this is the number 0, Ir.sequcsscn the input linecO carries a signal. This makes the gate C3!) Permeable.

Heim nächsten, also vierten Taktimpuls wird die Kippstufe Ä'4 in bereits beschriebener Weise gekippt und die Kippstufe A3 in ihre Ruhelage zurückgeführt. Der Speicher S löscht am Eingabevielfach die dritte: Ziffer und legt statt dessen die vierte Ziffer an. Es sei angenommen, daß es sich hierbei wiederum um die: Ziffer0 handelt. Dadurch führt erneut die Eingabeleitung rO ein Siganl. Das Gatter G40 ist durchlässig und liegt an den Eingang der Kippstufe K6 ein Signal anAt the next, i.e. fourth, clock pulse, the flip-flop λ'4 is flipped in the manner already described and the flip-flop A3 is returned to its rest position. The memory S deletes the third digit on the input multiple and creates the fourth digit instead. It is assumed that this is again the: digit0. As a result, the input line rO carries a signal again. The gate G40 is permeable and a signal is applied to the input of the flip-flop K6

Beim nächsten, also fünften Taktimpuls wird die Kippstufe A6 gekippt und die Kippstufe K4 in ihre Ruhelage zurückgekippt. Durch diesen Taktimpuls löscht der Speicher S am Eingabevielfach die viert« Ziffer und legt statt dessen die fünfte Ziffer an. Es sei angenommen, daß es sich hierbei um die Ziffer 2 handelt. Dadurch führt die Eingabeleitung *2 ein Signal. Das Gatter G'62 wird dadurch durchlässig. Dadurch liegt an der Ausgabeleitung aO ein Signal. Dieses Signal wird während des nächsten, also sechsten Taktimpulses über ein nicht gezeigtes UND-Gatter abgegeben.With the next, i.e. fifth, clock pulse, flip-flop A6 is flipped and flip-flop K4 is tilted back into its rest position. With this clock pulse, the memory S erases the fourth digit on the input multiple and places the fifth digit instead. It is assumed that this is number 2. This causes the input line * 2 to carry a signal. This makes the gate G'62 permeable. As a result, there is a signal on the output line aO. This signal is emitted during the next, ie sixth, clock pulse via an AND gate (not shown).

Die zuvor beschriebenen Vorgänge dienten zur Umwertung der Kennzahl 21 002 in die Kennzeichnung des Stromkreises aO. The processes described above were used to convert the code 21 002 into the identification of the circuit aO.

Steht an vierter Ziffernstelle der angegebenen Kennzahl anstatt wie beschrieben eine 0 vielmehr eine 2, so wird durch diese Ziffer an Stelle des Gatters G40 das Galter G42 durchlässig. Es legt über seinen Ausgang ein Signal an den Ausgabestromkreis a4, das bereits beim fünften Taktimpuls über ein nicht gezeigtes UND-Gatter abgegeben wird. Der Ausgabestromkreis u '. dient also zur Einfachkennzeichnung der Kenrizahlen 21 020 bis 21 029.If the fourth digit of the specified code number is a 2 instead of a 0 as described, this digit instead of the gate G40 makes the gate G42 permeable. It applies a signal to the output circuit a4 via its output, which signal is emitted via an AND gate (not shown) as early as the fifth clock pulse. The output circuit u '. It is therefore used for single identification of the code numbers 21 020 to 21 029.

Wie an Hand der Schaltung und an Hand der vorhergehenden Beschreibung leicht nachgeprüft werden kann, dient der Ausgabestromkreis o3 zur Kennzeichnung der Kennzahlen 21 010 bis 21 019.As on the basis of the circuit and the previous ones Description can be easily checked, the output circuit o3 is used for identification of the codes 21 010 to 21 019.

Der Ausgabestromkreis a5 dient gemeinsam zur Kennzeichnung einer noch größeren Anzahl von Kennzahlen. Allen Kennzahlen, die mit den Ziffern 211 beginnen, entspricht der Ausgabestromlkreis aS. Ferner entspricht allen Kennzahlen, die mit den Ziffern 22 beginnen, der Ausgabestromkeris a6. Allen Kennzahlcn, die mit den Ziffern 201 und 202 beginnen, entspricht der Ausgabestromkreis a I, wohingegen allen Kennzahlen, die mit den Ziffern 200 beginnen, der Ausgabestromkreis al entspricht. Kennznhlen, die mit der Ziffer 0 beginnen, entspricht der Ausgabestromkreis a8.The output circuit a5 serves together to identify an even larger number of key figures. The output circuit aS corresponds to all key figures that begin with the digits 211. Furthermore, the output current keris a6 corresponds to all the key figures that begin with the digits 22. Allen Kennzahlcn associated with the numerals 201 and 202 start, the output circuit corresponds to a I, whereas all ratios that begin with the digits 200 corresponding to the output circuit al. Numbers that begin with the number 0 correspond to the output circuit a8.

Es sei nochmals auf den besonderen Vorteil der erfindungsgemäßen Zuordnungsmatrix hingewiesen, der darin besteht, daß praktisch keine Matrix-Kreuzpunkte unbeschaltet bleiben. Der Umfang der Matrix richtet sich nach der Anzahl der umzuwertenden Kennzahlcn. In dem Umfang, wie in ihren ersten Ziffernstellen gleichlautende Kennzahlen gemeinsam jeweils ein und derselben Ausgabeinformation entsprechen und zuzuordnen sind, T-¹TaIIt nicht nur der den nicht gewerteten Ziffern dieser Kennzahlen entsprechende Aufwand an logischen Verknüpfungsgliedern (wie bei der deutschen Auslegeschrift 1 119 924), sondern im Gegensatz zu bekannten Lösungen auch der aufbautechnisch sehr ins Gewicht fallende Verdrahtun&saufwand in der Matrix. Darüber hinaus läßt sich ein erfindungsgemäßer Zuordner auf einfache Weise beliebig erweitern. Hierzu ist die Matrix lediglich in einer Koordinatenrichtung, und zwar der der Eingabeleitungen zu verlängern.Reference should again be made to the particular advantage of the assignment matrix according to the invention, which consists in the fact that practically no matrix crosspoints remain unconnected. The scope of the matrix depends on the number of key figures to be converted. To the extent that identical key figures in their first digits correspond to one and the same output information and are to be assigned, T- ¹ TaIIt not only the expenditure on logical links corresponding to the unevaluated digits of these key figures (as in the German Auslegeschrift 1 119 924) , but also, in contrast to known solutions, the wiring effort in the matrix, which is very significant in terms of structure. In addition, an inventive allocator can be expanded as desired in a simple manner. For this purpose, the matrix only needs to be lengthened in one coordinate direction, namely that of the input lines.

An Stelle der Maßnahme, weitere (nicht gezeigte) UND-Gatter pro Ausgabeleitung vorzusehen, ist es ebenso auch möglich, an deren Stelle ein an alle Ausgabeleitungen «0 bis a8 angeschlossenes Mischgatter vorzusehen und bei Bildung einer Ausgabeinformation die Aufnahme weiterer Taktimpulse sowohl durch die Kippstufen als auch in den Speicher vorübergehend zu unterbinden, z. B. mit Hilfe eines in die Taktleitung T eingefügten, von dem genannten MischgatterInstead of providing additional AND gates (not shown) per output line, it is also possible to use a mixer connected to all output lines «0 to a8 and, when output information is generated, the reception of further clock pulses by the flip-flops as well as to temporarily prevent the memory, z. B. with the help of an inserted into the clock line T , of the said mixer

ίο gesteuerten Sperrgatters. Bei Ausbildung des erfindungsgemäßen Ausführungsbeispieles in dieser Weise ist es zweckmäßig, den Speicher S so auszubilden, daß er bei der taktgesteuerten Abgabe der verschiedenen Ziffern einer umzuwerten Kennzahl auf das Eingabevielfach el bis e0 den Ziffern wechsel jeweils unverzüglich nach Ende eines jeden Taktimpulses vornimmt. Durch dieses vorübergehende Abstoppen der Taktimpulse kann für die Abgabe der Ausgabeinformationen ein größerer als der durch den Abstand zweier Taktimpulse festgelegte Zeitraum zur Verfügung gestellt werden. Die Ausgabeinformationen werden in diesem Falle durch die jeweils betreffende Kippstufe vorübergehend zwischengespeichert.ίο controlled locking gate. When designing the embodiment according to the invention in this way, it is expedient to design the memory S so that it changes the digits immediately after the end of each clock pulse when the various digits of a revaluated code are outputted to the input multiple el to e0. As a result of this temporary stopping of the clock pulses, a longer period of time than the interval between two clock pulses can be made available for the delivery of the output information. In this case, the output information is temporarily buffered by the relevant flip-flop.

Claims

Patent claims:

1. A circuit arrangement for correction of key data in telecommunication systems, in particular telephone exchange systems, with mappers consisting of indicators in the form of given in multiple labeling input information Au: · signaling information in single marking bil to, characterized in that DAT each digit of each code AND Gath; i (GIl to G60) corresponds to the fact that each AND gattci with a first input to the wire (e 1 to eO) assigned to the digit located at the respective digit position has one for all digits of each code number

common input multiple is switched on. Via which the digits of the respective code number individually be entered one after the other that the identification numbers, z. B. 21010 to 21029, those with the same Zif far, z. B. 210, begin, per common digit g;

common AND gates, e.g. B. G12, G21 and G30 are assigned that the AND gates, e.g. B. G 1.2 on the output side - with the exception of de. » each last evaluated digits of each of the key figures corresponding, e.g. B. G22, G50 and others. my toe individually assigned memory elements with inputs, ζ. B. A'2, are connected to the one true the receipt of a digit via the input double recorded input-side marking: during the reception the next one;

Pass on digit on the output side that the! different AND gates, e.g. B. G41, G42 to G40, the same digit different Zif fern, z. B. 1 to 0, such indicators correspond to those up to the previous, z. B. third digits place the same digits, for example 210, have a second input common to an output of that memory element, ζ. Β. ΑΓ4, are switched on, the input side with the output of the AND gate, z. B. G30, is connected, there

the number, e.g. B. 0, on the previous one, ζ. Β third digit in the same code numbers corresponds, and that the outputs of the last digits evaluated each of the ident

949

numbers corresponding AND gates, ζ. B. GH, G'5O, etc., are used to deliver the output information.

2. Circuit arrangement according to claim I, characterized in that the memory elements (Ki to Kb) are designed as clock-controlled bistable multivibrators i.!. (D.

3. Circuit arrangement according to claim 2, characterized in that the indicators from finer also clock-controlled upstream

direction, in particular a code memory (5), can be called up clock-controlled digit by digit.

4. Circuit arrangement according to claim I, characterized in that the output circuits lead via gates that are only permeable after evaluation of all digits to be converted being controlled.

5. Circuit arrangement according to claim 4, characterized in that the gate circuits as clock-controlled AND gates are formed.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

109 650/339

η α η - η j