DE2003655A1

DE2003655A1 - Television receiver with a phase comparison circuit and a fading control circuit

Info

Publication number: DE2003655A1
Application number: DE19702003655
Authority: DE
Inventors: Ohe Wilfried Von Der
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1970-01-28
Filing date: 1970-01-28
Publication date: 1971-08-05

Description

Fernsehempfänger mit einer Phasenvergleichsschaltung und eiaer Schwundregelschaltung nach Patentanmeldung P 19 47 524.2 Die Hauptanmeldung betrifft einen Fernsehempfänger mit einer Phasenvergleichsschaltung für die Zeilensynchronisierung mit einem als Schalter dienenden, durch einen zeilenfrequenten Tastimpuls an einer Steuerelektrode periodisch durchlässig gesteuerten Transistor sowie mit einer durch einen zeilenfrequenten Tastimpuls ,getasteten Schwundregelschaltung. Television receiver with a phase comparison circuit and a fading control circuit according to patent application P 19 47 524.2 The main application relates to a television receiver with a phase comparison circuit for line synchronization with an as Switch used by a line-frequency key pulse on a control electrode periodically permeable controlled transistor as well as with a line-frequency Key pulse, keyed fading control circuit.

Die Erfindung nach der Hauptanmeldung besteht darin, daß der Tastimpuls für die Phasenvergleichssohaltung und der Tastimpuls für die Schwundregelschaltung einer mit dem Zeilensynchronimpuls und einem örtlich erzeugten Impuls,z.B. den Zeilenriicklaufimpuls, gespeisten UND-Schaltung entnommen werden. The invention according to the main application is that the key pulse for the phase comparison and the key pulse for the fading control circuit one with the line sync pulse and a locally generated pulse, e.g. the line retraction pulse, fed AND circuit can be taken.

Durch diese Lösung wird der schaltungstechnische nutwand verringert, weil für den Phasenvergleich und die Schwundregelung derselbe Tastimpuls'verwendet wird. Durch die UND-Schaltung wird eine hohe Störunanfälligkeit erreicht, weil der Tastimpuls nur bei Koinzidenz des Zeilensynchronimpulses mit dem Beinen Störungen unterworfenen Zeilenrücklaufimpuls auftritt. This solution reduces the number of slots in the circuit, because the same key pulse is used for phase comparison and fading control will. The AND circuit achieves a high level of immunity to interference because of the Sensing impulse only when the line sync impulse coincides with the leg disturbances subject line retrace pulse occurs.

Im asynchronen Zustand des Zeilenoszillators oder bei noch nicht vorhandenem Zeilenrücklaufimpuls, z.B. kurz nach dem Einschalten, ist der von der UND-Schaltung gelieferte Tastimpuls noch nicht vorhanden, so daß für die Schwundregelschaltung und den Schalttransistor der Phasenvergleichsschaltung keine Rastung erfolgt. In the asynchronous state of the line oscillator or not yet line return pulse, e.g. shortly after switching on, is that of the AND circuit delivered key pulse not yet available, so that for the shrinkage control circuit and the switching transistor of the phase comparison circuit is not latched.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Schal-.The present invention is based on the object of the scarf.

tung nach der Hauptanmeldung so weiterzubilden, daß bei Wegfall des Tastimpulses die Schwundregeischaltung und die Phasehvergleichsschaltung im Sinne der Gesamtfunktion des Fernsehempfängers optial arbeiten.processing after the main application in such a way that if the Tastimpulses the shrinkage control circuit and the phase comparison circuit in the sense the overall function of the television receiver work optimally.

Die vorliegende Erfindung geht aus von einem Fernsehempfänger mit einer einen zeilenfrequent getasteten Schalttransistor enthaltenden Phasenvergleichsschaltung für die Zeilensynchronisierung, mit einer getasteten Schwundregelschaltung uDd mit einer mit dem Zeilensynchronimpuls und einem örtlich erzeugten Zeilenablenkimpuls gesteuerten UND-Schaltung, die einen Tastimpuls liefert, der an eine Steuerelektrode des Schalttransistors und an einen Punkt eines im Steuerkreis der Sohwundregelschaltung liegenden, an eine Vorspannung angeschlossenen Netzwerkes angelegt ist, nach Patentanmeldung P 19 47 524.2.The present invention is based on a television receiver a phase comparison circuit containing a switching transistor which is keyed at the line frequency for line synchronization, with a keyed fading control circuit uDd with one with the line sync pulse and a locally generated line deflection pulse controlled AND circuit that delivers a key pulse to a control electrode of the switching transistor and at one point in the control circuit of the Sohwundregel circuit lying, connected to a bias network is applied, according to patent application P 19 47 524.2.

Sie besteht darin, daß zwischen dem Punkt des Netzwerkes und einer Vorspannung eine den Tastimpuls auf den Wert der Vorspannung begrenzende Diode liegt.It consists in the fact that between the point of the network and a Bias voltage is a diode limiting the pulse to the value of the bias voltage.

Durch die erfindungsgemäße Schaltung werden folgende für die Gesamtfunktion des Empfängers vorteilhafte Punkte erreicht: 1. Bei Wegfall des Tastimpulses, z.B. bei nicht vorhandener Synchronisierung des Zeilenoszillators, bleibt der Schalttransistor für die Phasenvergleichsschaltung gesperrt. Dies ist deshalb vorteilhaft, damit die bei Wegfall des Tastimpulses am Ausgang der Phasenvergieichsschaltung vorhandene Regelspannung möglichst lange vorhanden bleibt und nicht durch ein unerwtinschtes Durchschalten des Schalttransistors verfälscht wird.The circuit according to the invention results in the following for the overall function of the receiver has achieved advantageous points: 1. If the key pulse ceases to exist, e.g. if the line oscillator is not synchronized, the switching transistor remains locked for the phase comparison circuit. This is therefore beneficial in that the one present when the key pulse is omitted at the output of the phase comparison circuit Control voltage remains available for as long as possible and not due to an undesired one Switching through the switching transistor is falsified.

2. Durch die Diode wird erreicht, daß die an der Ste'a.relektrode der getasteten Schwundregelschaltung, s.B. an der Basis eines fransistora wirksame Vorspannung einerseits bei Tastbetrieb während des Tastimpulses und andererseits bei fehlendem Tastimpuls denselben Wert hat. Dies ist deßhalb vorteilhaft,damit die Schwundregelschaltung sowohl bei vorhandenem als auch bei fehlendem Tastimpuls im Sinne eines richtigen Kontrastes optimal arbeitet. Es tritt also zwischen den Zuständen mit vorhandenem und fehlenden Tastimpuls durch die Wirkung der Diode während der Erzeugung der Schwundregelspannung, d.h. während der Zeilenrücklaufseit, keine Veränderung der Vorspannung an der Steuerelektrode der getasteten Schwundregelung ein. Das bedeutet, daß auch bei Wegfall des Tastimpulses die Schwundregelschaltung einwandfrei arbeitet. Bei einer Ausführungsform der Erfindung dient die Vorspannung, die durch die Diode an den Steuerkreis der getasteten Schwundregelung angelegt wird, gleichzeitig als Sperrspannung für den Schalttransistor bei fehlendem Tastimpuls.2. The diode ensures that the electrode at the Ste'a.rel electrode the keyed shrinkage control circuit, see B. at the base of a fransistora effective Preload on the one hand in push-button operation during the key pulse and on the other hand has the same value if there is no key pulse. This is therefore advantageous in that the fading control circuit both when there is and when there is no key pulse works optimally in terms of a correct contrast. So it occurs between the States with present and missing key pulse due to the action of the diode during the generation of the fading control voltage, i.e. during the line retrace side, none Change in the bias voltage on the control electrode of the scanned shrinkage control a. This means that the fading control circuit is also used when the key pulse is omitted works flawlessly. In one embodiment of the invention, the bias is used which is applied through the diode to the control circuit of the keyed fade control, at the same time as blocking voltage for the switching transistor in the absence of a key pulse.

Die Erfindung wird anhand der Zeichnung erläutert. Darin zeigen Fig. 1 ein gusführungsbeispiel der Erfindung und Fig. 2 Kurven zur Erläuterung der Wirkungsweiße. Die klednen 3uchstaben zeigen, an welchen Punkten in Fig. 1 die Spannungen gen. Fig. 2 steten.The invention is explained with reference to the drawing. In it, Fig. 1 shows an exemplary embodiment of the invention and FIG. 2 shows curves to explain the effectiveness. The small 3 letters show at which points in Fig. 1 the tensions are. Fig. 2 steady.

Fig. 1 zeigt eine Schaltung gemäß der Hauptanmeldung mit einer das Videosignal 2 und eine positive Vorspannung liefernden Klemme 1, einem zur Erzeugung der Schwundregelspannung Us an der Klemme 9 dienenden Transistor 5 mit einem drbeitswiderstand 6 und einem Glättungskondensator 8, sowie einem als UND-Schaltung dienenden Transistor 10, der von Zeilenrücklaufimpulsen 11 uid Zeilensynchronimpulsen 12 gesteuert ist. Der Emitter des Transistors 10 ist über einen Kondensator 14 mit der Basis eines zur Phasenvergleichsschaltung gehörenden Schalttransistors 23 verbunden, dessen Kollektor ein Zeilenrücklaufimpuls 11 über ein Integrierglied 24 und einen ladekondendensator 27 zugeführt wird. An einer Elemme 30 steht die egelspannung UR für die Zeilensynchronisierung.Fig. 1 shows a circuit according to the main application with a that Video signal 2 and a positive bias voltage supplying terminal 1, one for generation the fading control voltage Us at the terminal 9 serving transistor 5 with a work resistance 6 and a smoothing capacitor 8, as well as a transistor serving as an AND circuit 10, which is controlled by line return pulses 11 and line sync pulses 12. The emitter of transistor 10 is connected to the base of a capacitor 14 connected to the phase comparison circuit belonging switching transistor 23, whose Collector a flyback pulse 11 via an integrator 24 and a charging capacitor 27 is fed. The control voltage UR stands for line synchronization on a terminal 30.

Eine Diode 31 dient dazu, den Transistor 23 gegen eine zu hohe Sperrspannung an der Basis-.Rmitter-Diode zu schützen. Der am Emitter des Transistors 10 auftretende Tastimpuls 19 dient zur Rastung des Transistors 5 und des Transistors 23.A diode 31 serves to protect the transistor 23 against an excessively high reverse voltage to protect the base .Rmitter diode. The one occurring at the emitter of transistor 10 Key pulse 19 is used to lock the transistor 5 and the transistor 23 in place.

Gemäß einer Ausführungsform der Erfindung ist zwischen den Punkten c und d ein Widerstand 32 vorgesehen und der Punkt d über eine Diode 33 mit einer Vorspannung von -10V verbunden.According to one embodiment of the invention is between the points c and d a resistor 32 is provided and the point d via a diode 33 with a Bias voltage of -10V connected.

Die Wirkungsweise der Schaltung wird zunächst für den Fall erläutert, daß der Tastimpuls 19 am Emitter des Transistors 10 vorhanden ist. Das ist der Fall, wenn die Impulse 11,12 zeitlich zusammenfallen. Durch die durch den Kondensator 14 und die Basis-Emitter-Strecke des Transistors 23 gebildete Klemmschaltung nimmt der Tastimpuls am Punkt c die in Fig. 2c dargestellte Lage ein, d.h.The mode of operation of the circuit will first be explained for the case that the key pulse 19 is present at the emitter of the transistor 10. This is the case, when the pulses 11, 12 coincide in time. By by the condenser 14 and the base-emitter path of the transistor 23 formed clamping circuit takes the key pulse at point c assumes the position shown in Fig. 2c, i.e.

er wird durch die Basis-Emitter- Di ode des Transistors 23 etwa auf die Spannung OV gelegt. Dadurch ist der Transistor 23 in erwünschter Weise während der Zeilenräcklaufzeit durchlässig gesteuert.he is through the base-emitter diode of the transistor 23 about the voltage OV is applied. As a result, the transistor 23 is desirably during the line delay time controlled permeably.

Zwischen zwei Tastimpulsen 19 liegt am Punkt c eine Spannung von -20V (Amplitude des Tastimpulses), die eine Sperrung des ransistors 23 bewirkt. Der Tastimpuls 19 erscheint auch am Punkt d.Between two key pulses 19 there is a voltage of -20V at point c (Amplitude of the key pulse), which causes the transistor 23 to be blocked. The tactile impulse 19 also appears at point d.

Durch die Diode 33 wird aber der Tastimpuls 19 auf -10V begrenzt, d.h. bei dieser Spannung abgeschnitten, weil die Spannung am Punkt d nicht positiver werden kann als -10V. Uber den Widerstand 32 fällt dabei eine impulsförmige Spannung von 10V ab. Am Punkt d nimmt daher der Tastimpuls 19 die Lage gemäß Fig. 2d ein. Der Punkt d liegt also während der Dauer des Tastimpulses 19, d.h.By the diode 33 the key pulse 19 is limited to -10V, i.e. cut off at this voltage because the voltage at point d is not more positive can be called -10V. A pulse-shaped voltage falls across the resistor 32 from 10V. At point d, the key pulse 19 therefore assumes the position shown in FIG. 2d. The point d is therefore during the duration of the key pulse 19, i.e.

während der Erzeugung der Schwundregelspannung Us,auf dem Wert -10V. Dieses ist die füc eine einwandfreie Regelspannung U5 notwendige Vorspannung amxPunkt d. Zwischen zwei Impulsen 19 (ihnlauf zeit) steht am Punkt d die Spannung -20V. Diese kann sich durch die Wirkung der Diode 33 ausbilden, indem diese während der Hinlauf zeit undurchlässig gesteuert ist. Der Widerstand 32 bewirkt also, daX der Tastimpuls 19 an den Punkten c und d auf verschiedenen Spannungswerten liegt (ca. OV und -10V).during the generation of the fading control voltage Us, to the value -10V. This is the preload at the point required for a perfect control voltage U5 d. Between two pulses 19 (running time) there is a voltage of -20V at point d. This can develop due to the action of the diode 33, in that this during the Outrun time is controlled impermeably. The resistor 32 thus has the effect that the Key pulse 19 at points c and d is at different voltage values (approx. OV and -10V).

Es wird Jetzt die Wirkungsweise der Schaltung für den Fall beschrieben, daß der Tastimpuls 19 ausgefallen ist, z.B. wegen noch nicht vorhandenen Rücklaufimpulses 11 oder wegen noch nicht vorhandener Synchronisierung der Zeilenablenkschaltung. Nach dem ersten fehlenden Tastimpuls 19 steht sowohl am Punkt c als auch am Punkt d die Spannung von -20V. Mit einer u.a. durch den Kondensator 14 bestimmten Zeitkonstante ändert sich die Spannung am Punkt d in Richtung der Spannung -10V, die z.B. nach einer Zeit von 200 ms erreicht ist. Positiver als -10V kann die Spannung durch die Virkung der Diode 33 nicht werden. Am Punkt d stellt sich also im stationären Zustand die Spannung von -10V ein. Es ist-ersichtlich, daß dieses dieselbe Vorspannung ist, die bei vorhandenem Tastimpuls 19 während der Zeilenrücklaufzeit am Punkt d steht. Die Schwundregeischaltung kann also bei fehlendem Tastimpuls wieder mit der richtigen Vorspannung arbeiten und die für richtigen Kontrast notwendige Regelspannung h liefern. Die sich einstellende Vorspannung von -10V am Punkt d wird über den Widerstand 32 in voller Höhe auch am Punkt c wirksam, weil diese Gleichspannung über den Kondensator 14 nicht abgeleitet wird und die Basis-Emitter-Strecke des Transistors 23 sperrt. Diese Vorspannung von -10V am Punkt c bewirkt nun eine einwandfreie Sperrung des Transistors 23, und zwar für alle Werte der am Kollektor des Transistors erscheinenden Wechselspannung. Dies ist wichtig, damit durch die an Kollektor stebende Wechseispannung der Transistor 23 nicht durchlässig gesteuert wird. Dadurch würden nämlich die bei Ausfall des Tastimpulses an der Klemme 30 stehende Regelspannung und damit die Frequenz des Zeilenoszillators verfälscht. Die Regelspannung wird durch die erfindungsgemäße Schaltung nach Ausfall des Tastimpulses in erwanschter Weise entsprechend der Entladezeitkonstante möglichst lange aufrechterhalten. Ohne diese Sperrspannung würde der negative Anteil des am Kollektor des Transistors 23 stehenden Vergleichsimpulses zusammenbrechen und zu einer starken unerwünschten Frequenzverschiebung des Zeilenoszillators f uhren.The mode of operation of the circuit will now be described for the case that the key pulse 19 has failed, e.g. because of the non-existent return pulse 11 or because of the lack of synchronization of the line deflection circuit. After the first missing key pulse 19 is both at point c and at the Point d the voltage of -20V. With a determined inter alia by the capacitor 14 Time constant, the voltage at point d changes in the direction of the voltage -10V, which is reached e.g. after a time of 200 ms. The voltage can be more positive than -10V by the action of the diode 33 will not be. So at point d it arises in the stationary Condition the voltage of -10V. It can be seen that this is the same preload is that when the key pulse 19 is present during the line retrace time at point d stands. The shrinkage control circuit can therefore with the missing key pulse again with the correct bias and the control voltage necessary for correct contrast h deliver. The resulting bias voltage of -10V at point d is via the resistor 32 also effective in full at point c, because this DC voltage across the capacitor 14 is not derived and the base-emitter path of the transistor 23 blocks. This bias voltage of -10V at point c now causes a proper blocking of the Transistor 23 for all values appearing at the collector of the transistor AC voltage. This is important because of the alternating voltage on the collector the transistor 23 is not controlled to be conductive. This would mean that at Failure of the pushbutton pulse at terminal 30, the control voltage and thus the frequency of the line oscillator falsified. The control voltage is by the inventive Switching after failure of the key pulse in an accustomed way according to the discharge time constant Maintain as long as possible. Without this reverse voltage, the negative component would be of the comparison pulse at the collector of transistor 23 collapse and to a strong undesirable frequency shift of the line oscillator f clocks.

Durch die ertiniungagemLße Schaltung werden also bei ausfall des Tastimpulses eine einwandfreie bleibende Sperrung des Schalttransistors 23, eine Rastung des Schwundregeltransistors 5 bei vorhandenem Tastimpuls und gleiche Vorspannungsverhältnisse für den Trasistor 5 bei fehlendem und vorhandenem Tastimpuls für die Regeispannungserzeugung erreicht.Due to the reconciliation circuit, if the key pulse fails a flawless permanent blocking of the switching transistor 23, a latching of the Fade control transistor 5 with an existing key pulse and the same bias conditions for the Trasistor 5 in the absence and presence of a key pulse for generating the control voltage achieved.

Eine praktisch erprobte Schaltung hatte folgende Werte: Kondensator 14 : 1O,uF Widerstand 32 : 2 KQ Widerstand 16 : 20 KQA practically tested circuit had the following values: Capacitor 14: 1O, uF resistor 32: 2 KQ resistor 16: 20 KQ

Claims

Patent claims 9 television receivers old one line frequency phase comparison circuit containing keyed switching transistor for line synchronization, with a keyed fading control circuit and one with the line sync pulse and a locally generated line deflection pulse controlled AND circuit 1 the one Delivers key pulse that is sent to a control.

electrode of the switching transistor and to one point in the control circuit the shrinkage control circuit, connected to a bias voltage network is applied, according to patent application P 19 47 524.2, characterized in that between the point (d) of the network (16) and a bias voltage (-10V) one the Iastinpuls (19) is the value of the bias limiting diode (33).

2. Circuit according to claim 1, characterized in that the output the AND circuit (10) via a capacitor (14) on the one hand old the base of the Switching transistor (23) and on the other hand via a resistor (o) with the point (d) the network (16) is connected.

3. Circuit according to claim 2, characterized. that those on that Point of the network (16) standing bias voltage (-10V) is dimensioned so that it is at The absence of a key pulse (19) causes the switching transistor (23) to be permanently blocked.

4. A circuit according to claim 2, characterized in that the at Failure of the touch pulse (19) effective recharging time constant for the capacitor (14) is large compared to the line duration.

5. A circuit according to claim 1, characterized in that the diode (33) by the pulse voltage value lying between two key pulses (19) in the reverse direction is controlled.

L e r s e i t e