Die Erfindung betrifft eine differentielle Schaltung in digitaler Schaltungstechnik für einen AD-Wandler nach
dem Verfahren aus der Patentschrift DE 43 33 908.The invention relates to a differential circuit in digital circuit technology for an AD converter
the method from the patent specification DE 43 33 908.
Ein AD-Wandler nach dem Verfahren aus DE 43 33 908 geht aus einer linearen Pulsmodulation hervor. Diese
Pulsmodulation basiert auf dem Vergleich eines sinusförmigen Trägersignals (S(t)) mit dem analogen
Eingangssignal (Sm(t)) (Fig. 1). Bei Übereinstimmung beider Signale wird jeweils ein gleichförmiger Impuls
(Dirac-Impuls) erzeugt. Das Frequenzspektrum dieser Pulsfolge P(t) (Fig. 1) ist in Fig. 2 dargestellt. Diese
spezielle Art der Pulsmodulation setzt das ursprüngliche Tiefpaßsignal (Eingangssignal) in ein Bandpaßsignal
mit der Trägersignalfrequenz (f0) als Mittenfrequenz um.An AD converter according to the method from DE 43 33 908 results from a linear pulse modulation. This pulse modulation is based on the comparison of a sinusoidal carrier signal (S (t)) with the analog input signal (Sm (t)) ( FIG. 1). If both signals match, a uniform pulse (Dirac pulse) is generated. The frequency spectrum of this pulse sequence P (t) ( FIG. 1) is shown in FIG. 2. This special type of pulse modulation converts the original low-pass signal (input signal) into a band-pass signal with the carrier signal frequency (f 0 ) as the center frequency.
Zur AD-Wandlung wird die zeitliche Lage der Impulse der Folge P(t) mit zwei Hochfrequenzzählern (a,b)
quantisiert (siehe Patentschrift DE 43 33 908). Anschließend wird durch digitale Filterung (FIR-Filter) das
digitale PAM-Signal erzeugt.For the AD conversion, the temporal position of the pulses of the sequence P (t) with two high-frequency counters (a, b)
quantized (see patent specification DE 43 33 908). Then the digital filtering (FIR filter)
digital PAM signal generated.
AD-Wandler entsprechend der Patentschrift DE 43 33 908 können normalerweise in ausschließlich digitaler
Schaltungstechnik realisiert werden. Bei einer Mitintegration diese Wandlers auf einem Chip mit hoher
Komplexität kann ein differentieller Aufbau aufgrund eines relativ hohen Störpegels im IC von Vorteil sein.
Bisher konnte bei einem differentiellen Schaltungsprinzip auf analoge Schaltungskomponenten nicht verzichtet
werden (Fig. 3). Fig. 3 zeigt einen differentiellen Schaltungsaufbau eines AD-Wandlers entsprechend der
Patentschrift DE 43 33 908. Der Komparator ist hier als Differenzverstärker realisiert. Der Differenzverstärker
hat den Vorteil, daß nur die Differenz der beiden Eingangssignale entscheidend ist. Alle nicht symmetrischen
Eingangssignalstörungen werden durch dieses differentielle Schaltungskonzept unterdrückt.AD converters according to the patent specification DE 43 33 908 can normally be realized in exclusively digital circuit technology. If these converters are integrated on a chip with high complexity, a differential construction can be advantageous due to a relatively high interference level in the IC. So far, it has not been possible to do without analog circuit components with a differential circuit principle ( FIG. 3). Fig. 3 shows a differential circuit configuration of an AD converter according to the patent DE 43 33 908. The comparator is here realized as a differential amplifier. The difference amplifier has the advantage that only the difference between the two input signals is decisive. All non-symmetrical input signal interference is suppressed by this differential circuit concept.
Die Schaltung in Fig. 3 hat allerdings den Nachteil, daß sie einen analogen Differenzverstärker mit
Konstantstromquelle benötigt und somit sich nicht mehr nur mit rein digitalen Komponenten realisieren läßt. Bei
einem nicht differenziellen Aufbau übernimmt ein einfaches CMOS-Gatter die Funktion des Komparators.The circuit in FIG. 3 has the disadvantage, however, that it requires an analog differential amplifier with a constant current source and can therefore no longer be realized with purely digital components. In the case of a non-differential structure, a simple CMOS gate takes over the function of the comparator.
Aufgabe der vorliegenden Erfindung ist es, ein differentielles Schaltungskonzept in rein digitaler Schaltungs
technik und ohne wesentlich größeren Schaltungsaufwand zu ermöglichen.The object of the present invention is a differential circuit concept in purely digital circuit
technology and without significantly more circuitry.
Erfindungsgemäß wird das differentielle, analoge Eingangssignal von zwei identischen AD-Wandlern verarbeitet
(Fig. 4). Für jeden Signalpfad (E+,E-) ist ein kompletter AD-Wandler entsprechend der Patentschrift DE 43 33 908
vorgesehen (Fig. 4). Die digitalen Ausgangssignale der beiden AD-Wandler werden wegen des
symmetrischen Eingangssignals voneinander subtrahiert. Dadurch löschen sich im wesentlichen alle nicht
symmetrischen Störungen gegenseitig aus. Bei serieller Nutzung des digitalen FIR-Filters erhöht sich
Schaltungsaufwand gegenüber dem in Fig. 3 nur unwesentlich. Nur zwei zusätzliche HF-Zähler werden
gegenüber der Schaltung in Fig. 3 benötigt, und das digitale FIR-Filter muß mit doppelter Taktfrequenz
betrieben werden. Der Vorteil der Erfindung liegt in der digitalen Realisierbarkeit des differentiellen AD-
Wandlers. Damit ergeben sich die ähnliche Vorteile wie bei der "single ended" Version. Shrinkbarkeit und
einfaches Schaltungsdesign sind nun auch Vorzüge des differentiellen Schaltungskonzeptes.According to the invention, the differential, analog input signal is processed by two identical AD converters ( FIG. 4). For each signal path (E +, E-) a complete AD converter according to the patent specification DE 43 33 908 is provided ( Fig. 4). The digital output signals of the two AD converters are subtracted from each other because of the symmetrical input signal. As a result, essentially all non-symmetrical disturbances cancel each other out. When using the digital FIR filter in series, the circuit complexity increases only insignificantly compared to that in FIG. 3. Only two additional RF counters are required compared to the circuit in Fig. 3, and the digital FIR filter must be operated at twice the clock frequency. The advantage of the invention lies in the digital feasibility of the differential AD converter. This gives the similar advantages as the "single ended" version. Shrinkability and simple circuit design are now also advantages of the differential circuit concept.
Ein Ausführungsbeispiel der Erfindung ist in Fig. 4 dargestellt. Das Symmetrische Eingangssignal wird dem
jeweiligen sinusförmigen Trägersignal überlagert und anschließend jeweils einem Gatter, das als Komparator
dient, zugeführt. Die passiven RC-Tiefpässe (R1, R2, C1, C2) dienen als Aliasing-Filter für die Eingangssignale
und das Trägersignal. Offset und Amplitude der sinusförmigen Trägersignale und der Eingangssignale (E+,E-)
sind so aufeinander abgestimmt, das eine Signalabtastung entsprechend der Patentschrift DE 43 33 908 erfolgt.
Die beiden Trägersignale besitzen die gleiche Amplitude und die gleiche Phase. Die Wandler A und B
digitalisieren die Eingangssignale. Dazu werden die Zeitabstände entsprechend digitalisiert (siehe Patentschrift
DE 43 33 908). Die vier Zählergebnisse werden an das digitale FIR-Filter weitergeleitet. Die Subtraktion der
beiden digitalisierten Signale der Wandler A und B kann dann entweder vor oder nach digitaler Filterung
erfolgen. Dadurch werden die unsymmetrischen Störsignale unterdrückt. Zusätzlich reduziert sich die
Betriebsspannungsempfindlichkeit des gesamten Wandlers, da auch gleichartige Störungen der
Gatterversorgungsspannung weitgehend durch die Subtraktion der digitalisierten Signale unterdrückt werden. Das
digitale FIR-Filter wird nacheinander für beide Wandler genutzt, so daß sich gegenüber der "single-ended"
Version des Wandlers die Taktfrequenz für das digitale Filter verdoppelt.An embodiment of the invention is shown in Fig. 4. The symmetrical input signal is superimposed on the respective sinusoidal carrier signal and then fed to a gate, which serves as a comparator. The passive RC low-pass filters (R1, R2, C1, C2) serve as aliasing filters for the input signals and the carrier signal. The offset and amplitude of the sinusoidal carrier signals and the input signals (E +, E-) are matched to one another in such a way that signal sampling is carried out in accordance with the patent specification DE 43 33 908. The two carrier signals have the same amplitude and the same phase. The converters A and B digitize the input signals. For this purpose, the time intervals are digitized accordingly (see patent specification DE 43 33 908). The four counting results are forwarded to the digital FIR filter. The subtraction of the two digitized signals from the converters A and B can then be carried out either before or after digital filtering. This suppresses the unbalanced interference signals. In addition, the operating voltage sensitivity of the entire converter is reduced, since similar disturbances in the gate supply voltage are largely suppressed by the subtraction of the digitized signals. The digital FIR filter is used in succession for both converters, so that the clock frequency for the digital filter is doubled compared to the "single-ended" version of the converter.