DE19945425A1 - Verfahren zum Strukturieren einer Metallschicht in der Halbleiterfertigung - Google Patents

Verfahren zum Strukturieren einer Metallschicht in der Halbleiterfertigung

Info

Publication number
DE19945425A1
DE19945425A1 DE1999145425 DE19945425A DE19945425A1 DE 19945425 A1 DE19945425 A1 DE 19945425A1 DE 1999145425 DE1999145425 DE 1999145425 DE 19945425 A DE19945425 A DE 19945425A DE 19945425 A1 DE19945425 A1 DE 19945425A1
Authority
DE
Germany
Prior art keywords
layer
metal layer
structuring
mask
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1999145425
Other languages
English (en)
Inventor
Wolfgang Leiberg
Lothar Bauch
Matthias Uwe Lehr
Elke Lueken
Peter Moll
Mirko Vogt
Albrecht Kieslich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999145425 priority Critical patent/DE19945425A1/de
Publication of DE19945425A1 publication Critical patent/DE19945425A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein Verfahren zum Strukturieren einer Metallschicht M in der Halbleiterfertigung beschrieben, bei dem eine Lackschicht L auf ein Halbleitersubstrat aufgebracht wird und die Lackschicht lithographisch strukturiert und eine Ätzmaske erzeugt wird, und bei dem eine Metallschicht, die mit einer Ätzmaske bedeckt ist, strukturiert wird. Das Verfahren zeichnet sich dadurch aus, daß zunächst eine Hartmaske auf die Metallschicht und auf die Hartmaske dann die Lackschicht aufgebracht wird, wobei die Lackschicht so dünn aufgebracht wird, daß mit Hilfe der Lackschicht lediglich die Hartmaske, aber nicht mehr die Metallschicht strukturiert werden kann, daß mit Hilfe der strukturierten Lackschicht die Hartmaske zu einer Ätzmaske strukturiert wird, und daß die Metallschicht mit einer Hartmaske als Ätzmaske strukturiert wird. Durch die Strukturierung zunächst nur der Hartmaskenschicht kann die Lackmaske wesentlich dünner ausfallen als bei der direkten Ätzung der Metallschicht durch die Lackmaske. Bei der anschließenden Übertragung der Maskenstruktur von der Hartmaske auf die Metallschicht wird die im Vergleich zur Lackmaske höhere Resistenz der Hartmaske bei der Metallätzung ausgenutzt. Die eigentliche Lackmaske kann insbesondere bei Einbau von Silizium dünner ausfallen; das Prozeßfenster vergrößert sich.

Description

Die Erfindung betrifft ein Verfahren zum Strukturieren einer Metallschicht in der Halbleiterfertigung, bei dem eine Lackschicht auf ein Halbleitersubstrat aufgebracht wird und die Lackschicht lithographisch Strukturiert und eine Ätzmaske erzeugt wird, und bei dem eine Metallschicht mit Hilfe der Ätzmaske strukturiert wird.
Derartige Verfahren werden bei der Fertigung integrierter Halbleiterschaltungen eingesetzt, um Metallisierungsebenen zu strukturieren. Dazu wird zunächst eine Metallschicht ganzflächig auf das vorbearbeitete Halbleitersubstrat aufgebracht und dann mit einer Lackschicht bedeckt. Die Lackschicht wird dann lithographisch strukturiert, so daß eine Ätzmaske zum Strukturieren der Metallschicht entsteht. Danach wird die mit dieser Ätzmaske bedeckte Metallschicht strukturiert, daß heißt geätzt.
Im Rahmen fortschreitender Miniaturisierung integrierter Schaltungen stößt die Strukturierung immer schmaler werdender Metallbahnen an ihre Grenzen, wenn die für eine großindustrielle Fertigung erforderlichen Prozeßfenster der Lithographie und der Metallätzung zu klein werden. Für ein ausreichend großes Prozeßfenster bei der Lithographie muß die aufgetragene Lackschicht möglichst dünn sein, damit maßhaltige Abbildungen über weite Bereiche der Linienbreite und insbesondere der Fokussierung gewährleistet sind.
Auf der anderen Seite erfordert ein großes Prozeßfenster bei der Metallätzung eine möglicht dicke Lackschicht, damit die zu ätzenden Bereiche der Metallschicht rückstandsfrei, das heißt lange genug geätzt werden können, ohne daß andererseits die verbleibende Lackschicht auf den Metallbahnen zu stark abgetragen wird, um die Deckschicht und die Seitenwände der Metallbahnen bei der Ätzung zu schützen. Je größer die Schichtdicke des Fotolacks, desto größer ist der Spielraum für die Zeitdauer der Ätzung.
Die Lithographie und die Metallätzung stellen somit entgegengesetzte Anforderungen an die Dicke der Lackschicht. Bei der Strukturierung immer schmalerer Metallbahnen wird der durch die Prozeßfenster der Lithographie und der Metallätzung ohnehin schon geringe Spielraum für die Wahl der Lackdicke noch geringer.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren bereitzustellen, das das Prozeßfenster bei der Strukturierung von Metallschichten vergrößert. Insbesondere soll dem Erfordernis möglichst dünner Lackschichten bei der Lithographie Rechnung getragen werden, ohne andererseits das Prozeßfenster für die Metallätzung durch zu dünne Lackschichten zu verkleinern.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß zunächst eine Hartmaske auf die Metallschicht und auf die Hartmaske dann die Lackschicht aufgebracht wird, wobei die Lackschicht so dünn aufgebracht wird, daß mit Hilfe der Lackschicht lediglich die Hartmaske, aber nicht mehr die Metallschicht strukturiert werden kann, daß mit Hilfe der strukturierten Lackschicht die Hartmaske zu einer Ätzmaske strukturiert wird und daß die Metallschicht mit einer Hartmaske als Ätzmaske strukturiert wird. Erfindungsgemäß wird ein zweistufiger Ätzprozeß vorgeschlagen, dem gemäß die belichtete Struktur durch eine erste Ätzung auf keine Hartmaske und durch eine zweite Ätzung von der Hartmaske auf die Metallschicht übertragen wird. Dies hat den Vorteil, daß für die Ätzung der Hartmaske, die wesentlich dünner ist als die Metallschicht, eine weitaus dünnere Lackschicht ausreicht, um ein genügend großes Prozeßfenster bei der Ätzung zu gewährleisten. Durch die dünnere Lackschicht können feinere Strukturen maßhaltiger abgebildet werden. Die Lackschicht braucht lediglich so dick zu sein, daß mit ihr die Hartmaske strukturiert, das heißt geätzt werden kann. Für die Ätzung der weitaus dickeren Metallschicht wird die Hartmaske selbst als Ätzmaske benutzt. Durch diese Verfahrensweise ist das Prozeßfenster größer als bei der herkömmlichen Metallätzung lediglich mit Hilfe einer Lackmaske.
Eine bevorzugte Ausführungsform sieht vor, daß die Hartmaske aus einem Material besteht, dem gegenüber die Metallschicht selektiver geätzt werden kann als gegenüber der Lackschicht. Somit reicht auch eine sehr dünne Hartmaske aus, die zudem selbst noch genauer geätzt werden kann bei der Übertragung der Struktur der Lackschicht auf die Hartmaskenschicht. Die Hartmaske weist vorzugsweise eine Schicht aus einem Oxid wie etwa Siliziumdioxid und gegebenenfalls noch eine weitere Schicht aus beispielsweise Siliziumoxidnitrid zur Reflexionsminderung auf. Dazu sind die Schichtdicke beider Schichten so aufeinander und auf die darunterliegende Metallschicht abgestimmt, daß die zum Strukturieren eingesetzte Strahlung an den unteren Grenzflächen weiterer Schichten möglichst wenig reflektiert wird, daß heißt destruktiv interferiert.
Bevorzugte Ausführungsformen sehen vor, daß die Hartmaske zwischen 150 und 400 nm, vorzugsweise 200 nm dünn ist und daß die Lackschicht weniger als 200 nm dick ist. Dadurch gelingt im Gegensatz zu herkömmlich 700 bis 800 nm dicken Lackschichten eine Halbierung der Maskendicke, wobei im Wesentlichen nur die Höhe der Lackschicht das Prozeßfenster bestimmt. Eine Weiterbildung der Erfindung sieht ferner vor, daß ein siliziumhaltiger Lack verwendet wird. Die Sililierung, d. h. der Einbau von Silizium in den Fotolack macht die Lackschicht resistenter bei der Hartmaskenätzung.
Bevorzugte Ausführungsarten des Verfahrens sehen vor, daß mit Strahlung im Deep-UV-Bereich mit einer Wellenlänge von vorzugsweise 248 nm strukturiert wird und daß zum Ätzen eine Plasmaätzung eingesetzt wird. Hinsichtlich des Materials der zu strukturierenden Metallschichten ist schließlich vorgesehen, daß diese Aluminium und/oder Kupfer enthält.
Die Erfindung wird nachstehend anhand der Fig. 1 bis 3 beschrieben. Es zeigen:
Fig. 1 eine Halbleiterstruktur gemäß einem herkömmlichen Verfahren zur Metallätzung,
Fig. 2 eine Halbleiterstruktur gemäß dem erfindungsgemäßen Verfahrung zur Metallätzung und
Fig. 3 eine diagrammatische Darstellung verschieden stark reflektierender Schichtdickenkombinationen gemäß einer bevorzugten Ausführungsform.
Bei dem herkömmlichen Verfahren wird auf eine Metallschicht M eine Lackschicht L aufgetragen und strukturiert. Die erhaltene Struktur wird durch eine Ätzung der Metallschicht M bis zu ihrem Untergrund U übertragen. Die geringe Selektivität der Metallätzung gegenüber der Abtragung der Lackmaske erfordert eine Maskendicke von 700 bis 800 nm Lackschicht. Eine Lackschicht dieser Dicke läßt sich jedoch nur schwer exakt lithographisch strukturieren.
Erfindungsgemäß wird daher auf die Metallschicht M eine Hartmaskenschicht H und auf diese dann die Lackschicht L gebracht wird. Die Lackschicht ist so dünn, daß mit ihr lediglich die Hartmaskenschicht, jedoch nicht mehr die Metallschicht strukturiert werden kann. Dadurch ist das Prozeßfenster bei der lithographischen Strukturierung besonders groß. Mit Hilfe der strukturierten Lackschicht wird dann die Hartmaskenschicht H zu einer Ätzmaske strukturiert. Schließlich wird die Metallschicht mit der strukturierten Hartmaskenschicht als Ätzmaske strukturiert, wobei die Lackschicht auf der Hartmaskenschicht belassen oder auch vorher entfernt werden kann.
Die Hartmaskenschicht kann auch als Schichtenfolge zweier unterschiedlicher Schichten H1 und H2 aufgebaut sein, wie in der rechten Hälfte der Fig. 2 angedeutet. Die in diesen Schichten eingesetzten Materialien und die Dicken beider Schichten lassen sich so aufeinander abstimmen, daß an den Grenzflächen unterhalb der Schichten H1 und H2 die Weiter­ belichtung eingesetzte Strahlung destruktiv interferiert und daher in möglichst geringem Ausmaß reflektiert wird.
Fig. 3 zeigt diagrammatisch verschieden stark reflektierende Schichtsdickenkombinationen bei einer Schichtenfolge von Siliziumdioxid als untere Schicht H1 und Siliziumoxidnitrid als obere Schicht H2. Die Schichtdicken t sind jeweils in nm aufgetragen. Weiße Bereiche kennzeichnen Schichtsdicken­ kombinationen, die bei einer Belichtungswellenlänge von 248 nm keine oder allenfalls geringe Reflexionen verursachen. Graue Bereiche kennzeichnen Kombinationen höherer und schwarze Bereiche Kombinationen besonders starker Reflexion. Bei der vorliegenden Darstellung wurden Reflexionen zwischen der Metallschicht und der Siliziumdioxidschicht sowie zwischen der Siliziumdioxidschicht und der Siliziumoxid­ nitridschicht betrachtet. Die unten liegende Siliziumdioxid­ schicht muß umso dicker sein, je dicker die zu ätzende Metallschicht ist. Jedoch zeigt Fig. 3, daß auch bei großen Schichtdicken t der unteren Schicht aus Siliziumdioxid eine starke Reflexionsminderung durch eine passend gewählte Oxidnitriddicke erreichbar ist.

Claims (12)

1. Verfahren zum Strukturieren einer Metallschicht (M) in der Halbleiterfertigung, bei dem
  • - eine Lackschicht (L) auf ein Halbleitersubstrat aufgebracht wird und
  • - die Lackschicht lithographisch strukturiert und eine Ätzmaske erzeugt wird, und bei dem
  • - eine Metallschicht mit Hilfe der Ätzmaske strukturiert wird,
dadurch gekennzeichnet,
  • - daß zunächst eine Hartmaske auf die Metallschicht und auf die Hartmaske dann die Lackschicht aufgebracht wird, wobei die Lackschicht so dünn aufgebracht wird, daß mit Hilfe der Lackschicht lediglich die Hartmaske, aber nicht mehr die Metallschicht strukturiert werden kann,
  • - daß mit Hilfe der strukturierten Lackschicht die Hartmaske zu einer Ätzmaske strukturiert wird und
  • - daß die Metallschicht mit der Hartmaske als Ätzmaske strukturiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Hartmaske aus einem Material besteht, dem gegenüber die Metallschicht selektiver geätzt werden kann als gegenüber der Lackschicht.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Hartmaske eine erste Schicht (H1) aus einem Oxid, vorzugsweise Siliziumdioxid aufweist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Hartmaske eine zweite Schicht (H2), die zur Reflexionsminderung dient, aufweist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Schicht aus Siliziumnitrid besteht.
6. Verfahren nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß die Schichtdicken der ersten und der zweiten Schicht so aufeinander abgestimmt sind, daß zum Strukturieren eingesetzte Strahlung an unteren Grenzflächen der ersten und der zweiten Schicht möglichst wenig reflektiert wird.
7. Verfahren nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, daß die Hartmaske zwischen 150-400 nm, vorzugsweise 200 nm dünn ist.
8. Verfahren nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, daß die Lackschicht weniger als 200 nm dick ist.
9. Verfahren nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, daß ein siliziumhaltiger Lack verwendet wird.
10. Verfahren nach einem der Patentansprüche 1 bis 9, dadurch gekennzeichnet, daß mit DUV-Strahlung einer Wellenlänge von vorzugsweise 248 nm strukturiert wird.
11. Verfahren nach einem der Patentansprüche 1 bis 10, dadurch gekennzeichnet, daß mit Hilfe einer Plasmaätzung geätzt wird.
12. Verfahren nach einem der Patentansprüche 1 bis 11, dadurch gekennzeichnet, daß die Metallschicht Aluminium und/oder Kupfer enthält.
DE1999145425 1999-09-22 1999-09-22 Verfahren zum Strukturieren einer Metallschicht in der Halbleiterfertigung Ceased DE19945425A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999145425 DE19945425A1 (de) 1999-09-22 1999-09-22 Verfahren zum Strukturieren einer Metallschicht in der Halbleiterfertigung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999145425 DE19945425A1 (de) 1999-09-22 1999-09-22 Verfahren zum Strukturieren einer Metallschicht in der Halbleiterfertigung

Publications (1)

Publication Number Publication Date
DE19945425A1 true DE19945425A1 (de) 2001-04-19

Family

ID=7922912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999145425 Ceased DE19945425A1 (de) 1999-09-22 1999-09-22 Verfahren zum Strukturieren einer Metallschicht in der Halbleiterfertigung

Country Status (1)

Country Link
DE (1) DE19945425A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368390B2 (en) 2001-10-29 2008-05-06 Infineon Technologies Ag Photolithographic patterning process using a carbon hard mask layer of diamond-like hardness produced by a plasma-enhanced deposition process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431770A (en) * 1993-10-13 1995-07-11 At&T Corp. Transistor gate formation
US5891784A (en) * 1993-11-05 1999-04-06 Lucent Technologies, Inc. Transistor fabrication method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431770A (en) * 1993-10-13 1995-07-11 At&T Corp. Transistor gate formation
US5891784A (en) * 1993-11-05 1999-04-06 Lucent Technologies, Inc. Transistor fabrication method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SCHUMICKI, G., SEEGEBRECHT, P.: Prozeßtechnologie,Springer, 1991 (Mikroelektronik), S. 113-114 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368390B2 (en) 2001-10-29 2008-05-06 Infineon Technologies Ag Photolithographic patterning process using a carbon hard mask layer of diamond-like hardness produced by a plasma-enhanced deposition process

Similar Documents

Publication Publication Date Title
EP0662243B1 (de) Antireflexschicht und verfahren zur lithografischen strukturierung einer schicht
DE10164189B4 (de) Halbton-Phasenverschiebungsmaske und -maskenrohling
EP1219028B1 (de) Akustischer spiegel und verfahren zu dessen herstellung
DE4320033B4 (de) Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung
DE19525745A1 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE10245179A1 (de) Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand
DE19958904A1 (de) Verfahren zur Herstellung einer Hartmaske
DE3030653A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE3038185C2 (de) Verfahren zum Ätzen eines Musters aus einer Schicht
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE10154820B4 (de) Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
DE19903196A1 (de) Verfahren zur Verbesserung der Erkennbarkeit von Alignmentmarken
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE19945425A1 (de) Verfahren zum Strukturieren einer Metallschicht in der Halbleiterfertigung
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE4442648A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10031881A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE4239075C1 (de) Verfahren zur globalen Planarisierung von Oberflächen integrierter Halbleiterschaltungen
DE10334406A1 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE19508749A1 (de) Verfahren zur Herstellung einer Phasenverschiebungsmaske
DE102007043709A1 (de) Power-Via-Struktur zur Integration in Advanced-Logic/Smart-Power-Technologien
DE10259322B4 (de) Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection