DE19915146C1 - Production of highly pure copper wiring trace on semiconductor wafer for integrated circuit by applying metal base coat, plating and structurization uses dimensionally-stable insoluble counter-electrode in electroplating - Google Patents

Production of highly pure copper wiring trace on semiconductor wafer for integrated circuit by applying metal base coat, plating and structurization uses dimensionally-stable insoluble counter-electrode in electroplating

Info

Publication number
DE19915146C1
DE19915146C1 DE19915146A DE19915146A DE19915146C1 DE 19915146 C1 DE19915146 C1 DE 19915146C1 DE 19915146 A DE19915146 A DE 19915146A DE 19915146 A DE19915146 A DE 19915146A DE 19915146 C1 DE19915146 C1 DE 19915146C1
Authority
DE
Germany
Prior art keywords
copper
compounds
bath
pulses
iron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19915146A
Other languages
German (de)
Inventor
Heinrich Meyer
Andreas Thies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19915146A priority Critical patent/DE19915146C1/en
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Priority to BR0007639-2A priority patent/BR0007639A/en
Priority to CNB008029377A priority patent/CN1137511C/en
Priority to JP2000595378A priority patent/JP3374130B2/en
Priority to EP00908927A priority patent/EP1153430B1/en
Priority to KR10-2001-7009124A priority patent/KR100399796B1/en
Priority to CA002359473A priority patent/CA2359473A1/en
Priority to DE50008594T priority patent/DE50008594D1/en
Priority to AT00908927T priority patent/ATE282248T1/en
Priority to US09/831,763 priority patent/US6793795B1/en
Priority to PCT/DE2000/000133 priority patent/WO2000044042A1/en
Priority to AU31435/00A priority patent/AU3143500A/en
Priority to TW089100776A priority patent/TW464989B/en
Application granted granted Critical
Publication of DE19915146C1 publication Critical patent/DE19915146C1/en
Priority to HK02100957.9A priority patent/HK1039683B/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Highly pure copper (Cu) wiring traces are produced on semiconductor wafers with trenches, especially with a high aspect ratio, in integrated circuit production, by providing a metal base coat, electroplating and structurization, using a dimensionally stable counter-electrode that is insoluble in the plating bath in a bath containing Cu ion source, additive to regulate the physical-mechanical properties and iron(II) and/or iron(III) compound(s). Production of highly pure copper (Cu) wiring traces on semiconductor wafer substrates with trenches, especially with a high aspect ratio, in integrated circuit production, comprises (a) coating the entire surface with a metal base layer to produce conductivity high enough for electroplating; (b) using a dimensionally stable counter-electrode that is insoluble in the bath in electroplating the entire surface with Cu of uniform thickness in a plating bath containing source(s) of copper ions, additive(s) to regulate the physical-mechanical properties of the Cu layer and iron(II) and/or iron(III) compound(s); and

Description

Die Erfindung betrifft ein Verfahren zum galvanischen Bilden von Leiterstruktu­ ren aus hochreinem Kupfer, beispielsweise von Leiterbahnen, Durchgangslö­ chern, Verbindungskontaktierungen und Anschlußplätzen, auf mit Vertiefungen versehenen Oberflächen von Halbleitersubstraten (Wafern) bei der Herstellung von integrierten Schaltungen, insbesondere in Fällen, in denen die Vertiefungen ein hohes Aspektverhältnis aufweisen.The invention relates to a method for the galvanic formation of conductor structures ren made of high-purity copper, for example from conductor tracks, through-loops chern, connection contacts and connection points, with wells provided surfaces of semiconductor substrates (wafers) during manufacture of integrated circuits, especially in cases where the recesses have a high aspect ratio.

Zur Herstellung integrierter Schaltungen wird die sogenannte Silizium-Planar­ technik eingesetzt, bei der Epitaxie- und Dotierungsverfahren angewendet wer­ den. Hierzu werden einkristalline Siliziumscheiben, sogenannte Wafer, mit phy­ sikalischen Methoden bearbeitet, um im Mikrometer- und seit einiger Zeit auch im Sub-Mikrometerbereich (derzeit 0,25 µm) unterschiedlich leitfähige Bereiche auf der Siliziumoberfläche zu bilden.The so-called silicon planar is used to manufacture integrated circuits technology used in the epitaxy and doping process the. For this purpose, single-crystalline silicon wafers, so-called wafers, with phy sical methods worked around in the micrometer and for some time too in the sub-micrometer range (currently 0.25 µm) different conductive areas to form on the silicon surface.

Der Herstellungsprozeß läßt sich in drei Etappen unterteilen:
The manufacturing process can be divided into three stages:

  • a) Herstellung von Transistoren und deren gegenseitige Isolation; dieser Prozeß wird auch FEOL (Front End of Line) bezeichnet ("Technologie hoch­ integrierter Schaltungen", D. Widmann, H. Mader, H. Friedrich, 2. Auflage, Springer-Verlag, 1996; "VLSI-Electronic Microstructure Science", Norman G. Einspruch, Editor, insbes. Vol. 19 "Advanced CMOS Technology", J. M. Pimbley, M. Ghezzo, H. G. Parks, D. M. Brown, Academic Press, New York, 1989);a) manufacture of transistors and their mutual isolation; this process is also FEOL (F ront e nd o f L ine) designated ( "high technology integrated circuits", D. Widmann, H. Mader, H. Friedrich, 2nd edition, Springer-Verlag, 1996; "VLSI Electronic Microstructure Science ", Norman G. Objection, Editor, in particular vol. 19" Advanced CMOS Technology ", JM Pimbley, M. Ghezzo, HG Parks, DM Brown, Academic Press, New York, 1989);
  • b) Kontaktierung und Verbindung der einzelnen mono- und polykristallinen Siliziumbereiche des FOEL-Teils gemäß der gewünschten integrierten Schal­ tung; b) contacting and connection of the individual mono- and polycrystalline Silicon areas of the FOEL part according to the desired integrated scarf tung;  
  • c) Passivierung bzw. Schutz gegen mechanische Beschädigung oder ge­ gen das Eindringen von Fremdstoffen.c) passivation or protection against mechanical damage or ge against the penetration of foreign substances.

Die Transistoren werden in der zweiten Etappe in der Regel durch Mehrlagen­ metallisierung kontaktiert und miteinander verbunden, wobei zur Isolation der hierfür gebildeten Leiterzüge üblicherweise das dielektrische Siliziumdioxid ver­ wendet wird.In the second stage, the transistors are usually made of multilayers Metallization contacted and connected to each other, with the isolation of the conductor tracks formed for this purpose usually ver the dielectric silicon dioxide is applied.

Zur Herstellung der Leiterbahnen, der Verbindungskontaktierungslöcher und der Anschlußplätze wird seit langem eine im allgemeinen 1 µm dicke Alumi­ niumschicht mit physikalischen Methoden, beispielsweise einem Aufdampf- (Elektronenstrahlverdampfungs-) oder einem Sputterverfahren, aufgebracht. Diese wird durch geeignete Ätzverfahren unter Verwendung eines Photoresists nachträglich strukturiert.For producing the conductor tracks, the connection contact holes and the connection points has long been a generally 1 µm thick aluminum nium layer with physical methods, for example a vapor deposition (Electron beam evaporation) or a sputtering method. This is done by suitable etching processes using a photoresist subsequently structured.

Aluminium wird in der älteren Literatur als günstigste Alternative der verfügba­ ren Materialien zur Herstellung der Leiterbahnen, Verbindungskontaktierungen und Anschlußplätze beschrieben. Beispielsweise werden Anforderungen an diese Schicht in "Integrierte Bipolarschaltungen" von H.-M. Rein und R. Ranfft, Springer-Verlag, Berlin, 1980 angegeben. Die dort genannten Probleme werden durch bestimmte Verfahrensoptimierungen zwar minimiert, können jedoch nicht völlig vermieden werden.Aluminum is available as the cheapest alternative in the older literature Ren materials for the production of conductor tracks, connection contacts and connection points described. For example, requirements for this layer in "Integrated Bipolar Circuits" by H.-M. Rein and R. Ranfft, Springer-Verlag, Berlin, 1980. The problems mentioned there will be minimized by certain process optimizations, but cannot be completely avoided.

In jüngerer Zeit ist es gelungen, Aluminium durch galvanisch abgeschiedenes Kupfer zu ersetzen (IEEE-Spektrum, January 1998, Linda Geppert, "Solid State", Seiten 23 bis 28). Insbesondere wegen der höheren elektrischen Leit­ fähigkeit, höheren Wärmebeständigkeit sowie Diffusions- und Migrationsfestig­ keit hat sich Kupfer als Alternative zu Aluminium als bevorzugtes Material her­ ausgestellt. Hierzu wird die sogenannte "Damaszene"-Technik angewendet (IEEE-Spektrum, January 1998, Linda Geppert, "Solid State", Seiten 23 bis 28 und P. C. Andricacos et al. in IBM J. Res. Developm., Vol. 42, Seiten 567 bis 574). Zunächst wird dazu eine Dielektrikumschicht auf das Halbleitersubstrat aufgebracht. Die erforderlichen Löcher (vias) und Gräben (trenches) werden zur Aufnahme der gewünschten Leiterstrukturen geätzt, üblicherweise mit einem Trockenätzverfahren. Nach dem Aufbringen einer Diffusionsbarriere (meist Ti­ tannitrid, Tantal oder Tantalnitrid) und einer Leitschicht (meist gesputtertes Kup­ fer) werden die Vertiefungen, d. h. die Löcher und Gräben, galvanisch mit dem sogenannten trench-filling-Prozeß aufgefüllt. Da das Kupfer dabei ganzflächig abgeschieden wird, muß der Überschuß an den unerwünschten Stellen nach­ träglich wieder entfernt werden. Dies geschieht mit dem sogenannten CMP- Prozeß (Chemisch-mechanisches Polieren). Durch Wiederholung des Prozes­ ses, d. h. mehrmaliges Aufbringen des Dielektrikums (beispielsweise von Sili­ ziumdioxid) und Bilden der Vertiefungen durch Ätzen, lassen sich Mehrlagen­ schaltungen herstellen.More recently, aluminum has been replaced by electrodeposited copper (IEEE spectrum, January 1998, Linda Geppert, "Solid State", pages 23 to 28). Especially because of the higher electrical conductivity, higher heat resistance and diffusion and migration resistance, copper has proven to be an alternative to aluminum as the preferred material. For this purpose, the so-called "damascene" technique is used (IEEE spectrum, January 1998, Linda Geppert, "Solid State", pages 23 to 28 and PC Andricacos et al. In IBM J. Res. Developm., Vol. 42, pages 567 to 574). For this purpose, a dielectric layer is first applied to the semiconductor substrate. The required holes (vias) and trenches are etched to accommodate the desired conductor structures, usually using a dry etching process. After the application of a diffusion barrier (mostly titanium nitride, tantalum or tantalum nitride) and a conductive layer (mostly sputtered copper), the depressions, ie the holes and trenches, are galvanically filled with the so-called trench-filling process. Since the copper is deposited over the entire surface, the excess at the undesired points must be removed afterwards. This is done with the so-called CMP process (C hemisch- m echanisches P olieren). By repeating the process, ie applying the dielectric several times (for example silicon dioxide) and forming the depressions by etching, multilayer circuits can be produced.

Ein derartiges Verfahren zum Herstellen von durch galvanotechnische Metalli­ sierung abgeschiedenen metallischen Strukturen ist auch in WO 98/27585 A1 beschrieben, wonach auf die Isolatorschichten zunächst eine metallische Grundschicht und auf diese eine Kupferschicht durch elektrolytische Abschei­ dung aufgebracht wird. Die Kupferschicht wird aus einem Kupferbad abgeschie­ den, das Additive enthält, die derartigen Bädern üblicherweise zur Bildung glän­ zender, ebener Schichten mit geringer innerer Spannung zugegeben werden.Such a method for producing by electroplating metalli deposited metallic structures is also in WO 98/27585 A1 described, after which a metallic Base layer and on top of this a copper layer by electrolytic deposition application is applied. The copper layer is fired from a copper bath the one that contains additives that usually shine to form such baths zender, flat layers with little internal tension are added.

Aus DE 196 53 681 A1 ist ferner ein Verfahren zum elektrolytischen Abschei­ den von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften bei der Herstellung von Leiterplatten beschrieben. Es wird ein Kupferbad eingesetzt, das Kupferionen, die elektrische Leitfähigkeit des Abscheidebades erhöhende Verbindungen, beispielsweise Schwefelsäure, sowie Additivverbindungen zur Beeinflussung der metallphysi­ kalischen Eigenschaften der Kupferschichten sowie zusätzlich Verbindungen eines elektrochemisch reversiblen Redoxsystems, beispielsweise Verbindungen von Eisen(II)- und Eisen(III)-Ionen enthält. Bei der elektrolytischen Abschei­ dung werden Anoden verwendet, die sich beim Abscheideprozeß auflösen.DE 196 53 681 A1 also discloses a method for electrolytic separation that of copper layers with a uniform layer thickness and good optical properties and metal-physical properties in the manufacture of printed circuit boards described. A copper bath is used, the copper ions, the electrical ones Compounds which increase the conductivity of the deposition bath, for example Sulfuric acid, as well as additive compounds to influence the metal physics cal properties of the copper layers and additional connections an electrochemically reversible redox system, for example compounds of iron (II) and iron (III) ions contains. With electrolytic separation Anodes are used that dissolve during the deposition process.

Nachfolgend sind die technischen Anforderungen an den galvanischen Kupfer­ abscheideprozeß wiedergegeben:
The technical requirements for the galvanic copper deposition process are shown below:

  • a) Konstante Schichtdicke über die gesamte Waferoberfläche (Planarität); je geringer die Abweichungen von der Sollschichtdicke sind, desto ein­ facher ist der nachfolgende CMP-Prozeß;a) constant layer thickness over the entire wafer surface (planarity); the smaller the deviations from the target layer thickness, the the subsequent CMP process is easier;
  • b) Zuverlässiges trench-filling auch sehr tiefer Gräben mit hohem Aspekt­ verhältnis; in der Zukunft werden Aspektverhältnisse von 1 : 10 erwartet;b) Reliable trench-filling even of very deep trenches with a high aspect relationship; Aspect ratios of 1:10 are expected in the future;
  • c) Höchstmögliche elektrische Leitfähigkeit und damit zwangsläufig höchste Reinheit des abgeschiedenen Kupfers; beispielsweise wird gefordert, daß die Summe aller Verunreinigungen in der Kupferschicht weniger als 100 ppm (Δ 0,01 Gew.-%) beträgt.c) The highest possible electrical conductivity and thus necessarily the highest Purity of the deposited copper; for example, that the sum of all impurities in the copper layer is less than 100 ppm (Δ 0.01% by weight).

Es hat sich herausgestellt, daß diese Technik zur Herstellung der Leiterbahnen, Verbindungskontaktierungen und Anschlußplätze gegenüber dem bisher ver­ wendeten Aluminium Vorteile bietet. Allerdings zeigen sich nunmehr auch Nachteile bei Anwendung der galvanotechnischen Verfahren nach dem Stand der Technik, die zu einer Verringerung der Ausbeute oder zumindest zu hohen Kosten bei der Herstellung führen:
It has been found that this technique for producing the conductor tracks, connection contacts and connection locations offers advantages over the previously used aluminum. However, there are now also disadvantages when using the galvanotechnical methods according to the prior art, which lead to a reduction in the yield or at least to high production costs:

  • a) Bei Verwendung von löslichen Anoden tritt der Nachteil auf, daß sich die Geometrie der Anoden während des Abscheideprozesses langsam ändert, da sich die Anoden beim Abscheideprozeß auflösen, so daß keine Dimensions­ stabilität und damit auch keine konstante Feldlinienverteilung zwischen den Anoden und den Wafern erreicht werden kann. Um diesem Problem zumindest teilweise zu begegnen, werden zwar inerte Behälter für stückiges Anodengut eingesetzt, so daß sich die Abmessungen der Anoden während des Abscheide­ prozesses nicht zu sehr verändern und aufgelöste Anoden relativ leicht wieder ersetzt werden können. Während der Ergänzung dieser sogenannten Anoden­ körbe mit frischem Anodenmaterial muß der Abscheideprozeß jedoch stillgelegt werden, so daß bei einer erneuten Inbetriebnahme des Prozesses wegen der damit einhergehenden Veränderungen des Bades zunächst nur Probemuster bearbeitet werden können, um wieder konstante stationäre Verhältnisse des Prozesses zu erreichen. Außerdem führt jeder Anodenwechsel zu einer Konta­ mination des Bades durch Ablösen von Verunreinigungen von den Anoden (Anodenschlamm). Auch von daher ist eine längere Einarbeitungszeit nach dem Anoden-Nachfüllen erforderlich.a) When using soluble anodes, the disadvantage arises that the Geometry of the anodes slowly changes during the deposition process because the anodes dissolve during the deposition process, so that no dimensions  stability and thus no constant field line distribution between the Anodes and the wafers can be reached. At least to this problem to be encountered partially are inert containers for lumpy anode material used so that the dimensions of the anodes during the deposition process not too much and dissolved anodes relatively easy again can be replaced. During the addition of these so-called anodes Baskets with fresh anode material must be shut down so that when the process is started up again because of the associated changes in the bathroom initially only trial samples can be edited to restore constant steady state conditions Process. In addition, each anode change leads to a contact mination of the bath by detaching impurities from the anodes (Anode sludge). This is also why there is a longer training period after Anode refill required.
  • b) Außerdem verarmt im Bad gelöstes Kupfer während der Kupferabschei­ dung. Werden daraufhin Kupfersalze im Bad ergänzt, so führt dies zu einem schwankenden Kupfergehalt in der Lösung. Um diesen wiederum konstant zu halten, muß ein erheblicher regelungstechnischer Aufwand getrieben werden.b) In addition, dissolved copper in the bathroom becomes poor during the copper separation dung. If copper salts are then added to the bath, this leads to one fluctuating copper content in the solution. To keep this constant hold, a considerable control engineering effort must be driven.
  • c) Ferner besteht bei Verwendung unlöslicher Anoden die Gefahr, daß an den Anoden Gase entwickelt werden. Diese Gase lösen sich beim Abscheide­ prozeß von den üblicherweise horizontal gehaltenen Anoden ab und steigen in der Abscheidelösung nach oben. Dort treffen sie auf die ebenfalls üblicherweise horizontal gehaltenen und der Anode gegenüberliegenden Wafer und lagern sich an deren unterer Oberfläche ab. Die Stellen auf der Waferoberfläche, an denen sich die Gasblasen anlagern, werden gegen das homogene elektrische Feld im Bad abgeschirmt, so daß dort keine Kupferabscheidung stattfinden kann. Die derart gestörten Bereiche können zum Ausschuß des Wafers oder zumindest von Teilen des Wafers führen.c) Furthermore, when using insoluble anodes, there is a risk that gases are developed in the anode. These gases dissolve during separation process from the usually horizontal anodes and rise in the separation solution upwards. There they usually meet horizontally held and opposite the anode and store on their lower surface. The locations on the wafer surface which the gas bubbles accumulate against the homogeneous electrical Shielded field in the bathroom so that no copper deposition takes place there can. The areas disturbed in this way can be rejected by the wafer or lead at least from parts of the wafer.
  • d) Außerdem werden unlösliche Anoden bei der Anwendung von Pulstech­ niken zerstört, indem die Edelmetallbeschichtungen aufgelöst werden. d) In addition, insoluble anodes are used when using Pulstech niken destroyed by dissolving the precious metal coatings.  
  • e) Ferner dürfen sich in den mit Kupfer gefüllten Vertiefungen keine Pha­ sengrenzen durch eine vom Boden der Vertiefungen und/oder den Seitenflä­ chen her wachsende Kupferschicht oder sogar Hohlräume im Kupfer bilden. Derartiges ist beispielsweise von P. C. Andricacos et al., ibid beschrieben wor­ den. Eine Verbesserung wurde dort durch Zugabe von Zusätzen zum Abschei­ debad erreicht, die zur Verbesserung der Schichteigenschaften dienen.e) Furthermore, no Pha boundaries by a from the bottom of the wells and / or the Seitenfl copper layer or even cavities in the copper. Such has been described for example by P.C. Andricacos et al., Ibid the. An improvement was made by adding additives to the separator debad achieved, which serve to improve the layer properties.
  • f) Ein weiterer wesentlicher Nachteil besteht darin, daß die aufgebrachte Kupferschicht sehr eben sein muß. Da die Kupferschicht sowohl in den Vertie­ fungen als auch auf den erhabenen Stellen des Wafers gebildet wird, entsteht eine sehr ungleichmäßig dicke Kupferschicht. Beim Einsatz der Damaszene- Technik wird die Oberfläche mit dem CMP-Verfahren geglättet. Dabei kann die erhöhte Polierrate (dishing) über den Strukturen (trenches und vias) von Nach­ teil sein. In der Veröffentlichung von P. C. Andricacos et al., ibid ist als bestes Ergebnis eine Kupferschicht gezeigt, bei der über den Vertiefungen noch eine leichte Einkerbung vorliegt. Auch diese führt beim Polieren zu Problemen.f) Another major disadvantage is that the applied Copper layer must be very flat. Since the copper layer in both the vertical Forms as well as on the raised areas of the wafer, arises a very unevenly thick copper layer. When using the damascene Technique, the surface is smoothed using the CMP process. The increased polishing rate (dishing) over the structures (trenches and vias) of Nach be part of. In the publication by P.C. Andricacos et al., Ibid is the best Result shown a copper layer, with another over the wells there is a slight notch. This also leads to problems when polishing.

Der vorliegenden Erfindung liegt von daher die Aufgabe zugrunde, die Nachtei­ le der bekannten Verfahren zu vermeiden und insbesondere die bei Verwen­ dung der günstigeren unlöslichen Anoden erhaltene erhöhte Kontamination der Kupferüberzüge zu minimieren. Außerdem soll vermieden werden, daß sich beim Bilden der Kupferstrukturen in Vertiefungen mit einem großen Aspektver­ hältnis Elektrolyteinschlüsse in der Kupferstruktur bilden. Darüber hinaus sollen die Probleme, die sich durch die Ergänzung der Kupfersalze in der Abscheide­ lösung ergeben, gelöst werden. Sehr wichtig ist auch die Vermeidung des dishing-Problems.The present invention is therefore based on the object, the Nachtei to avoid le of the known methods and in particular the use increased insoluble anodes obtained increased contamination of the Minimize copper plating. In addition, it should be avoided that when forming the copper structures in depressions with a large aspect ratio ratio form electrolyte inclusions in the copper structure. Beyond that the problems caused by the addition of copper salts in the separator result in solution, be solved. Avoiding this is also very important dishing problem.

Gelöst werden diese Probleme durch das Verfahren nach Anspruch 1. Bevor­ zugte Ausführungsformen der Erfindung sind in den Unteransprüchen angege­ ben.These problems are solved by the method according to claim 1. Before Preferred embodiments of the invention are specified in the subclaims ben.

Das erfindungsgemäße Verfahren zum galvanischen Bilden von Leiterstruktu­ ren aus hochreinem Kupfer auf den Halbleitersubstraten (Wafern) bei der Her­ stellung von integrierten Schaltungen umfaßt folgende wesentliche Verfahrensschritte:
The method according to the invention for the galvanic formation of conductor structures made of high-purity copper on the semiconductor substrates (wafers) in the manufacture of integrated circuits comprises the following essential method steps:

  • a) Füllen der an den Oberflächen der Wafer liegenden Vertiefungen mit einer vorzugsweise 0,02 µm bis 0,3 µm dicken, ganzflächigen Grund­ metallschicht zur Herstellung ausreichender Leitfähigkeit (plating base), wobei vorzugsweise ein physikalisches Metallabscheideverfahren und/oder ein CVD-Verfahren und/oder ein PECVD-Verfahren eingesetzt wird;a) Filling the wells on the surfaces of the wafers a preferably 0.02 µm to 0.3 µm thick all-over base metal layer for the production of sufficient conductivity (plating base), preferably a physical metal deposition process and / or a CVD method and / or a PECVD method becomes;
  • b) ganzflächiges Abscheiden von Kupferschichten mit gleichmäßiger Schichtdicke auf der Grundmetallschicht mit einem galvanischen Metall­ abscheideverfahren in einem Kupferabscheidebad,
    • a) wobei das Kupferabscheidebad mindestens eine Kupferionen­ quelle, mindestens eine Additivverbindung zur Steuerung der physikalisch-mechanischen Eigenschaften der Kupferschichten sowie Fe(II)- und/oder Fe(III)-Verbindungen enthält und
    • b) wobei zwischen den Wafern und dimensionsstabilen, in dem Bad unlöslichen und mit diesem in Kontakt gebrachten Gegen­ elektroden eine elektrische Spannung angelegt wird, so daß zwi­ schen den Wafern und den Gegenelektroden ein elektrischer Strom fließt, und wobei die elektrische Spannung und der fließen­ de Strom entweder konstant sind oder in Form von uni- oder bi­ polaren Pulsen zeitlich verändert werden;
    b) full-surface deposition of copper layers with a uniform layer thickness on the base metal layer using a galvanic metal deposition process in a copper deposition bath,
    • a) wherein the copper plating bath contains at least one copper ion source, at least one additive compound for controlling the physical-mechanical properties of the copper layers and Fe (II) and / or Fe (III) compounds and
    • b) wherein an electrical voltage is applied between the wafers and dimensionally stable, insoluble in the bath and brought into contact with the counter electrodes so that an electrical current flows between the wafers and the counter electrodes, and wherein the electrical voltage and the flowing de Current is either constant or changes in time in the form of unipolar or bi-polar pulses;
  • c) Strukturieren der Kupferschicht, vorzugsweise durch ein CMP-Verfah­ ren.c) structuring of the copper layer, preferably by a CMP process ren.

Mit dem erfindungsgemäßen Verfahren ist es möglich, die Nachteile der ver­ schiedenen bekannten Verfahrensvarianten zur Herstellung von integrierten Schaltungen erstmalig zu vermeiden.With the method according to the invention it is possible to overcome the disadvantages of ver various known process variants for the production of integrated Avoid switching for the first time.

Es wurde überraschend gefunden, daß durch Zusatz von Fe(II)/Fe(III)-Verbin­ dungen nicht nur - wie in DE 195 45 231 A1 für die Anwendung in der Leiter­ plattentechnik beschrieben - die vorgenannten Nachteile (a) bis (d) behoben werden können, sondern daß gegen jede Erwartung auch die Reinheit der Kup­ ferschichten ausgezeichnet ist und daß vor allem kein Eisen in das Kupfer ein­ gebaut wird ein Phänomen, für das es bislang keine plausible wissenschaftliche Erklärung gibt, so daß das abgeschiedene Kupfer alle Spezifikationen erfüllt, ins­ besondere auch die Forderung nach gutem trench-filling. Besonders überraschend war die Beobachtung, daß sich sogar eine etwas dickere Metall­ schicht über den Vertiefungen bildete als über den erhabenen Strukturen, so daß der nachteilige Effekt des "dishing" kompensiert wird.It was surprisingly found that by adding Fe (II) / Fe (III) verbin not only - as in DE 195 45 231 A1 for use in the ladder described plate technology - the aforementioned disadvantages (a) to (d) eliminated can be, but that against all expectations also the purity of the cup  layering is excellent and that, above all, no iron enters the copper is a phenomenon built for that so far there is no plausible scientific explanation, so that the deposited copper meets all specifications, ins especially the demand for good trench filling. Especially What was surprising was the observation that there was even a slightly thicker metal layer formed over the wells as over the raised structures, so that the adverse effect of "dishing" is compensated for.

Die Vorteile im einzelnenThe advantages in detail

  • a) Entgegen aller Erwartung hat sich herausgestellt, daß sich der Kontami­ nationsgrad der erzeugten Kupferstrukturen bei Verwendung von dimensions­ stabilen, unlöslichen Anoden deutlich absenken läßt, obwohl dem Abscheide­ bad weitere Bestandteile, nämlich Eisensalze, zugegeben werden. Typischer­ weise enthält das Kupfer nur höchstens 10 ppm Eisen. Das gefundene Ergeb­ nis steht in Widerspruch zu der Erwartung, daß durch Zugabe weiterer Stoffe zum Abscheidebad üblicherweise auch stärker kontaminierte Überzüge erhalten werden. Daher hat bislang die Forderung bestanden, möglichst reine Chemika­ lien für die Herstellung von integrierten Schaltungen zu verwenden. Im allge­ meinen wird nämlich davon ausgegangen, daß ausschließlich höchstreine Che­ mikalien bei der Herstellung von integrierten Schaltungen eingesetzt werden dürfen, um Kontaminationen des höchstempfindlichen Silizium zu vermeiden. Diese Anforderung beruht darauf, daß der Kontaminationsgrad der elektrischen Bereiche in einer integrierten Schaltung umso größer ist, je größer der Kontami­ nationsgrad der für die Herstellung der Schaltung verwendeten Chemikalien ist. Eine Kontamination der elektrischen Bereiche im Silizium ist auf jeden Fall zu vermeiden, da selbst bei geringster Verunreinigung dieser Bereiche nachteilige Folgen und wahrscheinlich sogar ein Totalausfall der Schaltung zu befürchten sind.
    Verglichen mit Herstelltechniken für integrierte Schaltungen werden in der Lei­ terplattentechnik nicht annähernd so hohe Anforderungen an die Reinheit der Kupferschicht gestellt. Daher konnte der Einsatz von Eisensalzen in jenem Fall problemlos hingenommen werden.
    Darüber hinaus ist bekannt, daß sich Eisen üblicherweise aus galvanotechnischen Bädern zum Abscheiden von Kupferlegierungen, die Eisen enthalten, als Legierungs­ metall mit abscheidet. Beispielsweise ist in "Electrodeposition of high Ms cobalt­ iron-copper alloys for recording heads", J. W. Chang, P. C. Andricacos, B. Petek, L. T. Romankiw, Proc. - Electrochem. Soc. (1992), 92-10 (Proc. Int. Symp. Magn. Mater. Processes, Devices, 2nd, 1991), Seiten 275 bis 287 für die Abscheidung einer Kupfer und Eisen enthaltenden Legierung beschrieben, daß ein Gehalt von Eisen im Abscheidebad (15 g/l, FeSO4 . 7H2O), der im wesentlichen dem Eisengehalt im erfindungsgemäßen Kupferabscheidebad entspricht, zu einem erheblichen Eisengehalt in der Legierung führt. Auch in anderen Veröffentli­ chungen wird auf die galvanische Abscheidung von Eisen enthaltenden Legie­ rungen hingewiesen, beispielsweise in "pH-changes at the cathode during elec­ trolysis of nickel, iron, and copper and their alloys and a simple technique for measuring pH changes at electrodes", L. T. Romankiw, Proc. - Electrochem. Soc. (1987), 87-17 (Proc. Symp. Electrodeposition Technol., Theory Pract.), 301-25.    a) Contrary to all expectations, it has been found that the degree of contamination of the copper structures produced can be significantly reduced when dimensionally stable, insoluble anodes are used, although further constituents, namely iron salts, are added to the deposition bath. Typically, the copper contains no more than 10 ppm iron. The result found contradicts the expectation that more contaminated coatings are usually obtained by adding further substances to the deposition bath. Therefore, there has been a requirement so far to use as pure chemicals as possible for the production of integrated circuits. In general, it is assumed that only ultra-pure chemicals can be used in the manufacture of integrated circuits to avoid contamination of the highly sensitive silicon. This requirement is based on the fact that the greater the degree of contamination of the chemicals used for the production of the circuit, the greater the degree of contamination of the electrical areas in an integrated circuit. Contamination of the electrical areas in the silicon must be avoided in any case, since even with the slightest contamination of these areas, there are fears of adverse consequences and probably even a total failure of the circuit.
    Compared to manufacturing techniques for integrated circuits, the circuit board technology does not place nearly as high demands on the purity of the copper layer. Therefore, the use of iron salts could easily be accepted in that case.
    In addition, it is known that iron is usually deposited as an alloy metal from electroplating baths for the deposition of copper alloys containing iron. For example, in "Electrodeposition of high Ms cobalt iron-copper alloys for recording heads", JW Chang, PC Andricacos, B. Petek, LT Romankiw, Proc. - Electrochem. Soc. (1992), 92-10 (Proc. Int. Symp. Magn. Mater. Processes, Devices, 2nd, 1991), pages 275 to 287 for the deposition of an alloy containing copper and iron that a content of iron in the deposition bath ( 15 g / l, FeSO 4, 7H 2 O), which essentially corresponds to the iron content in the copper plating bath according to the invention, leads to a considerable iron content in the alloy. Other publications also refer to the galvanic deposition of alloys containing iron, for example in "pH changes at the cathode during elec trolysis of nickel, iron, and copper and their alloys and a simple technique for measuring pH changes at electrodes" , LT Romankiw, Proc. - Electrochem. Soc. (1987), 87-17 (Proc. Symp. Electrodeposition Technol., Theory Pract.), 301-25.
  • b) Ferner wird eine sehr gleichmäßige Kupferschichtdicke an allen Stellen des Wafers erreicht.
    Vertiefungen mit üblicherweise sehr geringer Breite bzw. einem sehr geringen Durchmesser werden sehr schnell vollständig mit Metall gefüllt. Über derartigen Vertiefungen wird sogar eine etwas größere Dicke des Metalls erreicht als über den erhabenen Strukturen. Daher ist der Aufwand beim nachfolgenden Polieren mit dem CMP-Verfahren nicht sehr groß. Die Vertiefungen haben im allgemei­ nen eine Breite bzw. einen Durchmesser von 0,15 µm bis 0,5 µm. Deren Tiefe beträgt üblicherweise etwa 1 µm.
    Die durch Herstellung nach dem erfindungsgemäßen Verfahren erhaltenen Kupferschichten sind bei Vertiefungen mit größeren lateralen Abmessungen im Gegensatz zu den bekannten Verfahren an den Eintrittskanten zu den zu metal­ lisierenden Vertiefungen ebenso dick wie an den Seitenwänden und am Boden der Vertiefungen. Die Kupferschicht folgt weitgehend der Oberflächenkontur der Waferoberfläche. Dadurch wird der Nachteil vermieden, daß der Querschnitt der Vertiefungen am oberen Rand bereits vollständig mit Kupfer gefüllt wird, während sich im unteren Bereich der Vertiefungen noch Abscheidelösung befin­ det. Die mit einem derartigen Einschluß von Elektrolyt einhergehenden Proble­ me, beispielsweise explosionsartiges Entweichen der eingeschlossenen Flüs­ sigkeit beim Erwärmen der Schaltung, Diffusion von Verunreinigungen durch das Kupfer, werden dadurch vollständig vermieden. Es wird eine gleichmäßig mit Kupfer ausgefüllte Metallstruktur erhalten, die die üblichen Anforderungen erfüllt, die bei der Herstellung von integrierten Schaltungen bestehen.    b) Furthermore, a very uniform copper layer thickness is achieved at all points on the wafer.
    Wells with a usually very small width or a very small diameter are completely filled with metal very quickly. Such depressions even achieve a somewhat greater thickness of the metal than above the raised structures. Therefore, the effort involved in subsequent polishing with the CMP process is not very great. The depressions generally have a width or a diameter of 0.15 µm to 0.5 µm. Their depth is usually about 1 µm.
    The copper layers obtained by production according to the method according to the invention are in the case of depressions with larger lateral dimensions, in contrast to the known methods, just as thick at the leading edges to the depressions to be metallized as on the side walls and at the bottom of the depressions. The copper layer largely follows the surface contour of the wafer surface. This avoids the disadvantage that the cross section of the depressions at the upper edge is already completely filled with copper, while in the lower region of the depressions there is still a separating solution. The problems associated with such an inclusion of electrolyte, for example explosive escape of the enclosed liquid when heating the circuit, diffusion of impurities through the copper, are thereby completely avoided. A metal structure evenly filled with copper is obtained, which meets the usual requirements that exist in the manufacture of integrated circuits.
  • c) Des weiteren können die Nachteile, die sich durch den Einsatz von lösli­ chen (Kupfer-)anoden ergeben, vermieden werden. Insbesondere wird eine reproduzierbare Feldlinienverteilung innerhalb des Abscheidebades erreicht. Dagegen ändert sich die Geometrie löslicher Anoden durch die Auflösung stän­ dig, so daß zumindest im äußeren Bereich der den Anoden gegenüberliegen­ den Wafer keine zeitstabile Feldlinienverteilung erhalten werden kann. Durch Einsatz der dimensionsstabilen Anoden ist es daher nunmehr möglich, auch größere Wafer herzustellen als bisher.
    Die bei der Ergänzung von verbrauchtem Anodenmaterial auftretenden Proble­ me (Kontamination des Bades durch Anodenschlamm und durch andere Ver­ unreinigungen, Betriebsunterbrechungen durch Abschalten des Bades und er­ neutes Anfahren und Einfahren des Bades) können beim Einsatz unlöslicher Anoden ebenfalls vermieden werden.    c) Furthermore, the disadvantages that result from the use of soluble (copper) anodes can be avoided. In particular, a reproducible field line distribution is achieved within the separation bath. In contrast, the geometry of soluble anodes changes constantly due to the resolution, so that at least in the outer region of the wafers opposite the anodes, no time-stable field line distribution can be obtained. By using the dimensionally stable anodes, it is now possible to produce larger wafers than before.
    The problems that occur when replenishing used anode material (contamination of the bath by anode sludge and other impurities, interruptions in operation due to the bath being switched off and the bath being started up and retracted again) can also be avoided when using insoluble anodes.
  • d) Überraschend ist auch, daß mit dem erfindungsgemäßen Verfahren pro­ blemlos Vertiefungen mit sehr hohen Aspektverhältnissen mit Kupfer gefüllt werden können, ohne daß sich Gas- oder Flüssigkeitseinschlüsse in dem Kup­ ferleiterzug bilden würden. Eine wissenschaftliche Erklärung für dieses Phäno­ men ist bislang noch nicht gefunden worden.
    Es wurde auch beobachtet, daß manche Elektrolyte ein überraschend gutes trench-filling-Verhalten aufweisen, während mit anderen ein derartiges Ergebnis nicht erhalten werden konnte.
    Es wird ein Strompuls- oder Spannungspulsverfahren eingesetzt. Beim Puls­ stromverfahren wird der Strom zwischen den als Kathode polarisierten Werk­ stücken und den Anoden galvanostatisch eingestellt und mittels geeigneter Mittel zeitlich moduliert. Beim Pulsspannungsverfahren wird eine Spannung zwischen den Wafern und den Gegenelektroden (Anoden) potentiostatisch ein­ gestellt und die Spannung zeitlich moduliert, so daß sich ein zeitlich veränderli­ cher Strom einstellt.
    Vorzugsweise wird das aus der Technik als Reverse-Pulse-Verfahren bekannte Verfahren mit bipolaren Pulsen eingesetzt. Insbesondere geeignet sind solche Verfahren, bei denen die bipolaren Pulse aus einer Folge von 20 Millisekunden bis 100 Millisekunden dauernden kathodischen und 0,3 Millisekunden bis 10 Millisekunden dauernden anodischen Pulsen bestehen. In einer bevorzugten Anwendung wird der Betrag des Peakstroms der anodischen Pulse auf mindestens densel­ ben Wert eingestellt wie der des Peakstroms der kathodischen Pulse. Vorzugsweise wird der Betrag des Peakstroms der anodischen Pulse zwei- bis dreimal so hoch eingestellt wie der des Peakstroms der kathodischen Pulse.    d) It is also surprising that with the method according to the invention, wells with very high aspect ratios can be filled easily with copper without gas or liquid inclusions in the copper conductor line. No scientific explanation for this phenomenon has yet been found.
    It has also been observed that some electrolytes have surprisingly good trench-filling behavior, while others have not been able to achieve such a result.
    A current pulse or voltage pulse method is used. In the pulse current method, the current between the work pieces polarized as the cathode and the anodes is set galvanostatically and modulated in time using suitable means. In the pulse voltage process, a voltage between the wafers and the counterelectrodes (anodes) is set potentiostatically and the voltage is modulated over time, so that a current that changes over time is established.
    The method known from the art as a reverse pulse method is preferably used with bipolar pulses. Methods are particularly suitable in which the bipolar pulses consist of a sequence of cathodic pulses lasting 20 milliseconds to 100 milliseconds and anodic pulses lasting 0.3 milliseconds to 10 milliseconds. In a preferred application, the amount of the peak current of the anodic pulses is set to at least the same value as that of the peak current of the cathodic pulses. The amount of the peak current of the anodic pulses is preferably set two to three times as high as that of the peak current of the cathodic pulses.
  • e) Ferner wird verhindert, daß an den unlöslichen Anoden Gasblasen ent­ wickelt werden. Weil als Anodenreaktion nicht Wasser zersetzt wird gemäß
    2H2O → O2 + 4H+ + 4e-
    sondern die Reaktion
    Fe2+ → Fe3+ + e-
    stattfindet, werden die Probleme vermieden, die bei Anwendung der bekannten Verfahren mit der Ablagerung dieser Gasblasen auf den den Anoden gegen­ überliegenden Wafern einhergehen. Dadurch findet eine elektrische Abschir­ mung einzelner Bereiche an den Waferoberflächen während der Kupferabschei­ dung nicht statt, so daß insgesamt eine verbesserte Ausbeute bei der Herstel­ lung der integrierten Schaltungen erreicht wird. Darüberhinaus wird auch weni­ ger elektrische Energie benötigt.    e) Furthermore, gas bubbles are prevented from being developed at the insoluble anodes. Because water is not decomposed as an anode reaction according to
    2H 2 O → O 2 + 4H + + 4e -
    but the reaction
    Fe 2+ → Fe 3+ + e -
    takes place, the problems associated with the use of the known methods with the deposition of these gas bubbles on the anodes opposite wafers are avoided. As a result, there is no electrical shielding of individual areas on the wafer surfaces during the copper deposition, so that overall an improved yield in the manufacture of the integrated circuits is achieved. In addition, less electrical energy is required.

Das zur Kupferabscheidung eingesetzte Bad enthält neben der mindestens einen Kupferionenquelle, vorzugsweise einem Kupfersalz, beispielsweise Kup­ fersulfat, Kupfermethansulfonat oder Kupferfluoroborat, zusätzlich mindestens einen Stoff zur Erhöhung der elektrischen Leitfähigkeit des Bades, beispiels­ weise Schwefelsäure, Methansulfonsäure oder Fluoroborsäure.The bath used for copper deposition contains at least the a copper ion source, preferably a copper salt, for example copper ferrous sulfate, copper methane sulfonate or copper fluoroborate, additionally at least a substance to increase the electrical conductivity of the bath, for example as sulfuric acid, methanesulfonic acid or fluoroboric acid.

Typische Konzentrationen dieser Grundbestandteile sind nachfolgend angege­ ben:
Typical concentrations of these basic components are given below:

Kupfersulfat (CuSO4 . 5H2O) 20-250 g/l
vorzugsweise 80-140 g/l
oder 180-220 g/l
Schwefelsäure, konz. 50-350 g/l
vorzugsweise 180-280 g/l
oder 50-90 g/l.Copper sulfate (CuSO. 4 5H 2 O) 20-250 g / l
preferably 80-140 g / l
or 180-220 g / l
Sulfuric acid, conc. 50-350 g / l
preferably 180-280 g / l
or 50-90 g / l.

Ferner kann in der Abscheidelösung ein Chlorid enthalten sein, beispielsweise Natriumchlorid oder Salzsäure. Deren typische Konzentrationen sind nachfol­ gend angegeben:
A chloride, for example sodium chloride or hydrochloric acid, may also be present in the deposition solution. Their typical concentrations are given below:

Chloridionen (zugegeben beispielsweise als NaCl) 0,01-0,18 g/l
vorzugsweise 0,03-0,10 g/l.Chloride ions (added for example as NaCl) 0.01-0.18 g / l
preferably 0.03-0.10 g / l.

Darüber hinaus enthält das erfindungsgemäße Bad mindestens eine Additiv­ verbindung zur Steuerung der physikalisch-mechanischen Eigenschaften der Kupferschichten. Geeignete Additivverbindungen sind polymere Sauerstoff ent­ haltende Verbindungen, organische Schwefelverbindungen, Thioharnstoffver­ bindungen und polymere Phenazoniumverbindungen.In addition, the bath according to the invention contains at least one additive connection to control the physical-mechanical properties of the Copper layers. Suitable additive compounds are polymeric oxygen holding compounds, organic sulfur compounds, thiourea ver bonds and polymeric phenazonium compounds.

Die Additivverbindungen sind innerhalb folgender Konzentrationsbereiche in der Abscheidelösung enthalten:
übliche polymere Sauerstoff ent­ haltende Verbindungen 0,005-20 g/l
vorzugsweise 0,01-5 g/l
übliche wasserlösliche organische Schwefelverbindungen 0,0005-0,4 g/l
vorzugsweise 0,001-0,15 g/l.The additive compounds are contained in the deposition solution within the following concentration ranges:
Common polymeric oxygen-containing compounds 0.005-20 g / l
preferably 0.01-5 g / l
usual water-soluble organic sulfur compounds 0.0005-0.4 g / l
preferably 0.001-0.15 g / l.

In Tabelle 1 sind einige polymere Sauerstoff enthaltende Verbindungen aufge­ führt.Table 1 lists some polymeric oxygen-containing compounds leads.

Tabelle 1 (polymere Sauerstoff enthaltende Verbindungen)Table 1 (polymeric oxygen-containing compounds)

Carboxymethylcellulose
Nonylphenol-polyglykolether
Octandiol-bis-(polyalkylenglykolether)
Octanolpolyalkylenglykolether
Ölsäure-polyglykolester
Polyethylen-propylenglykol
Polyethylenglykol
Polyethylenglykol-dimethylether
Polyoxypropylenglykol
Polypropylenglykol
Polyvinylalkohol
Stearinsäure-polyglykolester
Stearylalkohol-polyglykolether
β-Naphthol-polyglykolether
Carboxymethyl cellulose
Nonylphenol polyglycol ether
Octanediol bis (polyalkylene glycol ether)
Octanol polyalkylene glycol ether
Oleic acid polyglycol ester
Polyethylene propylene glycol
Polyethylene glycol
Polyethylene glycol dimethyl ether
Polyoxypropylene glycol
Polypropylene glycol
Polyvinyl alcohol
Stearic acid polyglycol ester
Stearyl alcohol polyglycol ether
β-naphthol polyglycol ether

In Tabelle 2 sind verschiedene Schwefelverbindungen mit geeigneten funktio­ nellen Gruppen zur Erzeugung der Wasserlöslichkeit angegeben.Table 2 shows various sulfur compounds with suitable functions nellen groups specified for the generation of water solubility.

Tabelle 2 (organische Schwefelverbindungen)Table 2 (organic sulfur compounds)

3-(Benzthiazolyl-2-thio)-propylsulfonsäure, Natriumsalz
3-Mercaptopropan-1-sulfonsäure, Natriumsalz
Ethylendithiodipropylsulfonsäure, Natriumsalz
Bis-(p-sulfophenyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfobutyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfohydroxypropyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfopropyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfopropyl)-sulfid, Dinatriumsalz
Methyl-(ω-sulfopropyl)-disulfid, Dinatriumsalz
Methyl-(ω-sulfopropyl)-trisulfid, Dinatriumsalz
O-Ethyl-dithiokohlensäure-S-(ω-sulfopropyl)-ester, Kaliumsalz
Thioglykolsäure
Thiophosphorsäure-O-ethyl-bis-(ω-sulfopropyl)-ester, Dinatriumsalz
Thiophosphorsäure-tris-(ω-sulfopropyl)-ester, Trinatriumsalz
3- (benzothiazolyl-2-thio) propyl sulfonic acid, sodium salt
3-mercaptopropan-1-sulfonic acid, sodium salt
Ethylene dithiodipropyl sulfonic acid, sodium salt
Bis (p-sulfophenyl) disulfide, disodium salt
Bis (ω-sulfobutyl) disulfide, disodium salt
Bis (ω-sulfohydroxypropyl) disulfide, disodium salt
Bis- (ω-sulfopropyl) disulfide, disodium salt
Bis (ω-sulfopropyl) sulfide, disodium salt
Methyl (ω-sulfopropyl) disulfide, disodium salt
Methyl (ω-sulfopropyl) trisulfide, disodium salt
O-ethyl-dithiocarbonic acid S- (ω-sulfopropyl) ester, potassium salt
Thioglycolic acid
Thiophosphoric acid-O-ethyl-bis (ω-sulfopropyl) ester, disodium salt
Thiophosphoric acid tris (ω-sulfopropyl) ester, trisodium salt

Thioharnstoffverbindungen und polymere Phenazoniumverbindungen als Additivverbindungen werden in folgenden Konzentrationen eingesetzt:
Thiourea compounds and polymeric phenazonium compounds as additive compounds are used in the following concentrations:

0,0001-0,50 g/l
vorzugsweise 0,0005-0,04 g/l.0.0001-0.50 g / l
preferably 0.0005-0.04 g / l.

Um die erfindungsgemäßen Wirkungen bei der Anwendung des beanspruchten Verfahrens zu erreichen, sind im Bad zusätzlich Fe(II)- und/oder Fe(III)-Verbin­ dungen enthalten. Die Konzentration dieser Stoffe ist nachfolgend angegeben:
In order to achieve the effects according to the invention when using the claimed method, Fe (II) and / or Fe (III) compounds are additionally present in the bath. The concentration of these substances is given below:

Eisen-(II)-sulfat (FeSO4 . 7H2O) 1-120 g/l
vorzugsweise 20-80 g/Liter.Iron (II) sulfate (FeSO 4, 7H 2 O) 1-120 g / l
preferably 20-80 g / liter.

Geeignete Eisensalze sind Eisen(II)-sulfat-Heptahydrat und Eisen(III)-sulfat- Nonahydrat, aus denen sich nach kurzer Betriebszeit das wirksame Fe2+/Fe3+- Redoxsystem bildet. Diese Salze sind hervorragend geeignet für wäßrige, saure Kupferbäder. Es können auch andere wasserlösliche Eisensalze verwendet werden, beispielsweise Eisenperchlorat, sofern sie keine biologisch nicht ab­ baubaren (harten) Komplexbildner enthalten, die bei der Spülwasserentsorgung Probleme bereiten können (beispielsweise Eisenammoniumalaun). Die Verwen­ dung von Eisenverbindungen mit Anionen, die bei der Kupferabscheidelösung zu unerwünschten Nebenreaktionen führen, wie beispielsweise Chlorid oder Nitrat, sollten möglichst vermieden werden.Suitable iron salts are iron (II) sulfate heptahydrate and iron (III) sulfate nonahydrate, from which the effective Fe 2+ / Fe 3+ redox system is formed after a short operating time. These salts are ideally suited for aqueous, acidic copper baths. Other water-soluble iron salts can also be used, for example iron perchlorate, provided they do not contain any biodegradable (hard) complexing agents which can cause problems in the rinsing water disposal (for example iron ammonium alum). The use of iron compounds with anions, which lead to undesirable side reactions in the copper plating solution, such as chloride or nitrate, should be avoided if possible.

Als Anoden werden keine löslichen Anoden aus Kupfer eingesetzt, sondern dimensionsstabile, unlösliche Anoden. Durch Verwendung der dimensionsstabi­ len, unlöslichen Anoden kann ein konstanter Abstand zwischen den Anoden und den Wafern eingestellt werden. Die Anoden sind in ihrer geometrischen Form problemlos an die Wafer anpaßbar und verändern im Gegensatz zu lösli­ chen Anoden ihre geometrischen Außenabmessungen praktisch nicht. Dadurch bleibt der die Schichtdickenverteilung an der Oberfläche der Wafer beeinflus­ sende Abstand zwischen den Anoden und den Wafern konstant.No soluble copper anodes are used as anodes, but instead Dimensionally stable, insoluble anodes. By using the dimension stabilizer len, insoluble anodes can maintain a constant distance between the anodes and set the wafers. The anodes are in their geometric Shape easily adaptable to the wafers and change in contrast to soluble Chen anodes their geometrical external dimensions practically not. Thereby remains that affects the layer thickness distribution on the surface of the wafer constant distance between the anodes and the wafers.

Zur Herstellung unlöslicher Anoden werden gegenüber dem Elektrolyten wider­ standsfähige (inerte) Materialien eingesetzt, wie beispielsweise Edelstahl oder Blei. Vorzugsweise werden Anoden verwendet, die als Grundwerkstoff Titan oder Tantal enthalten, das vorzugsweise mit Edelmetallen oder Oxiden der Edelmetalle beschichtet ist. Als Beschichtung werden beispielsweise Platin, Iridium oder Ruthenium sowie die Oxide oder Mischoxide dieser Metalle ver­ wendet. Für die Beschichtung können neben Platin, Iridium und Ruthenium grundsätzlich auch Rhodium, Palladium, Osmium, Silber und Gold bzw. deren Oxide und Mischoxide eingesetzt werden. Eine besonders hohe Widerstands­ fähigkeit gegenüber den Elektrolysebedingungen konnte beispielsweise an ei­ ner Titananode mit einer Iridiumoxidoberfläche beobachtet werden, die mit fei­ nen Partikeln, beispielsweise kugelförmigen Körpern, bestrahlt und dadurch porenfrei verdichtet wurde.To produce insoluble anodes are resisted to the electrolyte stable (inert) materials such as stainless steel or Lead. Anodes are preferably used which have titanium as the base material or contain tantalum, which preferably with precious metals or oxides Precious metals is coated. Platinum, for example, Iridium or ruthenium and the oxides or mixed oxides of these metals ver turns. In addition to platinum, iridium and ruthenium basically also rhodium, palladium, osmium, silver and gold or their Oxides and mixed oxides are used. A particularly high resistance ability to the electrolysis conditions, for example, to ei A titanium anode with an iridium oxide surface can be observed, which NEN particles, for example spherical bodies, irradiated and thereby was compacted pore-free.

Da die bei der Abscheidung aus der Abscheidelösung verbrauchten Kupferio­ nen durch die Anoden nicht unmittelbar durch Auflösung nachgeliefert werden können, werden diese durch chemische Auflösung von entsprechenden Kupfer­ teilen oder Kupfer enthaltenden Formkörpern ergänzt. Durch die oxidierende Wirkung der in der Abscheidelösung enthaltenen Fe(III)-Verbindungen werden in einer Redoxreaktion Kupferionen aus den Kupferteilen oder Formkörpern gebildet.Since the copper ion used in the separation from the separation solution by the anodes are not immediately supplied by dissolution can, these are achieved by chemical dissolution of appropriate copper parts or moldings containing copper added. By the oxidizing Effect of the Fe (III) compounds contained in the deposition solution  in a redox reaction copper ions from the copper parts or moldings educated.

Zur Ergänzung der durch Abscheidung verbrauchten Kupferionen wird daher ein Kupferionen-Generator eingesetzt, in dem Teile aus Kupfer enthalten sind. Zur Regenerierung der durch Verbrauch an Kupferionen verarmten Abschei­ delösung wird diese an den Anoden vorbeigeführt, wobei sich Fe(III)-Verbin­ dungen aus den Fe(II)-Verbindungen bilden. Anschließend wird die Lösung durch den Kupferionen-Generator hindurchgeleitet und dabei mit den Kupfer­ teilen in Kontakt gebracht. Dabei reagieren die Fe(III)-Verbindungen mit den Kupferteilen unter Bildung von Kupferionen, d. h. die Kupferteile lösen sich auf. Gleichzeitig werden die Fe(III)-Verbindungen in die Fe(II)-Verbindungen über­ führt. Durch Bildung der Kupferionen wird die Gesamtkonzentration der in der Abscheidelösung enthaltenen Kupferionen konstant gehalten. Vom Kupferionen-Generator aus gelangt die Abscheidelösung wieder zurück in den mit den Wafern und den Anoden in Kontakt stehenden Elektrolytraum.To supplement the copper ions consumed by deposition is therefore a copper ion generator is used, which contains parts made of copper. For the regeneration of the waste depleted by the consumption of copper ions This solution is passed past the anodes, with Fe (III) verbin form compounds from the Fe (II) compounds. Then the solution passed through the copper ion generator and thereby with the copper share in contact. The Fe (III) compounds react with the Copper parts to form copper ions, i. H. the copper parts dissolve. At the same time, the Fe (III) compounds are converted into the Fe (II) compounds leads. By forming the copper ions the total concentration in the Deposition solution containing copper ions kept constant. From The copper ion generator returns the deposition solution to the electrolyte space in contact with the wafers and the anodes.

Durch diese spezielle Technik kann die Konzentration der Kupferionen in der Abscheidelösung sehr leicht konstant gehalten werden.This special technique enables the concentration of copper ions in the Separation solution can be kept very easily constant.

Für die Kupferabscheidung werden die Wafer üblicherweise horizontal gehalten. Dabei wird darauf geachtet, daß die Rückseite des Wafers nicht mit der Ab­ scheidelösung in Kontakt kommt. Den Wafern sind Anoden im Abscheidebad, ebenfalls horizontal gehalten, direkt gegenüber angeordnet.The wafers are usually held horizontally for copper deposition. Care is taken to ensure that the back of the wafer is not aligned with the Ab solution comes into contact. The wafers have anodes in the deposition bath, also held horizontally, directly opposite.

Das erfindungsgemäße Verfahren eignet sich insbesondere zum Bilden von Leiterbahnen, Verbindungskontaktierungen und Anschlußplätzen in an den Oberflächen von Wafern liegenden Vertiefungen. Üblicherweise werden die Oberflächen der Wafer vor der Bildung dieser metallischen Strukturen aus Sili­ ziumdioxid gebildet. Zur Herstellung der Leiterbahnen und Verbindungskontak­ tierungen wird Kupfer hierzu in grabenartigen oder als Sackloch ausgebildeten Vertiefungen abgeschieden. The method according to the invention is particularly suitable for forming Conductor tracks, connection contacts and connection points in the Wells on the surfaces of wafers. Usually the Surfaces of the wafers before the formation of these metallic structures from sili calcium dioxide formed. For producing the conductor tracks and connection contact For this purpose, copper is formed in trench-like or blind holes Wells deposited.  

Um auf der dielektrischen Oberfläche der Siliziumdioxidschicht eine Kupfer­ schicht galvanisch abscheiden zu können, muß erstere zunächst elektrisch leitend gemacht werden. Außerdem müssen geeignete Vorkehrungen getroffen werden, um die Diffusion von Kupferatomen in das darunterliegende Silizium zu verhindern.To make a copper on the dielectric surface of the silicon dioxide layer To be able to electrodeposit the layer, the first must be electrical be made conductive. Suitable precautions must also be taken to increase the diffusion of copper atoms into the underlying silicon prevent.

Um eine Diffusionssperre zwischen der Kupferschicht und Silizium zu erzeugen wird daher beispielsweise eine Nitridschicht (beispielsweise Tantalnitridschicht) mit einem Sputterverfahren gebildet.To create a diffusion barrier between the copper layer and silicon therefore, for example, a nitride layer (e.g. tantalum nitride layer) formed with a sputtering process.

Anschließend wird die Grundmetallschicht erzeugt, die eine elektrisch leitfähige Grundlage für die anschließende galvanische Metallisierung bildet. Als Grund­ metallschicht wird eine vorzugsweise 0,02 µm bis 0,3 µm dicke, ganzflächige Schicht erzeugt, vorzugsweise mit einem physikalischen Metallabscheidever­ fahren und/oder einem CVD-Verfahren und/oder einem PECVD-Verfahren. Beispielsweise kann eine aus Kupfer bestehende Grundmetallschicht abge­ schieden werden.Then the base metal layer is created, which is an electrically conductive Forms the basis for the subsequent galvanic metallization. As a reason metal layer is a preferably 0.02 µm to 0.3 µm thick, full-area Layer produced, preferably with a physical metal separator drive and / or a CVD process and / or a PECVD process. For example, a base metal layer consisting of copper can be removed be divorced.

Danach wird die etwa 1 µm dicke Kupferschicht nach dem vorstehend beschrie­ benen Verfahren galvanisch abgeschieden. Selbstverständlich kann diese Schicht auch dünner oder dicker sein, beispielsweise von 0,2 µm bis 5 µm.Then the approximately 1 micron thick copper layer is described according to the above This method is galvanically deposited. Of course this can Layer can also be thinner or thicker, for example from 0.2 µm to 5 µm.

Nach der Bildung dieser Kupferschicht wird die Struktur der Leiterbahnen, Ver­ bindungskontaktierungen und Anschlußplätze übertragen. Hierzu können übli­ che Strukturierungsverfahren angewendet werden. Beispielsweise kann die gebildete Kupferschicht mit einer Resistschicht überzogen werden und an­ schließend durch Entfernen der Resistschicht an den Stellen wieder freigelegt werden, an denen keine Leiterbahnen, Verbindungskontaktierungen oder An­ schlußplätze gebildet werden sollen. Schließlich wird die Kupferschicht in den freigelegten Bereichen entfernt.After the formation of this copper layer, the structure of the conductor tracks, Ver Transfer binding contacts and connection points. For this purpose, übli structuring procedures are applied. For example, the formed copper layer are coated with a resist layer and on finally exposed again by removing the resist layer at the points where there are no conductor tracks, connection contacts or an final places should be formed. Finally, the copper layer in the exposed areas removed.

In der als "Damaszener Kupfermetallisierung" bekannt gewordenen Verfahrens­ weise wird Kupfer insbesondere in den graben- bzw. lochartigen Vertiefungen abgeschieden und das sich auf der Oberfläche des Wafers außerhalb der Ver­ tiefungen abgeschiedene Kupfer mit einem Polierverfahren, das auf mecha­ nischen und chemischen Methoden beruht (CMP-Verfahren), selektiv entfernt.In the process known as "Damascene copper metallization" Copper becomes wise especially in the trench or hole-like depressions deposited and that on the surface of the wafer outside the ver  Deposited copper with a polishing process based on mecha African and chemical methods (CMP process), selectively removed.

Nachfolgend wird ein Beispiel für das erfindungsgemäße Verfahren angegeben.An example of the method according to the invention is given below.

Beispielexample

Zur Herstellung einer Kupferschicht wurde ein mit Vertiefungen (trenches, vias) versehener Wafer zuerst mit einer Diffusionsbarriere aus Tantalnitrid und an­ schließend mit einer etwa 0,1 µm dicken Kupferschicht, die beide mit Sputter­ verfahren gebildet wurden, überzogen. Zur weiteren Abscheidung der Kupfer­ schicht mit dem erfindungsgemäßen Verfahren wurde ein Kupferabscheidebad mit folgender Zusammensetzung eingesetzt:
To produce a copper layer, a wafer provided with trenches (vias) was first covered with a diffusion barrier made of tantalum nitride and then with an approximately 0.1 μm thick copper layer, both of which were formed using a sputtering process. For the further deposition of the copper layer using the method according to the invention, a copper deposition bath with the following composition was used:

H2SO4, 98 Gew.-% 230 g/l,
CuSO4 . 5H2O 138 g/l
FeSO4 . 7H2O 65 g/l
NaCl 0,08 g/l
Sauerstoff enthaltende polymere Netzmittel in WasserH 2 SO 4 , 98% by weight 230 g / l,
CuSO 4 . 5H 2 O 138 g / l
FeSO 4 . 7H 2 O 65 g / l
NaCl 0.08 g / l
Polymeric wetting agents containing oxygen in water

Das Kupfer wurde unter folgenden Bedingungen abgeschieden:
The copper was deposited under the following conditions:

kathodische Stromdichte 4 A/dm2
Umwälzleistung des Bades 5 l/min
unlösliche Anoden
Raumtemperaturcathodic current density 4 A / dm 2
Circulation capacity of the bath 5 l / min
insoluble anodes
Room temperature

Das Beschichtungsergebnis ist an Hand von Querschliffen durch den Wafer 1 in Fig. 1 gezeigt, der mit Kupfer 3 gefüllte Vertiefungen 2 mit unterschiedlichen Breiten D vor Durchführung eines CMP-Verfahrens aufweist. Auch die Ober­ flächen der erhabenen Stellen am Wafer 1 sind mit der Kupferschicht 3 überzo­ gen. Die Kupferschichtdicke d über den Vertiefungen 2 ist überraschenderweise größer als über den erhabenen Stellen auf dem Wafer 1. Dadurch ist es nicht sehr aufwendig, eine ebene Oberfläche des Wafers 1 mit dem CMP-Verfahren zu erreichen.The coating result is shown by means of cross sections through the wafer 1 in FIG. 1, which has depressions 2 filled with copper 3 with different widths D before a CMP process is carried out. The upper surfaces of the raised areas on the wafer 1 are also coated with the copper layer 3. The copper layer thickness d above the depressions 2 is surprisingly greater than above the raised areas on the wafer 1 . As a result, it is not very expensive to achieve a flat surface of the wafer 1 using the CMP method.

Claims (9)

1. Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer auf mit Vertiefungen versehenen Halbleitersubstratoberflächen bei der Herstellung von integrierten Schaltungen, insbesondere in Vertiefungen mit hohem Aspektverhältnis, mit folgenden Verfahrensschritten:
  • a) Beschichten der mit den Vertiefungen versehenen Halbleitersubstrat­ oberflächen mit einer ganzflächigen Grundmetallschicht, um eine aus­ reichende Leitfähigkeit für die galvanische Abscheidung zu erzielen;
  • b) ganzflächiges Abscheiden von Kupferschichten mit gleichmäßiger Schichtdicke auf der Grundmetallschicht mit einem galvanischen Metall­ abscheideverfahren durch In-Kontakt-Bringen der Halbleitersubstrate mit einem Kupferabscheidebad,
    • a) wobei das Kupferabscheidebad mindestens eine Kupferionen­ quelle, mindestens eine Additivverbindung zur Steuerung der physikalisch-mechanischen Eigenschaften der Kupferschichten sowie Fe(II)-Verbindungen und/oder Fe(III)-Verbindungen enthält und
    • b) wobei zwischen den Halbleitersubstraten und dimensionsstabi­ len, in dem Bad unlöslichen und mit diesem in Kontakt gebrachten Gegenelektroden eine elektrische Spannung angelegt wird, so daß zwischen den Halbleitersubstraten und den Gegenelektroden ein elektrischer Strom fließt;
  • c) Strukturieren der Kupferschicht.
1. Method for the galvanic formation of conductor structures from high-purity copper on recessed semiconductor substrate surfaces in the manufacture of integrated circuits, in particular in recesses with a high aspect ratio, with the following method steps:
  • a) coating the semiconductor substrate provided with the depressions with an all-over base metal layer in order to achieve sufficient conductivity for the electrodeposition;
  • b) full-surface deposition of copper layers with a uniform layer thickness on the base metal layer using a galvanic metal deposition process by bringing the semiconductor substrates into contact with a copper deposition bath,
    • a) wherein the copper plating bath contains at least one copper ion source, at least one additive compound for controlling the physical-mechanical properties of the copper layers as well as Fe (II) compounds and / or Fe (III) compounds and
    • b) wherein an electrical voltage is applied between the semiconductor substrates and dimensionally stable, insoluble in the bath and brought into contact with the counter electrodes, so that an electrical current flows between the semiconductor substrates and the counter electrodes;
  • c) Structuring the copper layer.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Strom mit einer zeitlichen Abfolge von uni- oder bipolaren Pulsen verändert wird. 2. The method according to claim 1, characterized in that the current with a time sequence of unipolar or bipolar pulses is changed.   3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Strom mit einer zeitlichen Abfolge von bipolaren Pulsen, bestehend aus einer Folge von 20 Millisekunden bis 100 Millisekunden dauernden kathodischen und 0,3 Milli­ sekunden bis 10 Millisekunden dauernden anodischen Pulsen, verändert wird.3. The method according to claim 2, characterized in that the current with a time sequence of bipolar pulses, consisting of a sequence of 20 milliseconds to 100 milliseconds cathodic and 0.3 milli anodic pulses lasting from seconds to 10 milliseconds. 4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß im Falle bipolarer Pulse der Betrag des Peakstroms der anodischen Pulse auf mindestens denselben Wert eingestellt wird wie der Betrag des Peakstroms der kathodischen Pulse.4. The method according to any one of claims 2 or 3, characterized in that in the case of bipolar pulses, the amount of the peak current of the anodic pulses to at least the same value is set as the magnitude of the peak current of the cathodic pulses. 5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß im Falle bipolarer Pulse der Betrag des Peakstroms der anodischen Pulse zwei- bis dreimal so hoch eingestellt wird wie der Betrag des Peakstroms der kathodischen Pulse.5. The method according to any one of claims 2 to 4, characterized in that in the case of bipolar pulses, the magnitude of the peak current of the anodic pulses two to three times is set as high as the amount of the peak current of the cathodic pulses. 6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich­ net, daß mindestens eine Additivverbindung verwendet wird, ausgewählt aus der Gruppe, bestehend aus polymeren Sauerstoff enthaltenden Verbindungen, organischen Schwefelverbindungen, Thioharnstoffverbindungen und polymeren Phenazoniumverbindungen.6. The method according to any one of the preceding claims, characterized net that at least one additive compound is used selected from the group consisting of polymeric oxygen-containing compounds, organic sulfur compounds, thiourea compounds and polymers Phenazonium compounds. 7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich­ net, daß mit Edelmetallen oder Oxiden der Edelmetalle beschichtete inerte Me­ talle als dimensionsstabile, unlösliche Gegenelektroden eingesetzt werden.7. The method according to any one of the preceding claims, characterized in net that inert Me coated with precious metals or oxides of the precious metals talle be used as dimensionally stable, insoluble counter electrodes. 8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß mit Iridiumoxid beschichtetes und mittels feiner Partikel bestrahltes Titan-Streckmetall als Ge­ genelektrode eingesetzt wird.8. The method according to claim 6, characterized in that with iridium oxide coated titanium expanded metal irradiated by means of fine particles as Ge gene electrode is used. 9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich­ net, daß die Konzentration der Verbindungen der Kupferionenquelle im Kupfer­ abscheidebad zeitlich konstant gehalten wird, indem Kupferteile oder Kupfer enthaltende Formkörper mit dem Kupferabscheidebad in Kontakt gebracht und Kupfer durch Reaktion mit im Bad enthaltenen Fe(III)-Verbindungen und/oder Fe(III)-ionen aufgelöst wird.9. The method according to any one of the preceding claims, characterized net that the concentration of the compounds of the copper ion source in copper deposition bath is kept constant over time by copper parts or copper moldings containing brought into contact with the copper deposition bath and Copper by reaction with Fe (III) compounds and / or contained in the bath Fe (III) ions is dissolved.
DE19915146A 1999-01-21 1999-03-26 Production of highly pure copper wiring trace on semiconductor wafer for integrated circuit by applying metal base coat, plating and structurization uses dimensionally-stable insoluble counter-electrode in electroplating Expired - Fee Related DE19915146C1 (en)

Priority Applications (14)

Application Number Priority Date Filing Date Title
DE19915146A DE19915146C1 (en) 1999-01-21 1999-03-26 Production of highly pure copper wiring trace on semiconductor wafer for integrated circuit by applying metal base coat, plating and structurization uses dimensionally-stable insoluble counter-electrode in electroplating
PCT/DE2000/000133 WO2000044042A1 (en) 1999-01-21 2000-01-11 Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
JP2000595378A JP3374130B2 (en) 1999-01-21 2000-01-11 Method for electrolytically forming high-purity copper conductor structures in integrated circuit fabrication
EP00908927A EP1153430B1 (en) 1999-01-21 2000-01-11 Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
KR10-2001-7009124A KR100399796B1 (en) 1999-01-21 2000-01-11 Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
CA002359473A CA2359473A1 (en) 1999-01-21 2000-01-11 Method for electrolytically forming conductor structures from highly pure copper when producing integrated circuits
BR0007639-2A BR0007639A (en) 1999-01-21 2000-01-11 Process for galvanic formation of conductive structures of high purity copper in the production of integrated circuits
AT00908927T ATE282248T1 (en) 1999-01-21 2000-01-11 METHOD FOR GALVANICALLY FORMING CONDUCTOR STRUCTURES FROM HIGH PURITY COPPER IN THE PRODUCTION OF INTEGRATED CIRCUITS
US09/831,763 US6793795B1 (en) 1999-01-21 2000-01-11 Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
CNB008029377A CN1137511C (en) 1999-01-21 2000-01-11 Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
AU31435/00A AU3143500A (en) 1999-01-21 2000-01-11 Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
DE50008594T DE50008594D1 (en) 1999-01-21 2000-01-11 METHOD FOR GALVANICALLY FORMING CONDUCTOR STRUCTURES FROM HIGH-PURITY COPPER IN THE PRODUCTION OF INTEGRATED CIRCUITS
TW089100776A TW464989B (en) 1999-01-21 2000-01-19 Method of electrolytically forming conductor structures from highly pure copper when producing integrated circuits
HK02100957.9A HK1039683B (en) 1999-01-21 2002-02-07 Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19903178 1999-01-21
DE19915146A DE19915146C1 (en) 1999-01-21 1999-03-26 Production of highly pure copper wiring trace on semiconductor wafer for integrated circuit by applying metal base coat, plating and structurization uses dimensionally-stable insoluble counter-electrode in electroplating

Publications (1)

Publication Number Publication Date
DE19915146C1 true DE19915146C1 (en) 2000-07-06

Family

ID=7895537

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19915146A Expired - Fee Related DE19915146C1 (en) 1999-01-21 1999-03-26 Production of highly pure copper wiring trace on semiconductor wafer for integrated circuit by applying metal base coat, plating and structurization uses dimensionally-stable insoluble counter-electrode in electroplating
DE50008594T Expired - Lifetime DE50008594D1 (en) 1999-01-21 2000-01-11 METHOD FOR GALVANICALLY FORMING CONDUCTOR STRUCTURES FROM HIGH-PURITY COPPER IN THE PRODUCTION OF INTEGRATED CIRCUITS

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50008594T Expired - Lifetime DE50008594D1 (en) 1999-01-21 2000-01-11 METHOD FOR GALVANICALLY FORMING CONDUCTOR STRUCTURES FROM HIGH-PURITY COPPER IN THE PRODUCTION OF INTEGRATED CIRCUITS

Country Status (2)

Country Link
KR (1) KR100399796B1 (en)
DE (2) DE19915146C1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1323850A1 (en) * 2001-12-18 2003-07-02 Shipley Co. L.L.C. Electroplating method of printed circuit with pulsed current density
DE10232612A1 (en) * 2002-07-12 2004-02-05 Atotech Deutschland Gmbh Device and method for monitoring an electrolytic process
WO2004081262A1 (en) * 2003-03-10 2004-09-23 Atotech Deutschland Gmbh Method of electroplating a workpiece having high-aspect ratio holes
DE10325101A1 (en) * 2003-06-03 2004-12-30 Atotech Deutschland Gmbh Method for filling µ-blind vias (µ-BVs)
DE102004045451A1 (en) * 2004-09-20 2006-03-30 Atotech Deutschland Gmbh Galvanic process for filling through-holes with metals, in particular printed circuit boards with copper
WO2007112971A2 (en) * 2006-03-30 2007-10-11 Atotech Deutschland Gmbh Electrolytic method for filling holes and cavities with metals
US20180047606A1 (en) * 2016-03-29 2018-02-15 Ngk Insulators, Ltd. Electrostatic chuck heater

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190082295A (en) * 2016-11-18 2019-07-09 허친슨 테크놀로지 인코포레이티드 High aspect ratio electroplating structure and anisotropic electroplating process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19545231A1 (en) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Process for the electrolytic deposition of metal layers
DE19653681A1 (en) * 1996-12-13 1998-06-18 Atotech Deutschland Gmbh Process for the electrolytic deposition of copper layers with uniform layer thickness and good optical and metal-physical properties
WO1998027585A1 (en) * 1996-12-16 1998-06-25 International Business Machines Corporation Electroplated interconnection structures on integrated circuit chips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19545231A1 (en) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Process for the electrolytic deposition of metal layers
DE19653681A1 (en) * 1996-12-13 1998-06-18 Atotech Deutschland Gmbh Process for the electrolytic deposition of copper layers with uniform layer thickness and good optical and metal-physical properties
WO1998027585A1 (en) * 1996-12-16 1998-06-25 International Business Machines Corporation Electroplated interconnection structures on integrated circuit chips

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"Electrodeposition of high Ms cobalt-iron-copper alloys for recording heads", J.W. Chang, P.C. Andricacos, B. Petek, L.T. Romankiw, Proc.-Elec- trochem. Soc.(1992),92-10(Proc. Int. Symp. Magn. Mater. Processes, Devices, 2nd,1991),S.275-287 *
"pH-changes at the cathode during electrolysis of nickel, iron, and copper and their alloys and a simple technique for measuring pH changes at electrodes", L.T. Romankiw, Proc.-Electrochem. Soc.(1987),87-17(Proc. Symp. Electrodeposition Technol., Theory Pract.),301-25 *
"Technologie hochintegrierter Schaltungen", D. Widmann, H. Mader,H. Friedrich, 2.Aufl., Springer-Verlag, 1996 *
"VLSI-Electronic Microstructure Science", Norman G. Einspruch, Editor, insbes. Vol.19 "Advanced CMOS Technology", J.M. Pimbley, M. Ghezzo, H.G. Parks, D.M. Brown, Academic Press, New York, 1989 *
P.C. Andricacos et al. in IBM J. Res. Developm., Vol.42, S.567-574 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1323850A1 (en) * 2001-12-18 2003-07-02 Shipley Co. L.L.C. Electroplating method of printed circuit with pulsed current density
DE10232612B4 (en) * 2002-07-12 2006-05-18 Atotech Deutschland Gmbh Apparatus and method for monitoring an electrolytic process
DE10232612A1 (en) * 2002-07-12 2004-02-05 Atotech Deutschland Gmbh Device and method for monitoring an electrolytic process
WO2004081262A1 (en) * 2003-03-10 2004-09-23 Atotech Deutschland Gmbh Method of electroplating a workpiece having high-aspect ratio holes
DE10325101A1 (en) * 2003-06-03 2004-12-30 Atotech Deutschland Gmbh Method for filling µ-blind vias (µ-BVs)
DE102004045451B4 (en) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanic process for filling through-holes with metals, in particular printed circuit boards with copper
DE102004045451A1 (en) * 2004-09-20 2006-03-30 Atotech Deutschland Gmbh Galvanic process for filling through-holes with metals, in particular printed circuit boards with copper
US9445510B2 (en) 2004-09-20 2016-09-13 Atotech Deutschland Gmbh Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper
US9526183B2 (en) 2004-09-20 2016-12-20 Atotech Deutschland Gmbh Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper
WO2007112971A2 (en) * 2006-03-30 2007-10-11 Atotech Deutschland Gmbh Electrolytic method for filling holes and cavities with metals
WO2007112971A3 (en) * 2006-03-30 2007-11-29 Atotech Deutschland Gmbh Electrolytic method for filling holes and cavities with metals
CN101416569B (en) * 2006-03-30 2011-04-06 埃托特克德国有限公司 Electrolytic method for filling holes and recesses with metal
US8784634B2 (en) 2006-03-30 2014-07-22 Atotech Deutschland Gmbh Electrolytic method for filling holes and cavities with metals
US20180047606A1 (en) * 2016-03-29 2018-02-15 Ngk Insulators, Ltd. Electrostatic chuck heater
US10930539B2 (en) * 2016-03-29 2021-02-23 Ngk Insulators, Ltd. Electrostatic chuck heater

Also Published As

Publication number Publication date
DE50008594D1 (en) 2004-12-16
KR20010092786A (en) 2001-10-26
KR100399796B1 (en) 2003-09-29

Similar Documents

Publication Publication Date Title
EP1153430B1 (en) Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
DE19653681C2 (en) Process for the electrolytic deposition of copper layers with a uniform layer thickness and good optical and metal-physical properties and application of the process
DE60123189T2 (en) Germ layer repair and electroplating bath
DE69929607T2 (en) METALIZATION STRUCTURES FOR MICROELECTRONIC APPLICATIONS AND METHOD FOR PRODUCING THESE STRUCTURES
EP0862665B1 (en) Process for the electrolytic deposition of metal layers
DE60126853T2 (en) Plating method for filling contact holes
DE102005014748B4 (en) Technique for electrochemical deposition of a chemical order alloy
DE10309085A1 (en) Defect reduction in electroplated copper for semiconductor applications
EP2162922A1 (en) Contact structure for a semiconductor component and a method for production thereof
DE60100233T2 (en) seed layer
DE19915146C1 (en) Production of highly pure copper wiring trace on semiconductor wafer for integrated circuit by applying metal base coat, plating and structurization uses dimensionally-stable insoluble counter-electrode in electroplating
DE102015219012A1 (en) A semiconductor structure comprising a layer of a first metal between a diffusion barrier layer and a second metal and methods for their production
DE10321509B4 (en) A method of filling blind vias and forming an electrode
DE10232612B4 (en) Apparatus and method for monitoring an electrolytic process
KR20160006011A (en) Tin silver plating bath
DE10319135B4 (en) A method of electroplating copper over a patterned dielectric layer to improve process uniformity of a subsequent CMP process
EP1218569B1 (en) Galvanizing solution for the galvanic deposition of copper
DE19623274A1 (en) Aqueous solution for the electrolytic deposition of tin or a tin alloy
DE10033934A1 (en) Galvanic formation of conducting structures of highly pure copper on semiconductor substrates used in the production of integrated circuits uses a copper bath contains a copper ion source, and an additive compound
DE2943399A1 (en) COMPOSITION AND METHOD FOR THE GALVANIC DEPOSITION OF METALLIC PALLADIUM WITH A SUBSTANTIALLY CONSTANT BATHING PERFORMANCE
DE102019132610B4 (en) METHOD OF PERFORMING AN ECP PROCESS, METHOD OF MANUFACTURING A SEMICONDUCTOR STRUCTURE AND ECP EQUIPMENT
EP2028686A1 (en) Method for electrodepositing a metal, especially copper, and use of said method
OYAMADA et al. Via-filling by Copper Electroplating using Stepwise Current Control
WO2005057643A1 (en) Deposition method, particularly on copper, and integrated circuit arrangement
MXPA01007379A (en) Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee