DE19908430A1 - Microcomputer - Google Patents

Microcomputer

Info

Publication number
DE19908430A1
DE19908430A1 DE19908430A DE19908430A DE19908430A1 DE 19908430 A1 DE19908430 A1 DE 19908430A1 DE 19908430 A DE19908430 A DE 19908430A DE 19908430 A DE19908430 A DE 19908430A DE 19908430 A1 DE19908430 A1 DE 19908430A1
Authority
DE
Germany
Prior art keywords
memory
microcomputer
associative memory
fully associative
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19908430A
Other languages
German (de)
Inventor
Holger Sedlak
Berndt Gammel
Shuwei Guo
Oliver Kniffler
Wolfgang Gaertner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19908430A priority Critical patent/DE19908430A1/en
Priority to PCT/DE2000/000542 priority patent/WO2000052578A1/en
Publication of DE19908430A1 publication Critical patent/DE19908430A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

The invention relates to a microcomputer with redundant memory areas in the memory of the microcomputer. An additional entirely associative memory is arranged between the address unit and the address bus of the user memory.

Description

Die vorliegende Erfindung betrifft einen Mikrocomputer mit redundanten Speicherbereichen in seinem Speicher.The present invention relates to a microcomputer redundant memory areas in its memory.

Üblicherweise werden Mikrocomputer mit zusätzlichem redundan­ tem Speicher ausgestattet, um beispielsweise bei Fertigungs­ fehlern im Speicherfeld den Mikrocomputer trotzdem noch ver­ wenden zu können.Microcomputers are usually redundant tem memory, for example in manufacturing still fail to correct the microcomputer in the memory field to be able to turn.

Diese zusätzlichen Speicherbereiche werden dann bei Bedarf (beispielsweise bei Fertigungsfehlern im Speicherfeld) durch Laserfuses aktiviert bzw. deaktiviert. Auf diese Weise kann eine wesentlich höhere Ausbeute erzielt werden, da auch Gerä­ te mit einigen Fertigungsfehlern im Speicherfeld noch verwen­ det werden können.These additional storage areas are then used as needed (for example in the event of manufacturing errors in the storage field) Laser fuses activated or deactivated. That way a much higher yield can be achieved, since Gerä with some manufacturing defects in the storage field can be detected.

Insbesondere bei Sicherheitsmikrocomputern besteht jedoch bei der Aktivierung bzw. Deaktivierung von Speicherbereichen durch Laserfuses die Möglichkeit der Manipulation des Spei­ chers von außen. Es besteht dann die Gefahr eines Sicher­ heitsangriffs auf diesem Weg.However, in particular with security microcomputers the activation or deactivation of memory areas through laser fuses the possibility of manipulating the spit chers from the outside. There is then a risk of being safe attack on this path.

Aufgabe der Erfindung ist es daher, die Erhöhung der Sicher­ heit von Sicherheitsmikrocomputern dadurch zu erreichen, daß keine von außen aktivierbaren bzw. deaktivierbaren Laserfuses vorhanden sind. Erfindungsgemäß wird diese Aufgabe durch ei­ nen Mikrocomputer mit redundanten Speicherbereichen in seinem Speicher gelöst, bei dem ein zusätzlicher voll assoziativer Speicher zwischen der Adressierungseinheit und dem Adreßbus des Arbeitsspeichers angeordnet ist.The object of the invention is therefore to increase the security to achieve safety microcomputers in that no laser fuses that can be activated or deactivated from the outside available. According to the invention, this task is accomplished by egg NEN microcomputer with redundant memory areas in its Memory solved where an additional fully associative Memory between the addressing unit and the address bus the RAM is arranged.

Dabei ist es bevorzugt, daß der voll assoziative Speicher als Bereich des normalen Arbeitsspeichers des Mikroprozessors ausgeführt ist. Auf diese Weise wird kein zusätzliches Bau­ element erforderlich.It is preferred that the fully associative memory as Area of normal microprocessor memory  is executed. This way there is no additional construction element required.

Ebenso kann der voll assoziative Speicher als eigene Spei­ chereinheit nach Art eines Cache-Speichers ausgebildet sein. Dann kann der Speicher beispielsweise zum Zwischenspeichern von Adressen und/oder zur Verschlüsselung von Adressen ohne aufwendige Verschlüsselungsberechnung verwendet werden.Likewise, the fully associative memory can be used as a separate memory be designed in the manner of a cache memory. The memory can then be used for temporary storage, for example of addresses and / or for the encryption of addresses without complex encryption calculation can be used.

Vorzugsweise enthält der voll assoziative Speicher dabei eine Tabelle mit den logischen Adressen des Prozessors, denen in der Tabelle jeweils die tatsächlichen (substituierten) Adres­ sen im Speicher gegenübergestellt sind.The fully associative memory preferably contains one Table with the logical addresses of the processor, which in the actual (substituted) addresses in the table are compared in the memory.

Zur Lösung der o. g. Aufgabe lehrt die vorliegende Erfindung auch ein Verfahren zum Betrieb eines Mikrocomputers mit red- undanten Speicherbereichen in einem Speicher, wobei in dem Adreßpfad des Mikrocomputers ein voll assoziativer Speicher angeordnet wird.To solve the above. Object teaches the present invention also a method for operating a microcomputer with red andant memory areas in a memory, in which Address path of the microcomputer is a fully associative memory is arranged.

Vorzugsweise enthält der voll assoziative Speicher dann eine Tabelle mit den logischen Adressen des Prozessors, denen in der Tabelle jeweils die tatsächlichen (substituierten) Adres­ sen im Speicher zugeordnet werden.The fully associative memory then preferably contains one Table with the logical addresses of the processor, which in the actual (substituted) addresses in the table assigned in memory.

Es ist dabei besonders bevorzugt, wenn die Tabelle mit spezi­ eller Software geändert werden kann. Es können dann bei­ spielsweise auch noch im Betrieb auftretende Fehler im Spei­ cherfeld durch Änderung der Tabelle kompensiert werden. Auf diese Weise ist eine "Reparatur" nachträglicher Schäden im Speicherfeld möglich.It is particularly preferred if the table with spec software can be changed. It can then at for example, errors in the memory that still occur during operation field can be compensated by changing the table. On this is a "repair" of subsequent damage in the Storage field possible.

Der voll assoziative Speicher kann dabei auch zum Zwischen­ speichern von Adressen nach Art eines Cache-Speichers genutzt werden. The fully associative memory can also serve as an intermediate store addresses in the manner of a cache memory become.  

Vorzugsweise kann der voll assoziative Speicher auch zum Ver­ schlüsseln der Adreßzugriffe ohne aufwendige Verschlüsse­ lungsberechnung verwendet werden.Preferably, the fully associative memory can also be used for ver encrypt address accesses without expensive locks calculation can be used.

Vorzugsweise werden dazu die verschlüsselten Adressen in dem voll assoziativen Speicher eingetragen.For this purpose, the encrypted addresses in the fully associative memory entered.

Alternativ kann ein Teil des normalen Arbeitsspeichers des Mikrocomputer als voll assoziativer Speicher verwendet wer­ den.Alternatively, part of the normal working memory of the Microcomputers used as fully associative memory the.

Ein weiterer Vorteil der Erfindung ergibt sich daraus, daß durch den assoziativen Speicher ein Mapping zwischen ver­ schiedenen Speichern möglich ist.Another advantage of the invention results from the fact that a mapping between ver different saving is possible.

Die vorliegende Erfindung wird im folgenden anhand des in der beigefügten Zeichnung dargestellten Ausführungsbeispiels nä­ her erläutert. Es zeigt:The present invention is based on the in the attached drawing shown embodiment nä ago explained. It shows:

Fig. 1 einen erfindungsgemäßen assoziativen Speicher zwischen Adreßeinheit und externem Adressbus eines Mikrocomputers. Fig. 1 is an associative memory according to the invention between address unit and an external address bus of a microcomputer.

Wie in Fig. 1 dargestellt, ist erfindungsgemäß ein Speicher 10 mit einem redundantem Speicherbereich 12 vorgesehen. Der Speicher 10 ist wie üblich an den externen Adressbus 14 ange­ schlossen. Zwischen der Adressierungseinheit 16 der CPU und dem externen Adressbus ist erfindungsgemäß ein assoziativer Speicher 18 angeordnet. Dieser enthält eine Tabelle 20, in die jeweils die logischen Adressen (Adr.) und die zugehörigen tatsächlichen Adressen im Speicher (substituierte Adr.) ent­ hält, wobei jeder Adresse eine substituierte Adresse zugeord­ net ist. Auf diese Weise kann durch entsprechenden Ersatz der substituierten Adresse einer beschädigten Speicherzelle durch eine Adresse im redundanten Speicherbereich eine virtuelle Reparatur einer beschädigten Speicherzelle erfolgen. Die Zahl der Fehler im Speicher, die kompensiert werden können, hängt lediglich von der Größe des redundanten Speicherbereichs 12 ab.As shown in FIG. 1, a memory 10 with a redundant memory area 12 is provided according to the invention. The memory 10 is, as usual, connected to the external address bus 14 . According to the invention, an associative memory 18 is arranged between the addressing unit 16 of the CPU and the external address bus. This contains a table 20 , in each of which contains the logical addresses (addr.) And the associated actual addresses in the memory (substituted addr.), Each address being assigned a substituted address. In this way, a virtual repair of a damaged memory cell can be carried out by appropriately replacing the substituted address of a damaged memory cell with an address in the redundant memory area. The number of errors in the memory that can be compensated depends only on the size of the redundant memory area 12 .

Bei sicherheitsrelevanten Anwendungen ist es ratsam, daß kein direkter Zugriff auf den redundanten Speicherbereich möglich ist.In security-relevant applications, it is advisable that no direct access to the redundant memory area possible is.

Durch den assoziativen Speicher 18 ist zusätzlich ein Mapping zwischen verschiedenen Speichern möglich.Associative memory 18 additionally enables mapping between different memories.

Gleichzeitig läßt sich der assoziative Speicher auch zum Zwi­ schenspeichern von Adressen nach der Art eines Cache- Speichers verwenden. Dies ist insbesondere dann vorteilhaft, wenn Speicherzugriffe verschlüsselt erfolgen. Wird statt der Austauschadresse (substituierte Adresse) die verschlüsselte Adresse eingetragen, so kann ohne aufwendige Verschlüsse­ lungsberechnung ein Speicherzugriff auf diese Adresse erfol­ gen.At the same time, the associative memory can also be shared store addresses in the manner of a cache Use memory. This is particularly advantageous if storage access is encrypted. Will instead of Exchange address (substituted address) the encrypted Address entered, so without expensive closures memory access to this address gene.

Wenn Bauteile eingespart werden sollen, ist auch die Ausfüh­ rungsvariante möglich, bei der der assoziative Speicher di­ rekt in den Speicher verlegt ist. Das heißt, daß einfach die Tabelle 20 Adr. → Substituierte Adr. in einen Bereich des normalen Arbeitsspeichers eingetragen wird. Dann ist aller­ dings die zusätzliche Verwendung als Cache-Speicher nicht möglich und bei sicherheitsrelevanten Anwendungen muß der Zu­ griff auf den Bereich des Arbeitsspeichers, der die Tabelle enthält, besonders geschützt werden.If components are to be saved, the design variant is also possible in which the associative memory is moved directly to the memory. This means that the table 20 Addr. → Substituted Addr. Is simply entered in an area of the normal working memory. Then, however, the additional use as a cache memory is not possible and in security-relevant applications, access to the area of the working memory that contains the table must be specially protected.

Andererseits kann aber auch vorgesehen sein, daß der assozia­ tive Speicher durch Software eingestellt bzw. geändert werden kann. Dies erlaubt dann eine Veränderung des assoziativen Speichers auch noch während des Betriebes. Dies erlaubt die virtuelle Reparatur von während des Betriebes ausgefallenen Speicherbereichen solange, bis der gesamte redundante Spei­ cherbereich ausgenutzt ist. Dies kann insbesondere bei Anwen­ dungen in der Raumfahrt interessant sein, bei denen die Hard­ ware während des Betriebes nicht mehr zugänglich ist, jedoch ein softwaremässiger Zugriff, beispielsweise durch Fernwirk­ technik möglich ist.On the other hand, it can also be provided that the assozia tive memory can be set or changed by software can. This then allows a change in the associative Memory even during operation. This allows the virtual repair of failures during operation Storage areas until the entire redundant memory area is used. This can be especially true for users applications in space travel where the hard  goods are no longer accessible during operation, however software-based access, for example by telecontrol technology is possible.

Die erfindungsgemäße Verwendung eines assoziativen Speichers zur Speicherredundanz ist vorteilhafterweise auch wesentlich flexibler, als die bisherige Realisierung mit Hilfe von La­ serfuses im Stand der Technik.The use of an associative memory according to the invention storage redundancy is also advantageously essential more flexible than the previous implementation with the help of La State of the art serfuses.

Erfindungsgemäß wird also durch das Hinzufügen eines assozia­ tiven Speichers in den Adresspfad eines Mikrocomputers eine sehr flexible und sichere Möglichkeit erreicht, Speicher­ redundanz zu erlangen.According to the invention by adding an assozia tive memory in the address path of a microcomputer achieved very flexible and secure possibility of storage to achieve redundancy.

Erfindungsgemäß können durch den assoziativen Speicher von der Adressierungseinheit kommende Adressen beliebig in sub­ stituierte Adressen verwandelt werden. Sowohl herstellungsbe­ dingte Fehler im Speicher als auch später während des Betrie­ bes aufgetretene Fehler im Speicher können durch den assozia­ tiven Speicher virtuell behoben werden, indem im assoziativen Speicher (ARAM) die fehlerhafte Adresse (Adr) und dazu eine Austauschadresse (substituierte Adr) aus dem redundanten Speicherbereich eingetragen werden.According to the associative memory of the addressing unit any addresses in sub substituted addresses are transformed. Both manufacturing related errors in memory as well as later during operation errors that have occurred in the memory can be determined by the assozia tive memory can be virtually eliminated by the associative Memory (ARAM) the faulty address (Adr) and one Exchange address (substituted address) from the redundant Memory area can be entered.

Claims (12)

1. Mikrocomputer mit redundanten Speicherbereichen (12), in seinem Speicher (10), dadurch gekennzeichnet, daß ein zusätzlicher vollassoziativer Speicher (18) zwischen der Adressierungseinheit (16) und dem Adressbus (14) des Spei­ chers (10) angeordnet ist.1. Microcomputer with redundant memory areas ( 12 ), in its memory ( 10 ), characterized in that an additional fully associative memory ( 18 ) between the addressing unit ( 16 ) and the address bus ( 14 ) of the memory ( 10 ) is arranged. 2. Mikrocomputer nach Anspruch 1, dadurch gekennzeichnet, daß der vollassoziative Speicher (18) als Bereich des normalen Arbeitsspeichers (10) des Mikroprozessors ausgeführt ist.2. Microcomputer according to claim 1, characterized in that the fully associative memory ( 18 ) is designed as an area of the normal working memory ( 10 ) of the microprocessor. 3. Mikrocomputer nach Anspruch 1, dadurch gekennzeichnet, daß der vollassoziative Speicher (18) als eigene Speichereinheit nach Art eines Cache-Speichers ausgebildet ist.3. Microcomputer according to claim 1, characterized in that the fully associative memory ( 18 ) is designed as a separate storage unit in the manner of a cache memory. 4. Mikrocomputer nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der vollassoziative Speicher (18) eine Tabelle (20) mit den logischen Adressen des Prozessors enthält, denen in der Ta­ belle jeweils die tatsächlichen (substituierten) Adressen ge­ genübergestellt sind.4. Microcomputer according to one of claims 1 to 3, characterized in that the fully associative memory ( 18 ) contains a table ( 20 ) with the logical addresses of the processor, each of which the actual (substituted) addresses are compared in the table. 5. Verfahren zum Betrieb eines Mikrocomputers mit redundanten Speicherbereichen (12) in seinem Speicher (10), dadurch gekennzeichnet, daß in dem Adreßpfad des Mikrocomputers ein vollassoziativer Speicher (18) angeordnet wird.5. A method for operating a microcomputer with redundant memory areas ( 12 ) in its memory ( 10 ), characterized in that a fully associative memory ( 18 ) is arranged in the address path of the microcomputer. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der vollassoziative Speicher (18) eine Tabelle (20) mit den logischen Adressen des Prozessors enthält, denen in der Ta­ belle jeweils die tatsächlichen (substituierten) Adressen zu­ geordnet werden.6. The method according to claim 5, characterized in that the fully associative memory ( 18 ) contains a table ( 20 ) with the logical addresses of the processor, to which the actual (substituted) addresses are assigned in the table. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Tabelle (20) mittels spezieller Software geändert werden kann.7. The method according to claim 6, characterized in that the table ( 20 ) can be changed by means of special software. 8. Verfahren nach Anspruch 5, 6 oder 7, dadurch gekennzeichnet, daß der vollassoziative Speicher (18) zum Zwischenspeichern von Adressen nach Art eines Cache-Speichers genutzt wird.8. The method according to claim 5, 6 or 7, characterized in that the fully associative memory ( 18 ) is used for buffering addresses in the manner of a cache memory. 9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß der vollassoziative Speicher (18) zum Verschlüsseln der Adresszugriffe verwendet wird.9. The method according to any one of claims 5 to 8, characterized in that the fully associative memory ( 18 ) is used to encrypt the address accesses. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß dazu die verschlüsselten Adressen in den vollassoziativen Speicher (18) eingetragen werden.10. The method according to claim 9, characterized in that the encrypted addresses are entered in the fully associative memory ( 18 ). 11. Verfahren nach Anspruch 5, 6 oder 7, dadurch gekennzeichnet, daß ein Teil des normalen Speichers (10) des Mikrocomputers als vollassoziativer Speicher (18) verwendet wird.11. The method according to claim 5, 6 or 7, characterized in that a part of the normal memory ( 10 ) of the microcomputer is used as a fully associative memory ( 18 ). 12. Verfahren nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, daß durch den assoziativen Speicher (18) ein Mapping zwischen verschiedenen Speichern erfolgt.12. The method according to any one of claims 5 to 11, characterized in that the associative memory ( 18 ) maps between different memories.
DE19908430A 1999-02-26 1999-02-26 Microcomputer Ceased DE19908430A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19908430A DE19908430A1 (en) 1999-02-26 1999-02-26 Microcomputer
PCT/DE2000/000542 WO2000052578A1 (en) 1999-02-26 2000-02-25 Microcomputer with redundant memory areas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19908430A DE19908430A1 (en) 1999-02-26 1999-02-26 Microcomputer

Publications (1)

Publication Number Publication Date
DE19908430A1 true DE19908430A1 (en) 2000-09-07

Family

ID=7899017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19908430A Ceased DE19908430A1 (en) 1999-02-26 1999-02-26 Microcomputer

Country Status (2)

Country Link
DE (1) DE19908430A1 (en)
WO (1) WO2000052578A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015538A1 (en) * 1994-11-15 1996-05-23 Cirrus Logic, Inc. Circuits, systems, and methods for accounting for defective cells in a memory device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950008676B1 (en) * 1986-04-23 1995-08-04 가부시기가이샤 히다찌세이사꾸쇼 Semiconductor memory device and error correction method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015538A1 (en) * 1994-11-15 1996-05-23 Cirrus Logic, Inc. Circuits, systems, and methods for accounting for defective cells in a memory device

Also Published As

Publication number Publication date
WO2000052578A1 (en) 2000-09-08

Similar Documents

Publication Publication Date Title
DE60006031T2 (en) Memory error correction with a redundant cut memory and standard ECC mechanism
DE102004007644A1 (en) Apparatus and method for compressing redundancy information for embedded memory, including cache memories, integrated circuits
DE2416609A1 (en) DEVICE FOR SIMPLIFIED STORAGE PROTECTION AND ADDRESS TRANSLATION
DE3048365A1 (en) MEMORY PROTECTION SYSTEM AND DATA PROCESSING SYSTEM WITH SUCH A MEMORY PROTECTION SYSTEM
EP1321887A1 (en) Method and device for verification of NV-Fuses and corresponding software product and corresponding computer readable memory
EP1326256A2 (en) Device and method for programming and verification of EEPROM pages, corresponding computer program and computer-readable memory medium
DE10297494T5 (en) System and method for handling device access to a memory with increased memory access security
DE69724732T2 (en) Remote atomic operation and device for performing the operation
DE1524773C3 (en) Addressing system for storage devices
DE10147138A1 (en) Method for integrating imperfect semiconductor memory devices in data processing devices
DE10297686B4 (en) A system and method for controlling access between individual devices within a computer system
DE19908430A1 (en) Microcomputer
EP1338970B1 (en) Method and system to control access to EEPROMs as well as corresponding computer program product and computer readable storage medium
DE2755656A1 (en) DEVICE FOR MEMORY PROTECTION FOR DIGITAL STORAGE
DE102017124313A1 (en) MEMORY ARRANGEMENT AND METHOD FOR VERIFYING A MEMORY ACCESS
DE3832758C2 (en) Method for addressing a write-back virtual cache
DE19545743A1 (en) Semiconductor memory error-bit safeguard device for dynamic random access memory
WO2001013330A1 (en) Integrated circuit and circuit arrangement for supplying an integrated circuit with electricity
DE10164419A1 (en) Method and arrangement for protecting digital circuit parts
DE10127194B4 (en) Method and device for hiding non-functional memory cells
EP0674319B1 (en) Multi-port memory system and its operation method
DE4114545C2 (en) Circuit arrangement for a microcomputer
DE102019212813A1 (en) Method and checking unit for checking data in a memory unit of a system-on-a-chip
DE10039612B4 (en) Semiconductor device with an intermediate word size memory
DE2318173A1 (en) PROCEDURE AND CIRCUIT ARRANGEMENT FOR PROTECTING MEMORY FROM UNAUTHORIZED READING

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection