DE2318173A1 - PROCEDURE AND CIRCUIT ARRANGEMENT FOR PROTECTING MEMORY FROM UNAUTHORIZED READING - Google Patents
PROCEDURE AND CIRCUIT ARRANGEMENT FOR PROTECTING MEMORY FROM UNAUTHORIZED READINGInfo
- Publication number
- DE2318173A1 DE2318173A1 DE19732318173 DE2318173A DE2318173A1 DE 2318173 A1 DE2318173 A1 DE 2318173A1 DE 19732318173 DE19732318173 DE 19732318173 DE 2318173 A DE2318173 A DE 2318173A DE 2318173 A1 DE2318173 A1 DE 2318173A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- state
- key
- large area
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
Verfahren und Schaltungsanordnung für den Schutz eines Speichers vor unbefugtem Lesen Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung ftir den Schutz des Arbeitsspeichers einer digitalen Rechenanlage vor unbefugtem Leisen, wobei der Arbeitsspeicher in mehrere Bereiche eingeteilt ist, jedem Bereich ein Speicherschlllssel zugeordnet ist, der aus mehreren Bits besteht und durch den Bereichsadressenteil der beim zugehörigen Speicher zugriff verwendeten Datenadresse adressiert wird, wobei bei Schreiboperationen einige Bits des Speicher schlüssels mit einem dem Programm zugeordneten Schutzschlüssel verglichen werden und in Abhängigkeit vom Vergleichsergebnis diese Schreiboperationen dureligeführt oder nicht durchgeführt werden und wobei bei Leseoperationen ein nicht mit in den Vergleich mit dem Schutzschlüssel eingehendes Bit des Speicher schlüssels (Lesebit) ausgewertet wird, indem in dessen einem Zustand (z. B. flon) die Leseoperationen sofort durchgeführt werden und in dessen anderem Zustand (z. B. "L") wie bei Schreiboperationen verfahren wird.Method and circuit arrangement for the protection of a memory unauthorized reading The invention relates to a method and a circuit arrangement for the protection of the main memory of a digital computer system from unauthorized persons Quiet, with the memory divided into several areas, each area a storage key is assigned, which consists of several bits and through which Area address part of the data address used for the associated memory access is addressed, with some bits of the memory key during write operations be compared with a protection key assigned to the program and as a function from the comparison result, these write operations were carried out or not carried out and with read operations a not included in the comparison with the protection key incoming bit of the memory key (read bit) is evaluated by adding its a state (e.g. flon) the read operations are carried out immediately and proceed in its other state (e.g. "L") as in write operations will.
Es ist bereits bekannt, Speicher schlüssel in schnellen Speichereinrichtungen aufzubewahren, die aufgerufen werden, wenn ein Zugriff zum Arbeitsspeicher durchgeführt wird, in den Zyklus des Arbeitsspeichers einzugreifen bzw. diesen zu verhindern und einen entsprechenden Fehler zu registrieren. Schnelle Speichereinrichtungen haben den Nachteil, daß ihr Bitpreis sehr hoch ist.It is already known to use memory keys in high-speed memory devices to keep that are called when an access to the main memory is carried out is to intervene in the cycle of the main memory or to prevent it and register a corresponding error. Fast storage facilities have the disadvantage that their bit price is very high.
Es ist bereits bekannt, das Bit des Speicherschlüssels, von dessen Zustand es abhängig ist, ob Leseoperationen geschützt oder ungeschützt ablaufen sollen, außerdem in zusätzliche Stellen der zu schützenden Speicherplätze einzutragen und bei Leseoperationen auszuwerten. Dies hat den Nachteil, daß zusätzliche Speicherkapazität in den Plätzen des Arbeitsspeichers bereitgestellt werden muß.It is already known the bit of the storage key from which State it depends on whether read operations are protected or unprotected should also be entered in additional places in the memory locations to be protected and to evaluate them during read operations. This has the disadvantage that additional storage capacity must be provided in the locations of the main memory.
Es ist weiterhin bekannt, die Speicher schlüssel in einer langsamen Speichereinrichtung auf zubewahren, mehrere Bereiche zu einem Großbereich (im Sinne aufeinanderfolgender Bereichsadressen) zusammenzufassen und beim Zugriff zum ersten Speicherschlüssel jedes Großbereiches sämtliche Speicherschlüssel dieses Großbereiches aus der langsamen Speichereinrichtung zu lesen, in einer schnellen Speichereinrichtung zwischenzuspeichern und solange zu den in der schnellen Speichereinrichtung stehenden Speicher schlüsseln zuzugreifen, bis der erste Speicher schlüssel eines anderen Großbereiches benötigt wird. Dabei wird angenommen, daß sich bei Schreiboperationen die aufeinanderfolgenden Speicherzugriffe häufig auf Speicherplätze, die in einem Großbereich liegen, beziehen, so daß eine merkliche beistungsminderung nicht eintritt. Da das Aufeinanderfolgen von Lese-und Schreiboperationen in einer digitalen Rechenanlage häufiger verschiedene Großbereiche betrifft als das Aufeinanderfolgen von Schreiboperationen allein und da Leseoperationen öfter vorkommen als Schreiboperationen, ist diese Erfindung für den Beseschutz eines Arbeitsspeichers nicht ökonomisch, weil Leseoperationen oft auch ungesdhUtzt sind.It is also known to key the memory at a slow rate Storage device to be kept, several areas to one large area (in the sense of consecutive area addresses) summarize and at Access to the first storage key of each large area, all storage keys to read this large area from the slow storage device in a fast one To buffer storage device and as long as in the fast memory device Access standing memory keys until the first memory key is one other large area is required. It is assumed that during write operations the successive memory accesses often to memory locations that are in a Large area, so that a noticeable reduction in performance does not occur. Because the successive read and write operations in a digital computer system affects different large areas more often than the sequential write operations alone and since read operations occur more often than write operations, this is Invention for the protection of a working memory is not economical because read operations are often unprotected.
Weiterhin ist bekannt, den Großereichen Schlüssel zuzuordnen, diese in schnellen Speicnereinrichtungen aufzubewahren und sie als Speicher schlüssel zu verwenden, wenn die Speicherschlüssel aller bereiche eines Großbereiches untereinander und mit diesem Schlüssel übereinstimmen.It is also known to assign keys to the larger areas, these to be kept in quick storage facilities and used as a storage key to be used if the storage keys of all areas of a large area are linked to one another and match this key.
Wird diese Erfindung für den Beseschutz angewendet, ergibt sich als Nachteil, daß Bereiche eines Großbereiches, in denen die Leseoperationen ungeschützt ablaufen sollen, unterschiedliche Speicherschlüssel und damit keinen gemeinsamen Schlüssel haben, so daß trotzdem zu den Speicherschlüsseln der Bereiche zugegriffen werden muß, was mit verlust an Operationsgeschwindigkeit verbunden ist.If this invention is applied to the protection of the broom, it results as Disadvantage that areas of a large area in which the read operations are unprotected should expire, different storage keys and therefore not a common one Have keys, so that the storage keys of the areas can be accessed anyway must be, which is associated with a loss of operating speed.
Der Zweck der Erfindung ist es, ein Verfahren und eine Schaltungsanordnung anzugeben, um den Aufwand für die schnelle Speichereinrichtung zur Aùfbewahrung der Speicher schlüssel einzusparen, ohne daß ein merklicher Verlust an Operationsgeschwindigkeit auftritt.The purpose of the invention is to provide a method and a circuit arrangement to specify the effort for the fast storage facility for safekeeping the memory key to save without a noticeable loss of operating speed occurs.
Der Erfindung liegt die Aufgabe zugrunde, die Speicher schlüssel in einer langsamen Speichereinrichtung aufzubewahren und die Zahl der Zugriffe zu den Speicher schlüsseln herabzusetzen.The invention is based on the object of the key in memory a slow storage device and the number of accesses to the Decrease memory keys.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß die den Bereichen des Arbeitsspeichers zugeordneten Speicher schlüssel in einer langsamen Speichereinrichtung aufbewahrt werden, mehrere Bereiche zu einem Großbereich zusammengefaßt werden, jedem Großbereich ein Steuerbit zugeordnet wird, das einen Zustand (z. B. "O") annimmt, wenn sich die Lesebits der Speicnerschlüssel eines Großbereiches im Zustand "O" befinden und das einet anderen Zustand (z. B. "L") annimmt, wenn sich mindestens das Lesebit eines Speicherschlüssels des Großbereiches im Zustand "L" befindet, und daß diese Steuer bits in einem Register, vorzugsweise in Flipflops, aufbewahrt werden.The object is achieved according to the invention in that the areas the memory key allocated to the main memory in a slow memory device be kept, several areas are combined into one large area, a control bit is assigned to each large area, which assumes a state (e.g. "O"), if the read bits of the memory key of a large area are in the "O" state and that assumes a different state (e.g. "L") if at least the read bit of a memory key of the large area is in the "L" state, and that these control bits are kept in a register, preferably in flip-flops will.
Eine weitere Lösung der Aufgabe Desteht in einer Scholtungsanordnung zur Durchführung dieses Verfahrens mit einer die den Bereichen des Arbeitsspeichers zugeordneten Speicherschlüssel aufbewahreden langsamen Speichereinrichtung, mit einem den aus einer Anzahl Bereichen bestehenden Großbereichen zugeordneten Register, einer zwischen den Ausgang der langsamen und den Eingang des Registers geschalteten Erkennungsschaltung, die, wenn sich die besebits aller Speicher schlüssel eines Groß-Bereichs im Zustand ~0" Befinden, veranlaßt, daß das Steuer bit des Großbereiches in dem Zustand "O" gesetzt und die Leseoperationen ausgeführt werden, und die, wenn sich mindestens das Besebit eines Speicher schlüssels des Großbereiches im Zustand "L" befindet, veranlaßt, daß das Steuerbit des Großbereiches in den Zustand "L" gesetzt und das liesebit des betreffenden Speicher schlüssels ausgewertet wird, aus einem ersten Flipflop, welches das Setzen der Steuerbits in den Zustand "O" und das Setzen der Steuerbits in den Zustand ~~l" und aus einem zweiten Flipflop, welches die Auswertung des betreffenden Speicherschlüssels veranlaßt.Another solution to the problem is a circuit arrangement to carry out this procedure with one of the areas of the main memory associated storage key keep the slow storage device with a register assigned to the large areas consisting of a number of areas, one connected between the output of the slow speed and the input of the register Detection circuit that, if the besebits of all memory keys one Large-area being in the state ~ 0 "causes that the steering bit of the large area is set to the "O" state and the read operations are carried out and if you have at least a memory key of the Large area is in the "L" state, causes the control bit of the large area set to the "L" state and the read bit of the relevant memory key is evaluated, from a first flip-flop, which sets the control bits in the state "O" and the setting of the control bits in the state ~~ l "and from one second flip-flop, which causes the relevant memory key to be evaluated.
Der Vorteil der Erfindung ist es, daß auf den Einsatz eines großen Schnellspeichers verzichtet werden kann, so daß eine bedeutsame Einsparung erzielt wird.The advantage of the invention is that on the use of a large Quick storage can be dispensed with, so that a significant saving is achieved will.
Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden.The invention is to be described in more detail below using an exemplary embodiment explained.
In der zugehörigen Zeichnung zeigen: Fig. 1: ein Blockschaltbild der erfindungsgemäßen Lösung, Yig. 2: eine ausführliche Schaltung nach Fig. 1.The accompanying drawings show: FIG. 1: a block diagram of the solution according to the invention, Yig. 2: a detailed circuit according to FIG. 1.
In Fig. 1 wird ein Arbeitsspeicher 1 gezeigt, der andeutungsweise in mehrere Bereiche 11...15 aufgeteilt ist. Dazu gehört weiterhin eine langsame Speicher einrichtung 2 für die Speicher schlüssel der Bereiche des Arbeitsspeichers 1. Jedem Bereich 11...15 des Arbeitsspeichers 1 ist ein Speicherplatz 21...25 in der langsamen Speichereinrichtung.2 zugeordnet, der durch den Bereichsadressenteil 7 der bei Speicherzugriffen verwendeten Datenadresse 6 adressiert wird. Das Steuerbit für die beispielsweise zu einem Großbereich zusammengefaßten Bereiche in...15 des Arbeitsspeichers 1 wird im Speicherelement 31 eines Registers 3 gespeichert, die durch den Großbereichsadressenteil 8 der Datenadresse 6 adressiert wird.In Fig. 1, a working memory 1 is shown, the hint is divided into several areas 11 ... 15. This still includes a slow one Memory device 2 for the memory key of the areas of the main memory 1. Each area 11 ... 15 of the main memory 1 has a memory location 21 ... 25 in the slow memory device.2 assigned by the area address part 7 of the data address 6 used for memory accesses is addressed. The control bit for the areas combined, for example, into one large area in ... 15 des Main memory 1 is stored in the memory element 31 of a register 3, the is addressed by the large area address part 8 of the data address 6.
Zwischen den Ausgang der langsamen Speichereinrichtung 2 und den Eingang des Registers 3 ist die Srkennungsschaltung 5 geschaltet. Eine Funktionseinheit 4 der digitalen Rechenanlage steuert die Zugriffe zur langsamen Speicnereinrichtung 2 und zum Register 3. Sie ordnet auch vor der Abarbeitung jedes Programmes in der Rechenanlage diesem einen Schutzschlüssel und den u. a. von dem Programm benutzten Bereichen 11...15 des Arbeitsspeichers und damit den Speicherplätzen 21,..25 der langsamen Speichereinrichtung 2 die Speicnerschlüssel zu.Between the output of the slow storage device 2 and the input of the register 3, the detection circuit 5 is connected. A functional unit 4 of the digital computer system controls the access to the slow storage device 2 and to register 3. It also arranges before the execution of each program in the Computer system to this a protection key and the inter alia. used by the program Areas 11 ... 15 of the main memory and thus the storage locations 21, .. 25 of the slow storage device 2 to the storage key.
Weiterhin registriert sie in den Speichereinrichtungen 2 und 3 auitretende Bauelementefehler.It also registers occurrences in the storage devices 2 and 3 Component failure.
iig. 2 zeigt ein ausrührliches Ychaltblld nach Fig. 1. Der Speichersöhlüssel besteht aus fünf Bits, wobei das am weitesten links stehende Bit jedes Speicher schlüssels das LeseDit ist. Soll mit dem Arbeitsspeicher eine Ijeseoperation durchgerührt werden, wird der sich in der Funktionseinheit 4 befindende erste Flipflop 9 eingeschaltet. Dieser veranlaßt das Lesen des betrerfenden SteuerDits (z. B. Speicherelement 31) in dem heglster 3 mit dem Großbereichsadressenteil der Datenadresse 6. Befindet sich dieses im Zustand ~0", kann die Leseoperation durchgeführt werden. Befindet sich das Steuerbit im Zustand "L", werden sämtliche Speicher schlüssel des Großbereiches (z. B. die Speicherplätze 21...25) aus der langsamen Speichereinrichtung 2 gelesen, und die sich am Ausgang der langsamen Speichereinrichtung 2 befindende Erkennungsschaltung 5, bestehend aus einem Und-Gatter 51 und einem Oder-Gatter 52, veranlaßt, wenn sich die Lesebits aller Speicher schlüssel des Großbereichs im Zustand "O" befinden, das Setzen des betreffenden Steuerbits in den Zustand "O" in der schnellen Speichereinrichtung, wobei der erste Flipflop 9 zur Steuerung dient und die schnelle Speichereinrichtung mit dem Großbereichsadressenteil 8 der Datenadresse 6 aufgerufen wird, und die Beseoperation wird durchgeführt. Wenn sich dagegen mindestens das Lesebit eines Speicher schlüssels des Großbereichs im Zustand Ittt befindet, veranlaßt die Erkennungeschaltung 5 das Setzen des betreffenden Steuerbitß in den Zustand "L", wobei ebenfalls der erste Flipflop 9 zur Steuerung dient und die schnelle Speichereinrichtung mit dem Großbereichsadressenteil 8 der Datenadresse 6 aufgerufen wird, und die Einschaltung des zweiten Flipflops 10 in der Funktionseinheit 4, welches wiederum die Auswertung des Besebits des Speicher schlüssels des durch die Datenadresse 6 adressierten Bereiche und, wenn sich dieses im Zustand "L" befindet, den Vergleich zwischen Schutzachlüssel und Speicher schlüssel veranlaßt, von dem eo abhägig ist, ob die Leseoperation durchgeführt wird. Befindet sich das betreffende Lesebit im Zustand ~0", wird die Leueoperation durchgeführt.iig. 2 shows a detailed circuit diagram according to FIG. 1. The storage socket consists of five bits, with the leftmost bit of each memory key is the ReadDit. Should an read operation be carried out with the working memory the first flip-flop 9 located in the functional unit 4 is switched on. This causes the relevant control bit to be read (e.g. memory element 31) Located in the heglster 3 with the large area address part of the data address 6 If this is in the state ~ 0 ", the read operation can be carried out If the control bit is in the "L" state, all memory keys are used in the large area (e.g. the memory locations 21 ... 25) read from the slow memory device 2, and the detection circuit located at the output of the slow memory device 2 5, consisting of an AND gate 51 and an OR gate 52, causes if the read bits of all memory keys in the large area are in the "O" state, setting the relevant control bit to the "O" state in the high-speed memory device, the first flip-flop 9 serves to control and the fast Memory device with the large-area address part 8 of the data address 6 called up and the sweeping operation is performed. If, on the other hand, at least that Read bit of a memory key of the large area is in the Ittt state the detection circuit 5 sets the relevant control bit in the state "L", the first flip-flop 9 also serving for control and the high-speed memory device is called with the large area address part 8 of the data address 6, and the activation of the second flip-flop 10 in the functional unit 4, which in turn does the evaluation the besebits of the memory key of the area addressed by data address 6 and, if this is in the "L" state, the comparison between protection keys and causes memory key, on which eo is dependent, whether the read operation is carried out will. If the read bit in question is in the state ~ 0 ", the leuce operation carried out.
Das ständige Setzen der Steuerbits in den Zustand 0" ißt notwendig da zu Beginn der Arbeit der digitalen Rechenanlage nach dem Auftreten von Bauelementefehlern in den Speichereinrichtungen 2 bzw. 3 und nach der Zuordnung neuer Speicherschlüssel für die Bereiche des Arbeitsspeichers 1 durch die Funktionseinheit 4 sämtliche Steuerbits in den Zustand "L" gebracht werden.It is necessary to keep the control bits in the 0 "state because at the beginning of the work of the digital computer system after the occurrence of component errors in the storage devices 2 or 3 and newer after the assignment Storage key for the areas of the main memory 1 by the functional unit 4 all control bits are brought to the "L" state.
Das ständige Setzen der Steuerbits in den Zustand "L" ist nicht unbedingt notwendig; es werden lediglich zusätzliche Fehler korrigiert, wenn sich Steuerbits versehentlich im Zustand "O" befinden.The constant setting of the control bits in the "L" state is not essential necessary; only additional errors are corrected if there are control bits are accidentally in the "O" state.
Claims (2)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD16385172A DD98383A1 (en) | 1972-06-21 | 1972-06-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2318173A1 true DE2318173A1 (en) | 1974-01-24 |
Family
ID=5487116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732318173 Pending DE2318173A1 (en) | 1972-06-21 | 1973-04-11 | PROCEDURE AND CIRCUIT ARRANGEMENT FOR PROTECTING MEMORY FROM UNAUTHORIZED READING |
Country Status (2)
Country | Link |
---|---|
DD (1) | DD98383A1 (en) |
DE (1) | DE2318173A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2810421A1 (en) * | 1977-03-24 | 1978-10-05 | Ibm | MEMORY PROTECTION DEVICE |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2837241C2 (en) * | 1978-08-25 | 1982-05-06 | Siemens AG, 1000 Berlin und 8000 München | Device for securing data against unauthorized access |
JPS5568000A (en) * | 1978-11-13 | 1980-05-22 | Ibm | Maintenance and protection of control storage capable of writing |
JPH0680504B2 (en) * | 1985-07-25 | 1994-10-12 | シャープ株式会社 | Electronic device |
US5224067A (en) * | 1985-07-25 | 1993-06-29 | Sharp Kabushiki Kaisha | Electronic memo/retrieval apparatus with confidential storage |
-
1972
- 1972-06-21 DD DD16385172A patent/DD98383A1/xx unknown
-
1973
- 1973-04-11 DE DE19732318173 patent/DE2318173A1/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2810421A1 (en) * | 1977-03-24 | 1978-10-05 | Ibm | MEMORY PROTECTION DEVICE |
Also Published As
Publication number | Publication date |
---|---|
DD98383A1 (en) | 1973-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0011685B1 (en) | Programmable memory protection arrangement for microprocessors and circuitry with such an arrangement | |
DE3131341A1 (en) | "BUFFER STORAGE ORGANIZATION" | |
EP0635792A2 (en) | Coordination method for parallel access to resource configurations by a plurality of processors | |
DE2019444A1 (en) | Data processing system | |
DE2339636A1 (en) | PROGRAM CONTROL DEVICE | |
DE1524773C3 (en) | Addressing system for storage devices | |
DE3911721C2 (en) | ||
DE2821110C2 (en) | Data storage facility | |
DE2318173A1 (en) | PROCEDURE AND CIRCUIT ARRANGEMENT FOR PROTECTING MEMORY FROM UNAUTHORIZED READING | |
DE1180171B (en) | Number calculator | |
DE2403669A1 (en) | SPECIAL COMPUTER | |
DE3025044A1 (en) | DEVICE FOR PROTECTING ACCESS TO PERMANENT STORAGE IN A DATA PROCESSING SYSTEM | |
DE1966991C3 (en) | Fail-safe data processing system | |
DE10155486B4 (en) | Arrangement for processing status information from external units | |
DE4032044C2 (en) | Drive circuit arrangement for a data processing system with multiple display units | |
DE2939412C2 (en) | Circuit arrangement for addressing data for read and write access in a data processing system | |
DE1087834B (en) | Adding machine | |
DE3211256C2 (en) | Circuit arrangement for the intended repetition of machine commands in a data processing system in the event of a fault | |
DE3917537C2 (en) | ||
DE2555434C2 (en) | Arrangement for address translation for a data processing system | |
DE1809848A1 (en) | System and method of data processing | |
DE2523795A1 (en) | Repetitive execution of instructions in data processing system - when error occurs detection circuit gates transfer from results register to operand register | |
DE3643560A1 (en) | Flexible correction of firmware | |
DE2220150A1 (en) | PROCEDURES FOR PROTECTING AGAINST LOSS OF INFORMATION | |
DE2122659A1 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |