DE19904379A1 - Microelectronic structure - Google Patents

Microelectronic structure

Info

Publication number
DE19904379A1
DE19904379A1 DE19904379A DE19904379A DE19904379A1 DE 19904379 A1 DE19904379 A1 DE 19904379A1 DE 19904379 A DE19904379 A DE 19904379A DE 19904379 A DE19904379 A DE 19904379A DE 19904379 A1 DE19904379 A1 DE 19904379A1
Authority
DE
Germany
Prior art keywords
layer
metal
silicon nitride
passivation layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19904379A
Other languages
German (de)
Inventor
Gerhard Beitel
Nicolas Nagel
Zvonimir Gabric
Oswald Spindler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19904379A priority Critical patent/DE19904379A1/en
Priority to PCT/DE2000/000331 priority patent/WO2000046843A1/en
Priority to TW089101809A priority patent/TW490843B/en
Publication of DE19904379A1 publication Critical patent/DE19904379A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Disclosed is a microelectronic structure comprising a base substrate (5), a metal-containing layer (20), a silicon nitride layer (50) that is used as a hydrogen diffusion barrier and a passivating layer (45) arranged between the silicon nitride layer (50) and the metal-containing layer (20). Preferably, the passivating layer (45) consists of silicon oxide, silicon nitride, silicon oxynitride or a layered combination of the above-mentioned materials and, especially when the silicon nitride layer (50) that is used as a hydrogen diffusion barrier is deposited, prevents catalytic cleaving of ammonia by the metal-containing layer (20).

Description

Die Erfindung liegt auf dem Gebiet der Halbleitertechnik und betrifft eine mikroelektronische Struktur.The invention is in the field of semiconductor technology and concerns a microelectronic structure.

Bei der Entwicklung neuer dynamischer Halbleiterspeicher (DRAM) mit einer erhöhten Speicherkapazität wird die Verwen­ dung von Materialien mit einer hohen Dielektrizitätskonstante angestrebt. Dadurch ist es möglich, die Strukturgröße der einzelnen Speicherzellen bei gleichbleibender Speicherkapazi­ tät zu verringern. Zunehmende Bedeutung gewinnen auch soge­ nannte nichtflüchtige Speicher, bei denen Kondensatordielek­ trika mit ferroelektrischen Eigenschaften verwendet werden (FeRAM). Üblicherweise umfaßt eine einzelne Speicherzelle zu­ mindest einen Speicherkondensator, der eine untere Elektrode und eine obere Elektrode sowie ein zwischen den Elektroden befindliches Kondensatordielektrikum aufweist. Das Kondensa­ tordielektrikum kann je nach verwendetem Materialtyp eine ho­ he Dielektrizitätskonstante bzw. ferroelektrische Eigenschaf­ ten aufweisen. Diese elektrischen Eigenschaften werden jedoch typischerweise erst nach einem thermischen Ausheilschritt, bei dem das Kondensatordielektrikum möglichst vollständig kristallisiert, erreicht.When developing new dynamic semiconductor memories (DRAM) with an increased memory capacity will be used formation of materials with a high dielectric constant sought. This makes it possible to change the structure size of the individual storage cells with the same storage capacity reduce activity. So-called called non-volatile memories in which capacitor dielek trika with ferroelectric properties can be used (FeRAM). Typically, a single memory cell includes at least one storage capacitor, which is a lower electrode and an upper electrode and one between the electrodes capacitor capacitor located. The condensate Gate dielectric can have a ho depending on the type of material used he dielectric constant or ferroelectric property have ten. However, these electrical properties will typically only after a thermal annealing step, in which the capacitor dielectric is as complete as possible crystallized, reached.

Ungünstigerweise sind Kondensatordielektrika mit den vorste­ hend genannten elektrischen Eigenschaften empfindlich gegen­ über Konditionierungsschritten in Anwesenheit von Formiergas (N2 : H2 = 95 : 5), was sich in einer Degradation der elektri­ schen Parameter und unter Umständen zu einer unerwünschten Erhöhung der Leckströme durch das Kondensatordielektrikum äu­ ßern kann. Ausheilprozesse in Anwesenheit von Formiergas sind zur Konditionierung von metallischen Leitern innerhalb der Metallisierungsebenen in Halbleiterspeichern zwingend nötig.Unfortunately, capacitor dielectrics with the above-mentioned electrical properties are sensitive to conditioning steps in the presence of forming gas (N 2 : H 2 = 95: 5), which results in a degradation of the electrical parameters and possibly an undesirable increase in the leakage currents due to this Capacitor dielectric can express. Healing processes in the presence of forming gas are absolutely necessary for the conditioning of metallic conductors within the metallization levels in semiconductor memories.

Die negativen Auswirkungen einer Wasserstoffdiffusion in das Kondensatordielektrikum werden unter anderem in den Facharti­ keln von Ikarashi, Applied Physics Letters, 73 (1998), Seite 1955 bis 1957 sowie Aggarwal et al., Applied Physics Letters, 73 (1998), Seite 1973 bis 1975 behandelt.The negative effects of hydrogen diffusion in that Capacitor dielectric are used, among other things, in specialist fields Ikarashi, Applied Physics Letters, 73 (1998), p 1955 to 1957 and Aggarwal et al., Applied Physics Letters, 73 (1998), pages 1973 to 1975.

Um das Kondensatordielektrikum vor einem Eindringen von Was­ serstoff zu schützen, wurde unter anderem eine die obere Elektrode vollständig bedeckende Wasserstoffbarriere vorge­ schlagen. Diese Funktion erfüllt gemäß US 5,523,595 ein Dop­ pelschichtsystem aus einer gesputterter Siliziumnitridschicht und einer sauerstoffhaltiger Titannitridschicht. Diese Schichten werden gemäß US 5,523,595 ausschließlich durch Sputterverfahren aufgebracht, da hierbei keine wasserstoff­ haltigen Atmosphären verwendet werden. Die Anwesenheit von Wasserstoff bei der Abscheidung des Doppelschichtsystems könnte nämlich bereits zu einer Diffusion von Wasserstoff durch die obere Elektrode in das Kondensatordielektrikum füh­ ren. Als Diffusionsbarriere dient bei dem in der US 5,523,595 genannten Doppelschichtsystem nur die sauerstoffhaltige Ti­ tannitridschicht. Deren Barrierenwirkung wird insbesondere durch den Sauerstoffanteil erreicht. Im Gegensatz dazu ist die gesputterte Siliziumnitridschicht für Wasserstoff durch­ lässig, da mittels Sputtern hergestellte Schichten kein aus­ reichend dichtes Gefüge aufweisen. Ungünstigerweise lassen sich mit Sputterverfahren keine ausreichend konformen Schich­ ten herstellen, so daß die aufzubringenden Schichten für eine vollständige Bedeckung aller Bereiche des Speicherkondensa­ tors relativ dick sein müssen. Dies ist insbesondere bei sehr kleinen Strukturen im sub-µm Bereich ungünstig. To prevent the capacitor dielectric from penetrating what Protecting hydrogen became one of the top ones Electrode completely covering hydrogen barrier beat. This function fulfills a double according to US 5,523,595 Skin layer system made of a sputtered silicon nitride layer and an oxygen-containing titanium nitride layer. This According to US 5,523,595, layers are made exclusively by Sputtering process applied, as there is no hydrogen containing atmospheres. The presence of Hydrogen in the deposition of the double layer system could already cause a diffusion of hydrogen through the upper electrode into the capacitor dielectric ren. The diffusion barrier used in US 5,523,595 mentioned double layer system only the oxygen-containing Ti tannitride layer. Their barrier effect is particularly achieved by the oxygen content. In contrast to that the sputtered silicon nitride layer for hydrogen casual, because layers made by sputtering do not stop have a sufficiently dense structure. Unfortunately leave the layer does not conform sufficiently with the sputtering process Produce ten, so that the layers to be applied for a full coverage of all areas of the storage condenser tors must be relatively thick. This is especially true at very small structures in the sub-µm range are unfavorable.  

Es ist daher Aufgabe der Erfindung, eine mikroelektronische Struktur vorzuschlagen, die eine einfache und gut be­ herrschbare Wasserstoffbarriere aufweist, sowie ein Verfahren zu deren Herstellung zu benennen.It is therefore an object of the invention to provide a microelectronic Propose structure that is simple and well be has a prevailing hydrogen barrier, and a method to name for their production.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine mikro­ elektronische Struktur mit
This object is achieved with a microelectronic structure

  • - einem Grundsubstrat;- a base substrate;
  • - einer metallhaltigen Schicht;- a metal-containing layer;
  • - einer als Wasserstoffdiffusionsbarriere geeigneten Silizi­ umnitridschicht; und- A silicon suitable as a hydrogen diffusion barrier nitride layer; and
  • - einer zwischen der Siliziumnitridschicht und der metall­ haltigen Schicht angeordneten Passivierungsschicht.- one between the silicon nitride layer and the metal containing layer arranged passivation layer.

Erfindungsgemäß wird die Wasserstoffbarriere von der Silizi­ umnitridschicht gebildet. Siliziumnitridschichten haben sich insbesondere dann als ausreichend dicht zur Verhinderung ei­ ner Wasserstoffdiffusion erwiesen, sofern sie mittels eines CVD-Verfahrens aufgebracht werden. Dabei ist es günstig, daß die Siliziumnitridschicht, die beispielsweise stöchiometrisch als Si3N4-Schicht vorliegen kann, aus wasserstoffhaltigen Si­ liziumverbindungen und Ammoniak abgeschieden wird. Da CVD Si­ liziumnitridschichten hochkonform aufgetragen werden können, lassen sich alle auf der Oberfläche eines Grundsubstrats be­ findlichen Strukturen gleichmäßig bedecken und somit gleich­ mäßig und sicher vor einer Wasserstoffdiffusion schützen. Dies ist insbesondere bei sogenannten Stapel-Kondensatoren von Vorteil.According to the invention, the hydrogen barrier is formed by the silicon nitride layer. Silicon nitride layers have proven to be sufficiently dense in particular to prevent hydrogen diffusion, provided that they are applied by means of a CVD process. It is advantageous that the silicon nitride layer, which can be present, for example, as a stoichiometric Si 3 N 4 layer, is deposited from hydrogen-containing silicon compounds and ammonia. Since CVD silicon nitride layers can be applied in a highly conformal manner, all structures on the surface of a base substrate can be covered evenly and thus protected evenly and safely against hydrogen diffusion. This is particularly advantageous in the case of so-called stack capacitors.

Da es auf der metallhaltigen Schicht, die bevorzugt aus Pla­ tin besteht, zu einer katalytischen Spaltung des bei der Ab­ scheidung der Siliziumnitridschicht verwendeten Ammoniaks kommen kann, wird gemäß der Erfindung die metallhaltige Schicht möglichst vollständig von einer Passivierungsschicht bedeckt. Durch diese wird der unmittelbare Kontakt des Ammo­ niaks mit der metallhaltigen Schicht unterbunden und somit dessen katalytische Spaltung verhindert, so daß kein atomarer Wasserstoff entsteht, der durch die metallhaltige Schicht hindurch in darunterliegende Strukturen, insbesondere in ein Kondensatordielektrikum diffundieren kann. Die Passivierungs­ schicht wird daher bevorzugt in ammoniakfreier Atmosphäre hergestellt.Since it is on the metal-containing layer, which is preferably from Pla tin exists, to a catalytic cleavage of the Ab Separation of the silicon nitride layer used ammonia  can come according to the invention, the metal-containing Layer as completely as possible from a passivation layer covered. Through this the direct contact of the Ammo niaks with the metal-containing layer prevented and thus its catalytic cleavage prevented, so that no atomic Hydrogen is generated by the metal-containing layer through into underlying structures, especially into one Capacitor dielectric can diffuse. The passivation Layer is therefore preferred in an ammonia-free atmosphere manufactured.

Günstig ist weiterhin, die Passivierungsschicht aus einem Ma­ terial herzustellen, das zumindest gegenüber Ammoniak wei­ testgehend nichtkatalytisch ist, d. h., daß Ammoniak kataly­ tisch nicht durch die Passivierungsschicht zersetzt wird. Die Passivierungsschicht sollte darüber hinaus auch gegenüber an­ deren wasserstoffhaltigen Verbindungen nichtkatalytisch sein, so daß insbesondere kein atomarer Wasserstoff bei der Ab­ scheidung der Siliziumnitridschicht entsteht.The passivation layer of one size is also favorable produce material that knows at least against ammonia is essentially non-catalytic, d. that is, ammonia catalyzed is not decomposed by the passivation layer. The Passivation layer should also face to face whose hydrogen-containing compounds are non-catalytic, so that in particular no atomic hydrogen in the Ab The silicon nitride layer is separated.

Geeignete Passivierungsschichten bestehen aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder aus einer Schichten­ kombination vorgenannter Materialien. Obwohl diese Materiali­ en zum Teil in Anwesenheit von wasserstoffhaltigen Verbindun­ gen abgeschieden werden, wird eine unerwünschte Wasserstoff­ diffusion durch die metallhaltige Schicht hindurch insbeson­ dere dann nicht beobachtet, wenn die Abscheidung zusätzlich in Anwesenheit von Sauerstoff erfolgt. Dieser bindet nämlich sofort eventuell gebildeten freien Wasserstoff.Suitable passivation layers consist of silicon oxide, Silicon nitride, silicon oxynitride or from one layer combination of the aforementioned materials. Although this material partly in the presence of hydrogen-containing compounds gene will be deposited, an undesirable hydrogen diffusion through the metal-containing layer in particular then not observed if the deposition is additional in the presence of oxygen. This is because it binds Immediately formed free hydrogen.

Günstig ist, die Passivierungsschicht in einer Materialstärke zwischen 5 und 100 nm, bevorzugt zwischen 10 und 50 nm aufzu­ bringen. Weiterhin wird bevorzugt, unter der metallhaltigen Schicht, die häufig die obere Elektrode eines Speicherkonden­ sators bildet, eine metalloxidhaltige Schicht und eine weite­ re metallhaltige Schicht anzuordnen. Die metalloxidhaltige Schicht stellt hierbei das Kondensatordielektrikum, die wei­ tere metallhaltige Schicht die untere Elektrode dar.The passivation layer with a material thickness is favorable between 5 and 100 nm, preferably between 10 and 50 nm bring. It is also preferred to use the metal-containing one  Layer that is often the top electrode of a memory probe sators forms a metal oxide-containing layer and a wide to arrange re metal-containing layer. The metal oxide Layer provides the capacitor dielectric, the white tere metal-containing layer is the lower electrode.

Die metalloxidhaltige Schicht dient insbesondere bei Halblei­ terspeichern als Hoch-ε-Dielektrikum bzw. als ferroelek­ trische Dielektrikum. Im weiteren wird der Begriff dielektri­ sches Material sowohl für rein dielektrische als auch ferro­ elektrische Materialien verwendet. Für die dielektrische me­ talloxidhaltige Schicht werden insbesondere Metalloxide der allgemeinen Form ABOx oder DOx verwendet, wobei A für wenig­ stens ein Metall aus der Gruppe Barium (Ba), Strontium (Sr), Wismut (Bi), Blei (Pb), Zirkon (Zr), Lanthan (La), Niob (Nb), Kalium (K) oder Kalzium (Ca), B für Titan (Ti), Tantal (Ta), Niob (Nb) oder Ruthenium (Ru), D für Titan (Ti) und Tantal (Ta) und 0 für Sauerstoff (O) steht. X liegt insbesondere zwischen 2 und 12, wobei die genaue stöchiometrische Zusam­ mensetzung variieren kann. Als Beispiel für eine mögliche, jedoch nicht einschränkende stöchiometrische Zusammensetzung soll auf Barium-Strontium-Titanat (BST, BaySr1-YTiO3) und nio­ biumdotiertes Strontium-Wismut-Tantalat (SBTN, SrBi2Ta2-yNbyO9) verwiesen werden. Die Metalloxide vorstehender Materialklas­ sen weisen je nach Zusammensetzung dielektrische Eigenschaf­ ten auf, wobei eine hohe Dielektrizitätskonstante (ε < 20) bzw. eine hohe remanente Polarisation (bei Ferroelektrika) gegebe­ nenfalls erst nach einem Hochtemperaturschritt zur Kristalli­ sation der Metalloxide erreicht wird. Unter Umständen liegen diese Materialien in polykristalliner Form vor, wobei häufig perowskitähnliche Kristallstrukturen, Mischkristalle bzw. Su­ pergitter beobachtet werden können. Dielektrische Materialien vorstehender Materialklassen sind beispielsweise Barium- Strontium-Titanat (BST, BaySr1-yTiO3), Strontium-Titanat (STO, SrTiO3), Blei-Titanat (PTO, PbTiO3), Tantaloxid (Ta2O5), Strontium-Wismut-Tantalat (SBT, SryBi1-yTa2O9), Blei-Zirkonat- Titanat (PZT, Pb (Zr, Ti)O3) sowie niobiumdotiertes SBT (SBTN), Verwendung finden ebenfalls Niobate, z. B. in Form von KNbO3.The metal oxide-containing layer is used in particular in the case of semiconductors as high-ε dielectric or as ferroelectric dielectric. Furthermore, the term dielectric material is used for both purely dielectric and ferroelectric materials. Metal oxides of the general form ABO x or DO x are used in particular for the dielectric metal oxide-containing layer, A being for at least one metal from the group barium (Ba), strontium (Sr), bismuth (Bi), lead (Pb), zircon (Zr), lanthanum (La), niobium (Nb), potassium (K) or calcium (Ca), B for titanium (Ti), tantalum (Ta), niobium (Nb) or ruthenium (Ru), D for titanium ( Ti) and tantalum (Ta) and 0 stands for oxygen (O). X is in particular between 2 and 12, the exact stoichiometric composition may vary. As an example of a possible, but not restrictive stoichiometric composition, barium strontium titanate (BST, Ba y Sr 1-Y TiO 3 ) and nio bium-doped strontium bismuth tantalate (SBTN, SrBi 2 Ta 2-y Nb y O 9 ) be referred. Depending on the composition, the metal oxides of the above material classes have dielectric properties, a high dielectric constant (ε <20) or a high remanent polarization (in the case of ferroelectrics) possibly only being achieved after a high-temperature step for crystallizing the metal oxides. Under certain circumstances, these materials are in polycrystalline form, and perovskite-like crystal structures, mixed crystals or superlattices can often be observed. Dielectric materials of the above material classes are, for example, barium strontium titanate (BST, Ba y Sr 1-y TiO 3 ), strontium titanate (STO, SrTiO 3 ), lead titanate (PTO, PbTiO 3 ), tantalum oxide (Ta 2 O 5 ), Strontium bismuth tantalate (SBT, Sr y Bi 1-y Ta 2 O 9 ), lead zirconate titanate (PZT, Pb (Zr, Ti) O 3 ) and niobium-doped SBT (SBTN), niobates are also used , e.g. B. in the form of KNbO 3 .

Der zweite Teil der Erfindung wird gelöst durch ein Verfahren zum Herstellen einer mikroelektronischen Struktur, die ein Grundsubstrat, eine metallhaltige Schicht, eine als Wasser­ stoffdiffusionsbarriere geeignete Siliziumnitridschicht und eine zwischen der Siliziumnitridschicht und der metallhalti­ gen Schicht angeordneten Passivierungsschicht aufweist, mit folgenden Schritten:
The second part of the invention is achieved by a method for producing a microelectronic structure which has a base substrate, a metal-containing layer, a silicon nitride layer suitable as a hydrogen diffusion barrier and a passivation layer arranged between the silicon nitride layer and the metal-containing layer, with the following steps:

  • - das Grundsubstrat mit der metallhaltigen Schicht wird be­ reitgestellt;- The base substrate with the metal-containing layer is equestrian;
  • - die Passivierungsschicht wird auf die metallhaltige Schicht in ammoniakfreier Atmosphäre aufgebracht; und- The passivation layer is on the metal-containing Layer applied in an ammonia-free atmosphere; and
  • - auf die Passivierungsschicht wird die Siliziumnitrid­ schicht abgeschieden.- The silicon nitride is on the passivation layer layer deposited.

Bei der Herstellung der Passivierungsschicht ist darauf zu achten, daß diese möglichst in einer ammoniakfreien Atmosphä­ re hergestellt wird, da insbesondere der Ammoniak bei dessen Adsorption auf der metallhaltigen Schicht durch diese kataly­ tisch gespalten werden kann. Dagegen kann die Siliziumnitrid­ schicht sowohl in ammoniakhaltiger Atmosphäre als auch in am­ moniakfreier Atmosphäre in Anwesenheit einer anderen Stick­ stoffverbindung (z. B. N2) aufgebracht werden, sofern eine derart abgeschiedene Siliziumnitridschicht die gewünschten Eigenschaften hinsichtlich der Verwendung als Wasserstoffdif­ fusionsbarriere aufgrund ihres dichten Materialgefüges auf­ weist. In the production of the passivation layer, care must be taken that it is produced in an ammonia-free atmosphere if possible, since in particular the ammonia can be catalytically cleaved by its adsorption on the metal-containing layer. In contrast, the silicon nitride layer can be applied both in an ammonia-containing atmosphere and in a monia-free atmosphere in the presence of another nitrogen compound (e.g. N 2 ), provided that such a deposited silicon nitride layer has the desired properties with regard to use as a hydrogen diffusion barrier due to its dense material structure having.

Die Erfindung wird im weiteren anhand eines Ausführungsbei­ spiels beschrieben und schematisch in Figuren dargestellt. Es zeigen:The invention is further illustrated by an example game described and shown schematically in figures. Show it:

Fig. 1 bis 3 einzelne Verfahrensschritte zur Herstellung einer erfindungsgemäßen mikroelektronischen Struktur sowie Fig. 1 to 3 individual process steps for producing a microelectronic structure according to the invention and

Fig. 4 bis 6 weitere Verfahrensschritte zur Herstellung ei­ ner erfindungsgemäßen mikroelektronischen Struktur. FIGS. 4 to 6 additional process steps for producing egg ner microelectronic structure according to the invention.

Bei dem nachfolgend beschriebenen Ausführungsbeispiel wird von einer Struktur gemäß Fig. 1 ausgegangen. Bei dieser ist auf einem Grundsubstrat 5 eine untere Elektrode 10 eines Speicherkondensators 15 angeordnet. Dabei umfaßt die untere Elektrode 10 einen Platingrundkörper 20 und eine zwischen dem Platingrundkörper und dem Grundsubstrat 5 angeordnete Barrie­ renschicht 25. Mittels eines im Grundsubstrat 5 befindlichen und mit einem leitfähigen Material befüllten Kontaktlochs 30 ist die untere Elektrode 10 mit einem hier nicht näher darge­ stellten Auswahltransistor verbunden.In the exemplary embodiment described below, a structure according to FIG. 1 is assumed. In this case, a lower electrode 10 of a storage capacitor 15 is arranged on a base substrate 5 . The lower electrode 10 comprises a platinum base body 20 and a barrier layer 25 arranged between the platinum base body and the base substrate 5 . By means of a contact hole 30 located in the base substrate 5 and filled with a conductive material, the lower electrode 10 is connected to a selection transistor not shown here.

Anstelle von Platin für den Platingrundkörper 20 können auch andere Metalle, insbesondere Ruthenium, Iridium, Palladium, Rhodium oder Rhenium sowie die leitfähigen Oxide Rutheniu­ moxid, Iridiumoxid oder Strontium-Rutheniumoxid (SrRuO3) ver­ wendet werden. Die untere Elektrode 10, die bei diesem Aus­ führungsbeispiel die weitere metallhaltige Schicht 10 dar­ stellt, ist vollständig von einer metalloxidhaltigen Schicht 35 bedeckt. Auf dieser sitzt eine weitere Platinschicht 40, die hier die metallhaltige Schicht 40 darstellt und als obere Elektrode dient. Bevorzugt wird die Platinschicht 40 gemein­ sam mit der metalloxidhaltigen Schicht 35 strukturiert. Instead of platinum for the platinum base body 20 , other metals, in particular ruthenium, iridium, palladium, rhodium or rhenium and the conductive oxides ruthenium oxide, iridium oxide or strontium-ruthenium oxide (SrRuO 3 ) can also be used. The lower electrode 10 , which is the further metal-containing layer 10 in this exemplary embodiment, is completely covered by a metal oxide-containing layer 35 . On this sits a further platinum layer 40, which here represents the metal-containing layer 40 and serves as an upper electrode. The platinum layer 40 is preferably structured together with the metal oxide-containing layer 35 .

Anstelle der Platinschicht 40 als obere Elektrode kann hier ebenfalls eine Schicht aus Ruthenium, Iridum, Palladium, Rho­ dium, Rhenium, Rutheniumoxid, Iridiumoxid, oder Strontium- Rutheniumoxid verwendet werden.Instead of the platinum layer 40 as the upper electrode, a layer of ruthenium, iridum, palladium, rhodium, rhenium, ruthenium oxide, iridium oxide or strontium-ruthenium oxide can also be used here.

Auf die in Fig. 1 gezeigte Struktur wird nachfolgend eine Passivierungsschicht 45 bevorzugt aus Siliziumoxid aufge­ bracht. Alternativ ist auch die Verwendung eines Doppel­ schichtsystems aus Siliziumoxid und Siliziumoxynitrid mög­ lich.A passivation layer is below 45 preferably made of silicon oxide be applied to the embodiment shown in FIG. 1 structure. Alternatively, the use of a double layer system made of silicon oxide and silicon oxynitride is also possible.

Abschließend wird gemäß Fig. 3 eine Wasserstoffdiffusions­ barrierenschicht 50 in Form einer Siliziumnitridschicht 50 auf die Passivierungsschicht 45 aufgebracht. Diese hat im vorliegenden Ausführungsbeispiel keinen unmittelbaren Kontakt zur oberen Elektrode 40.Finally, Fig. 3, according to a hydrogen diffusion barrier layer 50 50 applied to the passivation layer 45 in the form of a silicon nitride layer. In the present exemplary embodiment, this has no direct contact with the upper electrode 40 .

Zum Aufbringen der Passivierungsschicht 45 aus Siliziumoxid haben sich insbesondere drei Verfahren bewährt.In particular, three methods have proven useful for applying the passivation layer 45 made of silicon oxide.

Plasmaabscheidung (PE-CVD)Plasma deposition (PE-CVD)

Günstig ist beispielsweise die Siliziumoxidschicht 45 mittels einer Plasmaabscheidung in sauerstoffhaltiger Atmosphäre bei einem Druck von etwa 0,5 bis 10 Torr abzuscheiden. Die Ab­ scheidung erfolgt dabei unter hochfrequenter Anregung (z. B. RF-Anregung) mit einer eingekoppelten Leistung zwischen 50 und 1000 Watt und bevorzugt bei einer Temperatur zwischen 350 und 600°C. Als Ausgangstoffe für die Herstellung der Siliziu­ moxidschicht werden insbesondere Siliziumwasserstoffverbin­ dungen (z. B. Silan), Siliziumhalogenverbindungen (z. B. Dichlorsilan bzw. Trichlorsilan) oder siliziumorganische Ver­ bindungen (TEOS) verwendet. Durch die Anwesenheit des Sauer­ stoffs während der Abscheidung wird eventuell freiwerdender Wasserstoff sofort gebunden und kann dadurch nicht durch die obere Elektrode 40 hindurch in die metalloxidhaltige Schicht 35 diffundieren. Mittels der Plasmaabscheidung lassen sich hochkonforme Siliziumoxidschichten mit einer Dicke von bevor­ zugt 5 bis 50 nm und darüber herstellen.For example, the silicon oxide layer 45 is advantageously deposited by means of plasma deposition in an oxygen-containing atmosphere at a pressure of approximately 0.5 to 10 torr. The separation takes place under high-frequency excitation (e.g. RF excitation) with a coupled power between 50 and 1000 watts and preferably at a temperature between 350 and 600 ° C. In particular, silicon hydrogen compounds (e.g. silane), silicon halogen compounds (e.g. dichlorosilane or trichlorosilane) or organosilicon compounds (TEOS) are used as starting materials for the production of the silicon oxide layer. Due to the presence of the oxygen during the deposition, any hydrogen that is released is immediately bound and cannot diffuse through the upper electrode 40 into the metal oxide-containing layer 35 . By means of plasma deposition, highly conformal silicon oxide layers with a thickness of preferably 5 to 50 nm and above can be produced.

Ozonaktivierte AbscheidungOzone activated separation

Hierbei werden siliziumorganische Verbindungen (wie bei Plas­ maabscheidung) bei einer Temperatur zwischen 350 und 600°C und einem Druck zwischen 50 und 760 Torr in Anwesenheit von Ozon abgeschieden. Die bevorzugte Materialstärke liegt hier ebenfalls zwischen 5 und 50 nm. Bei ozonaktivierter Abschei­ dung ist keine Plasma- bzw. Mikrowellenanregung notwendig.Here, organosilicon compounds (as with Plas separation) at a temperature between 350 and 600 ° C and a pressure between 50 and 760 torr in the presence of Ozone deposited. The preferred material thickness is here also between 5 and 50 nm. With ozone activated separation No plasma or microwave excitation is required.

Thermisch aktivierte AbscheidungThermally activated deposition

Bei diesem Verfahren wird die Siliziumoxidschicht bei höheren Temperaturen, bevorzugt zwischen 600 und 850°C unter Verwen­ dung der gleichen Ausgangsstoffe wie bei der Plasmaabschei­ dung abgeschieden. Durch die höheren Temperaturen kann auf eine Mikrowellen- oder RF-Aktivierung verzichtet werden.With this method, the silicon oxide layer is at higher Temperatures, preferably between 600 and 850 ° C when using the same starting materials as for plasma deposition deposited. Due to the higher temperatures microwave or RF activation can be dispensed with.

Die mit diesen drei Verfahren hergestellten Siliziumoxid­ schichten eignen sich hervorragend als Passivierungsschicht zur Verhinderung einer katalytischen Spaltung von insbesonde­ re Ammoniak während der Abscheidung der Siliziumnitrid­ schicht. Bevorzugt schließt sich nach der Abscheidung der Si­ liziumoxidschicht ein Spülschritt in Ammoniak (NH3) an, um definierte Bedingungen für die Abscheidung der Siliziumni­ tridschicht zu erhalten. Letztere kann entweder wie die Sili­ ziumoxidschicht mittels thermisch aktivierter Abscheidung oder mittels einer Plasmaabscheidung aufgebracht werden, wo­ bei als Ausgangsmaterialien Silan oder Dichlorsilan jeweils in Verbindung mit Ammoniak bevorzugt werden. Infolge der vollständigen Bedeckung der Platinschicht 40 durch Silizium­ oxidschicht 45 ist die katalytische Spaltung des Ammoniak durch die Platinschicht 40 unterbunden.The silicon oxide layers produced using these three processes are outstandingly suitable as a passivation layer for preventing catalytic cleavage of ammonia in particular during the deposition of the silicon nitride layer. Preferably, a rinsing step in ammonia (NH 3 ) follows after the deposition of the silicon oxide layer in order to obtain defined conditions for the deposition of the silicon nitride layer. The latter can either be applied like the silicon oxide layer by means of thermally activated deposition or by means of a plasma deposition, where silane or dichlorosilane are preferred as starting materials in each case in connection with ammonia. As a result of the complete covering of the platinum layer 40 by silicon oxide layer 45 , the catalytic cleavage of the ammonia by the platinum layer 40 is prevented.

Die einzelnen Schichten, d. h. die Passivierungsschicht 45 und die Wasserstoffdiffusionsbarrierenschicht 50, können entweder in situ hintereinander, d. h. ohne Vakuumunterbrechung, oder ex situ abgeschieden werden. Bei einer in situ Prozessabfolge werden die beiden Schichten insbesondere in derselben Anlage, wenngleich nicht notwendigerweise in der gleichen Abscheide­ kammer, abgeschieden. Zwischen den einzelnen Abscheideschrit­ ten wird dabei die mikroelektronische Struktur mit den be­ reits aufgetragenen Schichten nicht atmosphärischen Bedingun­ gen ausgesetzt.The individual layers, ie the passivation layer 45 and the hydrogen diffusion barrier layer 50 , can either be deposited one after the other in situ, ie without vacuum interruption, or ex situ. In an in situ process sequence, the two layers are deposited in particular in the same system, although not necessarily in the same deposition chamber. Between the individual deposition steps, the microelectronic structure with the layers already applied is not exposed to atmospheric conditions.

Bei eine ex situ Prozessabfolge kann unter anderem zusätzlich zwischen der Abscheidung der Passivierungsschicht und der Si­ liziumnitridschicht eine Temperaturbehandlung in sauerstoff­ haltiger oder stickstoffhaltiger Atmosphäre bei Temperaturen zwischen 400°C und 800°C erfolgen, wobei die dafür vorgesehe­ ne Behandlungsdauer zwischen 1 Minute und 1 Stunde liegt. Da­ durch kann insbesondere das Siliziumoxid zusätzlich verdich­ tet bzw. mögliche mechanische Spannungen ausgeheilt werden. Gegebenenfalls kann vor Abscheidung der Siliziumoxidschicht 45 und der Siliziumnitridschicht 50 die Platinschicht 40 in sauerstoffhaltiger Atmosphäre zur Konditionierung behandelt werden.In the case of an ex situ process sequence, a temperature treatment in an oxygen-containing or nitrogen-containing atmosphere at temperatures between 400 ° C. and 800 ° C. can also be carried out, among other things, between the deposition of the passivation layer and the silicon nitride layer, the intended treatment time being between 1 minute and 1 hour lies. As a result, in particular the silicon oxide can be additionally compressed or possible mechanical stresses can be cured. If necessary, the platinum layer 40 can be treated in an oxygen-containing atmosphere for conditioning before the silicon oxide layer 45 and the silicon nitride layer 50 are deposited.

Abschließend wird anhand eines weiteren Ausführungsbeispiels das Aufbringen der Passivierungsschicht 45 und der Silizium­ nitridschicht 50 mit nachfolgender Strukturierung beschrie­ ben. Ausgegangen wird hier von einer Figur gemäß 4, bei der ebenfalls wie in Fig. 1 eine untere Elektrode 10 auf einem Grundsubstrat 5 sitzt. Die untere Elektrode, die von einem Platingrundkörper 20 und einer Barrierenschicht 25 gebildet wird, ist vollständig von einer metalloxidhaltigen Schicht 35 und einer metallhaltigen Schicht 40 bedeckt. Auf die metall­ haltige Schicht 40 wird nachfolgend gemäß Fig. 5 zunächst eine Passivierungsschicht 45 aus Siliziumoxid und eine Sili­ ziumnitridschicht 50 abgeschieden. Die erhaltene Struktur ist in Fig. 5 dargestellt. Nachfolgend werden die metalloxidhal­ tige Schicht 35, die metallhaltige Schicht 40, die Passivie­ rungsschicht 45 und die Siliziumnitridschicht 50 gemeinsam mittels eines anisotropen Ätzvorgangs strukturiert. Obwohl die metalloxidhaltige Schicht 35 und die metallhaltige Schicht 40 infolge des gemeinsamen Ätzprozesses nicht mehr vollständig von der Passivierungsschicht 45 und der Silizium­ nitridschicht 50 bedeckt sind, ist jedoch die metalloxidhal­ tige Schicht 35 weitestgehend vor einer Wasserstoffdiffusion während einer später erfolgenden Formiergasbehandlung ge­ schützt. Eventuell an den Randbereichen 55 der metalloxidhal­ tigen Schicht 35 lateral eindiffundierender Wasserstoff dringt nur bis in eine gewisse Tiefe in die metalloxidhaltige Schicht ein, so daß sich insbesondere in der Nähe der unteren Elektrode 10 befindliche Bereiche 60 der metalloxidhaltigen Schicht 35 vor einer Wasserstoffdiffusion geschützt ist.Finally, the application of the passivation layer 45 and the silicon nitride layer 50 with subsequent structuring is described using a further exemplary embodiment. The starting point here of a figure according to Figure 4, likewise as in the sitting in Fig. 1, a lower electrode 10 on a base substrate 5. The lower electrode, which is formed by a platinum base body 20 and a barrier layer 25 , is completely covered by a metal oxide-containing layer 35 and a metal-containing layer 40 . Is applied to the metal-containing layer 40 below according to Fig. 5, first, a passivation layer 45 of silicon oxide and a ziumnitridschicht Sili deposited 50th The structure obtained is shown in FIG. 5. Subsequently the metalloxidhal-containing layer 35, the metal-containing layer 40, the passivation layer 45 and the silicon nitride layer approximately 50 jointly structured by an anisotropic etching process. Although the metal oxide-containing layer 35 and the metal-containing layer 40 are no longer completely covered by the passivation layer 45 and the silicon nitride layer 50 as a result of the common etching process, however, the metal oxide-containing layer 35 is largely protected against hydrogen diffusion during a subsequent forming gas treatment. Possibly at the edge regions 55 of the metal oxide-containing layer 35 laterally diffusing hydrogen penetrates only to a certain depth into the metal oxide-containing layer, so that in particular in the vicinity of the lower electrode 10 regions 60 of the metal oxide-containing layer 35 are protected against hydrogen diffusion.

Die mit dem erfindungsgemäßen Verfahren hergestellte Passi­ vierungsschicht und Siliziumnitridschicht weisen eine hervor­ ragende konforme Bedeckung auf und sind frei von Blasen oder anderen Störungen. Daher eignen sich diese Schichten, die be­ vorzugt als Doppel- oder Mehrschichtsystem (z. B. drei Schich­ ten) vorliegen, auch zum Schutz von sehr feinen Strukturen. The passi produced with the method according to the invention The coating layer and silicon nitride layer show one protruding conformal covering and are free of bubbles or other disorders. Therefore, these layers are suitable preferably as a double or multi-layer system (e.g. three layers ten), also to protect very fine structures.  

Die Dicke der bevorzugt mit einem low-pressure CVD-Verfahren abgeschiedenen Siliziumnitridschicht liegt dabei bevorzugt in einem Bereich zwischen 10 und 100 nm. The thickness of the preferably with a low-pressure CVD process deposited silicon nitride layer is preferably in a range between 10 and 100 nm.  

BezugszeichenlisteReference list

55

Grundsubstrat
Base substrate

1010th

untere Elektrode/weitere metallhaltige Schicht
lower electrode / further metal-containing layer

1515

Speicherkondensator
Storage capacitor

2020th

Platingrundkörper
Platinum base

2525th

Barrierenschicht
Barrier layer

3030th

Kontaktloch
Contact hole

3535

metalloxidhaltige Schicht
layer containing metal oxide

4040

metallhaltige Schicht/Platinschicht/obere Elektrode
metalliferous layer / platinum layer / upper electrode

4545

Passivierungsschicht
Passivation layer

5050

Wasserstoffdiffusionsbarrierenschicht/Siliziumnitridschicht
Hydrogen diffusion barrier layer / silicon nitride layer

5555

Randbereich
Edge area

6060

Bereiche
Areas

Claims (16)

1. Mikroelektronische Struktur mit
  • - einem Grundsubstrat (5);
  • - einer metallhaltigen Schicht (40);
  • - einer als Wasserstoffdiffusionsbarriere geeigneten Silizi­ umnitridschicht (50); und
  • - einer zwischen der Siliziumnitridschicht (50) und der me­ tallhaltigen Schicht (10) angeordneten Passivierungs­ schicht (45).
1. Microelectronic structure with
  • - a base substrate ( 5 );
  • - a metal-containing layer ( 40 );
  • - A silicon nitride layer ( 50 ) suitable as a hydrogen diffusion barrier; and
  • - One between the silicon nitride layer ( 50 ) and the metal-containing layer ( 10 ) arranged passivation layer ( 45 ).
2. Mikroelektronische Struktur nach Anspruch 1, dadurch gekennzeichnet, daß die Passivierungsschicht (45) aus einem zumindest gegenüber wasserstoffhaltigen Verbindungen, insbesondere gegenüber Am­ moniak, weitestgehend nichtkatalytischen Material besteht.2. Microelectronic structure according to claim 1, characterized in that the passivation layer ( 45 ) consists of a largely non-catalytic material, at least with respect to hydrogen-containing compounds, in particular with respect to Amia. 3. Mikroelektronische Struktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Passivierungsschicht (45) aus Siliziumoxid, Siliziumni­ trid, Siliziumoxynitrid oder aus einer Schichtenkombination vorgenannter Materialien besteht.3. Microelectronic structure according to claim 1 or 2, characterized in that the passivation layer ( 45 ) consists of silicon oxide, silicon nitride, silicon oxynitride or a combination of layers of the aforementioned materials. 4. Mikroelektronische Struktur nach Anspruch 3, dadurch gekennzeichnet, daß die Passivierungsschicht (45) aus Siliziumoxid besteht.4. Microelectronic structure according to claim 3, characterized in that the passivation layer ( 45 ) consists of silicon oxide. 5. Mikroelektronische Struktur nach einem der vorherigen An­ sprüche, dadurch gekennzeichnet, daß die Passivierungsschicht (45) eine Materialstärke zwischen 5 bis 100 nm, bevorzugt zwischen 10 und 50 nm aufweist. 5. Microelectronic structure according to one of the preceding claims, characterized in that the passivation layer ( 45 ) has a material thickness between 5 to 100 nm, preferably between 10 and 50 nm. 6. Mikroelektronische Struktur nach einem der vorherigen An­ sprüche, dadurch gekennzeichnet, daß die metallhaltige Schicht (40) aus Platin, Ruthenium, Rheni­ um, Palladium, Iridium, Iridiumoxid, Rutheniumoxid oder Strontium-Rutheniumoxid besteht.6. Microelectronic structure according to one of the preceding claims, characterized in that the metal-containing layer ( 40 ) consists of platinum, ruthenium, rhenium, palladium, iridium, iridium oxide, ruthenium oxide or strontium-ruthenium oxide. 7. Mikroelektronische Struktur nach einem der vorherigen An­ sprüche, dadurch gekennzeichnet, daß unter der metallhaltigen Schicht (40) eine metalloxidhaltige Schicht (35) und eine weitere metallhaltige Schicht (10) an­ geordnet sind.7. Microelectronic structure according to one of the preceding claims, characterized in that under the metal-containing layer ( 40 ) a metal oxide-containing layer ( 35 ) and a further metal-containing layer ( 10 ) are arranged. 8. Mikroelektronische Struktur nach Anspruch 7, dadurch gekennzeichnet, daß die metalloxidhaltige Schicht (35) die allgemeine Form ABOx oder DOx aufweist, wobei A für wenigstens ein Metall aus der Gruppe Barium (Ba), Strontium (Sr), Wismut (Bi), Blei (Pb), Zirkon (Zr), Lanthan (La), Niob (Nb), Kalium (K) oder Kalzium (Ca), B für Titan (Ti), Tantal (Ta), Niob (Nb) oder Ruthenium (Ru), D für Titan (Ti) und Tantal (Ta) und O für Sauerstoff (O) steht.8. Microelectronic structure according to claim 7, characterized in that the metal oxide-containing layer ( 35 ) has the general form ABO x or DO x , where A for at least one metal from the group barium (Ba), strontium (Sr), bismuth (Bi ), Lead (Pb), zircon (Zr), lanthanum (La), niobium (Nb), potassium (K) or calcium (Ca), B for titanium (Ti), tantalum (Ta), niobium (Nb) or ruthenium (Ru), D for titanium (Ti) and tantalum (Ta) and O for oxygen (O). 9. Verfahren zum Herstellen einer mikroelektronischen Struk­ tur, die ein Grundsubstrat (5), eine metallhaltige Schicht (40), eine als Wasserstoffdiffusionsbarriere geeignete Sili­ ziumnitridschicht (50) und eine zwischen der Siliziumnitrid­ schicht (50) und der metallhaltigen Schicht (40) angeordneten Passivierungsschicht (45) aufweist, mit folgenden Schritten:
  • - das Grundsubstrat (5) mit der metallhaltigen Schicht (40) wird bereitgestellt;
  • - die Passivierungsschicht (45) wird auf die metallhaltige Schicht (40) in ammoniakfreier Atmosphäre aufgebracht; und
  • - auf die Passivierungsschicht (45) wird die Siliziumnitrid­ schicht (50) abgeschieden.
9. A method of manufacturing a microelectronic structural tur, arranged a base substrate (5), a metal-containing layer (40), suitable as a hydrogen diffusion barrier Sili ziumnitridschicht (50) and a layer between the silicon nitride (50) and the metal-containing layer (40) Passivation layer ( 45 ), with the following steps:
  • - The base substrate ( 5 ) with the metal-containing layer ( 40 ) is provided;
  • - The passivation layer ( 45 ) is applied to the metal-containing layer ( 40 ) in an ammonia-free atmosphere; and
  • - On the passivation layer ( 45 ), the silicon nitride layer ( 50 ) is deposited.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Passivierungsschicht (45) in sauerstoffhaltiger Atmosphä­ re unter Verwendung von wasserstoffhaltigen Verbindungen auf­ gebracht wird.10. The method according to claim 9, characterized in that the passivation layer ( 45 ) is brought up in an oxygen-containing atmosphere using hydrogen-containing compounds. 11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die Siliziumnitridschicht (50) in einer ammoniakhaltigen At­ mosphäre abgeschieden wird.11. The method according to claim 9 or 10, characterized in that the silicon nitride layer ( 50 ) is deposited in an ammonia-containing atmosphere. 12. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß die Siliziumnitridschicht (50) in einer ammoniakfreien Atmo­ sphäre unter Verwendung von siliziumhaltigen Verbindungen ab­ geschieden wird.12. The method according to any one of claims 9 or 10, characterized in that the silicon nitride layer ( 50 ) is deposited in an ammonia-free atmosphere using silicon-containing compounds. 13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß die Passivierungsschicht (45) eine Materialstärke zwischen 5 bis 100 nm, bevorzugt zwischen 10 und 50 nm aufweist.13. The method according to any one of claims 9 to 12, characterized in that the passivation layer ( 45 ) has a material thickness between 5 to 100 nm, preferably between 10 and 50 nm. 14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß die Passivierungsschicht (45) aus Siliziumoxid, Siliziumni­ trid, Siliziumoxynitrid oder aus einer Schichtenkombination vorgenannter Materialien besteht. 14. The method according to any one of claims 9 to 13, characterized in that the passivation layer ( 45 ) consists of silicon oxide, silicon nitride, silicon oxynitride or a combination of layers of the aforementioned materials. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Passivierungsschicht (45) aus Siliziumoxid besteht.15. The method according to claim 14, characterized in that the passivation layer ( 45 ) consists of silicon oxide. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß das Siliziumoxid in einer sauerstoff- oder ozonhaltigen Atmo­ sphäre abgeschieden wird.16. The method according to claim 15, characterized in that the silicon oxide in an oxygen or ozone-containing atmosphere sphere is deposited.
DE19904379A 1999-02-03 1999-02-03 Microelectronic structure Withdrawn DE19904379A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19904379A DE19904379A1 (en) 1999-02-03 1999-02-03 Microelectronic structure
PCT/DE2000/000331 WO2000046843A1 (en) 1999-02-03 2000-01-28 Microelectronic structure
TW089101809A TW490843B (en) 1999-02-03 2000-02-18 Micro-electronic structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904379A DE19904379A1 (en) 1999-02-03 1999-02-03 Microelectronic structure

Publications (1)

Publication Number Publication Date
DE19904379A1 true DE19904379A1 (en) 2000-08-17

Family

ID=7896325

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904379A Withdrawn DE19904379A1 (en) 1999-02-03 1999-02-03 Microelectronic structure

Country Status (3)

Country Link
DE (1) DE19904379A1 (en)
TW (1) TW490843B (en)
WO (1) WO2000046843A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041685A1 (en) * 2000-08-24 2002-03-21 Infineon Technologies Ag Process for the production of a microelectronic component
DE10121657A1 (en) * 2001-05-03 2002-11-28 Infineon Technologies Ag Microelectronic structure with a hydrogen barrier layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196477A (en) * 1992-12-25 1994-07-15 Nippondenso Co Ltd Manufacture of semiconductor device
JPH10173063A (en) * 1996-12-10 1998-06-26 Sony Corp Semiconductor device and manufacture thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69213094T2 (en) * 1991-05-08 1997-03-06 Philips Electronics Nv Method for producing a semiconductor arrangement with a capacitor with a ferroelectric dielectric and semiconductor arrangement with such a capacitor
JPH0567689A (en) * 1991-09-09 1993-03-19 Hitachi Ltd Manufacture of multilayer wiring member and semiconductor device
DE69433245T2 (en) * 1993-08-05 2004-07-22 Matsushita Electric Industrial Co., Ltd., Kadoma Manufacturing method for semiconductor device with capacitor of high dielectric constant
JP3027941B2 (en) * 1996-05-14 2000-04-04 日本電気株式会社 Storage device using dielectric capacitor and manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196477A (en) * 1992-12-25 1994-07-15 Nippondenso Co Ltd Manufacture of semiconductor device
JPH10173063A (en) * 1996-12-10 1998-06-26 Sony Corp Semiconductor device and manufacture thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041685A1 (en) * 2000-08-24 2002-03-21 Infineon Technologies Ag Process for the production of a microelectronic component
DE10041685C2 (en) * 2000-08-24 2002-06-27 Infineon Technologies Ag Process for the production of a microelectronic component
EP1182698A3 (en) * 2000-08-24 2002-07-24 Infineon Technologies AG Barrier layer for a storage capacitor
US6649468B2 (en) 2000-08-24 2003-11-18 Infineon Technologies Ag Method for fabricating a microelectronic component
DE10121657A1 (en) * 2001-05-03 2002-11-28 Infineon Technologies Ag Microelectronic structure with a hydrogen barrier layer
US7276300B2 (en) 2001-05-03 2007-10-02 Infineon Technologies Ag Microelectronic structure having a hydrogen barrier layer
DE10121657B4 (en) * 2001-05-03 2010-02-11 Qimonda Ag Microelectronic structure with hydrogen barrier layer

Also Published As

Publication number Publication date
TW490843B (en) 2002-06-11
WO2000046843A1 (en) 2000-08-10

Similar Documents

Publication Publication Date Title
DE10000005C1 (en) Method for producing a ferroelectric semiconductor memory
DE69833168T2 (en) Semiconductor memory device with ferroelectric thin film
DE69736895T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR MEMORY
DE60035311T2 (en) Ferroelectric structure of lead germanate with multilayer electrode
DE10227346A1 (en) Ferroelectric memory device, e.g. ferroelectric random-access memories comprises bottom electrode patterns formed on semiconductor substrate, and first and second ferroelectric layers
DE10163345A1 (en) A capacitor for semiconductor elements and a manufacturing method
DE10064067B4 (en) A method of manufacturing a capacitor of a semiconductor device
DE10100695A1 (en) Semiconductor device
DE10032213B4 (en) A method of manufacturing a capacitor for a semiconductor memory device
DE10228528B4 (en) Diffusion barrier film and its manufacturing method, semiconductor memory and its manufacturing method
DE19963500C2 (en) Method for producing a structured layer containing metal oxide, in particular a ferroelectric or paraelectric layer
DE19712540C1 (en) Manufacturing method for a capacitor electrode made of a platinum metal
JPH1041486A (en) Ferroelectric film for semiconductor device and forming method for the same
DE10041685C2 (en) Process for the production of a microelectronic component
DE10064068B4 (en) Process for the production of capacitors of semiconductor devices
DE10053171C2 (en) Method for producing a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom
DE19640241C1 (en) Manufacturing process for a high epsilon dielectric or ferroelectric layer and use of the process
WO2002015250A1 (en) Structuring of ferroelectric layers
DE10121657B4 (en) Microelectronic structure with hydrogen barrier layer
DE19904379A1 (en) Microelectronic structure
DE10009762B4 (en) Manufacturing process for a storage capacitor with a dielectric based on strontium bismuth tantalate
DE10243468A1 (en) Process for crystallizing metal oxide dielectric layers at low temperature
WO2001063658A1 (en) Method for producing a ferroelectric layer
DE19958200A1 (en) Microelectronic structure used in semiconductor storage devices comprises an adhesion layer arranged between a base substrate and a barrier layer
DE19640448C1 (en) Stacked cell capacitor-containing integrated circuit production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee