DE19901829A1 - Schaltungsanordnung zur elektronischen Datenverarbeitung - Google Patents
Schaltungsanordnung zur elektronischen DatenverarbeitungInfo
- Publication number
- DE19901829A1 DE19901829A1 DE19901829A DE19901829A DE19901829A1 DE 19901829 A1 DE19901829 A1 DE 19901829A1 DE 19901829 A DE19901829 A DE 19901829A DE 19901829 A DE19901829 A DE 19901829A DE 19901829 A1 DE19901829 A1 DE 19901829A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- scrambling
- signals
- memory
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/007—Encryption, En-/decode, En-/decipher, En-/decypher, Scramble, (De-)compress
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Communication Control (AREA)
Abstract
Beschrieben wird eine Schaltungsanordnung zur elektronischen Datenverarbeitung mit DOLLAR A - einem beschreibbaren Speicher von gegen unberechtigten Zugriff zu schützenden Daten, DOLLAR A - einem Lesespeicher zum Speichern individualisierender Daten, DOLLAR A - einem Steuerwerk zum Erzeugen bestimmter Kontrollsignale in Abhängigkeit einer vom Steuerwerk während des Betriebs der Schaltungsanordnung auszuführenden Rücksetzsignalfolge, DOLLAR A - einem Verwürfelungsmustergenerator zum Erzeugen von Verwürfelungsmustersignalen durch Verknüpfen wenigstens eines Teils der individualisierenden Daten aus dem Lesespeicher mit den Kontrollsignalen während des Ausführens der Rücksetzsignalfolge und zum anschließenden Ausgeben dieser Verwürfelungsmustersignale bis zum Ausführen einer folgenden Rücksetzsignalfolge DOLLAR A - sowie einer Verwürfelungslogik zum Verwürfeln von Adreß- und/oder Datensignalen der im beschreibbaren Speicher zu speichernden Daten gemäß den vom Verwürfelungsmustergenerator zugeführten Verwürfelungsmustersignalen beim Einspeichern dieser Daten und zum entsprechenden Entwürfeln der Datensignale beim Auslesen aus dem löschbaren Speicher. DOLLAR A Diese Schaltungsanordnung weist eine erhöhte Sicherheit gegen unberechtigten Zugriff auf.
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur elektronischen
Datenverarbeitung.
Aus der englischsprachigen Kurzzusammenfassung der Druckschrift JP-A-08320832 ist ein
nichtflüchtiger Halbleiterspeicher mit einer Geheimhaltungsfunktion bekannt, wie
beispielsweise ein EPROM, ein EEPROM, ein maskenprogrammiertes ROM oder ein
sogenannter Flash-Speicher, der einen Mikrocomputer benutzt. Dieser nichtflüchtige
Halbleiterspeicher weist eine Verwürfelungseinheit auf, die Eingangsinformation verändert
und ausgibt, wenn Daten, die von einem ausgewählten Element des nichtflüchtigen
Speichers ausgelesen werden, und eingegebene Schlüsselcode-Information miteinander
übereinstimmen. Der Speicher umfaßt ein Speicherfeld, welches aus einer Vielzahl
nichtflüchtiger Speicherelemente besteht, die in Matrixform angeordnet sind. Ein
Benutzer schreibt eine Schlüsselcode-Information in eine nichtflüchtige Speichereinheit,
und ein Element eines flüchtigen Speichers wird ausgewählt. Ein Komparator vergleicht
die Daten, die vom ausgewählten Speicherelement ausgelesen werden, und die
Schlüsselcode-Information und gibt die Vergleichsergebnisse aus. Eine
Verwürfelungseinheit gibt die Eingangsinformation unverändert aus, wenn die
verglichenen Daten nicht übereinstimmen, und verändert die Eingangsinformation und
gibt sie aus, wenn die verglichenen Daten übereinstimmen. Dies soll dem Benutzer
ermöglichen, eine Speicheradresse unabhängig zu entscheiden. Die Geheimhaltung
gespeicherter Information soll verbessert werden können, wodurch die Zuverlässigkeit
erhöht werden soll. Dadurch soll die Anzahl der Personen, die eine geheime Schlüsselcode-
Information kennen, reduziert werden. Außerdem soll die Steuerung vereinfacht und
sollen Kosten verringert werden.
Die Erfindung hat die Aufgabe, eine Schaltungsanordnung zur elektronischen
Datenverarbeitung mit erhöhter Sicherheit gegen unberechtigten Zugriff zu schaffen.
Erfindungsgemäß wird diese Aufgabe gelöst durch eine Schaltungsanordnung zur
elektronischen Datenverarbeitung mit
- - einem beschreibbaren Speicher zum Speichern von gegen unberechtigten Zugriff zu schützenden Daten,
- - einem Lesespeicher zum Speichern individualisierender Daten,
- - einem Steuerwerk zum Erzeugen bestimmter Kontrollsignale in Abhängigkeit einer vom Steuerwerk während des Betriebs der Schaltungsanordnung auszuführenden Rücksetzsignalfolge,
- - einem Verwürfelungsmustergenerator zum Erzeugen von Verwürfelungsmustersignalen durch Verknüpfen wenigstens eines Teils der individualisierenden Daten aus dem Lesespeicher mit den Kontrollsignalen während des Ausführens der Rücksetzsignalfolge und zum anschließenden Ausgeben dieser Verwürfelungsmustersignale bis zum Ausführen einer folgenden Rücksetzsignalfolge
- - sowie einer Verwürfelungslogik zum Verwürfeln von Adreß- und/oder Datensignalen der im beschreibbaren Speicher zu speichernden Daten gemäß den vom Verwürfelungsmustergenerator zugeführten Verwürfelungsmustersignalen beim Einspeichern dieser Daten und zum entsprechenden Entwürfeln der Datensignale beim Auslesen aus dem löschbaren Speicher.
Speicher, die in Schaltungsanordnungen zur elektronischen Datenverarbeitung eingesetzt
und insbesondere im Rahmen des Betriebes einer solchen Schaltungsanordnung
beschreibbar sind, zeigen in herkömmlicher Weise einen regelmäßigen Aufbau, so daß
Adreß- und/oder Datensignale nach einem bestimmten, übersichtlichen Schema zugeführt
und Datensignale auch entsprechend aus einem solchen Speicher abgeleitet werden
können. In Anwendungen, bei denen eine Geheimhaltung solcher Daten oberstes Gebot
ist, ist jedoch eine derartige, regelmäßige Struktur nachteilig, da sie verhältnismäßig
einfach auch durch nicht autorisierte Zugriffe ausforschbar ist. Daher sind in einem
solchen Speicher für sicherheitsrelevante Anwendungen wie beispielsweise auf dem Gebiet
der Identifikation gegen Ausforschung zu schützende Daten nicht hinreichend sicher
abzuspeichern.
Es könnte nun versucht werden, dem beschriebenen Sicherheitserfordernis dadurch
Rechnung zu tragen, daß Adressen und Daten in dem beschreibbaren Speicher nach einem
festen, jedoch möglichst geheim zu haltenden Schema verwürfelt werden. Dies verschleiert
zwar die Struktur der Adressen und Daten; allerdings wäre bei Herstellung einer großen
Anzahl gleichartiger Schaltungsanordnungen bei allen die gewählte Verwürfelung
identisch. Es bestünde dann die Möglichkeit, daß diese Verwürfelung an einem Exemplar
der genannten Schaltungsanordnung ausgeforscht wird, und daß mit dem Wissen um das
Verwürfelungsschema dieser einen Schaltungsanordnung ein unberechtigter Zugriff auf
alle anderen, gleichartigen Schaltungsanordnungen ermöglicht oder zumindest doch
erleichtert würde.
Um auch diese Gefahr auszuschließen, wird erfindungsgemäß das verwendete
Verwürfelungsmuster von im Lesespeicher abgelegten, individualisierenden Daten
abhängig gemacht. Diese Daten sind für jedes einzelne Exemplar der erfindungsgemäßen
Schaltungsanordnung verschieden gewählt und erlauben somit eine Identifizierung eines
ganz bestimmten, individuellen Exemplars der erfindungsgemäßen Schaltungsanordnung.
Ein dadurch beeinflußtes Verwürfelungsmuster der Adreß- und/oder Datensignale für den
beschreibbaren Speicher stellt sicher, daß auf jedem individuellen Exemplar der
erfindungsgemäßen Schaltungsanordnung auch ein individuelles, nicht wiederkehrendes
Verwürfelungsmuster zur Anwendung kommt. Damit ist es unmöglich, selbst nach
Ausforschung des Verwürfelungsmusters eines Exemplars der erfindungsgemäßen
Schaltungsanordnung mit diesem Wissen Zugriff zu den geschützten Daten im
beschreibbaren Speicher irgendeines anderen Exemplars der erfindungsgemäßen
Schaltungsanordnung zu erlangen.
In der zweiten erfindungsgemäßen Maßnahme, die in Kombination mit der
vorbeschriebenen, ersten Maßnahme zur Anwendung gelangt, werden zur Verwürfelung
Kontrollsignale herangezogen, die von einem in der Schaltungsanordnung enthaltenen
Steuerwerk erzeugt werden, wenn während deren Betriebes eine vorbestimmte
Rücksetzsignalfolge auszuführen ist. Die während dieser Rücksetzsignalfolge - auch als
"Reset-Sequenz" bezeichnet - erzeugten Kontrollsignale werden im
Verwürfelungsmustergenerator mit den individualisierenden Daten aus dem Lesespeicher,
einem Teil dieser Daten oder einer Kombination aus wenigstens einem Teil dieser
individualisierenden Daten mit anderen Daten, verknüpft, so daß das erfindungsgemäß
erzeugte Verwürfelungsmuster - dargestellt durch die Verwürfelungsmustersignale -
sowohl von den individualisierenden Daten als auch von den Kontrollsignalen beeinflußt
ist. Der Einfluß durch die Kontrollsignale wirkt sich dabei in der Weise aus, daß bei einem
unberechtigten Zugriff, durch den eine Störung dieser Kontrollsignale auftritt, ein falsches
Verwürfelungsmuster erzeugt würde, bei dessen Anwendung aus dem beschreibbaren
Speicher entnommene Daten unbrauchbar wären. So kann verhindert werden, daß bei
einem unberechtigten Zugriff - auch als Sicherheitsangriff bezeichnet - durch äußere
Beeinflussung bestimmter Kontrollsignale die Sicherheitsmechanismen der
erfindungsgemäßen Schaltungsanordnung zum Schutz der eingespeicherten Daten
umgangen und insbesondere zu schützende Daten aus dem beschreibbaren Speicher
ausgelesen und damit ausgeforscht werden.
Die erfindungsgemäße Schaltungsanordnung ist bevorzugt einsetzbar für
Identifikationseinrichtungen, insbesondere Chipkarten, elektronische Etiketten,
elektronische Zugangsschlüssel und dergleichen. Damit lassen sich im beschreibbaren
Speicher nicht nur herkömmliche Daten wie beispielsweise Kontostände oder dergleichen
geschützt ablegen, vielmehr besteht eine bevorzugte Anwendung darin, daß als
beschreibbarer Speicher - auch in der Form eines wiederbeschreibbaren Speichers
ausgebildet - ein EEPROM vorgesehen ist, in dem als zu schützende Daten ganze
Anwenderprogramme gespeichert werden können. Damit ist es möglich, beispielsweise
eine Chipkarte, die eine solche Schaltungsanordnung umfaßt, wahlweise ohne Änderung
des konstruktiven Aufbaus für verschiedene Anwendungsfälle zu präparieren. Je nach
eingespeicherten Daten bzw. Programmen im beschreibbaren Speicher kann eine solche
Chipkarte dann beispielsweise wunschgemäß als Kreditkarte, Zugangsschlüssel,
Einkaufsausweis oder dergleichen dienen, und es können beispielsweise in der Funktion als
Kreditkarte Anwendungen für unterschiedliche Kreditinstitute an unterschiedlichen Orten
je nach Wahl programmiert werden. Auch eine Kombination derartiger Anwendungen
nach Maß, d. h. für den jeweiligen Benutzer individuell zusammengestellt, ist denkbar.
Dabei übernimmt dann der Lesespeicher die Speicherung der auf den einzelnen Benutzer
individuell bezogenen Daten. Der Lesespeicher ist vorzugsweise als ROM, insbesondere als
programmierbares ROM, ausgebildet.
Um die Verarbeitung der erfindungsgemäß verwürfelten Daten vom beschreibbaren
Speicher in beispielsweise einem Rechenwerk zu ermöglichen, welches für alle Exemplare
der erfindungsgemäßen Schaltungsanordnung vorzugsweise identisch ausgebildet ist,
müssen die individuell verwürfelten Daten beim Auslesen aus dem beschreibbaren Speicher
wieder in ein einheitliches Datenformat rückübertragen werden, d. h. die Verwürfelung
muß entsprechend rückgängig gemacht werden. Dieser Vorgang ist hier als "Entwürfeln"
bezeichnet.
Vorzugsweise umfaßt die Verwürfelungslogik der erfindungsgemäßen
Schaltungsanordnung eine Vertauschungsstufe zum Vertauschen verschiedenwertiger Bits
der Verwürfelungslogik zugeführter Adreß- und/oder Datensignale untereinander und eine
Invertierungsstufe zum Invertieren der Werte der Bits der Adreß- und/oder Datensignale.
Dadurch lassen sich als Verwürfelungsoperationen sowohl eine Vertauschung als auch eine
Invertierung der Daten und/oder der Adressen im beschreibbaren Speicher erreichen. Es
wird somit sowohl die räumliche Zuordnung einzelner Speicherzellen des beschreibbaren
Speichers unregelmäßig verwürfelt als auch die Bedeutung der in diesen Speicherzellen
gespeicherten Werte durch eine unregelmäßige Invertierung verschleiert. Sowohl die
Vertauschungsstufe als auch die Invertierungsstufe werden durch die
Verwürfelungsmustersignale gesteuert.
Diese Steuerung kann nach einer Weiterbildung der Erfindung durch Steuersignale
vorgenommen werden, die in einer Dekodierstufe aus den Verwürfelungsmustersignalen
gewonnen werden. Die Dekodierstufe ist bevorzugt als Bestandteil der Verwürfelungslogik
ausgebildet.
In einer anderen Ausgestaltung der erfindungsgemäßen Schaltungsanordnung umfaßt der
Verwürfelungsmustergenerator eine getaktete, rückgekoppelte Schieberegisteranordnung.
Dieser Schieberegisteranordnung werden während der Rücksetzsignalfolge die
Kontrollsignale und/ oder wenigstens ein Teil der individualisierenden Daten aus dem
Lesespeicher und/ oder ein durch logische Verknüpfung daraus erzeugtes Signalmuster
zugeleitet. Aus diesem Signalmuster erzeugt die Schieberegisteranordnung die
Verwürfelungsmustersignale und speichert sie zur anschließenden Abgabe an die
Verwürfelungslogik.
Ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung ist in der
Zeichnung dargestellt und wird im nachfolgenden näher beschrieben. Es zeigen:
Fig. 1 ein blockschematisches Schaltbild des Ausführungsbeispiels und
Fig. 2 ein logisches Schaltbild eines Teils der Schaltungsanordnung nach Fig. 1.
In der Schaltungsanordnung gemäß Fig. 1, die vorzugsweise für den Einsatz in einer
Chipkarte vorgesehen sein kann, ist mit dem Bezugszeichen 1 ein beschreibbarer Speicher
bezeichnet, der im vorliegenden Ausführungsbeispiel als EEPROM ausgebildet ist. In
diesem beschreibbaren Speicher 1 sind anwendungsbezogene Daten bzw. Programme
gegen unberechtigten Zugriff geschützt zu speichern. Diese Daten werden über einen
Dateneingang 2 mit n parallelen Bitleitungen in der Form von n parallelen Datensignalen
zugeführt. Entsprechend sind über einen Datenausgang 3 mit n parallelen Bitleitungen n
parallele Datensignale aus dem beschreibbaren Speicher 1 auslesbar. Zur Adressierung der
Speicherzellen des beschreibbaren Speichers 1 werden diesem über einen Adreßeingang 4
mit m parallelen Bitleitungen m parallele Adreßsignale zugeführt. Die Anzahlen n und m
der Bitleitungen können unterschiedlich gewählt sein, je nach der für den Einsatzfall der
erfindungsgemäßen Schaltungsanordnung günstigsten Datenform.
Die Adreß- und Datensignale werden zwischen dem beschreibbaren Speicher 1 und einer
Speicher-Interfaceschaltung - im vorliegenden Beispiel einem EEPROM-Interface -
ausgetauscht. Dazu weist die Speicher-Interfaceschaltung 5 einen Adreßausgang G mit m
parallelen Bitleitungen für m parallele Adreßsignale sowie einen Datenausgang 7 und einen
Dateneingang 8 mit je n parallelen Bitleitungen für n parallele Datensignale auf.
Die Adreß- und Datensignale zwischen dem beschreibbaren Speicher 1 und der Speicher-
Interfaceschaltung 5 werden über eine Verwürfelungslogik 9 übertragen. Die
Verwürfelungslogik 9 umfaßt eine Vertauschungsstufe, die aus drei Teilen mit den
Bezugszeichen 10, 11 und 12 besteht, sowie eine Invertierungsstufe aus den drei Teilen 13,
14 bzw. 15. Dabei ist der Adreßausgang G der Speicher-Interfaceschaltung 5 über den
ersten Teil 10 der Vertauschungsstufe und den ersten Teil 13 der Invertierungsstufe mit
dem Adreßeingang 4 des beschreibbaren Speichers verbunden. Vom Datenausgang 7 der
Speicher-Interfaceschaltung 5 ist eine Verbindung über den zweiten Teil 11 der
Vertauschungsstufe und den zweiten Teil 14 der Invertierungsstufe an den Dateneingang 2
des beschreibbaren Speichers 1 geführt. Der Datenausgang 3 des beschreibbaren
Speichers 1 ist über den dritten Teil 12 der Vertauschungsstufe und den dritten Teil 15
der Invertierungsstufe mit dem Dateneingang 8 der Speicher-Interfaceschaltung 5
verbunden. In der Darstellung des Blockschaltbilds nach Fig. 1 sind die ersten und zweiten
Teile 10, 13 und 11, 14 der Vertauschungsstufe und der Invertierungsstufe in der
Verwürfelungslogik 9 getrennt dargestellt, so daß eine getrennte Verwürfelung der
Adreßsignale und der Datensignale vorgenommen wird. Insbesondere können aber der
erste und zweite Teil 10, 11 der Vertauschungsstufe und können auch der erste und zweite
Teil 13, 14 der Invertierungsstufe derart zusammengefaßt werden, daß auch eine
Verwürfelung von Adreß- und Datensignalen miteinander vorgenommen werden kann.
Die Verwürfelungslogik 9 umfaßt ferner eine Dekodierstufe 16, von der über
Steuerleitungen 17, 18 bzw. 19 Steuersignale zum Steuern der Vertauschungsstufe 10, 11,
12 und der Invertierungsstufe 13, 14, 15 abgegeben werden. Dabei werden über die erste
Steuerleitung 17 Steuersignale zum Steuern der Kombination aus dem ersten Teil 10 der
Vertauschungsstufe und dem ersten Teil 13 der Invertierungsstufe geleitet. Entsprechend
dient die zweite Steuerleitung 18 den Steuersignalen für die Kombination aus dem zweiten
Teil 11 der Vertauschungsstufe und dem zweiten Teil 14 der Invertierungsstufe. Über die
dritte Steuerleitung 19 werden die Steuersignale zum Steuern der Kombination des dritten
Teils 12 der Vertauschungsstufe mit dem dritten Teil 15 der Invertierungsstufe geführt.
Die Steuersignale werden in der Dekodierstufe 16 aus Verwürfelungsmustersignalen
gewonnen, die über eine Verwürfelungsmustersignalleitung 20 von der Speicher-
Interfaceschaltung 5 zugeführt werden. In der Schaltungsanordnung nach Fig. 1 ist eine
Anzahl k parallelen Verwürfelungsmustersignalen vorgesehen, wobei diese Anzahl k
unabhängig von den Anzahlen n und m der Daten- bzw. Adreßsignale gewählt werden
kann. Entsprechend ist die Verwürfelungsmustersignalleitung 20 mit k parallelen
Bitleitungen ausgeführt.
Die Verwürfelungsmustersignale werden in einem Verwürfelungsmustergenerator 21
erzeugt, der von der Speicher-Interfaceschaltung 5 umfaßt ist. In der blockschematischen
Darstellung des Ausführungsbeispiels nach Fig. 1 umfaßt der
Verwürfelungsmustergenerator 21 eine getaktete rückgekoppelte Schieberegisteranordnung
22 und eine mit dieser über eine Datenaustauschleitung 23 verbundene
Verknüpfungsschaltung 24. Die Verknüpfungsschaltung 24 wiederum ist über eine
Datenverbindung 25 mit x parallelen Bitleitungen an einen Lesespeicher 26 angeschlossen
und über eine weitere Datenverbindung 27 mit y parallelen Bitleitungen mit einem
Steuerwerk 28 verknüpft. Der Lesespeicher, der bevorzugt als ROM oder auch als
programmierbarer Lesespeicher (PROM) ausgebildet sein kann, enthält vorzugsweise
Daten, die auf den Benutzer der erfindungsgemäßen Schaltungsanordnung bezogen sind,
also für jedes einzelne Exemplar der Schaltungsanordnung individuelle Werte aufweisen.
Auch die Datenstruktur in dem Lesespeicher 26 kann individuell unterschiedlich
ausgebildet sein. Diese individualisierenden Daten oder ein Teil von ihnen, gegebenenfalls
zusammen mit weiteren, im Lesespeicher gespeicherten Daten, werden über die
Datenverbindung 25 der Verknüpfungsschaltung 24 zugeführt. Über die
Datenverbindung 27 werden aus dem Steuerwerk 28 Kontrollsignale an die
Verknüpfungsschaltung 24 geleitet. Diese Kontrollsignale werden in Abhängigkeit einer
vom Steuerwerk 28 während des Betriebs der Schaltungsanordnung auszuführenden
Rücksetzsignalfolge, einer sogenannten "RESET-Sequenz" in diesem Steuerwerk 28
gebildet und beispielsweise auch während dieser Rücksetzsignalfolge über die
Datenverbindung 27 abgegeben. In der Verknüpfungsschaltung 24 erfolgt zunächst eine
logische Verknüpfung der aus dem Lesespeicher 26 über die Datenverbindung 25
übertragenen Daten mit den Kontrollsignalen. Die Wortbreiten, d. h. die Anzahlen x und y
der parallelen Bitleitungen der Datenverbindungen 25 und 27, lassen sich wiederum
unabhängig voneinander und von den Anzahlen der Bitleitungen der vorstehend
beschriebenen Verbindungen wählen.
Das Ergebnis der in der Verknüpfungsschaltung 24 vorgenommenen logischen
Verknüpfung der Daten aus dem Lesespeicher 26 und der Kontrollsignale wird über die
Datenaustauschleitung 23 der getakteten rückgekoppelten Schieberegisteranordnung 22
zugeführt und steuert in dieser Schieberegisteranordnung 22 die Erzeugung und
Speicherung der Verwürfelungsmustersignale. Dazu kann auch eine Rückkopplung von
Daten aus der Schieberegisteranordnung 22 an die Verknüpfungsschaltung 24 über die
Datenaustauschleitung 23 vorgesehen sein. Bevorzugt kann die
Schieberegisteranordnung 22 eine Anzahl von k Registerzellen entsprechend der k
parallelen Bitleitungen der Verwürfelungsmustersignalleitung 20 aufweisen, d. h. in jeder
der k Registerzellen der Schieberegisteranordnung 22 wird nach Beendigung der
Rücksetzsignalfolge eines von k neu gebildeten Verwürfelungsmustersignalen gespeichert.
Diese gelangen dann über die Verwürfelungsmustersignalleitung 20 an die
Dekodierstufe 16 der Verwürfelungslogik 9.
Je nach Ausbildung des Steuerwerks 28 kann nun vorgesehen sein, daß bei jeder
ordnungsgemäß ausgeführten Rücksetzsignalfolge wieder dieselben Kontrollsignale
entstehen, so daß zusammen mit den unveränderten Daten aus dem Lesespeicher 26 bei
ordnungsgemäßer, d. h. befugter Benutzung der erfindungsgemäßen Schaltungsanordnung
wieder Verwürfelungsmustersignale mit denselben Werten gebildet werden. Dies ist
vorteilhaft, wenn auch nach einer ordnungsgemäß durchgeführten Rücksetzsignalfolge der
Inhalt des beschreibbaren Speichers 1 vom befugten Benutzer noch verwendet werden
können soll. Eine nicht ordnungsgemäß ausgeführte Rücksetzsignalfolge, beispielsweise
durch einen unbefugten Zugriffsversuch, verändert dann die Kontrollsignale und damit die
Verwürfelungsmustersignale. Dadurch kann das Entwürfeln der im beschreibbaren
Speicher 1 gespeicherten Daten nicht ordnungsgemäß vorgenommen werden; über die
jeweils dritten Teile 12 und 15 der Vertauschungsstufe und der Invertierungsstufe werden
an die Speicher-Interfaceschaltung 5 nur unleserliche Daten geliefert.
Das Steuerwerk 28 kann in einer Abwandlung jedoch auch derart ausgebildet sein, daß die
genannte Rücksetzsignalfolge nur bei einem unbefugten Zugriffsversuch oder bei einem
befugten, vollständigen Neueinspeichern von Daten in den beschreibbaren Speicher 1
ausgelöst wird und daß die daraus gebildeten Verwürfelungsmustersignale bis zum
Auftreten der nächsten Rücksetzsignalfolge gespeichert werden und unverändert bleiben,
daß jedoch im Verwürfelungsmustergenerator 21 oder gegebenenfalls im Steuerwerk 28 in
die Bildung der Verwürfelungsmustersignale eine Zufallsfunktion aufgenommen wird, so
daß durch jede Rücksetzsignalfolge neue, nicht reproduzierbare
Verwürfelungsmustersignale entstehen. Dann wird auch ein anschließendes Einspeichern
von Daten in den beschreibbaren Speicher 1 - wie bei den bisher beschriebenen
Ausführungen auch hier über die ersten und zweiten Teile 10, 11 bzw. 13, 14 der
Vertauschungsstufe und der Invertierungsstufe vorgenommen - nach einem neuen
Verwürfelungsmuster vorgenommen. Entsprechend ist das Entwürfeln - wieder wie auch
bei den vorstehend beschriebenen Ausführungen über die dritten Teile 12 bzw. 15 der
Vertauschungsstufe und der Invertierungsstufe vorgenommen - der Daten aus dem
beschreibbaren Speicher 1 nach einer dem gültigen Verwürfelungsmuster angepaßten
Vorschrift nur bis zum Auftreten der nächsten Rücksetzsignalfolge möglich. Damit ist ein
Zugriff auf die Daten aus dem beschreibbaren Speicher 1 durch eine Rücksetzsignalfolge
blockiert.
Die Erfindung erlaubt somit in verschiedenen Varianten die Erzeugung eines variablen,
aber reproduzierbaren Verwürfelungsmusters. Eine Anpassung der Erfindung an
unterschiedliche Betriebsweisen und Anwendungszwecke ist leicht möglich.
Fig. 2 zeigt am Beispiel der jeweils ersten Teile 10 bzw. 13 schematisch die Struktur der
Vertauschungsstufe und der Invertierungsstufe, wobei der Übersichtlichkeit halber
blockschematisch nur die benötigten logischen Gatter dargestellt sind, die mit einer der m
Bitleitungen verbunden sind, die an den Adreßeingang 4 des beschreibbaren Speichers 1
geführt ist. Die Teile 11, 12 bzw. 14, 15 der Vertauschungsstufe und der
Invertierungsstufe für die Verwürfelung der Datensignale sind jedoch entsprechend
aufgebaut. In Fig. 2 ist eine Variante eines Aufbaus dargestellt, in der die Adreßsignale auf
den m parallelen Bitleitungen vom Adreßausgang 6 her nur untereinander, jedoch nicht
mit den Datensignalen vom Datenausgang 7 verwürfelt werden. Eine entsprechende
Abwandlung der Anordnung nach Fig. 2 ist jedoch ohne weiteres ersichtlich.
In Fig. 2 wird jede der m parallelen Bitleitungen vom Adreßausgang 6 - Bezugszeichen in
Klammern - an einen ersten Eingang je eines Und-Gatters 29, 30, 31 bzw. 32 geführt. Je
ein zweiter Eingang dieser Und-Gatter 29 bis 32 ist mit je einer von m
Auswahlleitungen 35 verbunden, die Teil der ersten Steuerleitung 17 sind. Über diese
Auswahlleitungen 35 wird jeweils nur eines der Und-Gatter 29 bis 32 ausgewählt, so daß
nur am Ausgang eines der Und-Gatter 29 bis 32 ein Adreßsignal auftritt. Dieses
Adreßsignal wird über ein Oder-Gatter 33, welches die Ausgänge aller Und-Gatter 29 bis
32 auf eine Bitleitung zusammenführt, an einen ersten Eingang eines Exclusiv-Oder-
Gatters 34 geleitet. Während die Und-Gatter 29 bis 32 und das Oder-Gatter 33 vom
ersten Teil 10 der Vertauschungsstufe umfaßt sind, ist das Exclusiv-Oder-Gatter 34 im
ersten Teil 13 der Invertierungsstufe enthalten. Ein zweiter Eingang des Exclusiv-Oder-
Gatters 34 ist an eine Invertierungssteuerleitung 36 angeschlossen, die ebenfalls Teil der
ersten Steuerleitung 17 ist. Ein Ausgang des Exclusiv-Oder-Gatters 34 ist mit einer
Bitleitung des Adreßeingangs 4 des beschreibbaren Speichers 1 verbunden. Gesteuert
durch die Steuersignale auf der ersten Steuerleitung 17 wird im Exclusiv-Oder-Gatter 34
das ausgewählte Adreßsignal gemäß der Vorgabe durch die Verwürfelungsmustersignale
invertiert oder nichtinvertiert durchgelassen. Durch entsprechende Ausbildung der
Steuersignale auf der Steuerleitung 17 wird gewährleistet, daß die gewünschte
Verwürfelung der Adreßsignale auftritt, d. h. daß jedes der Adreßsignale wieder auf genau
einer der Bitleitungen des Adreßeingangs 4 des beschreibbaren Speichers 1 erscheint.
Mit der dargestellten Struktur der Verwürfelungslogik sind auf einfache Weise auch
komplizierte Verwürfelungsmuster je nach Anforderung einsetzbar. Die Zuordnung
einzelner Datenworte zu den Speicherelementen des beschreibbaren Speichers 1, die
Anordnung der einzelnen Bits im jeweiligen Datenwort und auch die Werte dieser Bits
lassen sich in dieser Art sehr einfach verwürfeln. Darüber hinaus ist auch eine
entsprechende, gemeinsame Verwürfelung von Adreß- und Datensignalen erreichbar. Die
dargestellte Verwürfelungslogik hat außerdem den Vorteil, daß durch sie nur eine sehr
geringfügige Verlängerung der Signallaufzeiten von der Speicher-Interfaceschaltung 5 zum
beschreibbaren Speicher 1 und zurück verursacht wird. So erzeugt die in Fig. 2 dargestellte
Verwürfelungslogik lediglich eine Verzögerung um die Summe der Signallaufzeiten in
einem Und-Gatter 29, 30, 31 bzw. 32, dem Oder-Gatter 33 und dem Exclusiv-Oder-
Gatter 34.
Claims (4)
1. Schaltungsanordnung zur elektronischen Datenverarbeitung mit
- - einem beschreibbaren Speicher zum Speichern von gegen unberechtigten Zugriff zu schützenden Daten,
- - einem Lesespeicher zum Speichern individualisierender Daten,
- - einem Steuerwerk zum Erzeugen bestimmter Kontrollsignale in Abhängigkeit einer vom Steuerwerk während des Betriebs der Schaltungsanordnung auszuführenden Rücksetzsignalfolge,
- - einem Verwürfelungsmustergenerator zum Erzeugen von Verwürfelungsmustersignalen durch Verknüpfen wenigstens eines Teils der individualisierenden Daten aus dem Lesespeicher mit den Kontrollsignalen während des Ausführens der Rücksetzsignalfolge und zum anschließenden Ausgeben dieser Verwürfelungsmustersignale bis zum Ausführen einer folgenden Rücksetzsignalfolge
- - sowie einer Verwürfelungslogik zum Verwürfeln von Adreß- und/oder Datensignalen der im beschreibbaren Speicher zu speichernden Daten gemäß den vom Verwürfelungsmustergenerator zugeführten Verwürfelungsmustersignalen beim Einspeichern dieser Daten und zum entsprechenden Entwürfeln der Datensignale beim Auslesen aus dem löschbaren Speicher.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Verwürfelungslogik umfaßt:
- - eine Vertauschungsstufe zum Vertauschen verschiedenwertiger Bits der Verwürfelungslogik zugeführter Adreß- und/oder Datensignale untereinander und
- - eine Invertierungsstufe zum Invertieren der Werte der Bits der Adreß- und/oder Datensignale,
- - wobei die Vertauschungsstufe und die Invertierungsstufe durch die Verwürfelungsmustersignale gesteuert werden.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet,
daß die Verwürfelungslogik eine Dekodierstufe umfaßt zum Gewinnen von Steuersignalen
für die Vertauschungsstufe und die Invertierungsstufe aus den
Verwürfelungsmustersignalen.
4. Schaltungsanordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet,
daß der Verwürfelungsmustergenerator eine getaktete, rückgekoppelte
Schieberegisteranordnung umfaßt, der während der Rücksetzsignalfolge die
Kontrollsignale und/ oder wenigstens ein Teil der individualisierenden Daten aus dem
Lesespeicher und/oder ein durch logische Verknüpfung daraus erzeugtes Signalmuster
zugeleitet werden und die daraus die Verwürfelungsmustersignale erzeugt und zur
anschließenden Abgabe an die Verwürfelungslogik speichert.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19901829A DE19901829A1 (de) | 1999-01-19 | 1999-01-19 | Schaltungsanordnung zur elektronischen Datenverarbeitung |
AT00200072T ATE309573T1 (de) | 1999-01-19 | 2000-01-11 | Schaltungsanordnung zur elektonischen datenverarbeitung |
DE50011528T DE50011528D1 (de) | 1999-01-19 | 2000-01-11 | Schaltungsanordnung zur elektonischen Datenverarbeitung |
EP00200072A EP1022659B1 (de) | 1999-01-19 | 2000-01-11 | Schaltungsanordnung zur elektonischen Datenverarbeitung |
US09/483,920 US6735697B1 (en) | 1999-01-19 | 2000-01-18 | Circuit arrangement for electronic data processing |
KR1020000002174A KR100736958B1 (ko) | 1999-01-19 | 2000-01-18 | 전자 데이터 처리를 위한 회로 장치 |
JP2000010777A JP2000235523A (ja) | 1999-01-19 | 2000-01-19 | 電子式データ処理用回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19901829A DE19901829A1 (de) | 1999-01-19 | 1999-01-19 | Schaltungsanordnung zur elektronischen Datenverarbeitung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19901829A1 true DE19901829A1 (de) | 2000-07-20 |
Family
ID=7894657
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19901829A Withdrawn DE19901829A1 (de) | 1999-01-19 | 1999-01-19 | Schaltungsanordnung zur elektronischen Datenverarbeitung |
DE50011528T Expired - Lifetime DE50011528D1 (de) | 1999-01-19 | 2000-01-11 | Schaltungsanordnung zur elektonischen Datenverarbeitung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE50011528T Expired - Lifetime DE50011528D1 (de) | 1999-01-19 | 2000-01-11 | Schaltungsanordnung zur elektonischen Datenverarbeitung |
Country Status (6)
Country | Link |
---|---|
US (1) | US6735697B1 (de) |
EP (1) | EP1022659B1 (de) |
JP (1) | JP2000235523A (de) |
KR (1) | KR100736958B1 (de) |
AT (1) | ATE309573T1 (de) |
DE (2) | DE19901829A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2947596A1 (de) * | 2014-05-20 | 2015-11-25 | Giesecke & Devrient GmbH | Verfahren zum betreiben eines sicherheitsmoduls sowie ein solches sicherheitsmodul |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002229859A (ja) * | 2001-01-31 | 2002-08-16 | Toshiba Corp | ディスク記憶装置及び同装置に適用する認証方法 |
DE10254320A1 (de) | 2002-11-21 | 2004-06-03 | Philips Intellectual Property & Standards Gmbh | Schaltungsanordnung mit nicht-flüchtigem Speichermodul und Verfahren zum Ver-/Entschlüsseln von Daten des nicht-flüchtigen Speichermoduls |
DE10352401A1 (de) * | 2003-11-10 | 2005-06-16 | Micronas Gmbh | Verfahren zur Speicherung von Daten in einem Wahlzugriffspeicher und Verschlüsselungs- und Entschlüsselungsvorrichtung |
JP2005151056A (ja) * | 2003-11-13 | 2005-06-09 | Oki Electric Ind Co Ltd | デスクランブル回路 |
KR100849956B1 (ko) * | 2007-01-29 | 2008-08-01 | 삼성전자주식회사 | 반도체 장치 및 그것의 스크램블된 데이터 전송 방법 |
US8230158B2 (en) * | 2008-08-12 | 2012-07-24 | Micron Technology, Inc. | Memory devices and methods of storing data on a memory device |
US8484481B2 (en) * | 2009-07-14 | 2013-07-09 | International Business Machines Corporation | Chip lockout protection scheme for integrated circuit devices and insertion thereof |
US9740610B2 (en) * | 2014-12-24 | 2017-08-22 | Intel Corporation | Polarity based data transfer function for volatile memory |
JP2019078985A (ja) * | 2017-10-27 | 2019-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いたシステム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4319079A (en) * | 1979-09-13 | 1982-03-09 | Best Robert M | Crypto microprocessor using block cipher |
US4598170A (en) * | 1984-05-17 | 1986-07-01 | Motorola, Inc. | Secure microprocessor |
FR2582174B1 (fr) * | 1985-05-15 | 1990-03-09 | Thomson Csf | Dispositif de chiffrement par substitutions-permutations |
US5095525A (en) * | 1989-06-26 | 1992-03-10 | Rockwell International Corporation | Memory transformation apparatus and method |
GB2276254B (en) * | 1993-03-20 | 1997-10-01 | Motorola Inc | Data storage device |
US5666516A (en) * | 1993-12-16 | 1997-09-09 | International Business Machines Corporation | Protected programmable memory cartridge having selective access circuitry |
US5787171A (en) * | 1994-06-28 | 1998-07-28 | Sony Corporation | Data transmitter and receiver |
US20010039617A1 (en) * | 1995-07-18 | 2001-11-08 | U. S. Phillips Corporation | System for the transmission of data between at least one write/read station and a plurality of data carriers |
GB2321728B (en) * | 1997-01-30 | 2001-12-19 | Motorola Inc | Apparatus and method for accessing secured data stored in a portable data carrier |
TW494306B (en) * | 1998-10-27 | 2002-07-11 | Winbond Electronics Corp | Secret code protection circuit capable of protecting read only memory data |
-
1999
- 1999-01-19 DE DE19901829A patent/DE19901829A1/de not_active Withdrawn
-
2000
- 2000-01-11 EP EP00200072A patent/EP1022659B1/de not_active Expired - Lifetime
- 2000-01-11 DE DE50011528T patent/DE50011528D1/de not_active Expired - Lifetime
- 2000-01-11 AT AT00200072T patent/ATE309573T1/de not_active IP Right Cessation
- 2000-01-18 KR KR1020000002174A patent/KR100736958B1/ko active IP Right Grant
- 2000-01-18 US US09/483,920 patent/US6735697B1/en not_active Expired - Lifetime
- 2000-01-19 JP JP2000010777A patent/JP2000235523A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2947596A1 (de) * | 2014-05-20 | 2015-11-25 | Giesecke & Devrient GmbH | Verfahren zum betreiben eines sicherheitsmoduls sowie ein solches sicherheitsmodul |
Also Published As
Publication number | Publication date |
---|---|
DE50011528D1 (de) | 2005-12-15 |
ATE309573T1 (de) | 2005-11-15 |
JP2000235523A (ja) | 2000-08-29 |
KR100736958B1 (ko) | 2007-07-09 |
EP1022659B1 (de) | 2005-11-09 |
EP1022659A2 (de) | 2000-07-26 |
EP1022659A3 (de) | 2004-01-07 |
US6735697B1 (en) | 2004-05-11 |
KR20000071261A (ko) | 2000-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0965076B1 (de) | Elektronische datenverarbeitungseinrichtung und -system | |
DE69415272T2 (de) | Integrierte Schaltung mit einem geschützten Speicher und geschütztes System das diese integrierte Schaltung verwendet | |
DE2621271C2 (de) | Tragbarer Datenträger | |
DE69012692T3 (de) | Karte mit festverdrahteter Mikroschaltung und Verfahren zur Durchführung einer Transaktion zwischen einer solchen Karte und einem Endgerät. | |
DE69527773T2 (de) | Schaltungsanordnung zur Überwachung der Benutzung von Funktionen in einem integrierten Schaltungkreis | |
DE3700663C2 (de) | ||
DE69419967T2 (de) | Chip von IC Karte mit Mitteln zur Begrenzung der Anzahl von Authentifizierungen | |
DE2512935C2 (de) | Datenaustauschsystem | |
DE69031889T2 (de) | Verfahren zur Erzeugung einer einmaligen Zahl für eine Mikroschaltungskarte und Verwendung derselben zur Zusammenarbeit der Karte mit einem Wirtssystem | |
DE69524031T2 (de) | Verfahren und Einrichtung zur Prüfung der Gültigkeit des Betriebs eines Systems | |
DE2734456A1 (de) | Datenabtastsystem zum bestimmen der gueltigkeit eines aufzeichnungstraegers | |
DE2621269A1 (de) | Anordnung zur speicherung und uebertragung von vertraulichen daten | |
DE69016765T2 (de) | Verfahren zur Erzeugung einer Pseudozufallszahl in einem Datenbearbeitungssystem und ein System zur Ausführung dieses Verfahrens. | |
EP0281057A2 (de) | Schaltungsanordnung zur Sicherung des Zugangs zu einem Datenverarbeitungssystem mit Hilfe einer Chipkarte | |
DE3318101A1 (de) | Schaltungsanordung mit einem speicher und einer zugriffskontrolleinheit | |
EP1099197A1 (de) | Vorrichtung zum liefern von ausgangsdaten als reaktion auf eingangsdaten und verfahren zum überprüfen der authentizität und verfahren zum verschlüsselten übertragen von informationen | |
EP0030381A2 (de) | Verfahren und Vorrichtung zur Erzeugung und späteren Kontrolle von gegen Nachahmung, Verfälschung und Missbrauch abgesicherten Dokumenten und Dokument zu dessen Durchführung | |
DE69528449T2 (de) | Integrierte Halbleiterschaltungsanordnung zum Schutz mehrerer Hilfsmittel in einer elektronischen Einheit | |
EP1022659B1 (de) | Schaltungsanordnung zur elektonischen Datenverarbeitung | |
EP0127809B1 (de) | Schaltungsanordnung mit einem Speicher und einer Zugriffskontrolleinheit | |
DE3705736A1 (de) | Verfahren zum sichern von programmen und zur integritaetskontrolle gesicherter programme | |
DE3853482T2 (de) | Einrichtung zum schützen von speicherzonen eines elektronischen systems mit mikroprozessor. | |
DE60116658T2 (de) | Datenträger mit zusatzvorrichtung | |
EP0320489A2 (de) | Verfahren zur Erhöhung der Sicherheit einer IC-Karte und IC-Karte hierzu | |
DE10101972A1 (de) | Vorrichtung mit einem Steuergerät und einem nicht-flüchtigen Speicher sowie Verfahren zum Betreiben einer solchen Vorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |