DE19857673C1 - Bidirectionally blocking type power semiconductor element - Google Patents
Bidirectionally blocking type power semiconductor elementInfo
- Publication number
- DE19857673C1 DE19857673C1 DE1998157673 DE19857673A DE19857673C1 DE 19857673 C1 DE19857673 C1 DE 19857673C1 DE 1998157673 DE1998157673 DE 1998157673 DE 19857673 A DE19857673 A DE 19857673A DE 19857673 C1 DE19857673 C1 DE 19857673C1
- Authority
- DE
- Germany
- Prior art keywords
- edge
- zone
- region
- area
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000000903 blocking effect Effects 0.000 title description 16
- 239000002800 charge carrier Substances 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000007704 transition Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Abstract
Description
Die vorliegende Erfindung bezieht sich auf ein Bauelement, nach dem Oberbegriff des Anspruchs 1.The present invention relates to a Component, according to the preamble of claim 1.
Ein derartiges Bauelement ist z. B. aus der GB 2303965 A bekannt.Such a component is such. B. from GB 2303965 A.
Bei bidirektional sperrenden Leistungshalbleiterbauelementen werden die Randabschlüsse der sperrenden pn-Übergänge vor zugsweise auf derselben Oberseite des Halbleiterkörpers ange bracht. Ein erster pn-Übergang zur Spannungsaufnahme in Vor wärtsrichtung befindet sich üblicherweise nahe der Chipober seite. Zur Spannungsaufnahme in Rückwärtsrichtung befindet sich ein zweiter pn-Übergang nahe der Chip-Unterseite. Der untere pn-Übergang kann sich auch nahe einer Grenze zwischen einer Epitaxieschicht und einem Halbleitersubstrat im Inneren des Chips befinden. Es kann sich jeweils um ein Einzelhalb leiterbauelement handeln, bei dem ein erster Hauptstromkon takt auf der Oberseite und ein zweiter Hauptstromkontakt auf der Rückseite des Chips vorhanden ist. Ein solches Bauelement kann aber auch in einem Leistungs-IC integriert sein.With bidirectionally blocking power semiconductor components are the edge closures of the blocking pn junctions preferably on the same top of the semiconductor body brings. A first pn transition to voltage absorption in Vor downward direction is usually near the chip top page. For voltage absorption in the reverse direction there is a second pn junction near the bottom of the chip. The lower pn junction can also be close to a boundary between an epitaxial layer and a semiconductor substrate inside of the chip. It can be a single half at a time act conductor component, in which a first Hauptstromkon clocks on the top and a second main current contact the back of the chip is present. Such a component can also be integrated in a power IC.
In der EP 0 332 955 A2 ist ein Thyristor mit hoher positiver und negativer Sperrfähigkeit beschrieben, bei dem der nahe der Unterseite des Bauelementes vorhandene pn-Übergang durch den Halbleiterkörper und einen ganzflächig vorhandenen Bereich dazu entgegengesetzten Vorzeichens der Leitfähigkeit gebildet ist. Dieser Bereich entgegengesetzter Leitfähigkeit ist mit einem entsprechend dotierten Bereich auf der Bauelementoberseite über eine seitliche dotierte Zone elektrisch leitend verbunden, so daß die Randabschlüsse dieses Bauele mentes für Sperrung in Vorwärts- und Rückwärtsrichtung beide auf der Oberseite des Chips vorhanden sind. Die beiden pn- Übergänge zur Grunddotierung des Halbleiterkörpers hin sind zu der Oberseite des Halbleiterkörpers geführt. Zwischen die sen Grenzflächen befindet sich vorzugsweise ein dotierter Bereich, der dasselbe Vorzeichen der Leitfähigkeit wie die Grunddotierung aufweist aber höher dotiert ist und der die Ausweitung der Raumladungszonen an der Oberseite des Bauelementes so begrenzt, daß die Ausläufer der pn-Übergänge in einem geringeren Abstand zueinander ange ordnet werden können.EP 0 332 955 A2 describes a thyristor with a high positive and negative blocking ability, in which the near the Underside of the component existing pn junction through the Semiconductor body and an entire area opposite sign of the conductivity formed is. This area of opposite conductivity is with a correspondingly doped area the top of the component electrically via a lateral doped zone conductively connected, so that the edge of this component mentes for both forward and reverse blocking are present on the top of the chip. The two pn Transitions to the basic doping of the semiconductor body are led to the top of the semiconductor body. Between the Its interfaces are preferably a doped region which has the same sign of conductivity as the basic doping but is more heavily endowed and the expansion of the space charge zones the top of the component limited so that the foothills the pn junctions are closer together can be arranged.
Aufgabe der vorliegenden Erfindung ist es, ein bidirektional sperrendes Leistungshalbleiterbauelement anzugeben, das bei verringertem Flächenbedarf so ausgelegt werden kann, daß in beiden Richtungen die gleiche Spannungsfestigkeit erreicht wird.The object of the present invention is a bidirectional to specify blocking power semiconductor component, which at reduced space requirement can be designed so that in achieves the same dielectric strength in both directions becomes.
Diese Aufgabe wird mit dem Bauelement mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den ab hängigen Ansprüchen.This task is performed with the component with the characteristics of Claim 1 solved. Refinements result from the pending claims.
Gemäß dem Prinzip der Erfindung verfügt das Bauelement dabei über eine Struktur der Randabschlüsse, die so beschaffen ist, daß der Flächenbe darf verringert wird, indem sowohl bei Spannungsbelastung in Vorwärtsrichtung als auch bei Spannungsbelastung in Rück wärtsrichtung der gleiche Bereich der Chipoberfläche zum Aus tritt der Äquipotentialflächen aus dem Chip benutzt wird. Zu diesem Zweck ist der für das Sperren in Rückwärtsrichtung vorgesehene Randabschluß auf der Oberseite des Chips angeord net, indem der den rückseitigen pn-Übergang bildende dotierte (eindiffundierte) Bereich über leitfähig dotierte Bereiche am Rand des Bauelementes mit einem Bereich entsprechenden Vor zeichens an der oberen Kante des Bauelementes elektrisch lei tend verbunden ist. Zwischen dem pn-Übergang für Sperrung in Vorwärtsrichtung und dem wie beschrieben an die obere Kante gezogenen pn-Übergang für Rückwärtssperrung ist eine davon jeweils in geringem Abstand angeordnete Driftzone vorhanden, die lateral gleichmäßig dotiert ist und so schwach dotiert ist, daß bereits bei geringer Spannungsbelastung alle freien Ladungsträger daraus entfernt sind. Aufgabe dieser Driftzone ist es, zu verhindern, daß die Grunddotierung des Halbleiter körpers dem elektrischen Feld an der Oberfläche einen drei eckförmigen Verlauf aufprägt. Letzteres hat bei herkömmlichen Bauelementen seine Ursache darin, daß die Grunddotierung des Halbleiterkörpers so gewählt wird, daß sich in senkrechter Richtung in dem Halbleiterkörper eine dreiecksförmige, nicht an die jeweilige gegenüberliegende Hauptseite anstoßende Feldverteilung ergibt. Bei dem erfindungsgemäßen Bauelement wird dagegen vermieden, daß sich entlang der Oberfläche eine dreiecksförmige Feldverteilung mit dem Maximum an dem jeweils betreffenden pn-Übergang ausbildet. Außerdem ist nicht erfor derlich, daß die aus dem Halbleiterkörper an die Oberfläche tretende Raumladungszone für Vorwärts- und Rückwärtssperrbe lastung jeweils einen eigenen Oberflächenbereich beansprucht. Bei der Randabschlußstruktur der vorliegenden Erfindung wird sowohl bei Spannungsbelastung in Vorwärtsrichtung als auch bei Spannungsbelastung in Rückwärtsrichtung derselbe Oberflä chenbereich des Halbleiterchips zum Austritt der Äquipotenti alflächen aus dem Halbleiterkörper benutzt.According to the principle of the invention, the component has a structure the edge finishes, which is such that the area may be reduced by both in the case of voltage loading in Forward direction as well as with voltage load in the back downward the same area of the chip surface to the off occurs the equipotential surfaces from the chip is used. To this purpose is for reverse locking provided edge termination arranged on the top of the chip net by the doped forming the rear pn junction (diffused) area over conductive doped areas on Edge of the component with an area corresponding to the front character on the upper edge of the component electrically lei tend to be connected. Between the pn junction for blocking in Forward direction and that as described to the upper edge drawn pn junction for reverse lock is one of them each have a drift zone arranged at a short distance, which is laterally evenly doped and thus weakly doped is that even at low voltage loads all free Charge carriers are removed from it. Abandonment of this drift zone is to prevent the basic doping of the semiconductor body the electric field on the surface a three imprinted angular course. The latter has with conventional Components its cause is that the basic funding of Semiconductor body is chosen so that it is vertical Direction in the semiconductor body a triangular, not to the opposite main page Field distribution results. In the component according to the invention however, it is avoided that a triangular field distribution with the maximum at each trains the pn transition in question. It is also not required derlich that that from the semiconductor body to the surface entering space charge zone for forward and reverse blocking load each has its own surface area. In the edge termination structure of the present invention both with forward tension and the same surface when tension is applied in the reverse direction area of the semiconductor chip for the exit of the equipotenti used surfaces from the semiconductor body.
Es folgt eine genauere Beschreibung des erfindungsgemäßen Bauelementes anhand des in der Figur dargestellten Quer schnitts eines bevorzugten Ausführungsbeispieles.The following is a more detailed description of the invention Component based on the cross shown in the figure section of a preferred embodiment.
Bei dem in der Figur dargestellten Bauelement befinden sich zwischen zwei Hauptseiten des Chips in vertikaler Richtung übereinander vier Bereiche wechselnden Vorzeichens der elek trischen Leitfähigkeit. Ein erster Basisbereich 1 besitzt die Grunddotierung des Halbleiterkörpers, vorzugsweise eine schwache n-leitende Dotierung. Ein zweiter Basisbereich 3 entgegengesetzten Vorzeichens ist vorzugsweise als Wanne in dem Halbleiterkörper ausgebildet. Darin eingebettet ist ein weiterer Bereich 4, der das Vorzeichen der Leitfä higkeit der Grunddotierung besitzt aber höher dotiert ist. Auf der Unterseite des Halbleiterkörpers befindet sich ein weiterer dotierter Bereich 2 mit dem Vorzeichen der Leitfähigkeit des zweiten Basisbereiches. Der unterste Bereich 2 ist bei diesem Ausfüh rungsbeispiel mit einem Drain-Kontakt 7 versehen. Wird das Bauelement im Rahmen einer IC-Technologie integriert, wird ein separater Kontakt auf der Unterseite nicht benötigt; der Drain-Kontakt befindet sich dann auf der Oberseite des Chips. Der oberste Bereich 4 ist mit einem Source-Kontakt 6 verse hen, der auch den zweiten Basisbereich 3 kontaktiert. Der zweite Basisbereich 3 reicht bis an die betreffende Hauptsei te des Halbleiterkörpers heran. Zur Steuerung eines an dieser Oberfläche auszubildenden Kanals ist von dem Halbleitermate rial elektrisch isoliert eine Gate-Elektrode 5 angebracht. An einem Rand des Bauelementes, d. h. an einem Rand des Halblei terkörpers oder einem Randbereich eines in einen IC inte grierten Bauelementes ist ein dotierter Randbereich 30 an der Oberseite des Bauelementes vorhanden. Dieser dotierte Randbereich 30 hat dasselbe Vorzeichen der Leitfähigkeit wie der mit dem Drain-Kontakt versehene Bereich 2 und ist mit diesem Be reich über einen ebenfalls dieses Vorzeichen der Leitfähigkeit aufweisenden, dotierten Seitenbereich 8 elektrisch leitend verbunden. Die beschriebe ne Struktur entspricht einem MOS-gesteuerten, bidirektional sperrenden Leistungsschalter, z. B. einem bidirektional sper renden IGBT.In the component shown in the figure, there are four areas of alternating signs of the electrical conductivity between two main sides of the chip in the vertical direction one above the other. A first base region 1 has the basic doping of the semiconductor body, preferably a weak n-conductive doping. A second base region 3 of opposite sign is preferably designed as a trough in the semiconductor body. Embedded in this is a further area 4 , which has the sign of the conductivity of the basic doping but is more highly doped. On the underside of the semiconductor body there is another doped region 2 with the sign of the conductivity of the second base region. The lowermost area 2 is provided with a drain contact 7 in this exemplary embodiment. If the component is integrated as part of an IC technology, a separate contact on the underside is not required; the drain contact is then on the top of the chip. The uppermost region 4 is provided with a source contact 6 , which also contacts the second base region 3 . The second base region 3 extends up to the relevant main side of the semiconductor body. To control a channel to be formed on this surface, a gate electrode 5 is attached, electrically insulated from the semiconductor material. At an edge of the component, ie at an edge of the semiconductor body or at an edge region of a component integrated in an IC, a doped edge region 30 is present on the top of the component. This doped edge region 30 has the same sign of conductivity as the area 2 provided with the drain contact and is connected to this area via an electrically doped side area 8 which also has this sign of conductivity. The described structure corresponds to a MOS-controlled, bidirectionally blocking circuit breaker, for. B. a bidirectionally blocking IGBT.
Diese im Prinzip aus der EP 0 332 955 A2 bekannte Struktur einschließlich der dem Fachmann geläufigen Abwandlungen ist erfindungsgemäß mit einer Driftzone 11 derart modifiziert, daß die eingangs beschriebenen Vorteile erreicht werden. Die se Driftzone 11 hat das Vorzeichen der elektrischen Leit fähigkeit des zweiten Basisbereiches 3 und des Randbereiches 30 und ist so schwach dotiert, daß schon bei geringer anliegender Po tentialdifferenz zwischen Source und Drain alle freien Ladungsträger aus dieser Drift zone entfernt sind. Typischerweise darf hierzu die in senk rechter Richtung über der Driftzone aufintegrierte Konzentra tion an Dotierstoffatomen den Wert von ca. 1012 cm-2 nicht überschreiten. Die Driftzone 11 soll zwar möglichst nahe an den zweiten Basisbereich 3 und den Randbereich 30 heranrei chen, darf jedoch nicht mit diesen Bereichen überlappen, da dann ein leitender Strompfad zwischen dem Source-Kontakt und dem Drain-Kontakt vorhanden wäre, der diese Kontakte kurz schließt. In der in der Zeichnung lateralen Richtung ist die Dotierung der Driftzone 11 vorzugsweise konstant gewählt. Falls in dieser lateralen Richtung eine Variation der Konzen tration des Dotierstoffes vorhanden wäre, würde dies zwar die Sperrfähigkeit in einer Richtung verbessern, in der anderen Richtung jedoch reduzieren. Mit dem erfindungsgemäßen Bauele ment ist eine weitestgehend gleiche Spannungsfestigkeit in beiden Richtungen mit einer gleichmäßigen Verteilung des Do tierstoffes in der Driftzone gewährleistet.This structure, known in principle from EP 0 332 955 A2, including the modifications familiar to the person skilled in the art, has been modified according to the invention with a drift zone 11 in such a way that the advantages described at the outset are achieved. The se drift zone 11 has the sign of the electrical conductivity of the second base region 3 and the edge region 30 and is so weakly doped that even with a small potential difference between source and drain all free charge carriers are removed from this drift zone. Typically, the concentration of dopant atoms integrated above the drift zone in the vertical direction must not exceed the value of approx. 10 12 cm -2 . The drift zone 11 should come as close as possible to the second base region 3 and the edge region 30 , but must not overlap with these regions, since then a conductive current path would exist between the source contact and the drain contact, which short-circuits these contacts . In the lateral direction in the drawing, the doping of the drift zone 11 is preferably chosen to be constant. If there were a variation in the concentration of the dopant in this lateral direction, this would improve the blocking ability in one direction, but would reduce it in the other direction. With the component according to the invention, a largely identical dielectric strength is guaranteed in both directions with a uniform distribution of the animal substance in the drift zone.
Eine weitere Verbesserung des Bauelementes wird erreicht, wenn über dem Halbleiterkörper, vorzugsweise in einer dielek trischen Schicht 9, flächig ausgebildete elektrische Leiter 10 eingebettet sind, die als nicht angeschlossene (floating) Feldplatten fungieren. Es können mehrere Schichtebenen derar tiger Leiter vorhanden sein. Um eine ausreichend symmetrische Sperrfähigkeit zu garantieren, werden diese flächig ausgebil deten Leiter in jeder vorhandenen Schichtebene in gleichblei benden Abständen zueinander angeordnet.A further improvement of the component is achieved if, over the semiconductor body, preferably in a dielectric layer 9 , flat electrical conductors 10 are embedded, which function as non-connected (floating) field plates. There can be several layer levels of such conductors. In order to guarantee a sufficiently symmetrical blocking ability, these flat conductors are arranged in each existing layer level at constant distances from each other.
Die Vorzeichen der Dotierung sind vorzugsweise so gewählt, daß der erste Basisbereich 1 eine schwach n-leitende Grunddo tierung des Halbleiterkörpers aufweist. Die Driftzone 11 ist dann schwach p-leitend dotiert, während der zweite Basisbe reich 3 und der Randbereich 30 p-leitend dotiert sind. Die mit dem Source-Kontakt und dem Drain-Kontakt versehenen Be reiche sind vorzugsweise höher dotiert, um einen guten Me tall-Halbleiterkontakt zu bewirken.The signs of the doping are preferably chosen so that the first base region 1 has a weakly n-conductive basic doping of the semiconductor body. The drift zone 11 is then weakly p-doped, while the second base region 3 and the edge region 30 are p-doped. The areas provided with the source contact and the drain contact are preferably doped higher in order to bring about a good metal-semiconductor contact.
Die Sperrfähigkeit der Randstruktur entspricht der des von den beiden oberflächennahen pn-Übergängen und dem n--leitend dotierten ersten Basisbereich entlang der oberen Hauptseite des Halbleiterkörpers gebildeten pnp-Transistors, dessen Basis (erster Basisbereich 1) nicht angeschlossen ist. Durch den Verstärkungsfaktor dieses Transistors kann die Durchbruchspannung gegenüber der des isolierten sperrenden pn-Übergangs auf der Rückseite des Bauelementes deutlich re duziert sein. Um das zu verhindern, wird in dem Randbereich 30 vorzugsweise ein weiterer Bereich 40 dazu entgegengesetz ten Vorzeichens der Leitfähigkeit ausgebildet, der so in den Randbereich 30 eingebettet ist, daß er zusammen mit dem Rand bereich mit einem weiteren Source-Kontakt 60 kontaktiert wer den kann und daß über einem bis an die Oberseite des Halblei termateriales reichenden Anteil des Randbereiches 30, der zur Ausbildung eines Kanals vorgesehen ist, eine weitere Gate- Elektrode 50 angeordnet werden kann. Es ist dann am Rand eine weitere MOS-Zelle mit einem Source-Bereich 40 und einem in dem Randbereich 30 mittels der Gate-Elektrode 50 steuerbaren Kanal vorhanden. Zur Erzielung der vollen Vorwärtssperrfähig keit wird der Kanal der am Rand vorhandenen MOS-Zelle durch Anlegen einer geeigneten Gate-Spannung eingeschaltet, während bei Rückwärtssperrung der Kanal am in der Figur links einge zeichneten pn-Übergang eingeschaltet wird.The blocking capability of the edge structure corresponds to that of the pnp transistor formed by the two near-surface pn junctions and the n - -conductively doped first base region along the upper main side of the semiconductor body, the base (first base region 1 ) of which is not connected. The breakdown voltage compared to that of the isolated blocking pn junction on the back of the component can be significantly reduced by the amplification factor of this transistor. In order to prevent this, a further region 40 is formed in the edge region 30 , opposite the sign of the conductivity, which is embedded in the edge region 30 in such a way that it can be contacted together with the edge region with a further source contact 60 who can and that a gate electrode 50 can be arranged over a portion of the edge region 30 which extends to the top of the semiconductor material and which is provided for forming a channel. A further MOS cell with a source region 40 and a channel controllable in the edge region 30 by means of the gate electrode 50 is then present at the edge. To achieve the full forward blocking capability, the channel of the MOS cell present at the edge is switched on by applying a suitable gate voltage, while in the case of reverse blocking the channel is switched on at the pn junction shown in the figure on the left.
Die als Feldplatten fungierenden Leiter lassen sich z. B. aus Polysilizium oder Leiterbahnen aus Aluminium herstellen, die über einem Feldoxid bzw. Feldzwischenoxid angeordnet werden, wie es bei der Herstellung integrierter Schaltungen üblicher weise zur elektrischen Isolation der Metallisierungsebenen ohnehin auf das Halbleitermaterial aufgebracht wird. Ledig lich für die Ausbildung der Driftzone ist ein zusätzlicher Prozeßschritt mittels Phototechnik und Implantation erforder lich, der z. B. vor der Feldoxidation im Fall eines Halblei terkörpers aus Silizium vorgenommen werden kann. Die nicht angeschlossenen Leiter 10 bilden einen kapazitiven Spannungs teiler, der dem Potential entlang der Oberseite des Chips ei nen näherungsweise linearen Verlauf aufprägen soll. Die Feld platten können daher ersetzt sein beispielsweise durch Feld ringe, die an einen ohmschen Spannungsteiler angeschlossen werden, oder durch eine hochohmig leitende Schicht (z. B. aus amorphem Silizium oder ähnlichem) über der ansonsten frei ge lassenen Oberfläche der Driftzone 11. Die Feldplatten sind daher nur eine wegen der einfachen Realisierbarkeit besonders bevorzugte Ausgestaltung des erfindungsgemäßen Bauelementes. The conductor acting as field plates can, for. B. from polysilicon or conductor tracks made of aluminum, which are arranged over a field oxide or field intermediate oxide, as is usually applied to the semiconductor material in the manufacture of integrated circuits for electrical insulation of the metallization levels anyway. Only for the formation of the drift zone is an additional process step by means of photo technology and implantation required, which, for. B. before field oxidation in the case of a semiconductor body made of silicon. The non-connected conductors 10 form a capacitive voltage divider which is intended to impress an approximately linear course on the potential along the top of the chip. The field plates can therefore be replaced, for example, by field rings which are connected to an ohmic voltage divider, or by a high-resistance conductive layer (e.g. made of amorphous silicon or the like) over the otherwise free surface of the drift zone 11 . The field plates are therefore only a particularly preferred embodiment of the component according to the invention because of the simple feasibility.
Die Driftzone 11 kann in der in der Figur lateralen Richtung zwischen zweitem Basisbereich 3 und Randbereich 30 einmal oder mehrmals unterbrochen sein. Zwischen den einzelnen An teilen der Driftzone befindet sich dann Halbleitermaterial der Grunddotierung, wie sie der erste Basisbereich 1 auf weist. Mit einer derart unterbrochenen Driftzone 11 läßt sich gegebenenfalls eine weitere Optimierung der Eigenschaften des Bauelementes erreichen.The drift zone 11 can be interrupted once or several times in the lateral direction in the figure between the second base region 3 and the edge region 30 . Between the individual parts of the drift zone there is then semiconductor material of the basic doping, as has the first base region 1 . With a drift zone 11 interrupted in this way, a further optimization of the properties of the component can optionally be achieved.
Claims (6)
in dem zwischen zwei Hauptseiten übereinander vier dotierte Bereiche (1, 2, 3, 4) wechselnden Vorzeichens der Leitfähig keit ausgebildet sind, von denen
ein Bereich als erster Basisbereich (1) eine niedrige Grund dotierung des Halbleiterkörpers ausweist,
ein weiterer Bereich dazu entgegengesetzten Vorzeichens der Leitfähigkeit als zweiter Basisbereich (3) bis an eine der Hauptseiten heranreichend ausgebildet und derart mit einer an dieser Hauptseite vorhandenen Gate-Elektrode (5) versehen ist, daß ein in dem zweiten Basisbereich ausgebildeter Kanal gesteuert werden kann,
ein weiterer Bereich (4) an dieser Hauptseite vorhanden und mit einem Source-Kontakt (6), der auch den zweiten Basisbe reich (3) kontaktiert und auf derselben Hauptseite wie die Gate-Elektrode angebracht ist, versehen ist und
der vierte Bereich (2) auf der von dem zweiten Basisbereich (3) abgewandten Seite des ersten Basisbereiches (1) angeord net ist und mit einem Drain-Kontakt (7) versehen ist, und in dem an einem Rand an der mit der Gate-Elektrode versehenen Hauptseite ein dotierter Randbereich (30) desselben Vorzei chens der Leitfähigkeit wie der zweite Basisbereich ausgebil det ist, der mit dem vierten Bereich (2) über einen an dem betreffenden Rand vorhandenen dotierten Seitenbereich (8) desselben Vorzeichens der Leitfähigkeit elektrisch leitend verbunden ist,
dadurch gekennzeichnet, daß
zwischen dem zweiten Basisbereich (3) und dem Randbereich (30) und in einem jeweiligen Abstand zu diesen Bereichen an der betreffenden Hauptseite des Halbleiterkörpers eine do tierte Driftzone (11) desselben Vorzeichens der Leitfähigkeit ausgebildet ist, die so schwach dotiert ist, daß schon bei geringer anliegender Potentialdifferenz zwischen Source und Drain alle freien Ladungsträger aus dieser Driftzone entfernt sind und daß
das Integral der Konzentration an Dotierstoffatomen in der Driftzone in Richtung senkrecht zu der betreffenden Hauptseite überall höchstens 1012 cm-2 beträgt.1. component with a semiconductor body,
in which four doped regions ( 1 , 2 , 3 , 4 ) of alternating signs of conductivity are formed one above the other between two main sides, of which
a region as the first base region ( 1 ) has a low basic doping of the semiconductor body,
a further area of the opposite sign of the conductivity as a second base area ( 3 ) extending up to one of the main sides and provided with a gate electrode ( 5 ) on this main side in such a way that a channel formed in the second base area can be controlled,
a further region ( 4 ) is present on this main side and is provided with a source contact ( 6 ) which also contacts the second base region ( 3 ) and is arranged on the same main side as the gate electrode, and
the fourth region ( 2 ) is arranged on the side of the first base region ( 1 ) facing away from the second base region ( 3 ) and is provided with a drain contact ( 7 ), and in that at an edge on which the gate Electrode provided main side a doped edge area ( 30 ) of the same sign of conductivity as the second base area is formed, which is electrically conductively connected to the fourth area ( 2 ) via a doped side area ( 8 ) of the same sign of conductivity present on the edge in question ,
characterized in that
between the second base region ( 3 ) and the edge region ( 30 ) and at a respective distance from these regions on the relevant main side of the semiconductor body, a doped drift zone ( 11 ) of the same sign of conductivity is formed, which is so weakly doped that already low applied potential difference between source and drain all free charge carriers are removed from this drift zone and that
the integral of the concentration of dopant atoms in the drift zone in the direction perpendicular to the relevant main side is at most 10 12 cm -2 everywhere.
bei dem der Randbereich (30) bis an die betreffende Hauptsei te heranreichend ausgebildet und derart mit einer an dieser Hauptseite vorhandenen weiteren Gate-Elektrode (50) versehen ist, daß ein in dem Randbereich ausgebildeter Kanal gesteuert werden kann, und
bei dem in dem Randbereich (30) ein weiterer Randbereich (40) entgegengesetzten Vorzeichens der Leitfähigkeit ausgebildet und mit einem weiteren Source-Kontakt (60) versehen ist, der auch den Randbereich (30) kontaktiert.4. Component according to one of claims 1 to 3,
in which the edge area ( 30 ) is designed to reach the relevant main side and is provided with a further gate electrode ( 50 ) provided on this main side in such a way that a channel formed in the edge area can be controlled, and
in which a further edge region ( 40 ) of opposite sign of conductivity is formed in the edge region ( 30 ) and is provided with a further source contact ( 60 ) which also contacts the edge region ( 30 ).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998157673 DE19857673C1 (en) | 1998-12-14 | 1998-12-14 | Bidirectionally blocking type power semiconductor element |
| PCT/DE1999/003822 WO2000036654A1 (en) | 1998-12-14 | 1999-12-01 | Power semiconductor component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998157673 DE19857673C1 (en) | 1998-12-14 | 1998-12-14 | Bidirectionally blocking type power semiconductor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19857673C1 true DE19857673C1 (en) | 2000-05-04 |
Family
ID=7891054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1998157673 Expired - Fee Related DE19857673C1 (en) | 1998-12-14 | 1998-12-14 | Bidirectionally blocking type power semiconductor element |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19857673C1 (en) |
| WO (1) | WO2000036654A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936908B2 (en) * | 2001-05-03 | 2005-08-30 | Ixys Corporation | Forward and reverse blocking devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0312088A2 (en) * | 1987-10-16 | 1989-04-19 | Kabushiki Kaisha Toshiba | Sensitive thyristor having improved noise-capability |
| EP0361318A2 (en) * | 1988-09-27 | 1990-04-04 | Asea Brown Boveri Aktiengesellschaft | Thyristor |
| GB2303965A (en) * | 1995-07-31 | 1997-03-05 | Ixys Corp | Reverse blocking IGBT |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8401983A (en) * | 1984-06-22 | 1986-01-16 | Philips Nv | Semiconductor device with increased breakdown voltage. |
| GB9009558D0 (en) * | 1990-04-27 | 1990-06-20 | Lucas Ind Plc | Semiconductor device |
| US5548133A (en) * | 1994-09-19 | 1996-08-20 | International Rectifier Corporation | IGBT with increased ruggedness |
| DE19701189B4 (en) * | 1996-01-18 | 2005-06-30 | International Rectifier Corp., El Segundo | Semiconductor device |
-
1998
- 1998-12-14 DE DE1998157673 patent/DE19857673C1/en not_active Expired - Fee Related
-
1999
- 1999-12-01 WO PCT/DE1999/003822 patent/WO2000036654A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0312088A2 (en) * | 1987-10-16 | 1989-04-19 | Kabushiki Kaisha Toshiba | Sensitive thyristor having improved noise-capability |
| EP0361318A2 (en) * | 1988-09-27 | 1990-04-04 | Asea Brown Boveri Aktiengesellschaft | Thyristor |
| GB2303965A (en) * | 1995-07-31 | 1997-03-05 | Ixys Corp | Reverse blocking IGBT |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000036654A1 (en) | 2000-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102013022360B3 (en) | half-bridge circuit | |
| DE19954351B4 (en) | Semiconductor device | |
| DE10214151B4 (en) | Semiconductor device with increased breakdown voltage in the edge region | |
| DE102004052678B3 (en) | Power trench transistor | |
| DE19539541B4 (en) | Lateral trench MISFET and process for its preparation | |
| DE19701189B4 (en) | Semiconductor device | |
| DE102014110366B4 (en) | MOS POWER TRANSISTOR WITH INTEGRATED GATE RESISTOR | |
| DE102016101676B3 (en) | ELECTRICAL CIRCUIT CONTAINING A SEMICONDUCTOR DEVICE WITH A FIRST TRANSISTOR AND A SECOND TRANSISTOR AND A CONTROL CIRCUIT | |
| EP1719184B1 (en) | High voltage pmos transistor | |
| EP0833386A1 (en) | Vertical semiconductor device controllable by field effect | |
| DE3537004A1 (en) | VDMOS BLOCK | |
| EP0200863A1 (en) | Semiconductor device with structures of thyristors and diodes | |
| DE4309764A1 (en) | Power MOSFET | |
| DE19811297A1 (en) | Avalanche breakdown resistant MOS devices | |
| WO1997035346A1 (en) | Field effect-controlled semiconductor component | |
| EP1051756A1 (en) | Mos field effect transistor with an auxiliary electrode | |
| EP0057256A2 (en) | Vertical MIS field effect transistor with low forward resistance | |
| DE4040993A1 (en) | SEMICONDUCTOR COMPONENT AND MANUFACTURING PROCESS THEREFOR | |
| DE102014114100B4 (en) | IGBT WITH REDUCED RETROACTIVE CAPACITY | |
| DE102009029643B4 (en) | MOS transistor with increased gate-drain capacitance and method of manufacture | |
| DE112021002169T5 (en) | SEMICONDUCTOR DEVICE | |
| DE19630341B4 (en) | High breakdown voltage semiconductor device | |
| WO1998038681A1 (en) | Field effect controllable semiconductor component | |
| DE102015119771A1 (en) | Semiconductor device having a first transistor and a second transistor | |
| EP1092238A1 (en) | Universal semiconductor wafer for high-voltage semiconductor components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Effective date: 20111107 |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |