DE19857550A1 - Encapsulation of metallic microcomponents on analyzing circuit on substrate wafer, e.g. for car, machine control and consumer purposes, has protective coating on circuit covered by bonding medium on cap wafer - Google Patents

Encapsulation of metallic microcomponents on analyzing circuit on substrate wafer, e.g. for car, machine control and consumer purposes, has protective coating on circuit covered by bonding medium on cap wafer

Info

Publication number
DE19857550A1
DE19857550A1 DE1998157550 DE19857550A DE19857550A1 DE 19857550 A1 DE19857550 A1 DE 19857550A1 DE 1998157550 DE1998157550 DE 1998157550 DE 19857550 A DE19857550 A DE 19857550A DE 19857550 A1 DE19857550 A1 DE 19857550A1
Authority
DE
Germany
Prior art keywords
wafer
protective cap
connecting medium
substrate wafer
cap wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1998157550
Other languages
German (de)
Inventor
Stefan Pinter
Josef Hirtreiter
Helmut Baumann
Michael Fehrenbach
Franz Laermer
Bernhard Elsner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE1998157550 priority Critical patent/DE19857550A1/en
Priority to JP11354668A priority patent/JP2000176900A/en
Publication of DE19857550A1 publication Critical patent/DE19857550A1/en
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

In the encapsulation of metallic microcomponents on an analyzing circuit on a substrate wafer, by applying a bonding medium to a protecting cap wafer and placing this on the substrate wafer so that the medium forms a protecting cavity, the medium is directly over the circuit and the circuit is provided with a protective coating before the protecting cap wafer is put in place. In the encapsulation of metallic microcomponents on an analyzing circuit on a substrate wafer, by applying a bonding medium to a protecting cap wafer and placing this on the substrate wafer, so that the medium forms a protecting cavity in which the microcomponents are hermetically sealed, the medium is directly over the circuit and the circuit is provided with a protective coating before the protecting cap wafer is put in place. An Independent claim is also included for unseparated wafer stacks with this array.

Description

Stand der TechnikState of the art

Die Erfindung betrifft ein Verfahren zur Verkapselung von metallischen Mikro­ bauteilen mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen sowie einen nicht vereinzelten Waferstapel mit den im Oberbegriff des Anspruchs 12 angegebenen Merkmalen.The invention relates to a method for encapsulating metallic micro components with the features specified in the preamble of claim 1 as well as a non-isolated wafer stack with the in the preamble of Claim 12 specified features.

Mit der additiven Integrationstechnik lassen sich beispielsweise Inertial- Sensoren auf fertigen integrierten Schaltungen herstellen. Nach der Fertig­ stellung der Bauteile auf dem IC-Wafer muß zum Schutz derselben vor einem Vereinzeln (Sägen) des Wafers und für die spätere Verpackung eine Verkapselung der Bauteile vorgenommen werden. In der Silizium-Ober­ flächenmikromechanik werden hierzu verschiedene Techniken verwendet. Beispielsweise kann eine Schutzfolie benutzt werden, die nach dem Säge­ prozeß wieder entfernt wird. Die Sensoren werden dann offen in Keramik- Gehäusen verpackt.With the additive integration technology, for example, inertial Manufacture sensors on finished integrated circuits. After the finish Position of the components on the IC wafer must protect them from a Separate (saw) the wafer and one for later packaging Encapsulation of the components are made. In the silicon upper Surface micromechanics use various techniques for this. For example, a protective film can be used after the saw process is removed again. The sensors are then opened in ceramic Packaged.

Aus der DE 197 00 734 A1 der Anmelderin ist bereits ein Verfahren zur Herstellung von Sensoren sowie Waferstapeln bekannt. Bei diesem Stand der Technik wird das Verbindungsmedium, über welches ein Substratwafer und ein Kappenwafer miteinander verbunden werden, in Form von Verbindungsstreifen zwischen den Sensorelementen angeordnet. Bei dieser Vorgehensweise ist es notwendig, zwischen den Sensorelementen Waferfläche zur Verfügung zu stellen, die ausschließlich für die Plazierung der Kappe vorgesehen ist.DE 197 00 734 A1 by the applicant has already disclosed a method for Manufacture of sensors and wafer stacks known. At this level the Technology becomes the connecting medium over which a substrate wafer and a  Cap wafers are connected together in the form of connecting strips arranged between the sensor elements. With this approach, it is necessary to provide wafer surface between the sensor elements places that are intended only for the placement of the cap.

Vorteile der ErfindungAdvantages of the invention

Das erfindungsgemäße Verfahren bzw. der erfindungsgemäße Waferstapel mit den kennzeichnenden Merkmalen der unabhängigen Patentansprüche hat demgegenüber den Vorteil eines reduzierten Flächenaufwandes. Dies führt zu einer Einsparung von Chipfläche und damit zu einer Reduzierung der Kosten des gesamten Bauteils.The method according to the invention or the wafer stack according to the invention with has the characteristic features of the independent claims in contrast, the advantage of reduced space requirements. this leads to a saving of chip area and thus a reduction in costs of the entire component.

In den abhängigen Ansprüchen sind vorteilhafte Ausgestaltungen und Wei­ terbildungen des in den unabhängigen Ansprüchen angegebenen Verfahrens bzw. Waferstapels angegeben.In the dependent claims, advantageous configurations and Wei further developments of the method specified in the independent claims or wafer stacks specified.

Insbesondere wird mittels der in den Ansprüchen 2 und 3 näher definierten Schutzschicht sichergestellt, daß der fertige Auswerteschaltkreis, der in Form einer integrierten Schaltung vorliegt, und das metallische Mikrobauteil, bei welchem es sich vorzugsweise um einen Sensor und/oder einen Aktor handelt, durch die Verkapselung nicht beschädigt oder in ihrer Funktionsweise beeinträchtigt werden. Durch die genannte Schutzschicht wird vermieden, daß eine unerwünschte und für die integrierte Schaltung schädliche Diffusion von Metallbestandteilen in den IC erfolgt.In particular, by means of that defined in claims 2 and 3 Protective layer ensures that the finished evaluation circuit, which is in the form an integrated circuit is present, and the metallic micro component, at which is preferably a sensor and / or an actuator, not damaged by the encapsulation or in its functionality be affected. The protective layer mentioned avoids that an undesirable and harmful to the integrated circuit diffusion of Metal components in the IC.

Durch die im Anspruch 5 angegebenen Merkmale wird eine Minimierung des eingekoppelten Stresses erreicht, so daß die Wahrscheinlichkeit einer Be­ schädigung der integrierten Schaltung weiter reduziert ist.The features specified in claim 5 minimize the Coupled stress reached, so that the probability of a Be Damage to the integrated circuit is further reduced.

In den Ansprüchen 6-11 sind vorteilhafte Maßnahmen im Zusammenhang mit dem Verbindungsmedium angegeben. Durch diese Maßnahmen wird insbesondere sichergestellt, daß das beanspruchte Verfahren bei Temperaturen unter 450°C ablaufen kann, so daß keine Temperaturschädigung des IC's auftreten kann. Das Klebeverfahren, wie es Gegenstand der Ansprüche 9-11 ist, kann sogar bei Temperaturen unter 200°C durchgeführt werden.In the claims 6-11 advantageous measures are related specified the connection medium. Through these measures in particular ensured that the claimed process at temperatures can run below 450 ° C, so that no temperature damage to the IC's  can occur. The adhesive method as it is the subject of claims 9-11, can even be carried out at temperatures below 200 ° C.

Zeichnungdrawing

Ein Ausführungsbeispiel für die Erfindung ist in der Fig. 1 dargestellt. Diese zeigt eine schematische Darstellung eines additiv integrierten Sensorsystems, wobei eine Schutzkappe aus Silizium direkt über der aktiven Schaltung eines IC's angeordnet ist.An embodiment of the invention is shown in FIG. 1. This shows a schematic representation of an additively integrated sensor system, a protective cap made of silicon being arranged directly above the active circuit of an IC.

Beschreibung des AusführungsbeispielsDescription of the embodiment

In der Fig. 1 ist auf einem Substratwafer aus Silizium ein Auswerteschaltkreis 2 in Form einer integrierten Schaltung (IC) vorgesehen. Auf diesem Auswerteschaltkreis 2 wiederum sind metallische Mikrobauteile angeordnet, bei denen es sich beispielsweise um einen Beschleunigungssensor 3 und einen Beschleunigungsschalter 4 handelt. Auf der Unterseite des Beschleunigungssensors 3 ist mit der Bezugsziffer 9 eine IC-Metallisierung angedeutet.In FIG. 1, an evaluation circuit 2 in the form of an integrated circuit (IC) is provided on a silicon substrate wafer. Metallic microcomponents, which are, for example, an acceleration sensor 3 and an acceleration switch 4, are arranged on this evaluation circuit 2 . An IC metallization is indicated on the underside of the acceleration sensor 3 with the reference number 9 .

Auf der Oberfläche des Auswerteschaltkreises 2 befindet sich zumindest in denjenigen Bereichen, die den Endabschnitten der Seitenteile 5a und 5b einer Schutzkappe 5 aus Silizium gegenüberliegen, eine Schutzschicht 6. Bei dieser Schutzschicht 6 handelt es sich um eine Diffusionssperrschicht, die eine unerwünschte Diffusion von Metallbestandteilen, insbesondere aus dem Verbindungsmedium 7, in den IC 2 verhindert. Vorzugsweise besteht diese Schutzschicht aus Siliziumnitrid.On the surface of the evaluation circuit 2 there is a protective layer 6 , at least in those areas which lie opposite the end sections of the side parts 5 a and 5 b of a protective cap 5 made of silicon. This protective layer 6 is a diffusion barrier layer which prevents undesired diffusion of metal components, in particular from the connecting medium 7 , into the IC 2 . This protective layer preferably consists of silicon nitride.

Die Schutzkappe 5 ist an den Endabschnitten ihrer Seitenteile 5a und 5b über das Verbindungsmedium 7 mit dem Substratwafer 1 bzw. der darauf vorgesehenen Chipfläche der integrierten Schaltung 2 derart verbunden, daß die sich im Innenbereich befindliche Kaverne 8 bzw. der im Innenbereich gebildete Hohlraum hermetisch dicht verkapselt ist. The protective cap 5 is connected at the end portions of its side parts 5 a and 5 b via the connecting medium 7 to the substrate wafer 1 or the chip area of the integrated circuit 2 provided thereon in such a way that the cavern 8 located in the interior or the cavity formed in the interior is hermetically sealed.

Gemäß einer ersten Ausführungsform der Erfindung handelt es sich bei dem Verbindungsmedium 7 um Glaslot bzw. Bleioxidglas, welches mittels Siebdruck auf den Schutzkappenwafer 5 aufgebracht und danach vorgehärtet wurde. Anschließend werden der Substratwafer 1, welcher die integrierte Schaltung 2 und die darauf angeordneten Mikrobauteile 3 und 4 beherbergt und welcher zumindest in denjenigen Bereichen der Oberfläche der integrierten Schaltung, die den Seitenteilen 5a und 5b des Schutzkappenwafers 5 gegenüberliegen, mit der Schutzschicht 6 versehen ist, und der Schutzkappenwafer 5, auf dessen Seitenteilen 5a und 5b das Bleioxidglas aufgebracht wurde, in einer Bondeinrichtung miteinander verbunden. Dabei wird das Bleioxidglas bei 430°C in einer inerten Atmosphäre oder unter Einschluß eines Vakuums aufgeschmolzen. Das Glaslot, das direkt über der aktiven Schaltung zum Liegen kommt, ist hermetisch dicht. Dadurch ist sichergestellt, daß keine Feuchtigkeit in die Kaverne 8 eindringen kann. Der Ausdehnungskoeffizient des Glaslotes ist zur Minimierung des eingekoppelten Stresses an denjenigen des Siliziumsubstrates angepaßt.According to a first embodiment of the invention, the connecting medium 7 is glass solder or lead oxide glass, which was applied to the protective cap wafer 5 by means of screen printing and then pre-hardened. Subsequently, the substrate wafer 1 , which houses the integrated circuit 2 and the microcomponents 3 and 4 arranged thereon, and which is provided with the protective layer 6 at least in those regions of the surface of the integrated circuit which are opposite the side parts 5 a and 5 b of the protective cap wafer 5 is, and the protective cap wafer 5 , on the side parts 5 a and 5 b of which the lead oxide glass was applied, connected to one another in a bonding device. The lead oxide glass is melted at 430 ° C in an inert atmosphere or under the inclusion of a vacuum. The glass solder, which comes to rest directly above the active circuit, is hermetically sealed. This ensures that no moisture can penetrate into the cavern 8 . The expansion coefficient of the glass solder is matched to that of the silicon substrate in order to minimize the coupled-in stress.

Gemäß einer zweiten Ausführungsform der Erfindung handelt es sich bei dem Verbindungsmedium 7 um einen thermisch leitenden, hermetisch dichten Epoxy-Kleber. Dieser Epoxy-Kleber wird auf den Schutzkappenwafer 5 aufgerakelt oder gestempelt. Nach der Zusammenfügung des Substratwafers mit dem Schutzkappenwafer wird der Kleber bei einer Temperatur thermisch ausgehärtet, die im Bereich von bis zu 200°C liegt. Auch bei dieser Vorgehensweise kann in der Kaverne 8 ein Vakuum eingeschlossen werden.According to a second embodiment of the invention, the connecting medium 7 is a thermally conductive, hermetically sealed epoxy adhesive. This epoxy adhesive is knife-coated or stamped onto the protective cap wafer 5 . After the substrate wafer has been joined to the protective cap wafer, the adhesive is thermally cured at a temperature which is in the range of up to 200 ° C. With this procedure too, a vacuum can be enclosed in the cavern 8 .

Das erfindungsgemäße Verfahren erlaubt eine hermetisch dichte Verkapselung von additiv integrierten Bauteilen auf fertigen integrierten Schaltungen, wobei die Verkapselung direkt über der aktiven Schaltung plaziert wird. Die Verkapselung direkt über der aktiven Schaltung führt dazu, daß keine zusätzliche Chipfläche benötigt wird. In dieser Hinsicht ist das erfindungs­ gemäße Verfahren ausbeute- und kostenneutral. Die fertigen integrierten Schaltungen und Sensoren bzw. Aktoren werden durch die Verkapselung nicht beschädigt oder in ihrer Funktionsweise beeinträchtigt, da Diffusionssperren vorhanden und eine Stressminimierung berücksichtigt sind. In beiden Fällen kommen bekannte Materialien zum Einsatz, so daß keine Materialentwicklung des verbindenden Materials notwendig ist. Beide Verfahren laufen bei Temperaturen unter 450°C ab, so daß keine Temperaturschädigung des IC's auftritt. Die Verfahren werden kostengünstig auf Waferebene durchgeführt. Anschließend erfolgt eine Vereinzelung der Wafer. Die verkapselten Bauteile können danach auf einen Träger aufgebracht und in einem kostengünstigen Kunststoff-Spritzgußverfahren gehäust werden.The method according to the invention permits hermetically sealed encapsulation of additively integrated components on finished integrated circuits, whereby the encapsulation is placed directly over the active circuit. The Encapsulation directly above the active circuit means that none additional chip area is required. In this regard, this is fiction Proper processes have no impact on yield and costs. The finished integrated Circuits and sensors or actuators are not encapsulated damaged or impaired in their functionality, as diffusion barriers are present and stress minimization is taken into account. In both cases  known materials are used, so that no material development of the connecting material is necessary. Both processes are running Temperatures below 450 ° C, so that no temperature damage to the IC occurs. The processes are carried out inexpensively at the wafer level. The wafers are then separated. The encapsulated components can then be applied to a carrier and in an inexpensive Plastic injection molding processes are housed.

Anwendungsgebiete für die Erfindung sind beispielsweise die Automobiltechnik, die Maschinensteuerung und -kontrolle sowie verschiedene Konsumbereiche. Für alle diese Anwendungsbereiche ist es entscheidend, daß die zum Einsatz kommenden Bauteile mit der zugehörigen Auswerteschaltung kostengünstig, zuverlässig und von hoher Funktionalität sind.Areas of application for the invention are, for example, automotive engineering, machine control and monitoring as well as various consumption areas. For all of these areas of application, it is critical that they be used upcoming components with the associated evaluation circuit inexpensively, are reliable and of high functionality.

Claims (18)

1. Verfahren zur Verkapselung von metallischen Mikrobauteilen, bei welchem auf einem Auswerteschaltkreise beherbergenden Substratwafer metallische Mikrobauteile angeordnet werden, auf einem Schutzkappenwafer ein Verbindungsmedium aufgebracht wird, und der Schutzkappenwafer auf den Substratwafer aufgebracht wird, wobei das Verbindungsmedium Kavernen, in denen die Mikrobauteile angeordnet sind, hermetisch dicht abschließt, dadurch gekennzeichnet, daß das Verbindungsmedium direkt über den Auswerteschaltkreisen zum Liegen kommt und die Auswerteschaltkreise vor dem Aufbringen des Schutzkappenwafers auf den Substratwafer mit einer Schutzschicht versehen werden.1. A method for encapsulating metallic microcomponents, in which metallic microcomponents are arranged on a substrate wafer accommodating evaluation circuits, a connecting medium is applied to a protective cap wafer, and the protective cap wafer is applied to the substrate wafer, the connecting medium being caverns in which the microcomponents are arranged, hermetically seals, characterized in that the connecting medium comes to rest directly above the evaluation circuits and the evaluation circuits are provided with a protective layer before the protective cap wafer is applied to the substrate wafer. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schutzschicht eine Diffusionssperrschicht ist.2. The method according to claim 1, characterized in that the protective layer is a diffusion barrier. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Schutzschicht aus Siliziumnitrid besteht.3. The method according to claim 2, characterized in that the protective layer consists of silicon nitride. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß der Schutzkappenwafer und der Substratwafer aus Silizium bestehen.4. The method according to any one of the preceding claims, characterized records that the protective cap wafer and the substrate wafer made of silicon consist. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß der Ausdehnungskoeffizient des Verbindungsmediums an den Ausdehnungskoeffizienten von Silizium angepaßt ist. 5. The method according to any one of the preceding claims, characterized records that the expansion coefficient of the connecting medium to the Expansion coefficient of silicon is adjusted.   6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß das Verbindungsmedium ein Glaslot ist.6. The method according to any one of the preceding claims, characterized records that the connecting medium is a glass solder. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Glaslot mittels Siebdruck aufgebracht und vorgehärtet wird.7. The method according to claim 6, characterized in that the glass solder by means Screen printing is applied and precured. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß das Aufbringen des Schutzkappenwafers auf den Substratwafer mittels Bonden erfolgt, wobei das Verbindungsmedium in einer inerten Atmosphäre oder unter Einschluß eines Vakuums aufgeschmolzen wird.8. The method according to any one of the preceding claims, characterized records that the application of the protective cap wafer to the substrate wafer by means of bonding, the connecting medium in an inert Atmosphere or is melted under the inclusion of a vacuum. 9. Verfahren nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß das Verbindungsmedium ein thermisch leitender, hermetisch dichter Epoxy-Kleber ist.9. The method according to any one of claims 1-5, characterized in that the Connection medium is a thermally conductive, hermetically sealed epoxy adhesive is. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Epoxy-Kleber auf den Schutzkappenwafer aufgerakelt oder gestempelt wird.10. The method according to claim 9, characterized in that the epoxy adhesive is doctored or stamped onto the protective cap wafer. 11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Epoxy-Kleber nach dem Aufbringen des Schutzkappenwafers auf den Substratwafer thermisch ausgehärtet wird.11. The method according to claim 9 or 10, characterized in that the Epoxy adhesive after the protective cap wafer has been applied to the Substrate wafer is thermally cured. 12. Nicht-vereinzelter Waferstapel, mit einem Auswerteschaltkreise und metallische Mikrobauteile aufweisenden Substratwafer, einem auf diesen Substratwafer aufgebrachten Schutzkappenwafer, und einem Verbindungsmedium, mittels dessen der Substratwafer mit dem Schutzkappenwafer verbunden ist, dadurch gekennzeichnet, daß das Verbindungsmedium (7) direkt über den Auswerteschaltkreisen (2) ange­ ordnet ist und die Auswerteschaltkreise mit einer Schutzschicht (6) versehen sind.12. Non-singled wafer stack, with an evaluation circuit and metallic microcomponents having substrate wafer, a protective cap wafer applied to this substrate wafer, and a connecting medium by means of which the substrate wafer is connected to the protective cap wafer, characterized in that the connecting medium ( 7 ) directly above the evaluation circuits ( 2 ) is arranged and the evaluation circuits are provided with a protective layer ( 6 ). 13. Nicht-vereinzelter Waferstapel nach Anspruch 12, dadurch gekennzeichnet, daß die Schutzschicht eine Diffusionssperrschicht ist. 13. Non-individualized wafer stack according to claim 12, characterized in that that the protective layer is a diffusion barrier layer.   14. Nicht-vereinzelter Waferstapel nach Anspruch 13, dadurch gekennzeichnet, daß die Schutzschicht eine Siliziumnitridschicht ist.14. Non-individualized wafer stack according to claim 13, characterized in that that the protective layer is a silicon nitride layer. 15. Nicht-vereinzelter Wafer nach einem der Ansprüche 12-14, dadurch ge­ kennzeichnet, daß der Schutzkappenwafer (5) und der Substratwafer (1) aus Silizium bestehen.15. Non-singulated wafer according to one of claims 12-14, characterized in that the protective cap wafer ( 5 ) and the substrate wafer ( 1 ) consist of silicon. 16. Nicht-vereinzelter Wafer nach einem der Ansprüche 12-15, dadurch gekennzeichnet, daß der Ausdehnungskoeffizient des Verbindungsmediums an den Ausdehnungskoeffizienten von Silizium angepaßt ist.16. Non-singulated wafer according to one of claims 12-15, characterized characterized in that the coefficient of expansion of the connecting medium is adapted to the expansion coefficient of silicon. 17. Nicht-vereinzelter Wafer nach einem der Ansprüche 12-16, dadurch gekennzeichnet, daß das Verbindungsmedium ein Glaslot ist.17. Non-singulated wafer according to one of claims 12-16, characterized characterized in that the connecting medium is a glass solder. 18. Nicht-vereinzelter Wafer nach einem der Ansprüche 12-16, dadurch gekennzeichnet, daß das Verbindungsmedium ein thermisch leitender dichter Epoxy-Kleber ist.18. Non-singulated wafer according to one of claims 12-16, characterized characterized in that the connecting medium is a thermally conductive sealer Is epoxy.
DE1998157550 1998-12-14 1998-12-14 Encapsulation of metallic microcomponents on analyzing circuit on substrate wafer, e.g. for car, machine control and consumer purposes, has protective coating on circuit covered by bonding medium on cap wafer Ceased DE19857550A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1998157550 DE19857550A1 (en) 1998-12-14 1998-12-14 Encapsulation of metallic microcomponents on analyzing circuit on substrate wafer, e.g. for car, machine control and consumer purposes, has protective coating on circuit covered by bonding medium on cap wafer
JP11354668A JP2000176900A (en) 1998-12-14 1999-12-14 Method to encapsulate metallic micro-component element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998157550 DE19857550A1 (en) 1998-12-14 1998-12-14 Encapsulation of metallic microcomponents on analyzing circuit on substrate wafer, e.g. for car, machine control and consumer purposes, has protective coating on circuit covered by bonding medium on cap wafer

Publications (1)

Publication Number Publication Date
DE19857550A1 true DE19857550A1 (en) 2000-06-21

Family

ID=7890980

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998157550 Ceased DE19857550A1 (en) 1998-12-14 1998-12-14 Encapsulation of metallic microcomponents on analyzing circuit on substrate wafer, e.g. for car, machine control and consumer purposes, has protective coating on circuit covered by bonding medium on cap wafer

Country Status (2)

Country Link
JP (1) JP2000176900A (en)
DE (1) DE19857550A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003856A2 (en) * 2000-07-10 2002-01-17 Lockheed Martin Corporation Self energized wireless mems devices
WO2002056031A1 (en) * 2001-01-10 2002-07-18 Silverbrook Research Pty. Ltd. Accelerometer protected by caps applied at the wafer scale
DE10219951A1 (en) * 2002-05-03 2003-11-13 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Process for encapsulating a component based on organic semiconductors
AU2002218868B2 (en) * 2001-01-10 2005-02-03 Silverbrook Research Pty Ltd Accelerometer protected by caps applied at the wafer scale
AU2005201836B2 (en) * 2001-01-10 2005-11-10 Silverbrook Research Pty Ltd Accelerometer protected by caps applied at the wafer scale
WO2012175209A1 (en) 2011-06-21 2012-12-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for producing a housing structure at least partially enclosing at least one component and housing structure produced by said method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1813916B1 (en) * 2006-01-30 2014-04-30 STMicroelectronics Srl Inertial device with pedometer function and portable electronic appliance incorporating said inertial device
JP4933934B2 (en) * 2007-03-28 2012-05-16 ラピスセミコンダクタ株式会社 Semiconductor device and manufacturing method of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0742581A2 (en) * 1995-04-12 1996-11-13 Sensonor A.S. Sealed cavity arrangement
DE19619921A1 (en) * 1995-05-18 1996-12-05 Nippon Denso Co Mfg. semiconductor device having capped element
DE19602318C1 (en) * 1996-01-23 1997-08-14 Fraunhofer Ges Forschung Method of joining micromechanical wafers e.g. for manufacture of micro-sensors, micro-valves and micro-pumps
DE19700734A1 (en) * 1997-01-11 1998-07-16 Bosch Gmbh Robert Sensor production from wafer stack

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0742581A2 (en) * 1995-04-12 1996-11-13 Sensonor A.S. Sealed cavity arrangement
DE19619921A1 (en) * 1995-05-18 1996-12-05 Nippon Denso Co Mfg. semiconductor device having capped element
DE19602318C1 (en) * 1996-01-23 1997-08-14 Fraunhofer Ges Forschung Method of joining micromechanical wafers e.g. for manufacture of micro-sensors, micro-valves and micro-pumps
DE19700734A1 (en) * 1997-01-11 1998-07-16 Bosch Gmbh Robert Sensor production from wafer stack

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ESASHI, W., et al., "Anodic Bonding for...", In: Proc. Micro Electro Mechanical Systems '92, S. 43-48 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003856A3 (en) * 2000-07-10 2002-06-06 Lockheed Corp Self energized wireless mems devices
WO2002003856A2 (en) * 2000-07-10 2002-01-17 Lockheed Martin Corporation Self energized wireless mems devices
AU2005201836B2 (en) * 2001-01-10 2005-11-10 Silverbrook Research Pty Ltd Accelerometer protected by caps applied at the wafer scale
WO2002056031A1 (en) * 2001-01-10 2002-07-18 Silverbrook Research Pty. Ltd. Accelerometer protected by caps applied at the wafer scale
AU2002218868B2 (en) * 2001-01-10 2005-02-03 Silverbrook Research Pty Ltd Accelerometer protected by caps applied at the wafer scale
US6925875B2 (en) 2001-01-10 2005-08-09 Silverbrook Research Pty Ltd Packaged accelerometer
US7284976B2 (en) 2001-01-10 2007-10-23 Silverbrook Research Pty Ltd Moulding assembly for forming at least one protective cap
AU2002218868C1 (en) * 2001-01-10 2005-11-10 Silverbrook Research Pty Ltd Accelerometer protected by caps applied at the wafer scale
DE10219951A1 (en) * 2002-05-03 2003-11-13 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Process for encapsulating a component based on organic semiconductors
US6936963B2 (en) 2002-05-03 2005-08-30 Patent-Treuhand-Gesellschaft Fur Elektrische Gluhlampen Mbh Process for encapsulating a component made of organic semiconductors
WO2012175209A1 (en) 2011-06-21 2012-12-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for producing a housing structure at least partially enclosing at least one component and housing structure produced by said method
DE102011105044A1 (en) * 2011-06-21 2012-12-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. A method for producing a housing structure at least partially enclosing a housing structure and a housing structure produced by the method
US9668392B2 (en) 2011-06-21 2017-05-30 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for producing a housing enclosing at least one component under pre-tension

Also Published As

Publication number Publication date
JP2000176900A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
EP1602625B1 (en) Semiconductor module with a semiconductor sensor and a plastic package and its method of fabrication.
DE3442131C2 (en)
DE102010064120B4 (en) Component and method for its manufacture
DE10241344B4 (en) Wafer level housing with silicon seal
DE102004040465B4 (en) Housing arrangement for electronic components and method for packaging electronic components
DE19911916A1 (en) Semiconductor component e.g. an acceleration or pressure sensor chip
WO2015124432A1 (en) Sensor unit with a decoupling structure and production method therefor
DE19754616A1 (en) Semiconductor sensor e.g. engine inlet pressure sensor
WO2007020132A1 (en) Sensor arrangement comprising a substrate and a housing and method for producing a sensor arrangement
DE102006056361B4 (en) Module with polymer-containing electrical connection element and method
DE102010030960A1 (en) Method for manufacturing e.g. electronic stability control sensor that is installed in e.g. prefabricated injection molded base housing, involves applying attenuation mass on micro or nano-structured component
DE10226033A1 (en) Micromechanical component and corresponding manufacturing method
DE102011004381A1 (en) Mold module with sensor element
DE19857550A1 (en) Encapsulation of metallic microcomponents on analyzing circuit on substrate wafer, e.g. for car, machine control and consumer purposes, has protective coating on circuit covered by bonding medium on cap wafer
DE10016135A1 (en) Housing assembly for an electronic component
DE102017220349B3 (en) Micromechanical pressure sensor device and corresponding manufacturing method
DE102010001759B4 (en) Micromechanical system and method for manufacturing a micromechanical system
DE102010030457A1 (en) Method for manufacturing fragile microelectromechanical system structure of packaged microelectromechanical system components for e.g. laptop, involves coating substrate with plastic material to produce chip packaging
EP3120676A1 (en) Electronic control module and method for producing the same
WO2018127385A1 (en) Method for producing a microelectromechanical component, and wafer assembly
DE102009029199A1 (en) Component parts manufacturing method for e.g. pressure sensors, involves selecting temperature for heating microstructured or nanostructured components such that materials of components are not converted into gaseous component parts
DE10322751B3 (en) Production of an optoelectronic component encased in a plastic comprises connecting an optical window as optical window wafer to semiconductor chips in a semiconductor wafer
DE102020123160B3 (en) Semiconductors with pressure and acceleration sensor elements
DE102018216282A1 (en) Method of manufacturing a MEMS sensor
DE19618101A1 (en) Carrier element with at least one integrated circuit and method for producing such a carrier element

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection