DE19851461A1 - Schnelle Leistungsdiode - Google Patents

Schnelle Leistungsdiode

Info

Publication number
DE19851461A1
DE19851461A1 DE19851461A DE19851461A DE19851461A1 DE 19851461 A1 DE19851461 A1 DE 19851461A1 DE 19851461 A DE19851461 A DE 19851461A DE 19851461 A DE19851461 A DE 19851461A DE 19851461 A1 DE19851461 A1 DE 19851461A1
Authority
DE
Germany
Prior art keywords
layer
power diode
metallization
passivation
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19851461A
Other languages
English (en)
Other versions
DE19851461C2 (de
Inventor
Josef Lutz
Manfred Lang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE19851461A priority Critical patent/DE19851461C2/de
Priority to AT99120312T priority patent/ATE387011T1/de
Priority to DE59914657T priority patent/DE59914657D1/de
Priority to EP99120312A priority patent/EP1001461B1/de
Priority to DE10022384A priority patent/DE10022384B4/de
Publication of DE19851461A1 publication Critical patent/DE19851461A1/de
Application granted granted Critical
Publication of DE19851461C2 publication Critical patent/DE19851461C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

Die Erfindung beschreibt eine schnelle Leistungsdiode für hohe Spannungen und gibt Verfahren zur Passivierung eines solchen Halbleiterbauelementes an. Leistungshalbleiterbauelemente wie Schalttransistoren und Freilaufdioden hoher Zuverlässigkeit können nach dem vorgestellten Verfahren passiviert werden, wodurch Sperrspannungen von mehr als 1700 bis zu 6500 Volt erreichbar sind, solche Strukturen werden insbesondere zum Aufbau hoch effektiver Stromumrichter benötigt.

Description

Die Erfindung beschreibt eine schnelle Leistungsdiode für hohe Sperrspannungen nach den Merkmalen des Oberbegriffes des Anspruches 1 und gibt ein Verfahren zur Passivierung eines solchen Halbleiterbauelementes an.
Leistungshalbleiterbauelemente wie Schalttransistoren und Leistungsdioden hoher Zuverlässigkeit und Verfahren zu deren Herstellung einschließlich einer Passivierung, die Sperrspannungen von mehr als 1.700 bis zu 6.500 Volt ermöglichen, werden insbesondere zum Aufbau leistungsstarker Stromumrichter benötigt.
Zur Realisierung sehr hoher Sperrfähigkeiten sind Passivierungen der Halbleiterbauelemente in deren Herstellungsprozeß von einer wesentlichen Bedeutung. Man unterscheidet zwei Hauptrichtungen:
  • 1. Passivierungsverfahren mit einer Mesa-Struktur, bei denen eine geschaffene Randkontur mit einem definierten Winkel erzeugt wird. Dabei wird der parallel zur Oberfläche des Bauelementes verlaufende pn-Übergang durch die Randstruktur in einem definierten positiven oder negativen Randwinkel geschnitten. Es erfolgt eine Aufweitung der Raumladungszone an der Oberfläche. Eine Übersicht dazu wird von W. Gerlach, Thyristoren, Berlin 1979, gegeben.
Die Herstellung geometrisch geschliffener Randkonturen erfolgt dem Stand der Technik entsprechend an jedem Einzelchip als gesonderter Prozeßschritt. Sie ist daher für großflächige Leistungsbauelemente (5 cm2 bis zu fast 100 cm2) üblich, die Stromtragfähigkeit liegt zwischen 300 A und 4.000 A, die typischen Sperrspannungen liegen zwischen 2.000 und 9.000 V. Solche Bauelemente werden im weiteren Aufbau überwiegend druckkontaktiert verarbeitet und nach der Passivierung keinen Temperaturbeanspruchungen von größer als 250°C ausgesetzt.
  • 1. Planare Passivierungsstrukturen werden auf der ebenen (planaren) Oberfläche des Halbleiterbauelementes aufgebracht. Auch hier wird eine Aufweitung der Raumladungszone in den Randbereichen jedes einzelnen Bauelementes erzeugt. Sie können in drei Arten unterschieden werden:
    • 1. 2.1 Die Planarstruktur mit eindiffundierten floatenden Potentialringen. Sie wird von Y. C. Kao, E. D. Wolley: "High Voltage Planar pn-Junctions", IEEE Trans ELDev. 55, 1409, (1967), beschrieben. Hier bewirken eindiffundierte Potentialringe eine Aufweitung der Raumladungszone.
    • 2. 2.2 Die Planarstruktur nach dem RESURF-(Reduced Electrical Surface Field)-Prinzip. Hier schließt sich an eine p-Zone hoher Dotierung eine eindiffundierte p--Zone niedriger Dotierung an, die so ausgelegt ist, das der Hauptanteil des elektrischen Feldes in der p--Zone aufgenommen wird.
      Ein Spezialfall davon ist die VLD-Struktur (Variation of Lateral Doping), die von R. Stengl, U. Gösele: "Variation of Lateral Doping - a new Concept to Avoid High Voltage Breakdown of Planar Junctions", IEEE IEDM 85, S. 154 (1985), vorgeschlagen wurde.
    • 3. 2.3 Die Planarstruktur mit Feldplatten zur Aufweitung der Raumladungszone. Durch definiert eingestellte Stufen in einem Isolator über der Halbleiteroberfläche wird die Raumladungszone aufgeweitet.
Die planaren Strukturen werden im Waferverbund einer Vielzahl von Bauelementen hergestellt. Der Haupteinsatz moderner Leistungsbauelemente geht zur Parallelschaltung mehrerer Einzelchips. Die typische Größe planarer Chips liegt zwischen 0,1 und 2 cm2. Hier sind nur solche Bauelemente zu vertretbaren Kosten herstellbar, die im Waferverbund gefertigt werden.
Bei der Fertigung im Waferverbund wird die Passivierung und ihr entsprechender Schutzüberzug vor der Metallisierung hergestellt. Dadurch muß die Passivierungsschicht stabil gegen den Temperprozeß der Metallisierung sein. Die Metallisierung ist zumindest auf einer Seite des späteren Chips lötfähig gestaltet. Lötfähige Metallisierungen müssen dem Stand der Technik entsprechend bei Temperaturen von mindestens < 360°C, in der praktizierten Technologie bei < 400°C getempert werden.
Sowohl die geometrisch geformten als auch die planaren Randkonturen von Halbleiterkörpern müssen mit einer isolierenden oder semiisolierenden Schutzschicht zum Erreichen der Sperrfähig­ keit und zum Schutz vor negativen Umgebungseinflüssen versehen werden. Dabei sind sowohl die Vorbehandlung des Wafers als auch die Eigenschaften dieser Passivierungsschicht kritisch.
In DE 28 53 797 (1978) wird dargestellt, daß die bei Raumtemperatur unvermeidlich entstehende dünne Oxydschicht zur Verschlechterung des Sperrvermögens der Bauelemente nach Strombelastung führen kann, weshalb eine geeignete chemische Vorbehandlung erforderlich ist. Als Schutzschichten selbst sind bei Mesa-Randkonturen organische Passivierungschichten nach dem Stand der Technik üblich.
Bei planaren Randstrukturen sind wegen der nachfolgenden Temperaturbelastungen mit Temperaturen von größer als 400°C anorganische Passivierungsschichten aus SiO2 und Si3N4 nach dem Stand der Technik üblich. Weiterhin bietet es sich an, eine Glasschicht, die neben SiO2 auch Metalloxyde enthält, zu verwenden, wie das in DE 44 10 354 A1 beschrieben ist. Moderne Verfahren verwenden hier auch semiisolierende Polysiliziumschichten.
Die Anforderungen an die Zuverlässigkeit der Passivierungsschichten steigen wegen der Forderung nach Halbleiterbauelementen mit immer höheren Sperrspannungen. Alle Halbleiter­ bauelemente werden einem mindestens 1.000-stündigen Test bei Gleichspannung nahe dem vollen Sperrvermögen und bei Temperaturen gleich oder nahe der maximal zulässigen Temperatur (125°C bis 175°C) ausgesetzt. Dabei dürfen sich ihre Sperreigenschaften nicht verändern.
Bei Verwendung von SiO2 als Oberflächenpassivierung wird beobachtet, daß bereits ab einer Sperrspannung von 1.200 Volt ein Anstieg des Sperrstroms bei einem statistischen Anteil der getesteten Bauelemente zu verzeichnen ist. Bei additiv aufgetragenem und gesintertem Glas wird ab Sperrspannungen von größer 1.700 Volt ein vergleichbarer Anstieg beobachtet. Als Ursache dieses Sperrstromanstiegs werden langsam bewegliche Ladungsträger angenommen, die unter den hohen elektrischen Feldern und der langen Testzeit ihre Position verändern, was schließlich zu einem Verlust der Sperrfähigkeit des Halbleiterbauelements führt, bzw. führen kann.
Diese beweglichen Ladungen (insbesondere Alkaliionen), vornehmlich Verunreinigungen der Luft, der Reaktionsbecken und der verwendeten Einrichtungen im Herstellungsprozeß, können durch technologischen Aufwand reduziert, aber kaum vollständig beseitigt werden. Je höher die Sperrspannungsanforderungen sind, desto geringer ist die ausreichende Schwellen- Ladungsmenge, um bei Langzeitbelastung ein Driften der Kennlinie zu verursachen.
Zur Beseitigung der Kennliniendrift können semiisolierende Polysilizium-Schichten verwendet werden. Allerdings wurde die Erfahrung gemacht, daß solche Schichten in Verbindung mit planaren Feldringen immer zu niedrigeren Sperrspannungen führen, als sie von dem Bauelement bedingt durch dessen konstruktiver Auslegung seines Volumens und seiner Randkontur zu erwarten und möglich wären.
Die Verwendung amorphen Halbleitermaterials als Passivierungsschicht wird in DE 44 28 524 A1 beschrieben. Dabei ist dort eine geschliffene Randstruktur zugrundegelegt worden. Als amorphes Halbleitermaterial wird dort aufgedampftes und getempertes Silizium verwendet; das mit 1019 bis 1020 cm-3 Bor dotiert ist. Die Bordotierung dient dazu, eine n-Dotierung in der Passivierungs­ schicht, die Inversionskanäle in einer in der Struktur des Halbleitervolumens vorhandenen p­ dotierten Zone hervorrufen könnte, zu vermeiden.
Es soll u. a. die Bedingung erfüllt werden, daß das Verhältnis von Sperrstromdichte des Heteroübergangs zur Leitfähigkeit der Passivierungsschicht größer ist als der maximale Feldgradient an der Oberfläche des Bauelementes multipliziert mit der Dicke der Passivierungsschicht. Die o. g. Vorveröffentlichung beinhaltet den Hinweis, daß an Stelle von amorphem dotiertem Silizium in gleicher Weise hydrierter Kohlenstoff verwendet werden kann. Nach diesem Stand der Technik werden die amorphen Halbleiterschichten entsprechend mit Bor dotiert, um der erwähnten Ungleichung zu genügen.
In DE 44 28 524 A1 wird ausgeführt, daß an Stelle einer Dotierung mit Bor eine Dotierung mit Sauerstoff zwischen 0,01% und 20% verwendet werden kann, um prozeßtechnische und umweltgefährdende Problemlösungen der für eine Bordotierung verfügbaren Dotierquellen zu vermeiden, denn genannte Dotierquellen sind hochgradig giftig. Nach der Abscheidung wird die Schicht bei einer Temperatur zwischen 200°C und 350°C getempert.
Die Herstellung von Schichten aus amorphem, hydriertem Kohlenstoff (a-C:H) durch Abscheidung aus einem Kohlenwasserstoff Plasma wird erstmals von Holland und Ohja in der Zeitschrift Thin Film Solids 38, L17 (1 976) beschrieben. Die Passivierung "a-C:H" besteht aus Kohlenstoff in einer Mischung aus einem sp2- und sp3-Hybrid, sowie aus mit Wasserstoff gesättigten Bindungen.
Die Eigenschaften der Schichten können hauptsächlich durch die sich in einem Plasma-Reaktor einstellende Self- Bias-Spannung gesteuert werden, wodurch die kinetische Energie der auftreffenden CHx Ionen und damit das Schichtwachstum bestimmt wird.
Die hervorragenden Eigenschaften von a-C:H-Oberflächen als Passsivierungschicht von Halbleiterbauelementen werden in den Dissertationen von T. Mandel, Erlangen 1994 und R. Barthelmeß, Erlangen 1995 ausführlicher beschrieben.
a-C:H-Schichten weisen eine große Zahl umladbarer Zustände in der Bandlücke auf. Bei Vorhandensein einer durch eine Verunreinigung verursachte Ladung bildet sich in der a-C:H- Schicht eine Gegenladung. Diese Gegenladungen können auch in der Randkontur auftretende Feldspitzen reduzieren. Daher werden a-C:H-Schichten auch als elektroaktive Passivierung bezeichnet, sie lassen damit eine hohe Zuverlässigkeit bei Gleichspannungsbelastung, eine hohe Sperrspannung sowie auch eine hohe Ausbeute im Herstellprozeß erwarten.
Vorgenannte Arbeiten zeigen leider auch auf, daß bei anschließender Temperung der a-C:H- Schichten eine partielle "Graphitisierung" ab einer Temperatur von 300°C einsetzt, deren prozentualer Anteil mit der Temperaturerhöhung zunimmt. Dabei werden sp3- zu sp2-Bindungen (Graphit-Bindungen) umgewandelt, wodurch diese Schicht ihre Eigenschaft als Isolator verliert.
Durch diese Tatsache bedingt hat sich das Verfahren bisher nur bei Bauelementen durchgesetzt, die nach der Abscheidung der a-C:H-Schicht keinen Temperaturbelastungen im Bereich von größer als 350°C ausgesetzt sind. Dies ist beispielhaft bei den oben beschriebenen Halbleiterbau­ elementen mit Mesa- Randkonturen der Fall, die überwiegend in Druckkontakttechnik weiter zu kompletten Bauelementen aufgebaut werden. Ein Verfahren zur Herstellung von a-C:H- Schichten bei planaren Oberflächenstrukturen ist aus praktizierter Technologie nicht bekannt.
Bekannte Verfahren nach dem Stand der Technik gestalten die a-C:H-Schicht mit Dotierungen. Bei Verwendung von Bordotanten erfordert dies eine Zuführung von Gasen wie Diboran oder anderen Bor enthaltenden Verbindungen im Plasma-Prozeß, was verfahrenstechnisch Unsicherheiten verursacht und einen erheblichen technischen Aufwand erfordert. Bei Verwendung von Sauerstoff enthaltenden Kohlenwasserstoffverbindungen ist ebenfalls aufgrund der explosiven Eigenschaften ein erheblicher technischer und technologischer Aufwand erforderlich.
Die a-C:H-Schicht ist aufgrund ihrer diamantähnlichen Struktur chemisch inert und daher mit chemischen Verfahren der Halbleitertechnologie aufwendig zu strukturieren. Die Strukturierung ist für eine planare Prozeßführung jedoch unerläßlich, da hier die a-C:H-Schicht in einer exakt justierten Position auf der Randkontur des einzelnen Bauelementes angeordnet sein muß.
Die vorliegende Erfindung hat die Aufgabe, eine schnelle Leistungsdiode mit einer a-C:H-Schicht auf einer Planarstruktur vorzustellen, wobei die a-C:H-Schicht und ihre Anordnung so beschaffen sein soll, daß sie in ihrer Strukturierung und Formgestaltung kompatibel zu den Bearbeitungs­ stufen der übrigen planaren Strukturierung im Waferverbund ist, daß keine Dotierung dieser Schicht erforderlich ist, daß eine anschließende Temperaturbehandlung dieser Schicht bis zu 440°C zum Erzielen einer lötfähigen Matallisierung möglich ist und daß sie in gleicher Weise zu den Methoden der Einstellung der Trägerlebensdauer durch Bestrahlen mit Elektronen, Protonen oder Het Ionen mit dem sich anschließenden Tempern kompatibel ist.
Diese Aufgabe wird durch die Maßnahmen des kennzeichnenden Teiles des Anspruchs 1 gelöst, vorteilhafte Ausführungsvarianten und Verfahren zur Erzeugung und zu der Bildung von strukturierten a-C:H-Schichten sind in den nachgeordneten Ansprüchen aufgezeigt.
Es wurde ein technologisches Prozeßfenster gefunden, bei dem die a-C:H-Schicht auf einem Wafer mit Planarstruktur auch in den Folgeprozessen mit Temperaturen <300°C bis hin zu 440°C ausgesetzt werden kann, wodurch zwar die Leitfähigkeit der a-C:H-Schicht zunimmt, aber ihre hervorragenden Eigenschaften bezüglich der Zuverlässigkeit unter Gleichspannungsbelastung erhalten bleiben.
Ein Verfahren mit einem Prozeß zur Strukturierung der a-C:H-Schicht konnte entwickelt werden und wird vorgestellt. Weiterhin konnte auf die gewonnenen Erkenntnisse aufbauend ein Verfahren zur zuverlässigen Passivierung von Halbleiterbauelementen mit einer Sperrspannung von größer als 3.000 Volt mit einer undotierten a-C:H-Schicht erarbeitet werden.
Die erfinderische Idee wird nachfolgend auf der Grundlage der Fig. 1 bis 4 beschrieben.
Fig. 1 skizziert die Randstruktur eines Chips nach dem Stand der Technik.
Fig. 2 stellt in Diagrammform den Feldverlauf in dem Bereich des Feldringe dar.
Fig. 3 gibt eine Übersicht über das erfinderische Verfahren an.
Fig. 4 zeigt einen Teilausschnitt der erzeugten erfinderischen Randstruktur.
Fig. 1 skizziert die Randstruktur eines Chips nach dem Stand der Technik. Es ist die Planarstruktur mit den Feldringen in nicht maßstabsgerechter Darstellung eines Ausschnittes des Chipquerschnittes, wie sie dem Stand der Technik entspricht, gezeichnet. Dargestellt ist der n­ dotierte Halbleiterkörper (1) mit der durch Diffusion erzeugten p-Zone (2), der Anode. Die Feldringe (3) sind teilweise angedeutet.
Die Dotierung der Feldringe (3) besitzt an der Oberfläche, am Übergang zu der Passivierungsschicht (5), eine Konzentration von 1018 Atome pro cm-3. Durch diese im Vergleich mit Mesa-Strukturen (geschliffene Randstrukturen analog DE 40 13 435) hohe Dotierung ist die Bildung von Inversionsschichten in der p-Zone unkritisch. Es ist keine Dotierung der a-C:H- Schicht erforderlich.
Die Abstände (xi) der Feldringe (3) untereinander sind ungleich, wie das in DE 196 06 983 Al beschrieben wurde. Die Breite (yi) der Feldringe (3) kann gleich gestaltet werden. Die Passivierungsschicht (5) besitzt nach deren Strukturierung eine flächige Ausdehnung über den gesamten Bereich der Feldringe (3), sie endet einerseits am Chiprand oberhalb eines eindiffundierten Kanalstoppers (4) und andererseits oberhalb der p-Zone (2). Die bondfähige Vorderseitenmetallisierung (7) dehnt sich von der Anode (2) noch bis über die Passivierungs­ schicht (5) aus. Zum Potentialausgleich ist der Kanalstopper (4) in gleicher Weise zusammen mit der bondfähigen Metallisierung (7) der Anode kontaktiert.
Die Kathodenseite der Diode ist mit einer zusätzlich zur Grunddotierung (1) durch Diffusion eingebrachten n+-Schicht (9) versehen. Die Metallisierung (10) auf der Rückseite ist lötfähig und in üblicher Technologie aus mehreren Schichten zusammengesetzt.
Fig. 2 stellt in Diagrammform den Feldverlauf (E) in dem Bereich des Feldringe in Abhängigkeit von der Randlage (x) dar. Das elektrische Feld wird nur dort aufgenommen, wo die niedrig dotierte Zone (1) bis zur Chipoberfläche der Diode reicht, das ist unter den Abständen xi der Fall.
In den Gebieten der Feldringe (3) kann das elektrische Feld nur wenig eindringen, wodurch unter dem Bereich yi die Feldstärke sehr klein ist. Durch die hohen Feldstärken in den Bereichen xi und den sehr geringen in den Bereichen yi mit sehr abrupten Übergängen ergeben sich große Feldgradienten dE/dx, wie das aus dem Diagramm der Fig. 2 zu ersehen ist. Den Feldgradienten entspricht die Flankensteilheit der in Fig. 2 dargestellten Feldspitzen zwischen den Potentialringen.
Die Analyse der Randstruktur zeigt Feldgradienten dE/dx von mindestens 7,1E8 V/cm2. Damit wird der Bereich der in DE 40 13 435 A1 angegebenen Bedingung verlassen. Bei den dort verwendeten geschliffenen Randstrukturen liegt dE/dx bei kleineren Werten.
Fig. 3 gibt eine Übersicht über das erfinderische Verfahren an. Die Kettung der technologischen Verfahrensschritte wird in den Stufen a bis e dargestellt. Es ist ein Querschnitt des Randbereiches eines Halbleiterbauelementes skizziert. Zunächst werden im Rahmen der Basistechnologie im Halbleiterwafer (1) die aktive Strukturen, die Anodenzone (2) und die Potentialringe (3), erzeugt.
Ebenfalls kann der in vielen planaren Prozessen übliche Kanalstopper (4) ausgebildet sein. Die Anordnung der Potentialringe (3) und ihre Erzeugung sind bekannter Stand der Technik. Vor Abscheiden der a-C:H-Schicht werden alle im Prozeß entstehenden planaren Oxydschichten chemisch entfernt und unmittelbar vor dem Abscheiden wird ein eventuell vorhandenes Restoxyd beseitigt.
Auf die so vorbehandelte Oberfläche der Planarstruktur wird in einem Plasma-Reaktor eine undotierte a-C:H-Schicht (5) mit einer Dicke zwischen 0,12 µm und 0,24 µm ganzflächig abgeschieden (Fig. 3a). Als Trägergas kann Methan (CH4) oder Ethen (C2H4) verwendet werden. Es ist vorteilhaft, diesen Prozeß bei einer Self-Bias-Spannung zwischen 700 V und 1.000 V durchzuführen. Die Temperatur des Wafers sollte auf 140°C gehalten werden, maximal sind in jedem Falle 180°C zu unterschreiten.
In einem nächsten Prozeßschritt (Fig. 3b) wird auf diese a-C:H-Schicht eine Fotolackschicht (6) in einer Dicke zwischen 2 µm und 8 µm aufgebracht und fotolithografisch strukturiert.
In einem weiteren Prozeßschritt (Fig. 3c) wird die a-C:H-Schicht in einem Sauerstoff-Plasma geätzt. Dabei muß die Self-Bias-Spannung zwischen 120 V und 500 V betragen. Die Temperatur des Wafers darf 160°C nicht überschreiten. Bei diesem Schritt wird gleichzeitig die Fotolackschicht teilweise angeätzt. Deren Dicke ist so gewählt, daß noch nach Abschluß des Plasma-Ätzprozesses eine Restlackschicht vorhanden ist.
Nach Entfernen des restlichen Photolacks wird der Wafer gereinigt und nach einer weiteren chemischen Vorbehandlung in einer Lösung aus verdünnter wäßriger Flußsäure kann die ganzflächige Metallisierung (7) erfolgen (Fig. 3d). Für bondfähige Bauelemente bietet sich eine Metallisierung aus Aluminium an. Andere Metallisierungen nach dem Stand der Technik sind möglich. Die Dicke der Metallisierung sohte mindestens 4 µm, höchstens jedoch 10 µm betragen.
Die Strukturierung der Metallisierung (Fig. 3e) kann in einem Fotolithografie- mit einem anschließenden Ätzschritt erfolgen. Die a-C:H-Schicht erweist sich gegen wäßrige chemische Ätzmedien als sehr beständig. Die Kontaktierung der nicht dargestellten Kathodenseite des Wafers erfolgt ganzflächig nach dem Stand der Technik mittels einer lötfähigen Metallisierung.
Zur Erzielung zuverlässiger galvanischer Kontakte und ausreichender Haftung der Metallisierung auf Silizium, ist ein Temperprozeß der Metalle notwendig. Dieser Temperprozeß wird bei einer Temperatur zwischen 360°C und 440°C über 5 bis 10 Min. durchgeführt, vorzugsweise zwischen 390°C und 430°C. Er erfolgt in einer Atmosphäre aus Stickstoffund Wasserstoff(Formiergas).
Bei dem beschriebenen Temperprozeß erhöht sich der Sperrstrom des Halbleiterbauelementes merklich. War der Sperrstom einer 3.300 Volt-Struktur vor dem Tempern kleiner als 3 µA bei 3.300 V und 25°C, so werden nach dem Tempern typisch 30 µA Sperrstrom gemessen. Dies ist ein Anzeichen für eine bereits eingesetzte Graphitisierung in der a-C:H-Schicht, wodurch die Leitfähigkeit erhöht wird. Der Sperrstrom ist stabil und liegt noch in einem Bereich, in dem er für die Verlustleistung bei vorgegebenen Einsatzgebieten akzeptabel ist.
Dieses vorgestellte Verfahren kann auch auf eine Planarstruktur übertragen werden, bei der an Stelle von Potentialringen in analoger Weise eine VLD-Struktur angewandt wird. Das zugrunde liegende Halbleiterbauelement muß nicht wie im aufgezeigten Fall eine Diodenstruktur sein. Es können auch IGBT- oder andere Transistor-Strukturen als Basis für die Anwendung dieser erfinderischen Passivierung herangezogen werden.
Bei einem schnellen Halbleiterbauelement erfolgt nach Aufbringen der Kontaktierungen für die Vorder- und Rückseite die Implantation von Protonen oder He++-Kernen und/oder die Elektronenbestrahlung. Da die strahlungsinduzierten Rekombinationszentren thermisch aktiviert werden können, ist für langzeitstabile lötfähige Bauelemente ein Ausheilschritt bei einer Temperatur größer der höchsten möglichen Löttemperatur und einer Zeit von mindestens 30 Min. erforderlich. Dieser Ausheilschritt wird bei Temperaturen zwischen 330°C und 360°C unter Formiergas durchgeführt. Die durch He++-Bestrahlung erzeugten Zentren werden, wie das in DE 43 10 444 C2 beschrieben ist, in der p-Zone der darf beispielhaft gewählten Freilaufdiode angeordnet.
Fig. 4 zeigt einen Teilausschnitt der erzeugten erfinderischen Randstruktur. Dargestellt ist die Oberflächenstruktur einer schnellen Leistungsdiode in dem Bereich des Überganges der Anoden­ zone (2) zu den Potentialringen (3). Der Wafer-Grundkörper (1) und die Kontaktmetallisierung (7) sind skizziert. Die geometrische Lage der a-C:H-Schicht (5) über der Anodenzone ist dargestellt. Durch die Bestrahlung mit Protonen oder He++-Ionen ist eine Zone hoher Dichte an Rekombinationszentren (8) hergestellt worden.
Gegenüber Halbleiterbauelementen mit einer passivierenden Planarschicht aus Siliziumdioxid ist die erfinderische a-C:H-Schicht mit 120 nm bis 240 nm relativ dünn. Bei Implantation von He++- Ionen oder Protonen erfolgt das Abhremsen der Ionen aufgrund der vergleichbaren Atompackungsdichte von Silizium, Siliziumdioxid und Aluminium in vergleichbarer Weise, was somit zu analogen Eindringtiefen (8) der strahlungsinduzierten Zentren führt. Der Verlauf der Schicht (8) wird daher die Gesamtoberfläche widerspiegeln und es wird sich ein Bestrahlungsprofil im Bauelement ausbilden, wie es in Fig. 4 dargestellt ist.
Erfinderische Halbleiterbauelemente mit den dargestellten planaren Passivierungsschichten (auf der Anodenseite bei Dioden) besitzen auf der Kathodenseite zwangsläufig eine größere Fläche, da anodenseitig Platz für die Feldringstrukturen verbraucht wurde. Diese zur Erzielung der hohen Sperrspannung erforderlichen Randgebiete stehen für den Stromtransport in Durchlaßrichtung nicht mehr zur Verfügung. Die Stromdichte in den Anodenrandgebieten ist zu der der übrigen Anodengebiete vergleichsweise größer. Bei der Kommutierung wird dadurch bedingt in diesen Anodenrandbereichen eine höhere Stromdichte vorliegen, was die dynamische Robustheit negativ beeinträchtigt. Dabei wird unter dynamischer Robustheit die Fähigkeit verstanden, hohen Kommutierungssteilheiten (< 2.000 A/cm2 µs) und hohen Zwischenkreisspannungen (< 2/3 der spezifizierten Sperrspannung) Stand halten zu können.
Bei der Dimensionierung eines solchen Halbleiterbauelementes ist daher zu beachten, daß der Randbereich, hier beispielhaft der Anodenbereich der Leistungsdiode, nicht höher als der restliche Teil belastet wird. Das wird durch einen nicht kontaktierten Bereich der Breite "b" in der Anodenzone erreicht. Dabei wird zugrunde gelegt, daß diese Breite "b" größer als die doppelte Eindringtiefe "a" der p-Zone oder aber zumindest größer als 50 µm ist.
Die Überlappung der Metallisierung über der a-C:H-Schicht erfolgt über die Breite "c". Damit kann über dem Bereich "b" ein laterales Tiefenprofil der Rekombinationszentren eingestellt werden. Bei Leistungsdioden ist anzustreben, daß "c" größer als die Eindringtiefe "a" ist, die Metallisierung kann jedoch auch soweit über "b" hinausreichen, daß die Sperrfähigkeit der Potentialringstruktur nicht beeinträchtigt wird.

Claims (8)

1. Schnelle Leistungsdiode mit einem weichen Schaltverhalten für einen ein schaltbares Bauelement aufweisenden Kommutierungszweig mit einem Halbleiterkörper, der eine Folge schichtförmiger Zonen aufweist, von welchen eine hochohmige, mittlere Zone (1) einen ersten Leitungstyp besitzt, der an einer zweiten Außenzone (2) vom zweiten Leitungstyp einen pn- Übergang einschließt, bei dem die mittlere Zone (1) durch Wahl der Dicke und Dotierungskonzentration die definierte Sperrspannungsbelastbarkeit aufweist, bei dem die mittlere Zone (1) und die zweite Außenzone (2) eine durch Bestrahlen mit hochenergetischen Teilchen in zwei Phasen eingestellte Trägerlebensdauer aufweist, eine Potentialringstruktur (3) mit einer entsprechend der Sperrspannung notwendigen Anzahl von Potentialringen, eine metallische Kontaktierung für äußere Anschlußelemente und eine Passivierung besitzt und die zumindest auf der Kathodenseite eine lötfähige Metallisierung aufweist, dadurch gekennzeichnet, daß die Potentialringstruktur (3) mit einer a-C:H-Schicht (5) passiviert worden ist.
2. Leistungsdiode nach Anspruch 1, dadurch gekennzeichnet, daß die a-C:H-Schicht die Anode (2) von der Seite der Ringstruktur (3) aus um eine Länge "b" abdeckt, wobei die Länge "b" mindestens der doppelten Eindringtiefe "a" der Anode (2) in die Grunddotierung (1) des Wafers entspricht.
3. Leistungsdiode nach Anspruch 2, dadurch gekennzeichnet, daß die a-C:H-Schicht die Anode (2) von der Seite der Ringstruktur aus um eine Länge "b" abdeckt, die mindestens 50 µm beträgt.
4. Leistungsdiode nach Anspruch 1, dadurch gekennzeichnet, daß die Metallisierung (7) die a-C:H-Schicht um die Breite "c" überlappt, wobei die Überlappung "c" größer der Länge der Abdeckung "b" ist.
5. Leistungsdiode nach Anspruch 1, dadurch gekennzeichnet, daß die Metallisierung die a-C:H-Schicht um die Breite "c" überlappt, wobei die Überlappung "c" kleiner der Länge der Abdeckung "b", jedoch größer der Eindringtiefe "a" ist und mindestens 25 µm beträgt.
6. Verfahren zur Passivierung der schnellen Leistungsdiode nach Anspruch 1, dadurch gekennzeichnet, daß
  • a) auf der oxidifeien Halbleiteroberfläche eine a-C:H-Schicht mittels Plasma-Abscheidung erzeugt wird, wobei die Self-Bias-Spannung zwischen 700 V und 1.000 V eingestellt wird, wobei die Temperatur der Wafer zwischen 140°C und 180°C beträgt,
  • b) auf die a-C:H-Schicht eine Fotolackschicht der Dicke zwischen 2 µm und 8 µm aufgebracht und strukturiert wird,
  • c) die a-C:H-Schicht in einem sauerstoffhaltigen Plasma bei einer Self-Bias-Spannung zwischen 120 V und 500 V geätzt wird, die Fotolackschicht dabei jedoch in abgedünnter Form erhalten bleibt,
  • d) eine Metallisierung der Dicke zwischen 4 µm und 8 µm aufgebracht und strukturiert wird und
  • e) der Wafer bei einer Temperatur zwischen 360°C und 440°C zur Erreichung einer guten Haftung der Metallisierung getempert wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Prozeßschritte in der Reihenfolge a, b, c, d, e oder in der Reihenfolge d, e, a, b, c durchgeführt werden.
8. Verfahren nach Anspruch 6 und 7, dadurch gekennzeichnet, daß der metallisierte, mit der Passivierungsschicht a-C:H beschichtete Wafer im Anschluß an die Bestrahlung mit Protonen, Helium-Kernen oder Elektronen bei einer Temperatur zwischen 330°C und 360°C in einer Zeit zwischen 30 Min. und 90 Min. getempert wird.
DE19851461A 1998-11-09 1998-11-09 Schnelle Leistungsdiode und Verfahren zu ihrer Passivierung Expired - Fee Related DE19851461C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19851461A DE19851461C2 (de) 1998-11-09 1998-11-09 Schnelle Leistungsdiode und Verfahren zu ihrer Passivierung
AT99120312T ATE387011T1 (de) 1998-11-09 1999-10-12 Verfahren zur passivierung einer schnellen leistungsdiode durch eine passivierungsschicht aus amorphem kohlenstoff
DE59914657T DE59914657D1 (de) 1998-11-09 1999-10-12 Verfahren zur Passivierung einer schnellen Leistungsdiode durch eine Passivierungsschicht aus amorphem Kohlenstoff
EP99120312A EP1001461B1 (de) 1998-11-09 1999-10-12 Verfahren zur Passivierung einer schnellen Leistungsdiode durch eine Passivierungsschicht aus amorphem Kohlenstoff
DE10022384A DE10022384B4 (de) 1998-11-09 2000-05-08 Verfahren zur Passivierung einer schnellen Leistungsdiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19851461A DE19851461C2 (de) 1998-11-09 1998-11-09 Schnelle Leistungsdiode und Verfahren zu ihrer Passivierung

Publications (2)

Publication Number Publication Date
DE19851461A1 true DE19851461A1 (de) 2000-05-18
DE19851461C2 DE19851461C2 (de) 2003-07-31

Family

ID=7887078

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19851461A Expired - Fee Related DE19851461C2 (de) 1998-11-09 1998-11-09 Schnelle Leistungsdiode und Verfahren zu ihrer Passivierung
DE59914657T Expired - Lifetime DE59914657D1 (de) 1998-11-09 1999-10-12 Verfahren zur Passivierung einer schnellen Leistungsdiode durch eine Passivierungsschicht aus amorphem Kohlenstoff

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59914657T Expired - Lifetime DE59914657D1 (de) 1998-11-09 1999-10-12 Verfahren zur Passivierung einer schnellen Leistungsdiode durch eine Passivierungsschicht aus amorphem Kohlenstoff

Country Status (3)

Country Link
EP (1) EP1001461B1 (de)
AT (1) ATE387011T1 (de)
DE (2) DE19851461C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10047152A1 (de) * 2000-09-22 2002-04-25 Eupec Gmbh & Co Kg Hochvolt-Diode und Verfahren zu deren Herstellung
DE10316222B3 (de) * 2003-04-09 2005-01-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
DE10349908A1 (de) * 2003-10-25 2005-06-02 Semikron Elektronik Gmbh Zweifach passiviertes Leistungshalbleiterbauelement mit einer MESA Randstruktur und Verfahren zu dessen Herstellung
DE102004013405A1 (de) * 2004-03-18 2005-10-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiterbauelement mit optimiertem Randbereich
DE102009017732A1 (de) 2009-04-11 2010-10-21 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit einer Randpassivierung und Verfahren zu dessen Herstellung
DE102006057352B4 (de) * 2005-12-06 2012-02-09 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtungen und Verfahren zu ihrer Herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
EP0794578A1 (de) * 1996-02-28 1997-09-10 Hitachi, Ltd. Diode und Stromrichterschaltungsapparat
DE4428524A1 (de) * 1994-08-11 1997-12-04 Eupec Gmbh & Co Kg Halbleiterbauelement mit Passivierungsschicht

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2853797A1 (de) * 1978-12-13 1980-06-26 Siemens Ag Verfahren zum verhindern von ladungstraeger-inversionsschichten in halbleiterkoerpern
DE59009167D1 (de) * 1989-02-01 1995-07-06 Siemens Ag Elektroaktive Passivierschicht.
DE58908152D1 (de) * 1989-05-31 1994-09-08 Siemens Ag Halbleiterbauelement mit Passivierungsschicht.
DE4310444C2 (de) * 1993-03-31 1995-05-11 Semikron Elektronik Gmbh Schnelle Leistungsdiode
DE4410354C2 (de) * 1994-03-25 1996-02-15 Semikron Elektronik Gmbh Leistungshalbleiterbauelement
DE19606983C2 (de) * 1996-02-24 2000-01-20 Semikron Elektronik Gmbh Leistungshalbleiterbauelement mit planarem Aufbau

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE4428524A1 (de) * 1994-08-11 1997-12-04 Eupec Gmbh & Co Kg Halbleiterbauelement mit Passivierungsschicht
EP0794578A1 (de) * 1996-02-28 1997-09-10 Hitachi, Ltd. Diode und Stromrichterschaltungsapparat

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10047152A1 (de) * 2000-09-22 2002-04-25 Eupec Gmbh & Co Kg Hochvolt-Diode und Verfahren zu deren Herstellung
US6770917B2 (en) 2000-09-22 2004-08-03 Infineon Technologies Ag High-voltage diode
DE10047152B4 (de) * 2000-09-22 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Hochvolt-Diode und Verfahren zu deren Herstellung
DE10316222B3 (de) * 2003-04-09 2005-01-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
EP1611613B2 (de) † 2003-04-09 2019-01-16 Infineon Technologies AG Verfahren zur herstellung eines halbleiterbauelements
US7319250B2 (en) 2003-04-09 2008-01-15 Eupec Europaeische Gesellschaft Fur Leistungshalbleiter Mbh Semiconductor component and method for producing the same
DE10349908B4 (de) * 2003-10-25 2007-08-16 Semikron Elektronik Gmbh & Co. Kg Zweifach passiviertes Leistungshalbleiterbauelement mit einer MESA Randstruktur und Verfahren zu dessen Herstellung
DE10349908C5 (de) * 2003-10-25 2009-02-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines zweifach passivierten Leistungshalbleiterbauelements mit einer MESA Randstruktur
DE10349908A1 (de) * 2003-10-25 2005-06-02 Semikron Elektronik Gmbh Zweifach passiviertes Leistungshalbleiterbauelement mit einer MESA Randstruktur und Verfahren zu dessen Herstellung
DE102004013405A1 (de) * 2004-03-18 2005-10-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiterbauelement mit optimiertem Randbereich
DE102004013405B4 (de) * 2004-03-18 2010-08-05 Infineon Technologies Ag Leistungshalbleiterbauelement mit optimiertem Randbereich
DE102006057352B4 (de) * 2005-12-06 2012-02-09 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102009017732A1 (de) 2009-04-11 2010-10-21 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit einer Randpassivierung und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
EP1001461B1 (de) 2008-02-20
ATE387011T1 (de) 2008-03-15
EP1001461A1 (de) 2000-05-17
DE59914657D1 (de) 2008-04-03
DE19851461C2 (de) 2003-07-31

Similar Documents

Publication Publication Date Title
EP0200863B1 (de) Halbleiterbauelement mit Thyristor- und Diodenstrukturen
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
EP0400178B1 (de) Halbleiterbauelement mit Passivierungsschicht
WO2000002250A1 (de) Vertikales halbleiterbauelement mit reduziertem elektrischem oberflächenfeld
DE102012023512A1 (de) Sperrschicht-Schottky-Diode
DE3037316A1 (de) Verfahren zur herstellung von leistungs-schaltvorrichtungen
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
WO2002025740A1 (de) Hochvolt-diode und verfahren zu deren herstellung
DE102004017723A1 (de) In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
DE60030059T2 (de) Durchbruchsdiode und verfahren zur herstellung
DE3531631C2 (de)
DE19851461C2 (de) Schnelle Leistungsdiode und Verfahren zu ihrer Passivierung
EP0969501B1 (de) Verfahren zur Herstellung von Leistungshalbleiterbauelementen
DE2616576A1 (de) Halbleiterdiode
DE4410354A1 (de) Leistungshalbleiterbauelement
DE102010024257B4 (de) Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
EP0315145A1 (de) Leistungs-Halbleiterbauelement mit vier Schichten
DE2844283A1 (de) Thyristor
EP0419898A2 (de) Verfahren zur Erhöhung der Spannungsfestigkeit eines mehrschichtigen Halbleiterbauelements
EP0361318A2 (de) Thyristor
DE69432111T2 (de) Bipolartransistor mit isoliertem Gate
DE102004047313B3 (de) Halbleiteranordnung mit einem Tunnelkontakt und Verfahren zu deren Herstellung
DE2646822C3 (de) Wärmeempfindliches Halbleiterbauelement zum thermisch gesteuerten Schalten
DE10022384B4 (de) Verfahren zur Passivierung einer schnellen Leistungsdiode
DE4342482A1 (de) Schnelle Leistungshalbleiterbauelemente mit strukturierter Basis

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
AF Is addition to no.

Ref document number: 10022384

Country of ref document: DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601