DE19842882A1 - Method for producing a doping region - Google Patents
Method for producing a doping regionInfo
- Publication number
- DE19842882A1 DE19842882A1 DE19842882A DE19842882A DE19842882A1 DE 19842882 A1 DE19842882 A1 DE 19842882A1 DE 19842882 A DE19842882 A DE 19842882A DE 19842882 A DE19842882 A DE 19842882A DE 19842882 A1 DE19842882 A1 DE 19842882A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor substrate
- intermediate layer
- semiconductor
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
- H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Es wird ein Verfahren zum Herstellen eines Dotierungsgebiets vorgeschlagen, das folgende Schritte umfaßt: DOLLAR A - Bereitstellen eines Halbleitersubstrats (15), das eine Oberfläche (35) aufweist; DOLLAR A - Aufbringen einer elektrisch isolierenden Zwischenschicht (40, 70) auf die Oberfläche; DOLLAR A - Aufbringen einer dotierten Halbleiterschicht (50, 75) auf die elektrisch isolierende Zwischenschicht (40, 70), wobei die Halbleiterschicht (50, 75) einen ersten Leitungstyp aufweist und einen Dotierstoff vom ersten Leitungstyp enthält; DOLLAR A - Temperieren des Halbleitersubstrats (15) bei einer vorgegebenen Diffusionstemperatur, so daß der Dotierstoff teilweise aus der Halbleiterschicht (50, 75) durch die Zwischenschicht (40, 70) hindurch in das Halbleitersubstrat (15) diffundiert und dort ein Dotierungsgebiet (55, 80) vom ersten Leitungstyp bildet.A method for producing a doping region is proposed, comprising the following steps: DOLLAR A - providing a semiconductor substrate (15) which has a surface (35); DOLLAR A - applying an electrically insulating intermediate layer (40, 70) to the surface; DOLLAR A - applying a doped semiconductor layer (50, 75) to the electrically insulating intermediate layer (40, 70), the semiconductor layer (50, 75) having a first conductivity type and containing a dopant of the first conductivity type; DOLLAR A - tempering the semiconductor substrate (15) at a predetermined diffusion temperature, so that the dopant partially diffuses from the semiconductor layer (50, 75) through the intermediate layer (40, 70) into the semiconductor substrate (15) and there a doping region (55, 80) of the first line type.
Description
Bei der Herstellung von integrierten Schaltungen werden eine Vielzahl von Bauelementen in einem Halbleitersubstrat gebil det. Typischerweise erfolgt dies durch bereichsweise Dotie rung des Halbleitermaterials, das in der Regel einen Leitung styp aufweist. Durch eine Vielzahl derartiger und Dotierungs schritte werden z. B. MOS-Transistoren oder Dioden herge stellt. Dabei müssen oftmals Masken zum Abdecken von nicht zu dotierende Bereichen verwendet werden, die zu einer Erhöhung der Prozeßschrittzahl führen. Bei einem nachträglichen Kon taktieren der geschaffenen Dotierungsgebiete sind weitere Masken nötig.In the manufacture of integrated circuits, one A large number of components are formed in a semiconductor substrate det. Typically, this is done by dots in regions tion of the semiconductor material, which is usually a line type. Through a variety of such and doping steps are z. B. MOS transistors or diodes poses. Often, masks must not be used to cover them doping areas are used that lead to an increase the number of process steps. With a subsequent Kon tacting the created funding areas are further Masks needed.
Es ist daher Aufgabe der Erfindung, ein Verfahren zum Her stellen eines Dotierungsgebiets vorzuschlagen, das die oberen Nachteile umgeht.It is therefore an object of the invention to provide a method for manufacturing propose a doping area that the upper Avoids disadvantages.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit
folgenden Schritten gelöst:
According to the invention, this object is achieved by a method with the following steps:
- - Bereitstellen eines Halbleitersubstrats, das eine Oberflä che aufweist;- Providing a semiconductor substrate that has a surface che has;
- - Aufbringen einer elektrisch isolierenden Zwischenschicht auf die Oberfläche;- Application of an electrically insulating intermediate layer on the surface;
- - Aufbringen einer dotierten Halbleiterschicht auf die elek trisch isolierende Zwischenschicht, wobei die Halbleiter schicht einen ersten Leitungstyp aufweist und einen Dotier stoff vom ersten Leitungstyp enthält;- Applying a doped semiconductor layer to the elec tric insulating intermediate layer, the semiconductor layer has a first conductivity type and a dopant contains substance of the first conductivity type;
- - Temperieren des Halbleitersubstrats bei einer vorgegebenen Diffusionstemperatur, so daß der Dotierstoff teilweise aus der Halbleiterschicht durch die Zwischenschicht hindurch in das Halbleitersubstrat diffundiert und dort zumindest ein Dotierungsgebiet vom ersten Leitungstyp bildet.- Tempering the semiconductor substrate at a predetermined Diffusion temperature, so that the dopant partially the semiconductor layer through the intermediate layer in the semiconductor substrate diffuses and there at least one Forms doping region of the first conductivity type.
Ein wesentlicher Gedanke der Erfindung ist, daß das Dotie rungsgebiet selbstjustiert im Halbleitersubstrat ausgebildet wird. Dazu wird ein Halbleitersubstrat, an dem eine Halblei terschicht vom ersten Leitungstyp angeordnet ist, einem Tem peraturschritt unterzogen. Die in dieser Halbleiterschicht enthaltenen Dotierstoffe vom ersten Leitungstyp diffundieren bei dem Temperaturschritt durch die Zwischenschicht hindurch in das Halbleitersubstrat und bilden dort zumindest ein Do tierungsgebiet vom ersten Leitungstyp. Die Temperierung, bzw. der Diffusionsschritt, wird dabei über eine vorbestimmte Zeitdauer und bei einer vorgegebenen Diffusionstemperatur durchgeführt. Die Zeitdauer und die Diffusionstemperatur sind dabei bevorzugt so aufeinander abgestimmt, daß sich das Do tierungsgebiet bis zu einer gewünschten Tiefe im Halbleiter substrat ausbildet.An essential idea of the invention is that the Dotie area self-aligned in the semiconductor substrate becomes. For this purpose, a semiconductor substrate on which a semi-lead Layer of the first conductivity type is arranged, a tem subjected to temperature step. The one in this semiconductor layer diffuse contained dopants of the first conductivity type in the temperature step through the intermediate layer into the semiconductor substrate and form at least one Do there tation area of the first conduction type. The tempering, or the diffusion step is over a predetermined one Duration and at a given diffusion temperature carried out. The time period and the diffusion temperature are preferably coordinated so that the Do tation area to a desired depth in the semiconductor forms substrate.
Sofern das Halbleitersubstrat selbst einen Leitungstyp, bei spielsweise einen gegenüber dem ersten Leitungstyp entgegen gesetzten zweiten Leitungstyp aufweist, entsteht mit der Bil dung des Dotierungsgebiets ein unmittelbarer Übergang zwi schen den beiden Leitungstypen im Halbleitersubstrat, der als Diodenübergang einen Stromfluß unidirektional sperrt.If the semiconductor substrate itself has a conduction type, at for example, opposite to the first line type has set second line type, is created with the Bil doping area an immediate transition between the two types of conduction in the semiconductor substrate, which as Diode junction blocks a current flow unidirectionally.
Bevorzugt besteht die Zwischenschicht aus einem Oxid, wobei das Oxid durch einen geeigneten Stromimpuls von seinem iso lierenden Zustand in einen leitfähigen Zustand überführt wer den kann. Die Diffusionstemperatur, bei der die Temperaturbe handlung des Halbleitersubstrats durchgeführt wird, liegt oberhalb von 600°C, bevorzugt oberhalb von 800°C. Je höher die Diffusionstemperatur, desto schneller bildet sich das Do tierungsgebiet heraus. Besonders günstig ist eine Diffusions temperatur bei etwa 1000°C.The intermediate layer preferably consists of an oxide, wherein the oxide by a suitable current pulse from its iso who is transferred to a conductive state that can. The diffusion temperature at which the temperature act of the semiconductor substrate is carried out above 600 ° C, preferably above 800 ° C. The higher the diffusion temperature, the faster the Do is formed area. Diffusion is particularly favorable temperature at about 1000 ° C.
Das Verfahren eignet sich somit allgemein zur Bildung von Do tierungsgebieten in einem Halbleitersubstrat. Ein Vorteil der Erfindung ist, daß sich das Dotierungsgebiet selbstjustiert bezüglich der Halbleiterschicht ausbildet. Zusätzliche Mas kenschritte sind nicht nötig.The method is therefore generally suitable for the formation of Do. tation areas in a semiconductor substrate. An advantage of The invention is that the doping region self-adjusts with respect to the semiconductor layer. Additional mas No steps are necessary.
Es ist vorteilhaft, die Halbleiterschicht vor dem Temperieren geeignet zu strukturieren. Dadurch bildet sich einerseits das Dotierungsgebiet nur in vorgegebenen Bereichen im Halbleiter substrat aus. Andererseits kann die Halbleiterschicht in Form von Leiterbahnen oder Adreßleitungen geeignet strukturiert werden. Im Ergebnis entsteht eine Struktur, bei der an vorbe stimmten Bereichen kontaktierte Dotierungsgebiete vorgesehen sind.It is advantageous to temper the semiconductor layer before tempering suitable to structure. This forms the one hand Doping area only in specified areas in the semiconductor substrate. On the other hand, the semiconductor layer can be in shape suitably structured by conductor tracks or address lines become. The result is a structure where Contacted doping areas are provided in certain areas are.
Bevorzugt kann die Halbleiterschicht auch gleichzeitig zum Kontaktieren des Dotierungsgebiets verwendet werden. Dazu ist es notwendig, die Zwischenschicht in einen leitfähigen Zu stand zu überführen. Insbesondere bei Halbleiterschichten aus Oxiden kann dies durch einen gezielten Stromstoß erfolgen. Dabei bilden sich leitfähige Pfade in dem Oxid heraus, über die der elektrische Kontakt zwischen der Halbleiterschicht und dem Dotierungsgebiet hergestellt wird.The semiconductor layer can preferably also be used simultaneously Contact the doping area can be used. Is to it is necessary to cover the intermediate layer in a conductive got to convict. Particularly in the case of semiconductor layers Oxides can do this through a targeted current surge. Conductive paths are formed in the oxide, over which is the electrical contact between the semiconductor layer and the doping region is produced.
Oxide, beispielsweise Gate-Oxide, weisen relativ definierte Durchbruchsspannungen auf, so daß durch Applizieren einer ge eignet dimensionierten Spannung die Zwischenschicht leitfähig gemacht werden kann. Die Höhe der applizierten Spannung bzw. der auf die Zwischenschicht wirkenden elektrischen Feldstärke hängt unter anderem von der Dicke der Zwischenschicht ab. Um übermäßig hohe Spannungen und damit hohe Verlustleistungen zu vermeiden, empfiehlt es sich, die Zwischenschicht ausreichend dünn auszubilden. Ein bevorzugtes Oxid ist beispielsweise Si liziumoxid (SiO2). Bei intaktem Oxid fällt die angelegte Spannung im wesentlichen über dem intaktem Oxid ab. Im Gegen satz dazu sollte bei elektrisch durchbrochenem Oxid dessen Widerstand einen deutlich geringeren Wert aufweisen und einen guten ohmschen Kontakt zwischen dem Dotierungsgebiet und der Halbleiterschicht vermitteln. Beträgt beispielsweise der spe zifische Widerstand des verwendeten Oxids 1012 Ω/cm, so weist ein 10 nm dickes Oxid einen Widerstand von 106 Ω auf.Oxides, for example gate oxides, have relatively defined breakdown voltages, so that the intermediate layer can be made conductive by applying a suitably dimensioned voltage. The level of the applied voltage or the electric field strength acting on the intermediate layer depends, among other things, on the thickness of the intermediate layer. In order to avoid excessively high voltages and thus high power losses, it is advisable to make the intermediate layer sufficiently thin. A preferred oxide is, for example, silicon oxide (SiO 2 ). When the oxide is intact, the voltage applied drops substantially across the intact oxide. In contrast, in the case of electrically broken oxide, its resistance should have a significantly lower value and provide good ohmic contact between the doping region and the semiconductor layer. For example, if the specific resistance of the oxide used is 10 12 Ω / cm, a 10 nm thick oxide has a resistance of 10 6 Ω.
Als vorteilhaft hat es sich erwiesen, die Halbleiterschicht aus in situ dotiertem Polysilizium mit einem Dotierstoffge halt zwischen 1020/cm3 und 1022/cm3 herzustellen. Als Dotier stoffe werden beispielsweise Arsen beziehungsweise Phosphor zur n-Dotierung verwendet. Selbstverständlich kann die Halb leiterschicht auch eine p-Dotierung aufweisen.It has proven to be advantageous to produce the semiconductor layer from in-situ doped polysilicon with a dopant content between 10 20 / cm 3 and 10 22 / cm 3 . Arsenic or phosphorus, for example, are used as dopants for n-doping. Of course, the semiconductor layer can also have p-type doping.
Der hohe Dotierstoffgehalt sichert einerseits eine gute Leit fähigkeit des Polysiliziums. Andererseits steht durch den ho hen Dotierstoffgehalt in der Halbleiterschicht ein großes Re servoir an Dotierstoffen zur Verfügung, das zur Ausbildung des Dotierungsgebiets verwendet wird. Die in der Halbleiter schicht enthaltenen Dotierstoffe diffundieren, beispielsweise aktiviert durch den thermischen Prozeß, bis zu einem gewissen Grade in das Halbleitersubstrat und bilden dort das Dotie rungsgebiet.The high dopant content ensures good conductivity ability of the polysilicon. On the other hand, the ho hen dopant content in the semiconductor layer a large Re servoir of dopants available for training of the doping region is used. The one in the semiconductor Diffuse dopants contained layer, for example activated by the thermal process, to a certain extent Straight into the semiconductor substrate and form the dotie there area.
Günstig ist es, die Temperierung bei Temperaturen oberhalb von 800°C, bevorzugt bei 1000°C durchzuführen.It is favorable to control the temperature at temperatures above of 800 ° C, preferably at 1000 ° C.
Im folgenden wird die Erfindung anhand eines Ausführungsbei spiels erläutert und schematisch in Figuren dargestellt. Es zeigen:In the following, the invention is illustrated by means of an embodiment game explained and shown schematically in figures. It demonstrate:
Fig. 1a bis 1h Verfahrensschritte zur Herstellung von Dotierungsgebieten. FIG. 1a to 1h process steps for the production of doped regions.
Das erfindungsgemäße Verfahren soll anhand der Herstellung einer Speicherzellenanordnung beschrieben werden. Zur Her stellung einer derartigen Speicherzellenanordnung wird zu nächst ein Grundsubstrat 5 mit bereits integrierten Isolat ionsgebieten 10 bereitgestellt. Diese Isolationsgebiete 10 sind in ihrer Größe und ihrem seitlichen Abstand einer nach folgend zu bildenden Struktur angepaßt. The method according to the invention is to be described on the basis of the production of a memory cell arrangement. In order to produce such a memory cell arrangement, a base substrate 5 with already integrated isolation regions 10 is first provided. These isolation areas 10 are adapted in size and their lateral spacing to a structure to be formed in the following.
Anschließend wird ein bereist dotiertes Halbleitersubstrat 15, bevorzugt Silizium, epitaktisch auf das Grundsubstrat 5 abgeschieden. Danach erfolgt mittels geeigneter Maskentechnik das Einätzen von Gräben 20 in das Halbleitersubstrat 15. Die Seitenwände 25 sowie die Oberseite 30 der Gräben 20 stellen im folgenden die Oberfläche 35 des Halbleitersubstrats 15 dar. Auf diese Oberfläche 35 wird nun eine konforme und elek trisch isolierende Zwischenschicht 40 aufgebracht. Gegebenen falls erfolgt nach diesem Schritt ein Abscheiden eines CVD- Oxids 45, bevorzugt TEOS, im unteren Bereich der Gräben 30.A previously doped semiconductor substrate 15 , preferably silicon, is then epitaxially deposited on the base substrate 5 . Trenches 20 are then etched into the semiconductor substrate 15 using a suitable mask technique. The side walls 25 and the top 30 of the trenches 20 represent the surface 35 of the semiconductor substrate 15 below. A conformal and electrically insulating intermediate layer 40 is now applied to this surface 35 . If necessary, a CVD oxide 45 , preferably TEOS, is deposited in the lower region of the trenches 30 after this step.
Die elektrisch isolierende Zwischenschicht 40 besteht bevor zugt aus Siliziumdioxid (SiO2) und wird mittels eines CVD- Prozesses auf die Oberfläche in einer Materialstärke zwischen 3 und 20 nm, bevorzugt zwischen 4 und 10 nm aufgetragen.The electrically insulating intermediate layer 40 is preferably made of silicon dioxide (SiO 2 ) and is applied by means of a CVD process to the surface in a material thickness between 3 and 20 nm, preferably between 4 and 10 nm.
Daran schließt sich das konforme Auftragen einer dotierten Halbleiterschicht 50 auf die Zwischenschicht 40 an, wobei die dotierte Halbleiterschicht 50 durch eine in situ dotierte Polysiliziumschicht 50 mit einer Dotierstoffkonzentration von etwa 1020/cm3 bis 1022/cm3 gebildet wird. Die Polysilizi umschicht 50 weist gegenüber dem Leitfähigkeitstyp des Halb leitersubstrats 15 einen entgegengesetzten Leitfähigkeitstyp auf. Die erhaltene Struktur ist in Fig. 1c dargestellt. An schließend werden die Polysiliziumschicht 50 und die Zwi schenschicht 40 bis etwa zur halben Höhe der Gräben 20 ani sotrop zurückgeätzt. Dadurch entstehen an den Seitenwänden 25 jedes Grabens 20 erste untere Adreßleitungen 55 sowie die zwischen den ersten unteren Adreßleitungen 55 und der Seiten wand 25 angeordnete Zwischenschicht 40. Die verbleibenden Hohlräume zwischen den ersten unteren Adreßleitungen 55 las sen sich mit einem thermischen Oxid 60 planarisieren. Nach folgend wird, wie in Fig. 1e dargestellt, zunächst ein wei teres Oxid 65 zum Bedecken der ersten unteren Adreßleitungen 55 und der Zwischenschicht 40 aufgetragen. This is followed by the conformal deposition of a doped semiconductor layer 50 connects to the intermediate layer 40, wherein the doped semiconductor layer is cm 50 is formed by an in-situ doped polysilicon layer 50 with a dopant concentration of about 10 20/3 to 10 22 / cm 3. The polysilicon layer 50 has an opposite conductivity type to the conductivity type of the semiconductor substrate 15 . The structure obtained is shown in Fig. 1c. The polysilicon layer 50 and the interim layer rule be about 40 to etched back ani sotrop to half the height of the trenches 20 on closing. This creates on the side walls 25 of each trench 20 first lower address lines 55 and between the first lower address lines 55 and the side wall 25 arranged intermediate layer 40th The remaining cavities between the first lower address lines 55 can be planarized with a thermal oxide 60 . After following, as shown in Fig. 1e, a white teres 65 is first applied to cover the first lower address lines 55 and the intermediate layer 40 .
Jetzt schließt sich das selbstjustierte Ausbilden einer wei teren Zwischenschicht 70 an den Seitenwänden 25 im oberen Be reich des Grabens 20 an, auf der eine weitere Polysilizium schicht 75 aufgetragen wird. Bevorzugt wird, wie in Fig. 1e dargestellt, die Zwischenschicht 70 bereits vor dem Auftragen der weiteren Polysiliziumschicht 75 anisotrop geätzt.Now follows the self-aligned formation of a white intermediate layer 70 on the side walls 25 in the upper region of the trench 20 , on which a further polysilicon layer 75 is applied. As shown in FIG. 1e, the intermediate layer 70 is preferably anisotropically etched before the further polysilicon layer 75 is applied .
Nach einem anisotropen Zurückätzen der Polysiliziumschicht 75 sind nun im oberen Teil des Grabens 20 erste obere Adreßlei tungen 80 entstanden. Die erhaltene Struktur ist in Fig. 1f dargestellt.After an anisotropic etching back of the polysilicon layer 75 20 first upper address lines 80 have now been formed in the upper part of the trench. The structure obtained is shown in Fig. 1f.
Die verbleibenden Hohlräume werden mit einem Oxid 85 sowie mit einer planaren isolierenden Schicht 90 aufgefüllt, wobei die isolierende Schicht 90 die Gräben 20 und die zwischen den Gräben 20 angeordneten Stege 95 vollständig bedeckt. Durch einen thermischen Ausheilschritt werden nun die in den ersten und zweiten Adreßleitungen 55 und 80 enthaltenen Dotierstoffe aktiviert und diffundieren dabei durch die Zwischenschichten 40 und 70 in das Halbleitersubstrat 15. Dabei entstehen die Dotierungsgebiete 100, die gegenüber dem Halbleitersubstrat 15 einen entgegengesetzten Leitfähigkeitstyp aufweisen. Der sich dabei herausbildende unmittelbare Übergang 105 zwischen den Dotierungsgebieten 100 und den Halbleitersubstrat 15 wirkt als sperrender pn-Übergang. Zur Ausbildung der ersten Dotierungsgebiete 100 benötigt man bei einer etwa 4 nm dicken Zwischenschicht aus Siliziumoxid (SiO2) bei 1000°C etwa 60 min. Weisen die ersten Adreßleitungen 55 und 80 beispiels weise eine Dotierstoffkonzentration zwischen 1021 und 1022/cm3 auf, so beträgt bei obigen Prozeßparametern die Ausdehnung der Dotierungsgebiete 100 in das Halbleitersubstrat 15 hinein etwa 30 bis 50 nm, wobei als Grenze ein Abfall der Dotier stoffkonzentration um 3 Dekaden gegenüber der Dotierstoffkon zentration in den ersten Adreßleitungen 55 und 80 zugrunde gelegt wurde. Diese Messungen wurden mittels Secondary Ion Mass Spectroscopy verifiziert. The remaining cavities are filled with an oxide 85 and with a planar insulating layer 90 , the insulating layer 90 completely covering the trenches 20 and the webs 95 arranged between the trenches 20 . The dopants contained in the first and second address lines 55 and 80 are now activated by a thermal annealing step and thereby diffuse through the intermediate layers 40 and 70 into the semiconductor substrate 15 . This creates the doping regions 100 , which have an opposite conductivity type to the semiconductor substrate 15 . The resulting immediate transition 105 between the doping regions 100 and the semiconductor substrate 15 acts as a blocking pn junction. In order to form the first doping regions 100 , an intermediate layer of silicon oxide (SiO 2 ) at about 4 nm at 1000 ° C. takes about 60 minutes. If the first address lines 55 and 80 have, for example, a dopant concentration between 10 21 and 10 22 / cm 3 , the extent of the doping regions 100 into the semiconductor substrate 15 into the above process parameters is approximately 30 to 50 nm, the limit being a drop in the doping substance concentration by 3 decades compared to the dopant concentration in the first address lines 55 and 80 was taken as a basis. These measurements were verified using Secondary Ion Mass Spectroscopy.
In einem abschließenden Verfahrensschritt werden zunächst Kontaktlöcher 110 in der isolierenden Schicht 90 gebildet. Durch diese hindurch kann das Halbleitersubstrat 15 an seiner Oberseite kontaktiert werden. Zum Bereitstellen eines mög lichst widerstandsarmen Kontakts wird dazu das Halbleiter substrat 15 an seiner Oberseite mit einem hochdotierten Kon taktgebiet 115, welches den gleichen Leitungstyp wie das Halbleitersubstrat 15 ausweist, versehen. Bevorzugt erfolgt die Bildung dieser Kontaktgebiete 115 mittels Ionenimplanta tion durch die Kontaktlöcher 110 hindurch. Dadurch werden keine weiteren Masken benötigt. Anschließend werden die Kon taktlöcher 110 mit einem leitfähigen Material befüllt. Bevor zugt werden dazu auf die isolierende Schicht 90 weitere Adreßleitungen 120 aufgebracht, die dabei gleichzeitig die Kontaktlöcher 110 füllen und so das Halbleitersubstrat 15 über die Kontaktgebiete 115 kontaktieren.In a final method step, contact holes 110 are first formed in the insulating layer 90 . Through this, the semiconductor substrate 15 can be contacted on its upper side. To provide as low-resistance contact as possible, the semiconductor substrate 15 is provided on its upper side with a highly doped contact region 115 , which has the same conductivity type as the semiconductor substrate 15 . These contact regions 115 are preferably formed through the contact holes 110 by means of ion implantation. This means that no further masks are required. Subsequently, the contact holes 110 are filled with a conductive material. Before this, additional address lines 120 are applied to the insulating layer 90 , which at the same time fill the contact holes 110 and thus contact the semiconductor substrate 15 via the contact regions 115 .
Bedarfsweise können nachfolgend die Zwischenschichten 40 bzw. 70 mittels elektrischem Durchbruch in ihrer Leitfähigkeit verändert werden. Dazu wird ein ausreichend bemessenes elek trisches Feld, z. B. durch Anlegen einer Spannung von 10 V, appliziert. Bei aus Siliziumoxid bestehenden Zwischenschich ten 40 bzw. 70 mit einer Dicke von 10 nm (resultierende Feld stärke 10 MV/cm) fließt ein Strom von etwa 1 mA/cm2. Dieser Stromfluß erhöht sich um jeweils eine Dekade pro 1 V. Damit ergibt sich bei 10 V eine Zeitdauer von etwa 1000 sec zum Durchbrennen der Zwischenschicht, oder von 1 msec bei 16 V. Gleichzeitig ist es möglich, Daten in die Zwischenschichten 40 und 70 einzuspeichern. So repräsentiert beispielsweise eine isolierende Zwischenschicht eine logische 0, während ein elektrisch durchbrochenes und damit leitfähiges Oxid eine lo gische 1 repräsentiert.If necessary, the conductivity of the intermediate layers 40 and 70 can subsequently be changed by means of an electrical breakdown. For this purpose, a sufficiently dimensioned electric field, for. B. applied by applying a voltage of 10 V. In the case of intermediate layers 40 or 70 consisting of silicon oxide with a thickness of 10 nm (resulting field strength 10 MV / cm), a current of approximately 1 mA / cm 2 flows . This current flow increases by one decade per 1 V. This results in a time of about 1000 seconds at 10 V for the intermediate layer to burn through, or 1 msec at 16 V. At the same time, it is possible to store data in the intermediate layers 40 and 70 . For example, an insulating intermediate layer represents a logical 0, while an electrically broken and thus conductive oxide represents a logical 1.
Mittels des erfindungsgemäßen Verfahrens können auch einfache Kontakte hergestellt werden. So ist es möglich, daß das hoch dotierte Dotierungsgebiet als ohmscher Kontakt zum Kontaktie ren des Halbleitersubstrats dient.Simple methods can also be used by means of the method according to the invention Contacts are made. So it is possible that that is high doped doping area as ohmic contact to the contact ren of the semiconductor substrate is used.
Claims (6)
- - Bereitstellen eines Halbleitersubstrats (15), das eine Oberfläche (35) aufweist;
- - Aufbringen einer elektrisch isolierenden Zwischenschicht (40, 70) auf die Oberfläche;
- - Aufbringen einer dotierten Halbleiterschicht (50, 75) auf die elektrisch isolierende Zwischenschicht (40, 70), wobei die Halbleiterschicht (50, 75) einen ersten Leitungstyp aufweist und einen Dotierstoff vom ersten Leitungstyp ent hält;
- - Temperieren des Halbleitersubstrats (15) bei einer vorgege benen Diffusionstemperatur, so daß der Dotierstoff teil weise aus der Halbleiterschicht (50, 75) durch die Zwi schenschicht (40, 70) hindurch in das Halbleitersubstrat (15) diffundiert und dort zumindest ein Dotierungsgebiet (55, 80) vom ersten Leitungstyp bildet.
- - Providing a semiconductor substrate ( 15 ) which has a surface ( 35 );
- - Applying an electrically insulating intermediate layer ( 40 , 70 ) to the surface;
- - Applying a doped semiconductor layer ( 50 , 75 ) to the electrically insulating intermediate layer ( 40 , 70 ), the semiconductor layer ( 50 , 75 ) having a first conductivity type and containing a dopant of the first conductivity type;
- - Tempering the semiconductor substrate ( 15 ) at a predetermined diffusion temperature, so that the dopant partially diffuses from the semiconductor layer ( 50 , 75 ) through the inter mediate layer ( 40 , 70 ) into the semiconductor substrate ( 15 ) and there at least one doping region ( 55 , 80 ) of the first conduction type.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19842882A DE19842882A1 (en) | 1998-09-18 | 1998-09-18 | Method for producing a doping region |
| DE59914356T DE59914356D1 (en) | 1998-09-18 | 1999-09-17 | Method for producing a doping region by means of diffusion in a memory cell arrangement |
| EP99118448A EP0987742B1 (en) | 1998-09-18 | 1999-09-17 | Process for forming a doped region through diffusion in a memory structure |
| US09/398,688 US6133126A (en) | 1997-09-18 | 1999-09-20 | Method for fabricating a dopant region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19842882A DE19842882A1 (en) | 1998-09-18 | 1998-09-18 | Method for producing a doping region |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19842882A1 true DE19842882A1 (en) | 2000-03-30 |
Family
ID=7881457
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19842882A Withdrawn DE19842882A1 (en) | 1997-09-18 | 1998-09-18 | Method for producing a doping region |
| DE59914356T Expired - Lifetime DE59914356D1 (en) | 1998-09-18 | 1999-09-17 | Method for producing a doping region by means of diffusion in a memory cell arrangement |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE59914356T Expired - Lifetime DE59914356D1 (en) | 1998-09-18 | 1999-09-17 | Method for producing a doping region by means of diffusion in a memory cell arrangement |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6133126A (en) |
| EP (1) | EP0987742B1 (en) |
| DE (2) | DE19842882A1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500723B1 (en) | 2001-10-05 | 2002-12-31 | Motorola, Inc. | Method for forming a well under isolation and structure thereof |
| US8351236B2 (en) | 2009-04-08 | 2013-01-08 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture |
| KR20110012948A (en) * | 2009-07-31 | 2011-02-09 | 주식회사 하이닉스반도체 | Method for doping in semiconductor device |
| US8547720B2 (en) | 2010-06-08 | 2013-10-01 | Sandisk 3D Llc | Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines |
| RU2597647C2 (en) * | 2014-12-15 | 2016-09-20 | Акционерное общество "Рязанский завод металлокерамических приборов" (АО "РЗМКП") | Method of doping semiconductor plates |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0480172A1 (en) * | 1990-10-09 | 1992-04-15 | Degussa Aktiengesellschaft | Preparation for the care of the teeth |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5242858A (en) * | 1990-09-07 | 1993-09-07 | Canon Kabushiki Kaisha | Process for preparing semiconductor device by use of a flattening agent and diffusion |
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US5416343A (en) * | 1992-11-20 | 1995-05-16 | U.S. Philips Corporation | Semiconductor device provided with a number of programmable elements |
| FR2729008B1 (en) * | 1994-12-30 | 1997-03-21 | Sgs Thomson Microelectronics | INTEGRATED POWER CIRCUIT |
-
1998
- 1998-09-18 DE DE19842882A patent/DE19842882A1/en not_active Withdrawn
-
1999
- 1999-09-17 DE DE59914356T patent/DE59914356D1/en not_active Expired - Lifetime
- 1999-09-17 EP EP99118448A patent/EP0987742B1/en not_active Expired - Lifetime
- 1999-09-20 US US09/398,688 patent/US6133126A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0480172A1 (en) * | 1990-10-09 | 1992-04-15 | Degussa Aktiengesellschaft | Preparation for the care of the teeth |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0987742B1 (en) | 2007-05-30 |
| EP0987742A3 (en) | 2004-03-03 |
| US6133126A (en) | 2000-10-17 |
| DE59914356D1 (en) | 2007-07-12 |
| EP0987742A2 (en) | 2000-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60130647T2 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR ASSEMBLY WITH A REINFORCED ISOLIER LAYER WITH CHANGING THICKNESS | |
| DE112012004930B4 (en) | Method for producing semiconductor units with contact structures for semiconductor transistors | |
| DE4010618C2 (en) | Method of manufacturing a semiconductor device | |
| DE19535140A1 (en) | Lateral MOSFET with high withstand voltage | |
| DE10328577A1 (en) | Non-volatile memory cell and manufacturing process | |
| DE3618000A1 (en) | METHOD FOR PRODUCING TRANSISTORS ON A SILICON SUBSTRATE | |
| DE19842883A1 (en) | Electrically programmable, non-volatile memory cell arrangement | |
| DE60219300T2 (en) | SEMICONDUCTOR ARRANGEMENTS WITH TRIANGLE GATE ELECTRODE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE3525396A1 (en) | VERTICAL MOSFET AND METHOD FOR THE PRODUCTION THEREOF | |
| DE2911132A1 (en) | METHOD OF FORMATION OF A CONTACT ZONE BETWEEN LAYERS OF POLYSILICON | |
| DE3326534A1 (en) | SCHOTTKYBARRIER MOS COMPONENTS | |
| DE3841588A1 (en) | DYNAMIC VERTICAL SEMICONDUCTOR STORAGE WITH OPTIONAL ACCESS AND METHOD FOR THE PRODUCTION THEREOF | |
| DE10296970B4 (en) | Semiconductor device and method of making the same | |
| DE3134110A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE112004000745B4 (en) | Structure and method for forming a notched gate field effect transistor | |
| DE102005012217A1 (en) | Lateral MISFET has semiconductor body of doped semiconductor substrate of first conductivity type and on semiconductor substrate epitaxial layer is provided to first conductivity type complementing second conductivity type | |
| DE2133184A1 (en) | Method for manufacturing semiconductor components | |
| DE19517002C2 (en) | Semiconductor device and method of manufacturing the same | |
| DE2510593C3 (en) | Integrated semiconductor circuit arrangement | |
| EP0000545B1 (en) | Method for forming a semiconducter device with self-alignment | |
| DE19954867C1 (en) | Dynamic random access memory (DRAM) cells arrangement, each cell having one vertical transistor and one capacitor | |
| DE4130890A1 (en) | METHOD FOR PRODUCING A CONDENSER USING THE FIELD EFFECT TRANSISTOR PROCESS AND STRUCTURE PRODUCED BY THE METHOD | |
| DE4401470A1 (en) | A BIMOS device having a bipolar transistor and a MOS-trigger transistor and a method for production thereof | |
| EP0987742B1 (en) | Process for forming a doped region through diffusion in a memory structure | |
| DE102004013926B4 (en) | Trench memory structure and method of forming a self-aligned buried strap contact using doped HDP oxide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
| 8139 | Disposal/non-payment of the annual fee |