DE19840248A1 - Circuit chip with a specific array of pads - Google Patents

Circuit chip with a specific array of pads

Info

Publication number
DE19840248A1
DE19840248A1 DE1998140248 DE19840248A DE19840248A1 DE 19840248 A1 DE19840248 A1 DE 19840248A1 DE 1998140248 DE1998140248 DE 1998140248 DE 19840248 A DE19840248 A DE 19840248A DE 19840248 A1 DE19840248 A1 DE 19840248A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
circuit chip
circuit
chip
pads
side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1998140248
Other languages
German (de)
Inventor
Andreas Plettner
Karl Haberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

The invention relates to a circuit chip comprised of a semiconducting substrate (2) having a front side and a rear side, whereby an integrated circuit (4) with a plurality of components is defined in the front side of the semiconducting substrate (2). The integrated circuit (4) comprises two connections which are provided for inserting or extracting signals and which can be interchanged without impairing the function of the integrated circuit (4). The circuit chip comprises merely two connection areas (10, 12) of which one (10) is arranged on the front side of the semiconducting substrate (2) and the other (12) is arranged on the rear side of the same, whereby each of the connection areas is connected to one of the interchangeable connections.

Description

Die vorliegende Erfindung bezieht sich allgemein auf Schal tungschips und die Anordnung von zumindest zwei Anschluß flächen auf denselben und insbesondere auf ultradünne Schal tungschips, die zum Aufbau von flachen Chipkarten oder elek tronischen Etiketten geeignet sind. The present invention generally relates to sound processing chips and the arrangement of at least two pads on the same and more particularly to ultra-thin TIC chips that are suitable for the construction of flat chip cards or elec tronic labels.

Durch die Entwicklung der kontaktbehafteten und der kontakt losen Chipkarten hat sich ein völlig neuer und schnell wach sender Markt für elektronische Mikro-Systeme ergeben. The development of contact and contactless smart cards is a completely new and fast growing market for electronic transmitter Micro Systems has revealed. Inte grierte Schaltungen werden nicht mehr lediglich in Großgerä te oder auch Handsysteme eingebaut, sondern sozusagen "nackt" in Chipkarten. Inte grated circuits are not te only in Großgerä or incorporated hand systems, but so to speak, "naked" in smart cards. Am Ende dieser Entwicklung steht die sogenannte Wegwerfelektronik, deren erster Vertreter die Te lephonkarte war. At the end of this development is the so-called disposable electronics, whose first representative was the Te lephonkarte.

Eine Wegwerfelektronik erfordert preisgünstige Chips bzw. Mikromodule in ökologisch akzeptablen Trägern. A disposable electronics requires expensive chips or micro-modules in ecologically acceptable carriers. Darüberhinaus sind zunehmend flachere Module erforderlich, insbesondere im Falle elektronischer Etiketten, bei denen ein kontaktloses Modul, das aus einer integrierten Schaltung, dh einem Schaltungschip, und einer Antennenspule besteht, zwischen zwei Papieren eingebettet wird. Furthermore, flatter modules are increasingly required, especially in the case of electronic tags, in which a non-contact module, which is embedded in an integrated circuit, ie consists of a circuit chip, and an antenna coil between two papers. Ein solches elektronisches Etikett setzt eine besonders flache Bauform des kontaktlosen Moduls mit einem möglichst geringen Dickenauftrag voraus, um papiertechnische Vorgänge, wie z. Such an electronic label is a particularly flat design of the contactless module with a minimum application thickness advance to paper technical operations such. B. Bedrucken, Laminieren, usw., nicht zu beeinträchtigen. As printing, laminating, etc., not to interfere. Neben Papieren können zur Herstellung elektronischer Etiketten auch andere dünne, fle xible Substrate, wie z. In addition to papers for the production of electronic labels, other thin, fle ible substrates such. B. Polymerfolien, verwendet werden. be as polymer films used. Der Anwendungsbereich für elektronische Etiketten reicht von der Warenkennzeichnung über Tickets bis hin zu Sicherheits papieren und darüberhinaus bis in die Domäne der heutigen Chipkarten. The scope for electronic labels range from product labeling on tickets to security papers and, in addition to the domain of today's smart cards.

An die Kontaktierungstechnologie für solche dünnen Chips ist eine Reihe von speziellen Anforderungen zu stellen. To the contact technology for such thin chips to provide a number of special requirements. Diese beziehen sich auf einen geringen Preis, einen geringen Ma terialeinsatz, eine leichte Kontaktierbarkeit und vor allem eine geringe Bauhöhe. These relate to a low price, a small Ma terialeinsatz, easy contactability and especially a low height. Letztere ist essentiell, wenn alle Vorteile der Dünnchip-Technologie genutzt werden sollen. The latter is essential if all the benefits of thin chip technology to be used.

Im Gegensatz zu Einzel- und vor allem auch Leistungs-Bauele menten werden integrierte Schaltungen in aller Regel durch planar in einer Ebene, nämlich der Nutzoberfläche des Halb leiters liegende Kontakte, mit der peripheren Beschaltung verbunden. Unlike single and, above all, performance Bauele elements integrated circuits usually be planar in a plane, namely the effective area of ​​the semi-conductor lying contacts connected to the peripheral circuitry. Diese periphere Beschaltung ist im einfachsten Fall durch die Kontaktstifte eines Gehäuses gebildet. This peripheral circuit is formed in the simplest case by the contact pins of a housing. Im Falle von speziellen Montagetechniken, beispielsweise der Chip-On-Board-Technologie, ist diese periphere Beschaltung beispielsweise durch Leiterbahnen auf einem Substrat, das im wesentlichen einer üblichen kupferkaschierten Leiterplatte entspricht, gebildet. In the case of special assembly techniques, for example the chip-on-board technology, this peripheral circuitry is formed, for example by conductor tracks on a substrate, which corresponds substantially to a conventional copper-clad printed circuit board. Hinsichtlich derzeit gängiger Kontak tierungstechniken sei beispielsweise auf den Artikel "Packa ging-Trends: High-Tech im Kleinstformat" H. Reichl ua, Bauelemente, IC-Packaging, Elektronik 12/1998, verwiesen. was tierungstechniken respect currently common Kontak example, the article titled "Packa went Trends: High-tech in miniature" H. Reichl, among other things, components, IC packaging, electronics 12/1998 referred. Beschrieben werden dort insbesondere Flip-Chip-Bondtechni ken, bei denen die Montage des Chips und die Kontaktierung gleichzeitig erfolgt. Flip-chip Bondtechni described there are in particular ken, in which takes place the assembly of the chip and the contact time. Ferner ist dort die Möglichkeit einer Dünnfilmverdrahtung beschrieben. Furthermore, the possibility of a thin film wiring is described there. Die Verwendung eines derar tigen Flip-Chip-Verfahrens für kontaktlose Chipkarten ist auch in der DE-A-196 39 902 beschrieben. The use of a Derar term flip-chip method for contactless smart cards is also described in DE-A-196 39 902. FIG.

In der DE-C-44 30 812 ist ein Verfahren zum Herstellen eines ionensensitiven Feldeffekttransistors mit einem Rückseiten kontakt beschrieben. In DE-C-44 30 812 a method for producing an ion-sensitive field effect transistor is described having a backside contact. Dort ist ein Verfahren beschrieben, um frei wählbare vertikale Kontakte zwischen der Bauelement ebene und der Rückseitenmetallisierung zu realisieren. There is described a method to realize arbitrary vertical contacts between the device level and the rear-face. Die Kontaktierung der Bauelementebene erfolgt dann ausschließ lich von der Rückseite her, so daß sich die Metallisierung lediglich auf der von der Probenflüssigkeit entfernten Seite befindet, wodurch die Kurzschlußsicherheit erhöht wird. The contacting of the component level is then exclu Lich from the rear side, so that the metallization located only on the side remote from the sample liquid side, whereby the short-circuit safety is increased.

Sämtliche bekannte Kontaktierungsverfahren sind bei der Fer tigung ultraflacher Chipkartenmodule oder elektronischer Etiketten nachteilig, da zum einen exakte Justageverfahren erforderlich sind, und zum anderen die erzeugten Kontaktie rungen eine weitere Verringerung der Dicke von derartigen Modulen verhindern. All known contacting methods are at Fer ultra slim smart card modules or electronic tags actuation disadvantageous as required for a precise adjustment process, and on the other PLEASE CONTACT generated conclusions to further reduce the thickness of such modules prevent.

Die planare Kontaktanordnung herkömmlicher integrierter Schaltungen ist in deren planartechnischer Herstellung be gründet. The planar contact array of conventional integrated circuits is based in the manufacture planartechnischer be. Diese beruht auf dem einseitigen Zugriff auf die Oberfläche und deren Strukturierung mittels lithographischer Verfahren. This is based on the single-sided access to the surface and its structuring by means of lithographic techniques. Übliche integrierte Schaltungen weisen in aller Regel von einigen 10 bei Speichern bis zu mehreren 100 An schlüssen bei komplexen Logikbausteinen auf, die als soge nannte Anschluß-Pads meist am Rande der integrierten Schal tungen angeordnet sind. Conventional integrated circuits have as a rule of some 10 during storage up to several 100 to circuits in complex logic devices, which so-called as connection pads usually at the edge of the integrated formwork obligations are arranged. Typische Anschlußflächenabmessungen liegen im Bereich von 70 µm, um die Anforderungen an die Justiergenauigkeit bei einem Testen und bei der Kontaktie rung in erträglichen Grenzen zu halten. Typical pad sizes are in the range of 70 microns to tion the demands on the alignment accuracy in a test and in PLEASE CONTACT to keep within acceptable limits.

Bei für eine Wegwerfelektronik geeigneten Schaltungschips stellen sich weitgehend andere Anforderungen. With suitable for a disposable electronic circuit chips are largely different requirements set. Beispielsweise besitzen integrierte Schaltungen für Transpondermodule als einzige periphere Beschaltung eine großflächige Induktivi tät, dh eine Antennenspule und/oder eine Kapazität, dh einen Dipol. For example, integrated circuits have for transponder modules as the only peripheral circuitry large area Induktivi ty, that is, an antenna coil and / or a capacitance, that is a dipole. Die Dicke dieser externen Anschlußelemente liegt typischerweise bei einigen Mikrometern. The thickness of this external connecting elements is typically a few micrometers. Mittels der externen Anschlußelemente bezieht die integrierte Schaltung ihre Betriebsenergie aus einem externen Hochfrequenzfeld und tauscht Daten mit diesem Hochfrequenzfeld aus. By means of the external connecting elements, the integrated circuit derives its operating power from an external RF field and exchanges data with this high-frequency field. Im einfach sten Fall erfolgt dieser Datenaustausch durch eine Daten speicher-programmierte Dämpfung des Antennenkreises. In the simple case most of this data exchange is carried out by a data storage-programmed attenuation of the antenna circuit. Der An tennenkreis bildet zusammen mit einem integrierten Kondensa tor und einem Widerstand, der durch einen Transistor, der öffnet und schließt und damit den Schwingkreis dämpft, einen Resonanzkreis. On the antenna circuit, together with an integrated Kondensa gate and a resistor, which opens and closes by a transistor and thus dampens the resonant circuit, a resonant circuit. Folglich benötigt eine solche integrierte Schaltung für einen Einsatz in einem Transpondermodul le diglich zwei externe Anschlüsse. Consequently, such an integrated circuit requires diglich two external ports for use in a transponder module le. Hierbei stellen sich kaum Probleme hinsichtlich einer Erwärmung, da die in der inte grierten Schaltung umgesetzte Energie dem Strahlungsfeld des Schreib-Lesegeräts entstammt, entsprechend dem Raumwinkel relativ gering ist und zudem nur über kurze Zeit anliegt. Here, few problems arise with regard to heating, as the unconverted in the inte grated circuit energy comes from the radiation field of the read-write device is relatively low according to the solid angle and also applied for only a short time.

Seit langem wird die Rückseite herkömmlicher Schaltungschips mit metallischen Belägen versehen, um zum einen definierte Potentialverhältnisse und einen Ohmschen Kontakt zu errei chen, und um zu anderen diverse Lötverfahren einsetzen zu können. For a long time the backside of conventional circuit chip is provided with metallic surfaces, surfaces to Errei to a defined potential conditions and an ohmic contact and to be able to use other various soldering processes. Für diese Metallisierung kommt eine Vielzahl von Me tallen in Frage, die nach ihren Eigenschaften ausgewählt und kombiniert werden. For this metallization is a variety of metals Me in question, which are selected according to their characteristics and combined. Diese Eigenschaften sind beispielsweise die Bildung eines niedrigschmelzenden Eutektikums, das Le gierungsverhalten, das Benetzungsverhalten, das Korrosions verhalten, das Verhalten als Diffusionsbarriere sowie die mechanische Belastbarkeit. These properties are for example the formation of a low-melting eutectic, Le gierungsverhalten, the wetting behavior, behavior that corrosion, the behavior as a diffusion barrier and mechanical strength. Typische bekannte Schichtauf bauten bestehen aus Kombinationen von Ti, TiN, W, Ni, Al, Au, Cr. Typical known layer on buildings consist of combinations of Ti, TiN, W, Ni, Al, Au, Cr.

Überdies besteht die übliche Funktion eines Rückseitenkon takts bei konventionell gehäusten Chips darin, eine mecha nisch und vor allem auch thermisch gut leitende Verbindung mit dem Gehäuse herzustellen. Moreover, the usual function of a clock at Rückseitenkon is conventionally packaged chips therein, mecha nically and especially good thermally conductive connection with the housing to produce a.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen Schaltungschip mit einer spezifischen Anschlußflächenanord nung zu schaffen, der die einfache und kostengünstige Ferti gung ultraflacher Chipkarten oder elektronischer Etiketten ermöglicht. The object of the present invention is to provide a circuit chip having a specific Anschlußflächenanord statement, which enables simple and cost-pro duction ultra flat chip cards or electronic labels.

Diese Aufgabe wird durch einen Schaltungschip gemäß Anspruch 1 gelöst. This object is achieved by a circuit chip according to claim. 1

Die vorliegende Erfindung schafft einen Schaltungschip aus einem halbleitenden Substrat mit einer Vorderseite und einer Rückseite, wobei in der Vorderseite des halbleitenden Sub strats eine integrierte Schaltung mit einer Mehrzahl von Bauelementen definiert ist, mit zumindest zwei Anschlußflä chen zur Kontaktierung von Anschlüssen der integrierten Schaltung, wobei zumindest eine der Anschlußflächen auf der Vorderseite des Halbleitersubstrats und zumindest eine der Anschlußflächen auf der Rückseite des Halbleitersubstrats angeordnet ist. The present invention provides a circuit chip made of a semiconductor substrate having a front side and a back side, being defined in the front of the semi-conductive sub strats an integrated circuit having a plurality of components having at least two Anschlußflä surfaces for contacting terminals of the integrated circuit, at least one of the pads on the front side of the semiconductor substrate and at least one of the connecting surfaces is arranged on the back of the semiconductor substrate.

Bei bevorzugten Ausführungsbeispielen weist die integrierte Schaltung zwei zur Signaleinkopplung oder Signalauskopplung dienende und ohne Beeinträchtigung der Funktion der inte grierten Schaltung vertauschbare Anschlüsse auf, wobei einer derselben mit der auf der Vorderseite angeordneten Anschluß fläche verbunden ist, während der andere derselben mit der auf der Rückseite angeordneten Anschlußfläche verbunden ist. In preferred embodiments, the integrated circuit two for signal coupling or signal uncoupling serving and without impairing the function of the inte grated circuit interchangeable connections, one of which is connected to the arrayed on the front pad, while the other of which is arranged with the one on the back side pad is connected. Die beiden Anschlußflächen sind somit als elektrisch gleich wertig anzusehen. The two lands are therefore considered to be electrically equal dibasic. Bei der Verwendung des erfindungsgemäßen Schaltungschips für ein Transpondermodul besitzt derselbe somit lediglich zwei Anschlußflächen, von denen einer auf der Vorderseite angeordnet ist und dieselbe im wesentlichen bedeckt, während der andere auf der Rückseite angeordnet ist und dieselbe im wesentlichen bedeckt. In use of the circuit chip according to the invention for a transponder module, the same thus only two pads, one of which is disposed on the front and the same substantially covers while the other is arranged on the back and the same substantially covering has.

Wie oben angegeben, werden die metallischen Kontakte vor zugsweise großflächig ausgeführt, wobei sie maximal die ge samte Chipfläche einnehmen. As indicated above, the metal contacts are carried out over a large area before Preferably, where they take the maximum ge entire chip area. Dadurch ergibt sich eine sehr einfache und damit unpräzise Justage und Kontaktierung mit geringem Übergangswiderstand. This results in a very simple and therefore imprecise adjustment and contacting with low contact resistance. Ein geringer Übergangswider stand ist erforderlich, um die im Resonanzfall relativ hohen Ströme im Schwingkreis zu leiten. A low contact resistance was required to direct the relatively high at resonance currents in the resonant circuit. Diese bestimmen die Spu lengüte, die im Sinne einer engbandigen Resonanz möglichst hoch sein sollte. These determine the lengüte Spu, which should be as high as possible in terms of a narrow-band resonance.

Die erfindungsgemäße Anordnung der Anschlußflächen ermög licht beispielsweise beim Einsatz des Schaltungschips in ei nem Transpondermodul eine möglichst flache Verbindung der Anschlußflächen mit den peripheren Komponenten, wobei, wie oben angegeben, bei einem Transpondermodul im Regelfall zwei Anschlüsse genügen, um sowohl die Energieversorgung als auch den bidirektionalen Datenfluß sicherzustellen. The arrangement according to the invention the pads enables for example the use of the circuit chip in egg nem transponder module as flat as possible connection of the connecting surfaces with the peripheral components, as indicated above, to satisfy two terminals of a transponder module generally to both the power supply and the bidirectional ensure data flow. Somit ist ein extrem flaches Transpondermodul mit einer Gesamtdicke im Be reich von 10 µm realisierbar. Thus, an extremely flat transponder module having a total thickness in the Be is rich realized of 10 microns. Dadurch ist der Einbau in oder zwischen dünne Substrate möglich. This installation is possible in or between thin substrates. Insbesondere ermöglicht der erfindungsgemäße Aufbau des Schaltungschips ein sehr massearmes Mikromodul, was eine Rolle bei den Materialkosten und insbesondere bei der Entsorgung im Falle einer Wegwerf elektronik spielt. In particular, the inventive design of the circuit chip enables a very low-mass micro-module, which plays a role in the cost of materials, and particularly in the disposal in the case of a disposable electronics. Bei der geringen Dicke des Schaltungs chips, typischerweise im Bereich von 10 µm, kann ein Kontakt durch eine Anzahl von Verfahren auf die Rückseite des Schal tungschips geführt werden. In the small thickness of the circuit chips, typically in the range of 10 microns, a contact by a number of methods on the back of the sound processing chips can be guided. Überdies liefert das Vorsehen ei ner Anschlußfläche auf der Vorderseite und einer Anschluß fläche auf der Rückseite des Schaltungschips eine Maximie rung der durch die Anschlußflächen besetzten Fläche, so daß der Bondprozeß sowohl vereinfacht als auch beschleunigt durchgeführt werden kann. Moreover, the provision of supplies egg ner connection face on the front side and a pad on the backside of the circuit chip, a maximization tion of the area occupied by the pads surface, so that the bonding process can be both simplified and accelerated performed.

Bei bevorzugten Ausführungsbeispielen der vorliegenden Er findung werden die beiden Kontakte elektrisch gleichwertig ausgebildet, so daß die Einbau-Orientierung hinsichtlich der Ausrichtung der Oberseite bzw. der Unterseite beliebig ist. In preferred embodiments of the present invention, the two contacts are designed to be electrically equivalent, so that the built-in orientation is arbitrary with respect to the orientation of the top and the bottom. Weiterhin können großflächige Metallisierungen auf der Vor derseite bzw. der Rückseite weitere Aufgaben übernehmen, beispielsweise als Lichtschutz, als Abschirmung, als Poten tialausgleich, als Korrosionsschutz, als Ansatzfläche für eine magnetische oder elektrostatische Handhabung, usw. Furthermore, large-area metallization on the front of the side and the back can take on other objects, for example, as sunscreen, as a shield, as Poten tialausgleich, as corrosion protection, as an approach surface for a magnetic or electrostatic handling, etc.

Überdies wird durch die auf unterschiedlichen Hauptoberflä chen liegenden Anschlußflächen die Gefahr von Kurzschlüssen durch ineinander fließende Leitkleber und dergleichen besei tigt. Moreover, the risk of short circuits by interengaging flowing conductive adhesive and the like Untitled besei is determined by the surfaces lying on different Hauptoberflä pads.

Somit eignet sich der erfindungsgemäße Schaltungschip ins besondere zum Einbau in ein Isolationssubstrat, derart, daß beide Hauptoberflächen des Chips im wesentlichen bündig mit den Hauptoberflächen des Isolationssubstrats sind. Thus, the circuit chip according to the invention, suitable in particular for installation in an insulating substrate so that both major surfaces of the chips are substantially flush with the major surfaces of the insulation substrate. Vorzugs weise kann auf der Unterseite des Isolationssubstrats eine ganzflächige Metallisierung vorgesehen sein, wodurch eine Kontaktierung des auf der Unterseite des Schaltungschips vorgesehenen Anschlußfläche realisiert wird. preference as a blanket metallization may be provided on the underside of the insulation substrate, thus contacting the provided on the underside of the circuit chip connecting surface is realized. Die Kontaktie rung der auf der Oberseite des Schaltungschips angeordneten Anschlußfläche kann mittels einer strukturierten Metalli sierung, die auf diese Oberfläche des Isolationssubstrates und des Schaltungschips aufgebracht wird, erfolgen. The PLEASE CONTACT tion of which is arranged on the top of the circuit chip pad can tion by means of a structured Metalli, which is applied to this surface of the insulating substrate and the circuit chip, effected.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich nungen näher erläutert. Preferred embodiments of the present invention are explained in more detail subsequently referring to the accompanying drawing. Es zeigen: Show it:

Fig. 1 schematisch eine Querschnittansicht eines erfin dungsgemäßen Schaltungschips; Fig. 1 shows schematically a cross-sectional view of an OF INVENTION to the invention the circuit chip;

Fig. 2 eine schematische Querschnittansicht eines Trans pondermoduls, das einen erfindungsgemäßen Schal tungschip enthält; Figure 2 is a schematic cross-sectional view of a Trans pondermoduls containing a scarf invention tung chip. und and

Fig. 3 eine schematische Darstellung zur Veranschauli chung, wie eine Metallisierung auf die Rückseite des Schaltungschips geführt werden kann. A schematic diagram for Veranschauli chung as a metallization can be guided to the back side of the circuit chip FIG. 3.

In Fig. 1 ist schematisch ein einfaches Ausführungsbeispiel eines erfindungsgemäßen Schaltungschips dargestellt. In Fig. 1 a simple embodiment of a circuit chip of the invention is shown schematically. In der Nutzseite eines halbleitenden Substrats 2 ist eine inte grierte Schaltung 4 mit einer Mehrzahl von Bauelementen ge bildet. In the useful side of a semiconductive substrate 2, a inte grated circuit 4 is formed with a plurality of components ge. Das halbleitende Substrat 2 weist beispielsweise ei ne Dicke von 10 µm auf. The semiconductive substrate 2 has, for example egg ne thickness of 10 microns. Auf die Oberseite und der Unterseite des halbleitenden Substrats 2 sind jeweils dünne Passivie rungsschichten 6 und 8 aufgebracht. Each thin passivation layers 6 and 8 are approximately applied to the top and bottom of the semiconducting substrate. 2 Auf diesen Passivie rungsschichten 6 und 8 ist jeweils eine Metallschicht 10 und 12 einer Dicke von typischerweise 0,5 µm vorgesehen. In this passivation layers approximately 6 and 8 are each a metal layer 10 and 12 of a thickness of typically 0.5 microns is provided. Die Me tallschicht 10 ist über eine leitfähige Verbindung 14 mit der integrierten Schaltung in dem halbleitenden Substrat 2 verbunden. The Me tallschicht 10 is connected via a conductive connection 14 to the integrated circuit in the semiconductive substrate. 2 Ebenso ist die Metallschicht 12 auf eine belie bige geeignete Art und Weise mit der integrierten Schaltung 4 verbunden, wie schematisch durch eine gestrichelt darge stellte Verbindung 16 gezeigt ist. Also, the metal layer 12 is connected to a belie bige suitable manner with the integrated circuit 4, as shown schematically in broken lines by a set Darge compound 16 is shown. Die Metallschichten 10 und 12 sind vorzugsweise mit zwei zur Signaleinkopplung oder Signalauskopplung dienenden Anschlüssen der integrierten Schaltung verbunden, die ohne Beeinträchtigung der inte grierten Schaltung vertauschbar sind, so daß der Schaltungs chip in einer beliebigen Ausrichtung mittels der Anschluß flächen 10 und 12 extern kontaktiert werden kann. The metal layers 10 and 12 are preferably connected to two serving for signal coupling or signal extraction terminals of the integrated circuit which can be interchanged without affecting the inte grated circuit so that the circuit chip in any orientation surfaces by means of the terminal can be contacted 10 and 12 externally , Die Pas sivierungsschichten 6 und 8 dienen zur Isolation des Halb leitersubstrats 2 von den Anschlußflächen, die durch die Metallschichten 10 und 12 gebildet sind. The Pas sivierungsschichten 6 and 8 are used to insulate the semiconductor substrate 2 from the pads, which are formed by the metal layers 10 and 12. FIG. Dabei ist anzumer ken, daß die Passivierungsschicht 8 nicht notwendigerweise vorhanden ist, wie nachfolgend ausführlicher erläutert wird. In this case, is ken anzumer that the passivation layer 8 is not necessarily provided, as explained more completely below.

Die Metallschichten 10 und 12 können aus einem beliebigen Metall nach Vorgabe der Halbleitertechnik bestehen und mit tels der dort verwendeten Verfahren hergestellt werden. The metal layers 10 and 12 may consist of any metal according to specifications of the semiconductor technology and are produced by means of the method used therein. Bei spielhafte Metalle sind Al, W, Cr, Ti, TiN, Cu oder Au, so wie Legierungen und Kombinationen derselben. In exemplary game metals are Al, W, Cr, Ti, TiN, Cu or Au, as well as alloys and combinations thereof.

Die in Fig. 1 schematisch bei 16 dargestellte leitfähige Verbindung kann auf unterschiedliche Arten realisiert sein. The schematically illustrated in Fig. 1 at 16 conductive connection can be realized in different ways. Beispielsweise kann dieselbe durch eine Durchkontaktierung bis zu einem geeignet dotieren Bereich der integrierten Schaltung implementiert sein. For example, may be implemented by a via to a suitable dope region of the integrated circuit is the same. Alternativ kann diese leitfä hige Verbindung über auf zumindest einer Seitenfläche des halbleitenden Substrats 2 vorgesehene leitfähige Strukturen realisiert sein, wobei dann auf der Nutzseite des Halblei tersubstrats zwei mehrlagige Metallisierungen vorgesehen sein können, die zur Verbindung der auf der Seitenfläche des Halbleitersubstrats vorgesehenen leitfähigen Strukturen mit einem entsprechenden Anschlußbereich der integrierten Schal tung dienen. Alternatively, these leitfä hige compound can be realized via at least one side surface of the semiconductor substrate 2 provided conductive structures, in which case two multi-layer metallization may be provided on the useful side of the semiconducting tersubstrats that for connecting the provided on the side surface of the semiconductor substrate conductive structures with a serve respective terminal region of the integrated sound processing.

Eine Durchkontaktierung zur leitfähigen Verbindung der Me tallschicht 12 kann ebenfalls bis zu einer Metallisierungs ebene einer Mehrzahl von Metallisierungsebenen auf der Nutz seite des halbleitenden Substrats 2 durchgeführt werden. A via to the conductive compound of Me tallschicht 12 may also to a metallization plane of a plurality of metallization on the face wear side of the semiconductor substrate 2 are performed. Da zu wird oder werden zunächst ein oder mehrere Kontaktlöcher geätzt, deren Tiefe der späteren Chipdicke entspricht. Since at will or one or more contact holes are first etched, the depth of which corresponds to the subsequent chip thickness. Soll eine galvanische Trennung zwischen dem halbleitenden Sub strat 2 und der Rückseitenmetallisierung 12 erfolgen, wird nachfolgend Plasmaoxid isotrop in dem Kontaktloch zur seit lichen Isolation abgeschieden. If a galvanic isolation between the semiconductor sub strate 2 and carried out of the back-side 12, plasma oxide is subsequently isotropically in the contact hole since the current insulation deposited. Dieses Oxid wird nachfolgend am Boden des Lochs anisotrop geätzt, woraufhin das Loch mit einem Metall aufgefüllt wird, vorzugsweise Wolfram. This oxide is subsequently etched anisotropically at the bottom of the hole, whereupon the hole with a metal is replenished, preferably tungsten. Im An schluß daran wird das halbleitende Substrat vorzugsweise noch im Waferverbund gedünnt, bis das halbleitende Substrat die gewünschte Dicke hat und der Kontaktstift freigelegt ist. An in-circuit because the semiconductive substrate is preferably thinned still in the wafer composite, to the semiconductive substrate having the desired thickness and the contact pin is exposed. Im Anschluß daran wird die Rückseite mit einem der oben genannten Metalle metallisiert. Following this, the back is metallized with one of the aforementioned metals. Dieses Verfahren ist spe ziell für extrem dünne Chips geeignet, während sich dicke Chips aufgrund des begrenzten, ätztechnisch zu erreichenden Aspektverhältnisses für dieses Verfahren weniger eignen. This process is essential for spe extremely thin chips suitable, while thick chips are less suitable because of the limited, by etching to reach the aspect ratio for this procedure.

Eine weitere Möglichkeit besteht darin, vollständig auf eine zusätzliche galvanische Trennung zwischen der Rückseitenme tallisierung 12 und dem halbleitenden Substrat 2 zu verzich ten. In diesem Fall ist die Passivierungsschicht 8 auf der Rückseite des halbleitenden Substrats 2 überflüssig. A further possibility is complete, an additional electrical isolation between the metallization Rückseitenme th to verzich 12 and the semiconductor substrate 2. In this case, the passivation layer 8 on the back side of the semiconductive substrate 2 is superfluous. Somit ist die Rückseitenmetallisierung 12 direkt mit dem Substrat verbunden, wobei darauf geachtet werden muß, das ein ausrei chend guter Ohmscher Kontakt zwischen der Metallisierungs schicht 12 und dem halbleitenden Substrat hergestellt wird. Thus, the back-side 12 is directly connected to the substrate, it must be ensured that a suffi layer accordingly good ohmic contact between the metallization 12 and the semiconducting substrate is prepared. Um einen solchen guten Ohmschen Kontakt zu realisieren muß eine Prozessierung an dünnen und mechanisch nicht mehr frei handhabbaren Wafern erfolgen, wobei diese Prozessierung mög licherweise Temperaturschritte bis zu 450°C implizieren kann, die von dünnen Wafern und insbesondere den darin ent haltenen Bauelementen nicht ohne weiteres toleriert werden. In order to realize such a good ohmic contact, a processing of thin and mechanically no longer free to handle wafers must be carried out, said processing mög SHORT- temperature steps may imply up to 450 ° C, the thin wafers and in particular the fact ent held devices not readily be tolerated. Als Verfahren zur Erzielung guter Ohmscher Kontakte auf der Rückseite gedünnter Wafer kommen eine Ionenimplantation ver bunden mit einem Kurzzeit-Ausheilverfahren (RTP (RTP = rapid thermal processing), z. B. per Laser) in Frage. As a method for achieving good ohmic contacts on the back of thinned wafer ion implantation are ver connected with a short-term anneal (RTP (RTP rapid thermal processing), z. B. Laser) in question. Derartige mehr oder weniger transiente Verfahren können auch an einem, etwa mittels organischen Klebern auf einem Handlingwafer be festigten Dünnchip-Wafer vorteilhaft angewandt werden. Such more or less transient methods may also be in a, be on a wafer handling solidified thin chip wafer be advantageously employed as means of organic adhesives. Nach dieser Prozessierung wird dann die Rückseitenmetallisierung aufgebracht. After this processing, the back-side metallization is then applied.

Ist, wie oben beschrieben, die Rückseitenmetallisierung 12 direkt mit dem halbleitenden Substrat 2 verbunden, muß selbstverständlich eine geeignete Isolierung des Halbleiter substrats 2 von der integrierten Schaltung 4 gegeben sein. Is as described above, the back-side 12 is directly connected to the semiconductor substrate 2, an appropriate insulation of the semiconductor substrate 2 of the integrated circuit 4 must be added, of course. Eine solche Isolierung kann zweckmäßigerweise durch sperren de Diodenstrecken zu den üblicherweise verwendeten CMOS-Wan nen der integrierten Schaltung realisiert werden. Such insulation may be conveniently prepared by de lock diode paths to the commonly used CMOS-Wan the integrated circuit NEN be realized.

Alternativ könnte eine leitfähige Verbindung der Rückseiten metallisierung 12 zu der integrierten Schaltung 4 durch das Vorsehen geeignet dotierter leitfähiger Bereiche realisiert werden. Alternatively, suitable doped conductive regions could be a conductive connection of the rear side metallization 12 to the integrated circuit 4 by the provision be realized.

In Fig. 2 ist ein Transpondermodul dargestellt, das einen erfindungsgemäßen Schaltungschip enthält. In FIG. 2 a transponder module is shown which includes a circuit chip according to the invention. Der Schaltungschip 20 ist dabei in eine Ausnehmung eines Isolationssubstrats 22 derart eingebracht, daß beide Hauptoberflächen des Schal tungschips 20 im wesentlichen bündig zu den Hauptoberflächen des Isolationssubstrats 22 sind. The circuit chip 20 is inserted into a recess of an insulating substrate 22 such that both major surfaces of the TIC chip 20 is substantially flush with the major surfaces of the insulating substrate are 22nd Auf der Rückseite des Iso lationssubstrats 22 ist vorzugsweise ganzflächig eine Metal lisierungsschicht 24 vorgesehen. On the back of Iso lationssubstrats 22 is preferably the entire surface lisierungsschicht 24 is provided a metal. Auf der Vorderseite des Isolationssubstrats 22 sowie auf Teilen des Schaltungschips 20 ist eine strukturierte Metallisierung 26 vorgesehen, die eine Antenneneinrichtung in der Form einer Spule definiert. On the front side of the insulation substrate 22, and on portions of the circuit chip 20, a patterned metallization 26 is provided which defines an antenna device in the form of a coil. Ein Anschlußende 28 der Spule ist leitfähig mit dem Vorder seitenkontakt (in Fig. 2 nicht dargestellt) des Schaltungs chips 20 verbunden. A terminal end 28 of the coil is conductive (not shown in Fig. 2) with the front side contact of the circuit chips 20 are connected. Ein zweites Anschlußende 30 der struktu rierten Metallisierung 26 ist über eine Durchkontaktierung 32 durch das Isolationssubstrat 22 mit der auf der Rückseite des Isolationssubstrats 22 vorgesehenen Metallisierungs schicht 24 verbunden. A second terminal end 30 of the struc tured metallization layer 26 is through a via 32 through the insulating substrate 22 with the provided on the back side of the insulation substrate 22 metallization 24 is connected. Die Metallisierungsschicht 24 kontak tiert die Rückseitenanschlußfläche (in Fig. 2 nicht darge stellt) des Schaltungschips 20 , so daß diese Rückseitenan schlußfläche über die Metallisierungsschicht 24 sowie die Durchkontaktierung 32 mit dem zweiten Anschlußende 30 der strukturierten Metallisierungsschicht verbunden ist. The metallization layer 24 kontak the back pad out (in Fig. 2 not Darge sets) of the circuit chip 20, so that these Rückseitenan circuit face on the metallization layer 24 and the via 32 is connected to the second terminal end 30 of the patterned metallization layer. Es ist somit offensichtlich, daß der Schaltungschip gemäß der vor liegenden Erfindung eine überaus einfache Kontaktierung er möglicht und überdies die Erstellung eines flachen Transpon dermoduls einer Dicke zwischen 10 und 50 µm, möglicherweise darunter bis zu 5 µm, ermöglicht. It is thus apparent that the circuit chip in accordance with the prior invention lie a very simple contacting it enables and moreover, the creation of a flat Transpon dermoduls a thickness between 10 and 50 microns, possibly including up to 5 microns, allows. Die Kontaktierung zwischen dem Anschlußende 28 der strukturierten Metallisierung 26 und die Kontaktierung zwischen der Metallisierungsschicht 24 und dem Schaltungschip 20 können mittels beliebiger bekannter Kontaktierungsverfahren durchgeführt werden. The contact between the terminal end 28 of the structured metallization 26 and the contact between the metallization layer 24 and the circuit chip 20 can be performed by any known bonding method.

Fig. 3 zeigt eine schematische Darstellung, wie bei der Her stellung der Schaltungschips bereits eine leitfähige Struk tur auf den Rändern eines Schaltungschips durchgeführt wer den kann, um eine leitfähige Verbindung zur Rückseite her zustellen. Fig. 3 shows a schematic representation as in the forth of the circuit chip position already a conductive structural tur carried out on the edges of a circuit chip who the can to create a conductive connection to the rear side. In Fig. 3 sind zwei Halbleiterchips 40 darge stellt, die auf einen Hilfsträger 42 aufgebracht sind. In Fig. 3, two semiconductor chips 40 are Darge sets, which are applied to an auxiliary support 42. Die integrierten Schaltungen sind dabei bei den in Fig. 3 ge zeigten Chips 40 in den oberen Bereichen derselben gebildet. The integrated circuits are among the ge in Fig. 3 showed the same chip formed in the upper portions 40. Die Vereinzelung der Chips erfolgt mittels eines anisotropen KOH-Ätzens, wodurch die dargestellten 54-Grad-Kanten bewirkt werden. The separation of the chip takes place by means of an anisotropic KOH etching, thus the depicted 54-degree edges be effected. Auf diese abgeschrägten Kanten kann nun vorteilhaft optional zunächst eine Isolation 44 und nachfolgend eine Me tallisierung 46 aufgebracht werden, um die angesprochene leitfähige Verbindung zur Rückseite des Schaltungschips her zustellen. In this chamfered edge first insulation 44 and then a Me can now advantageously optional metallization 46 can be applied to determine the addressed conductive connection to the rear side of the circuit chip forth.

Ein Transpondermodul, wie es beispielsweise in Fig. 2 darge stellt ist, kann beispielsweise folgende Kenngrößen besit zen: Frequenz 13 MHz, L = 4 nH, C = 30 pF, Schwingkreisgüte < 20. Die Spulenfläche kann ca. 2 bis 100 Quadratzentimeter betragen. ., A transponder module, as is for example in Figure 2 Darge is, for example, the following characteristics can zen besit: frequency 13 MHz, L = 4 nH, C = is 30 pF, the resonant circuit quality <20. The coil area can be about 2 to 100 square centimeters. Wie bereits ausgeführt wurde, soll die Dicke des Moduls in einem Bereich von 10 µm liegen. As already stated, the thickness of the module will be in a range of 10 microns. Diese geringe Dicke ermöglicht ausreichend geringe Widerstandswerte auch bei den in der CMOS-Technik üblichen Substratdotierungen von 10 14 cm -3 , was zu einem spezifischen Widerstand von 1 bis 10 Ohmcm führt. This small thickness enables sufficiently low resistance values even with the usual in CMOS technology substrate doping of 10 14 cm -3, which leads to a specific resistance of 1 to 10 ohm-cm. Dieser Serienwiderstand des Substrats geht bei einer direkten Kontaktierung der Rückseitenanschlußfläche durch dasselbe in den Schwingkreiswiderstand ein und muß möglichst niedrig sein, um eine ausreichende Spulengüte zu gewährleisten. This series resistance of the substrate is in direct contact with the back pad by the same into the resonant circuit resistance and must be as low as possible to ensure a sufficient coil quality.

Der Schaltungschip gemäß der vorliegenden Erfindung weist ein halbleitendes Substrat aus, das vorzugsweise aus mono kristallinem oder polykristallinem Silizium besteht. The circuit chip according to the present invention, of a semiconducting substrate, which is preferably of mono-crystalline or polycrystalline silicon. Jedoch kann das halbleitende Substrat auch durch andere Halbleiter bzw. Verbindungshalbleiter, z. However, the semiconductive substrate may also by other semiconductor or compound semiconductor such. B. Galliumarsenid, gebildet sein. be as gallium arsenide, are formed. Ferner kann das halbleitende Substrat durch halblei tende Polymere realisiert sein. Further, the semiconducting substrate may be realized by semiconducting polymers tend.

Claims (8)

  1. 1. Schaltungschip aus einem halbleitenden Substrat ( 2 ) mit einer Vorderseite und einer Rückseite, wobei in der Vorderseite des halbleitenden Substrats ( 2 ) eine inte grierte Schaltung ( 4 ) mit einer Mehrzahl von Bauelemen ten definiert ist, mit zumindest zwei Anschlußflächen ( 10 , 12 ) zur Kontaktierung von Anschlüssen der inte grierten Schaltung ( 4 ), wobei zumindest eine ( 10 ) der Anschlußflächen ( 12 ) auf der Vorderseite des halblei tenden Substrats ( 2 ) und zumindest eine ( 12 ) der An schlußflächen auf der Rückseite des halbleitenden Sub strats ( 2 ) angeordnet ist. 1. A circuit chip of a semiconducting substrate (2) having a front side and a back side, wherein in the front of the semiconducting substrate (2) an inte grated circuit (4) th with a plurality of Bauelemen is defined, with at least two connection surfaces (10, 12) for contacting terminals of the inte grated circuit (4), wherein at least one (10) of the pads (12) on the front of the semiconducting Tenden substrate (2) and at least one (12) of the at mating surfaces on the rear side of the semiconductive Sub is arranged strats (2).
  2. 2. Schaltungschip nach Anspruch 1, bei dem die integrierte Schaltung ( 4 ) zumindest zwei zur Signaleinkopplung oder Signalauskopplung dienende und ohne Beeinträchtigung der Funktion der integrierten Schaltung ( 4 ) vertausch bare Anschlüsse aufweist, wobei einer derselben mit der auf der Vorderseite angeordneten Anschlußfläche ( 10 ) verbunden ist, und ein anderer derselben mit der auf der Rückseite angeordneten Anschlußfläche ( 12 ) verbun den ist. 2. The circuit chip of claim 1, wherein the integrated circuit (4) at least two of the signal coupling or signal uncoupling serving and without affecting operation of the integrated circuit (4) of incorrect lubricant bare terminals, one of which (with the arranged on the front pad 10 ) is connected, and another thereof (with the arranged on the back pad 12) is-jointed.
  3. 3. Schaltungschip nach Anspruch 1 oder 2, bei dem jeweils nur eine Anschlußfläche auf der Vorderseite und der Rückseite angeordnet ist, wobei die Anschlußflächen ( 10 , 12 ) jeweils großflächig, die Vorderseite und die Rückseite im wesentlichen bedeckend, angeordnet sind. 3. The circuit chip according to claim 1 or 2, wherein only one connection face on the front side and the back side is arranged, wherein the connecting surfaces (10, 12) in each case over a large area, the front and back are substantially covering disposed.
  4. 4. Schaltungschip gemäß einem der Ansprüche 1 bis 3, bei dem die zumindest eine Anschlußfläche ( 12 ) auf der Rückseite über eine Durchkontaktierung durch den Schal tungschip mit einem Anschluß der integrierten Schaltung verbunden ist. 4. The circuit chip to one of claims 1 to 3, wherein the at least one pad (12) processing chip on the back side through a via through the control according to one terminal of the integrated circuit.
  5. 5. Schaltungschip gemäß einem der Ansprüche 1 bis 3, bei dem die zumindest eine Anschlußfläche ( 12 ) auf der Rückseite über auf zumindest einer Seitenfläche des halbleitenden Substrats ( 2 ) vorgesehene leitfähige Strukturen mit einem Anschluß der integrierten Schal tung ( 4 ) verbunden ist. 5. The circuit chip is connected according to one of claims 1 to 3, wherein the at least one pad (12) on the back, on at least one side surface of the semiconductor substrate provided (2) conductive structures with a terminal of the integrated TIC (4).
  6. 6. Schaltungschip gemäß einem der Ansprüche 1 bis 3, bei dem die Anschlußfläche ( 12 ) auf der Rückseite direkt mit dem Substrat leitfähig verbunden ist. 6. The circuit chip of any of claims 1 to 3, wherein the pad (12) is directly connected conductively to the rear with the substrate.
  7. 7. Schaltungschip gemäß einem der Ansprüche 1 bis 6, bei dem die Anschlußflächen aus einer Metallschicht beste hen, die aus Al, W, Cr, Ti, TiN, Cu, Ni, Au oder Legie rungen derselben gebildet ist. 7. The circuit chip to one of claims 1 to 6, wherein the connecting surfaces of a metal layer best hen, Cu from Al, W, Cr, Ti, TiN, stanchions Ni, Au or alloy coins of the same is formed in accordance with.
  8. 8. Schaltungschip gemäß einem der Ansprüche 1 bis 7, bei dem das halbleitenden Substrat ( 2 ) ein ultradünnes Halbleitersubstrat mit einer Dicke von weniger als 50 µm ist. 8. The circuit chip of any of claims 1 to 7, wherein the semiconducting substrate (2) is an ultra thin semiconductor substrate having a thickness of less than 50 microns.
DE1998140248 1998-09-03 1998-09-03 Circuit chip with a specific array of pads Withdrawn DE19840248A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998140248 DE19840248A1 (en) 1998-09-03 1998-09-03 Circuit chip with a specific array of pads

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1998140248 DE19840248A1 (en) 1998-09-03 1998-09-03 Circuit chip with a specific array of pads
PCT/EP1999/006471 WO2000014681A3 (en) 1998-09-03 1999-09-02 Circuit chip comprising a specific connection area configuration

Publications (1)

Publication Number Publication Date
DE19840248A1 true true DE19840248A1 (en) 2000-03-16

Family

ID=7879729

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998140248 Withdrawn DE19840248A1 (en) 1998-09-03 1998-09-03 Circuit chip with a specific array of pads

Country Status (2)

Country Link
DE (1) DE19840248A1 (en)
WO (1) WO2000014681A3 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10120408A1 (en) * 2001-04-25 2002-10-31 Infineon Technologies Ag Electronic component with semiconductor chips and electronic assembly of stacked semiconductor chips
DE10161043A1 (en) * 2001-12-12 2003-07-03 Infineon Technologies Ag chip system
US6715675B1 (en) 2000-11-16 2004-04-06 Eldat Communication Ltd. Electronic shelf label systems and methods
US6770186B2 (en) 2001-11-13 2004-08-03 Eldat Communication Ltd. Rechargeable hydrogen-fueled motor vehicle
DE10358282A1 (en) * 2003-12-12 2005-07-28 Georg Bernitz Device and process for its preparation
US7074509B2 (en) 2001-11-13 2006-07-11 Eldat Communication Ltd. Hydrogen generators for fuel cells
DE102006048583B3 (en) * 2006-10-13 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Component has two connections and four side surfaces with contact areas, where two side surfaces are opposite to each other, and contact areas of opposite side surfaces are connected with different connections
US7537963B2 (en) 2003-11-28 2009-05-26 Georg Bernitz Device and method for manufacturing the same
US20110316156A1 (en) * 2010-06-24 2011-12-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming RDL Along Sloped Side Surface of Semiconductor Die for Z-Direction Interconnect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249299A (en) * 1979-03-05 1981-02-10 Hughes Aircraft Company Edge-around leads for backside connections to silicon circuit die
WO1993018485A1 (en) * 1992-03-09 1993-09-16 Control Module Inc. Identification means with integral memory device
WO1997035273A2 (en) * 1996-03-15 1997-09-25 David Finn Chip card
EP0588944B1 (en) * 1991-06-05 2003-01-02 Algernon Promotions Inc. An improved miniature transponder device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233198B2 (en) * 1983-06-09 1990-07-25 Tokyo Shibaura Electric Co
NL9200885A (en) * 1992-05-20 1993-12-16 Nedap Nv Disposable chip disposable.
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
JP3150575B2 (en) * 1995-07-18 2001-03-26 沖電気工業株式会社 Tag device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249299A (en) * 1979-03-05 1981-02-10 Hughes Aircraft Company Edge-around leads for backside connections to silicon circuit die
EP0588944B1 (en) * 1991-06-05 2003-01-02 Algernon Promotions Inc. An improved miniature transponder device
WO1993018485A1 (en) * 1992-03-09 1993-09-16 Control Module Inc. Identification means with integral memory device
WO1997035273A2 (en) * 1996-03-15 1997-09-25 David Finn Chip card

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 3-51196 A, In: Patent Abstracts of Japan *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2196983A1 (en) 2000-11-16 2010-06-16 Eldat Communication Limited Electronic shelf label systems and methods
US6715675B1 (en) 2000-11-16 2004-04-06 Eldat Communication Ltd. Electronic shelf label systems and methods
US7040536B2 (en) 2000-11-16 2006-05-09 Eldat Communication Ltd. Electronic shelf label systems and methods
DE10120408B4 (en) * 2001-04-25 2006-02-02 Infineon Technologies Ag Electronic component having a semiconductor chip, electronic assembly of stacked semiconductor chips and processes for their preparation
US7342320B2 (en) 2001-04-25 2008-03-11 Infineon Technologies Ag Electronic component with semiconductor chips, electronic assembly composed of stacked semiconductor chips, and methods for producing an electronic component and an electronic assembly
DE10120408A1 (en) * 2001-04-25 2002-10-31 Infineon Technologies Ag Electronic component with semiconductor chips and electronic assembly of stacked semiconductor chips
US8350364B2 (en) 2001-04-25 2013-01-08 Qimonda Ag Electronic component with semiconductor chips, electronic assembly composed of stacked semiconductor chips, and methods for producing an electronic component and an electronic assembly
US8071242B2 (en) 2001-11-13 2011-12-06 Eldat Communication Ltd. Hydrogen generators for fuel cells
US7074509B2 (en) 2001-11-13 2006-07-11 Eldat Communication Ltd. Hydrogen generators for fuel cells
US6770186B2 (en) 2001-11-13 2004-08-03 Eldat Communication Ltd. Rechargeable hydrogen-fueled motor vehicle
DE10161043A1 (en) * 2001-12-12 2003-07-03 Infineon Technologies Ag chip system
DE10161043B4 (en) * 2001-12-12 2005-12-15 Infineon Technologies Ag chip system
US7537963B2 (en) 2003-11-28 2009-05-26 Georg Bernitz Device and method for manufacturing the same
DE10358282A1 (en) * 2003-12-12 2005-07-28 Georg Bernitz Device and process for its preparation
DE102006048583B3 (en) * 2006-10-13 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Component has two connections and four side surfaces with contact areas, where two side surfaces are opposite to each other, and contact areas of opposite side surfaces are connected with different connections
US8331100B2 (en) 2006-10-13 2012-12-11 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Device having several contact areas
US20110316156A1 (en) * 2010-06-24 2011-12-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming RDL Along Sloped Side Surface of Semiconductor Die for Z-Direction Interconnect
US8796137B2 (en) * 2010-06-24 2014-08-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect
US9437538B2 (en) 2010-06-24 2016-09-06 STATS ChipPAC Pte. Ltd. Semiconductor device including RDL along sloped side surface of semiconductor die for Z-direction interconnect

Also Published As

Publication number Publication date Type
WO2000014681A3 (en) 2000-06-02 application
WO2000014681A2 (en) 2000-03-16 application

Similar Documents

Publication Publication Date Title
US5027189A (en) Integrated circuit solder die-attach design and method
DE19500925C2 (en) A method for manufacturing a contactless chip card
US6288905B1 (en) Contact module, as for a smart card, and method for making same
DE19632115C1 (en) Combination chip module for smart cards allowing both contacting- and contactless communication with external data station
US4774633A (en) Method for assembling an integrated circuit with raised contacts on a substrate, device thereby produced and an electronic microcircuit card incorporating said device
US5406122A (en) Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer
DE10205026C1 (en) Semiconductor substrate used for vertical integration of integrated circuits comprises a first conductor strip on its front side, and a region formed by insulating trenches and electrically insulated from the substrate
DE19516487C1 (en) Vertical integration process for microelectronic system
DE4314907C1 (en) Method for producing semiconductor components making electrically conducting contact with one another vertically
DE102004039906A1 (en) Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires
EP0706152A2 (en) Chip card and method for fabricating it
DE102005043557A1 (en) Semiconductor device for electronic device, has through contact arranged in prefabricated through contact flat rod, which is positioned in end region of device and exhibits through opening which is filled with metal
DE19709985A1 (en) Smart card for data transmission using contact- or contactless technology
DE19532755C1 (en) Chip module for chip card used as telephone or identification card
Linder et al. Fabrication technology for wafer through-hole interconnections and three-dimensional stacks of chips and wafers
DE4223371A1 (en) Electronic component mounting method for circuit board assembly - with openings in cover layer overlapping each component receiving conductive paste providing required electrical connections
DE102004019443B3 (en) Power module has passive semiconductor chip arranged above active semiconductor chip on second film in close contact with surfaces of planar conducting tracks and first film of insulating material with planar conducting tracks
EP0992939A1 (en) Method for fabricating a microtransponder
DE10031204A1 (en) System carrier for semiconductor chips and electronic components as well as production method for a carrier system for electronic components and
US7081648B2 (en) Lossless co-planar wave guide in CMOS process
DE19954941A1 (en) A method of integrating a chip within a printed circuit board
DE10016132A1 (en) Electronic component for electronic devices comprises electronic switch and conducting paths on surface of the component to electrically connect the switch with metal-coated protrusions made from rubber-elastic insulating material
DE19651566A1 (en) Chip module and method of producing the
DE19543540C1 (en) Vertically integrated semiconductor component
EP0351581A1 (en) High-density integrated circuit and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal