DE19828936A1 - Verfahren und Vorrichtung zum Verarbeiten von Daten - Google Patents

Verfahren und Vorrichtung zum Verarbeiten von Daten

Info

Publication number
DE19828936A1
DE19828936A1 DE19828936A DE19828936A DE19828936A1 DE 19828936 A1 DE19828936 A1 DE 19828936A1 DE 19828936 A DE19828936 A DE 19828936A DE 19828936 A DE19828936 A DE 19828936A DE 19828936 A1 DE19828936 A1 DE 19828936A1
Authority
DE
Germany
Prior art keywords
data
random
control device
generator
random number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19828936A
Other languages
English (en)
Inventor
Holger Sedlak
Michael Smola
Stefan Wallstab
Peter Soehne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19828936A priority Critical patent/DE19828936A1/de
Priority to AT99934500T priority patent/ATE227445T1/de
Priority to EP02021466A priority patent/EP1280037A3/de
Priority to PCT/DE1999/001461 priority patent/WO1999063419A1/de
Priority to CNB998067830A priority patent/CN100530025C/zh
Priority to DE59903326T priority patent/DE59903326D1/de
Priority to EP99934500A priority patent/EP1080400B1/de
Priority to JP2000552567A priority patent/JP2002517787A/ja
Priority to BR9910802-0A priority patent/BR9910802A/pt
Priority to KR1020007013249A priority patent/KR20010043816A/ko
Publication of DE19828936A1 publication Critical patent/DE19828936A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/723Modular exponentiation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219Countermeasures against side channel or fault attacks
    • G06F2207/7223Randomisation as countermeasure against side channel attacks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219Countermeasures against side channel or fault attacks
    • G06F2207/7223Randomisation as countermeasure against side channel attacks
    • G06F2207/7233Masking, e.g. (A**e)+r mod n
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219Countermeasures against side channel or fault attacks
    • G06F2207/7266Hardware adaptation, e.g. dual rail logic; calculate add and double simultaneously
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/007Encryption, En-/decode, En-/decipher, En-/decypher, Scramble, (De-)compress
    • G06F2211/008Public Key, Asymmetric Key, Asymmetric Encryption
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107File encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)
  • Power Sources (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Es ist ein Verfahren zum Verschlüsseln und/oder Entschlüsseln von Daten, bei dem die Daten für ein Verschlüsseln oder Entschlüsseln in einem Verschlüsselungs- oder Entschlüsselungsschritt vorgesehen werden, der aus mehreren alternativen gleichwertigen Verschlüsselungs- oder Entschlüsselungsschritten ausgewählt ist, und/oder aus mehreren sequentiell abzuarbeitenden Verschlüsselungs- oder Entschlüsselungsteilschritten besteht, wobei der ausgewählte Verschlüsselungs- oder Entschlüsselungsschritt zufällig ausgewählt ist und/oder die Verschlüsselungs- oder Entschlüsselungsschritte zufällig verändert sind, vorgesehen.

Description

Die Erfindung betrifft ein Verfahren bzw. eine Vorrichtung zum Verarbeiten von Daten. Im Rahmen üblicher Datenverarbei­ tung werden heut zutage zunehmend Sicherheitsaspekte relevant, da zunehmend versucht wird, unerlaubt Daten aus Datenverar­ beitungsanlagen zu erhalten. Um die zu verhindern werden zu­ nehmend kryptographische Verfahren angewandt, bei denen zu schützende Daten verschlüsselt werden. Hierzu wird unter an­ derem beispielsweise das "Public-Key-Verfahren" verwendet, bei dem jeder Teilnehmer eines Systems ein Schlüsselpaar be­ sitzt, das aus einem geheimen Schlüsselteil und einem öffent­ lichen Schlüsselteil besteht. Die Sicherheit der Teilnehmer beruht nun darauf, daß der geheime Schlüsselteil Unbefugten nicht bekannt ist. Die Ausführung eines derartigen Verfahrens geschieht häufig in einer besonders gesicherten Komponente, wie beispielsweise einer Chipkarte aber auch in einem einmal in ein Gerät eingesetzten elektronischen Schaltkreis - auch als IC bekannt -, in denen dann das Verfahren selbst reali­ siert ist. Somit braucht der geheime Teil des Schlüssels die­ se gesicherte Komponente nicht zu verlassen.
Neuerdings sind jedoch Angriffe bekannt geworden, bei denen versucht wird, den Schlüssel in der gesicherten Komponente auszuspähen. Dies soll beispielsweise durch Messung des Stromverbrauchs der gesicherten Komponente ermöglicht werden. Durch das häufig wiederholte Beobachten des Stromverlaufs und bei dem Bekanntsein wie der Verschlüsselungsvorgang durchge­ führt ist, ist es schließlich möglich, Rückschlüsse auf den Schlüssel zu ziehen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Verschlüsseln bzw. eine Vorrichtung vorzusehen, bei der eine erhöhte Sicherheit vor dem Ausspähen eines geheimen Schlüsselwortes gegeben ist.
Diese Aufgabe wird erfindungsgemäß mit den Maßnahmen bzw. Mitteln gemäß Patentanspruch 1 bzw. Patentanspruch 3 gelöst.
Dadurch, daß Verschlüsselungs- bzw. Entschlüsselungsverfahren so gesteuert bzw. Operationen begleitend zu diesem Verfahren gesteuert werden, daß sich auch bei einer häufig wiederholten Messung von von außen zugänglichen Parametern, wie beispiels­ weise dem Stromverbrauch, keine Rückschlüsse auf den verwen­ deten Schlüssel ziehen lassen.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben. Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung anhand von Ausführungsbei­ spielen erläutert.
Hierbei zeigen:
Fig. 1 ein erstes Ausführungsbeispiel einer erfindungsgemä­ ßen Vorrichtung,
Fig. 2 ein zweites Ausführungsbeispiel einer erfindungsgemä­ ßen Vorrichtung, anhand der auch das erfindungsgemäße Verfahren erläutert wird und
Fig. 3 ein drittes Ausführungsbeispiel.
Mit 1, 2 ist eine zu schützende Schaltung, die beispielsweise aus einem Mikrocontroler 2 und einem Rechenwerk 1 besteht, bezeichnet. Der Mikrocontroler 2 steuert dabei das Rechenwerk 1, in dem beispielsweise ein Verschlüsselungsvorgang durchge­ führt wird. Dieser zu schützenden Anordnung wird nunmehr ein Strom I zugeführt, der mittels einer Meßeinrichtung 7 detek­ tierbar ist, wodurch Rückschlüsse auf die Vorgänge in der zu schützenden Schaltung 1, 2 gezogen werden sollen. Es ist nun­ mehr eine zusätzliche Schaltungseinrichtung 6 vorgesehen, die über einen Zufallsgenerator 3 gesteuert wird. Dieser Zufalls­ generator kann beispielsweise als ein Sequenzgenerator in Form eines linear rückgekoppelten Schieberegisters ausgeführt sein, welches mit einem Startwert geladen, eine pseudozufäl­ lige Folge - Nullen und Einsen - erzeugt. Hierbei kann der Startwert entweder zufällig erzeugt sein oder von der Steuer­ einrichtung beispielsweise auf Basis des Schlüsselwortes ge­ neriert werden, auch ist eine Kombination beider Möglichkei­ ten denkbar. Die somit vom Zufallsgenerator erzeugte Sequenz steuert nunmehr Schalter S in der zusätzlichen Schaltungsein­ richtung 6, so daß Kondensatoren, die mit den Schaltern S in Reihe liegen, entsprechend der jeweils gerade erzeugten Zu­ fallsfolge geladen werden. Auf diese Weise wird der Stromver­ brauch der zu schützenden Schaltung 1, 2 durch die zusätzli­ che Schaltungseinrichtung 6, nämlich dem Ladestrom der Kon­ densatoren, verschleiert. Um den Gesamtstromverbrauch dieser Einrichtung zu minimieren, ist es nicht notwendig, daß die zusätzliche Schaltungseinrichtung 6 fortwährend einen Beitrag zum Stromverbrauch liefert. Sie kann vielmehr darauf be­ schränkt werden, nur in der Zeit während des Verschlüsselns bzw. Entschlüsselns zu arbeiten.
Fig. 2 zeigt ein weiteres erfindungsgemäßes Ausführungsbei­ spiel. Hierbei liegt das Rechenwerk 1 und die Steuerungsein­ richtung 2, der Zufallsgenerator 3 und eine Speichereinrich­ tung 5 an einem gemeinsamen Bus 4, der von extern mittels ei­ ner Schnittstelle 9 zugänglich ist. Über die Schnittstelle 9 werden beispielsweise zu verschlüsselnde bzw. zu entschlüs­ selnde Daten zugeführt. In der Speichervorrichtung 5 ist ein geheimes Schlüsselwort gespeichert, das gesteuert von der Steuereinrichtung 2 dem Rechenwerk 1 zugeführt wird, um die über die Schnittstelle 9 vom Datenbus zugeführten Daten zu verschlüsseln bzw. zu entschlüsseln. Der Zufallsgenerator 3 erzeugt nunmehr eine Zufallszahl, die der Steuereinrichtung 2 zugeführt wird, die nunmehr auf Grundlage dieser Zufallszahl das Rechenwerk 1 steuert. Hierbei sind nunmehr zwei Möglich­ keiten denkbar.
Das Rechenwerk 1 wird auf Grundlage der Zufallszahl durch die Steuereinrichtung 2 so gesteuert, daß der Verschlüsselungs- oder Entschlüsselungsalgorithmus der jeweiligen Zufallszahl entsprechend moduliert wird. Das bedeutet, es erfolgen somit im Verschlüsselungs- bzw. Entschlüsselungsalgorithmus Re­ chenoperationen, die ohne abschließende Auswirkung auf die Verschlüsselung bzw. Entschlüsselung, mit zufälligen Werten arbeiten.
Nachfolgend werden Beispiele für die Variationen des Ver­ schlüsselungs- bzw. Entschlüsselungsalgorithmus beschrieben.
Ein bekanntes Verfahren ist das sogenannte RSA-Verfahren. Es arbeitet in der Gruppe teile fremder Restklassen modulo N und setzt die Exponentiationen aus Multiplikationen modulo N zu­ sammen. Die Varianten dieser Protokolle für elliptische Kur­ ven modulo p besitzen aus modularen Additionen und Multipli­ kationen zusammengesetzte Grundoperationen, sogenannte Addi­ tionen und Verdoppelungen in der Punktgruppe der elliptischen Kurven, die ihrerseits zur Exponentiation zusammengesetzt werden. Die dritte große Gruppe besteht aus elliptischen Kur­ ven über endlichen Körpern, deren Elementezahlen eine Prim­ zahlpotenz, die häufig eine Potenz von 2 ist. Diese Struktu­ ren werden gemeinhin als GF(pn) bezeichnet. Die Basisarithme­ tik in diesen Körpern kann durchgeführt werden, indem man die Körperelemente als Polynome mit Koeffizienten aus dem Grund­ körper GF(p) oder einem geeigneten Zwischenkörper darstellt, die durch Multiplikationen modulo einem festen Körperpolynom miteinander verknüpft sowie koeffizientenweise addiert wer­ den. In diesem Sinne lassen sich Operationen in GF(pn) bzw. in elliptischen Kurven über diesen Körper als modulare Re­ chenoperation auffassen. Dabei sind die nachfolgenden drei, dem erfindungsgemäßen Verfahren entsprechende Variationsmög­ lichkeiten möglich.
  • a) Der Modul N wird durch r.N ersetzt, wobei r eine von O verschiedene Zufallszahl ist. Im GF(pn)-Fall wird das Kör­ perpolynom durch sein Produkt mit einem zufällig gewählten von 0 verschiedenen Polynom ersetzt. Dieser Schritt ist vor Eintritt in die Rechnung oder einem Teilschritt durchzufüh­ ren und nachfolgend durch eine Reduktion des Ergebnisses bzw. Teilergebnis modulo N zu kompensieren.
  • b) Ein Eingangsparameter X einer modularen Rechenoperation wird durch den Wert X + s.N ersetzt, wobei s eine Zufalls­ zahl ist. Dies kann in verschiedenen Rechenschritten durch­ geführt werden. Auch eine entsprechende Veränderung mehre­ rer Eingangsparameter der selben Operation ist möglich.
  • c) Die Exponenten E werden durch E + t.q ersetzt, wobei t ei­ ne Zufallszahl und q die sogenannte Ordnung der Basis der auszuführenden Exponentiation, oder ein geeignetes Vielfa­ ches davon, ist. Potentielle Werte von q lassen sich häufig aus den Systemparametern ableiten. So kann man für die Ex­ ponentiation modulo N q=ϕ (N) und für elektrische Kurven g als die Anzahl der Punkte dieser Kurve wählen, wobei häufig noch bessere Wahlmöglichkeiten gegeben sind.
Eine weitere Möglichkeit besteht darin, daß alternative, gleichwertige Verschlüsselungs- bzw. Entschlüsselungsalgo­ rithmen im Rechenwerk 1 durchführbar sind, die gemäß der zu­ geführten Zufallszahl zufällig ausgewählt werden.
Bei der zuvor beschriebenen Modulation des Verschlüsselungs- bzw. Entschlüsselungsalgorithmus wird nicht nur der Stromver­ brauch der Anordnung durch die Zufallszahl verändert, sondern ebenfalls die benötigte Rechenzeit. Auch diese kann als Meß­ größe Rückschlüsse auf den Geheimschlüssel geben. Gleiches gilt für die zufallsgesteuerte Auswahl der äquivalenten Re­ chenoperationen.
Eine dritte Möglichkeit ist darin zu sehen, daß ähnlich dem Ausführungsbeispiel nach Fig. 1 eine zusätzliche Schaltungs­ einheit 6 vorgesehen ist (gestrichelt dargestellt), die eben­ falls mit der Zuführeinrichtung 4 verbunden ist. Die Steuer­ einrichtung 2 steuert nunmehr die zusätzliche Schaltungsein­ richtung 6 gemäß einer vom Zufallsgenerator 3 über die Zufüh­ reinrichtung 4 zugeführten Zufallszahl. Eine Analyse des Stromverbrauchs der dargestellten Gesamtanordnung ist somit nicht durch den Betrieb im Rechenwerk 1 allein bestimmt son­ dern ebenfalls durch einen zufällig gesteuerten Stromver­ brauch der zusätzlichen Schaltungseinheit.
Zusätzlich sei darauf hingewiesen, daß auch die Kombination von Modulation des jeweiligen Algorithmus mit einer zusätzli­ chen Schaltungseinheit 6 im "Dummy-Betrieb" sinnvoll ist.
Fig. 3 zeigt ein drittes erfindungsgemäßes Ausführungsbei­ spiel. Hierbei wird der Steuereinrichtung 2, in Form einer CPU über Datenanschluß D Daten zugeführt. Gleichzeitig wird der "Wait-State-Anschluß" WS mit einem Zufallsgenerator 3 verbunden. Dieser Zufallsgenerator 3 erzeugt nunmehr in zu­ fälliger Folge "Einsen" "Nullen". Entsprechend der Program­ mierung wird nunmehr immer dann wenn eine "1" oder "0" am Eingang anliegt, der Betrieb der CPU gestoppt oder wieder aufgenommen. Dies führt dazu, daß der Betrieb der CPU zwar noch synchron zu einem nicht dargestellten Taktgenerator ar­ beitet, jedoch keine einheitlichen Verarbeitungszyklen mehr aufweist. Da auf diese Weise kein fester einheitlicher Rahmen mehr vorliegt, sind durch Beobachtung der CPU deren Arbeits­ vorgänge nicht mehr ohne weiteres nachvollziehbar und nur sehr erschwert analysierbar. Dies bedeutet, daß die in der CPU abzuarbeitenden Vorgänge "verrauscht" sind. Um die Rand­ habbarkeit einer solchen Anordnung zu steigern, kann der Zu­ fallsgenerator 3 so programmiert werden, daß festlegbar ist, in welchem zeitlichen Rahmen eine Verarbeitung maximal ab­ läuft. Dies ist unter anderem dafür notwendig, um festzustel­ len, ob das System insgesamt ausgefallen ist.
Es erscheint besonders sinnvoll eine Anordnung gemäß Fig. 3 mit einer Anordnung gemäß Fig. 1 oder 2 oder mit beiden zu kombinieren um somit beispielsweise die Analyse der Bearbei­ tung eines Gesamtsystems zu erschweren.

Claims (6)

1. Datenverarbeitungsverfahren, bei dem in einer Verarbei­ tungseinheit (1, 2) über eine Datenleitung zugeführte Daten verarbeitet werden, ein Zusatzsignal der Verarbeitungseinheit zugeführt wird, und bei dem die Verarbeitung in Abhängigkeit vom Zusatzsignal erfolgt.
2. Datenverarbeitungsverfahren nach Anspruch 1, bei dem das Zusatzsignal von einem Zufallszahlgenerator gesteuert ist.
3. Datenverarbeitungsverfahren nach Anspruch 2, bei dem an einer geeigneten Stelle ein Operand mit einer Zufallszahl be­ aufschlagt ist und an einer weiteren geeigneten Stelle ein entsprechender Kompensationsoperand mit der gleichen Zufalls­ zahl beaufschlagt ist.
4. Datenverarbeitungsverfahren nach Anspruch 2, bei dem die Verarbeitung der Daten aus mehreren Einzelschritten zusammen­ gesetzt ist, die aus mehreren Alternativen gleichwertigen Einzelschritten ausgewählt sind, und/oder aus mehreren se­ quentiell abzuarbeitenden veränderbaren Einzelschritten be­ steht, wobei die Auswahl und/oder die Veränderung auf Grundla­ ge des Zusatzsignals erfolgt.
5. Vorrichtung zum Durchführen des Verfahrens nach Anspruch 1, mit einer Recheneinrichtung (1), der Daten mittels einer Zuführvorrichtung (4) zugeführt werden, und einem Zufallsge­ nerator (3), und einer Steuervorrichtung (2), die die Rechen­ einrichtung steuert, wobei ein Ausgangssignal des Zufallsge­ nerators (3) die Steuereinrichtung (2) und/oder und die Re­ cheneinrichtung (2) beeinflußt.
6. Vorrichtung nach Anspruch 5, bei der mit der Steuerein­ richtung (2) eine Hilfsschaltung (6) verbunden ist, die von der Steuereinrichtung (2) auf Basis des von dem Zufallsgene­ rator (3) zugeführten Ausgangssignal gesteuert wird.
DE19828936A 1998-05-29 1998-06-29 Verfahren und Vorrichtung zum Verarbeiten von Daten Withdrawn DE19828936A1 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE19828936A DE19828936A1 (de) 1998-05-29 1998-06-29 Verfahren und Vorrichtung zum Verarbeiten von Daten
AT99934500T ATE227445T1 (de) 1998-05-29 1999-05-14 Verfahren und vorrichtung zum verarbeiten von daten
EP02021466A EP1280037A3 (de) 1998-05-29 1999-05-14 Datenverarbeitungsverfahren und Datenverarbeitungsvorrichtung
PCT/DE1999/001461 WO1999063419A1 (de) 1998-05-29 1999-05-14 Verfahren und vorrichtung zum verarbeiten von daten
CNB998067830A CN100530025C (zh) 1998-05-29 1999-05-14 处理数据的方法和装置
DE59903326T DE59903326D1 (de) 1998-05-29 1999-05-14 Verfahren und vorrichtung zum verarbeiten von daten
EP99934500A EP1080400B1 (de) 1998-05-29 1999-05-14 Verfahren und vorrichtung zum verarbeiten von daten
JP2000552567A JP2002517787A (ja) 1998-05-29 1999-05-14 データ処理方法および装置
BR9910802-0A BR9910802A (pt) 1998-05-29 1999-05-14 Processo e dispositivo para o processamento de dados
KR1020007013249A KR20010043816A (ko) 1998-05-29 1999-05-14 데이터 처리 방법 및 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19824163 1998-05-29
DE19828936A DE19828936A1 (de) 1998-05-29 1998-06-29 Verfahren und Vorrichtung zum Verarbeiten von Daten

Publications (1)

Publication Number Publication Date
DE19828936A1 true DE19828936A1 (de) 1999-12-02

Family

ID=7869376

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19828936A Withdrawn DE19828936A1 (de) 1998-05-29 1998-06-29 Verfahren und Vorrichtung zum Verarbeiten von Daten
DE59903326T Expired - Lifetime DE59903326D1 (de) 1998-05-29 1999-05-14 Verfahren und vorrichtung zum verarbeiten von daten

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59903326T Expired - Lifetime DE59903326D1 (de) 1998-05-29 1999-05-14 Verfahren und vorrichtung zum verarbeiten von daten

Country Status (3)

Country Link
EP (1) EP1280037A3 (de)
KR (1) KR20010043816A (de)
DE (2) DE19828936A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042234A1 (de) * 2000-08-28 2002-03-14 Infineon Technologies Ag Verfahren und Vorrichtung zum Durchführen einer modularen Exponentiation in einem kryptographischen Prozessor
WO2002101520A2 (de) * 2001-06-13 2002-12-19 Infineon Technologies Ag Verhindern der unerwuenschten externen erfassung von operationen in integrierten digitalschaltungen
WO2004070497A2 (de) * 2003-02-04 2004-08-19 Infineon Technologies Ag Modulare exponentiation mit randomisierten exponenten
EP1462908A2 (de) * 2003-03-28 2004-09-29 NEC Electronics Corporation Integrierte Halbleiterschaltungsanordnung
WO2004095366A1 (en) * 2003-04-22 2004-11-04 Koninklijke Philips Electronics N.V. Electronic circuit device for cryptographic applications
DE10360343A1 (de) * 2003-12-22 2005-07-28 Giesecke & Devrient Gmbh Tragbarer Datenträger
EP2000956A3 (de) * 2007-05-31 2009-03-25 Semiconductor Energy Laboratory Co., Ltd. Stromversorgung für RFID-Transponder
FR2925968A1 (fr) * 2007-12-26 2009-07-03 Ingenico Sa Procede de securisation d'un microprocesseur, programme d'ordinateur et dispositif correspondants

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19642560A1 (de) * 1996-10-15 1998-04-16 Siemens Ag Elektronische Datenverarbeitungsschaltung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19642560A1 (de) * 1996-10-15 1998-04-16 Siemens Ag Elektronische Datenverarbeitungsschaltung

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042234C2 (de) * 2000-08-28 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zum Durchführen einer modularen Exponentiation in einem kryptographischen Prozessor
DE10042234A1 (de) * 2000-08-28 2002-03-14 Infineon Technologies Ag Verfahren und Vorrichtung zum Durchführen einer modularen Exponentiation in einem kryptographischen Prozessor
WO2002101520A2 (de) * 2001-06-13 2002-12-19 Infineon Technologies Ag Verhindern der unerwuenschten externen erfassung von operationen in integrierten digitalschaltungen
WO2002101520A3 (de) * 2001-06-13 2004-03-11 Infineon Technologies Ag Verhindern der unerwuenschten externen erfassung von operationen in integrierten digitalschaltungen
US7908641B2 (en) 2003-02-04 2011-03-15 Infineon Technologies Ag Modular exponentiation with randomized exponent
WO2004070497A2 (de) * 2003-02-04 2004-08-19 Infineon Technologies Ag Modulare exponentiation mit randomisierten exponenten
WO2004070497A3 (de) * 2003-02-04 2005-01-06 Infineon Technologies Ag Modulare exponentiation mit randomisierten exponenten
EP1462908A2 (de) * 2003-03-28 2004-09-29 NEC Electronics Corporation Integrierte Halbleiterschaltungsanordnung
EP1462908A3 (de) * 2003-03-28 2005-11-30 NEC Electronics Corporation Integrierte Halbleiterschaltungsanordnung
WO2004095366A1 (en) * 2003-04-22 2004-11-04 Koninklijke Philips Electronics N.V. Electronic circuit device for cryptographic applications
CN100378756C (zh) * 2003-04-22 2008-04-02 Nxp股份有限公司 用于密码应用的电子电路装置
DE10360343A1 (de) * 2003-12-22 2005-07-28 Giesecke & Devrient Gmbh Tragbarer Datenträger
EP2000956A3 (de) * 2007-05-31 2009-03-25 Semiconductor Energy Laboratory Co., Ltd. Stromversorgung für RFID-Transponder
US8035484B2 (en) 2007-05-31 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and IC label, IC tag, and IC card provided with the semiconductor device
US8339245B2 (en) 2007-05-31 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and IC label, IC tag, and IC card provided with the semiconductor device
FR2925968A1 (fr) * 2007-12-26 2009-07-03 Ingenico Sa Procede de securisation d'un microprocesseur, programme d'ordinateur et dispositif correspondants
EP2079034A1 (de) 2007-12-26 2009-07-15 Compagnie Industrielle et Financiere d'Ingenierie Ingenico Sicherungsverfahren eines Mikroprozessors, entsprechendes Computerprogramm und entsprechende Vorrichtung
US9141793B2 (en) 2007-12-26 2015-09-22 Ingenico Group Method for securing a microprocessor, corresponding computer program and device

Also Published As

Publication number Publication date
EP1280037A3 (de) 2005-04-13
EP1280037A2 (de) 2003-01-29
KR20010043816A (ko) 2001-05-25
DE59903326D1 (de) 2002-12-12

Similar Documents

Publication Publication Date Title
EP2742643B1 (de) Vorrichtung und verfahren zum entschlüsseln von daten
DE60217260T2 (de) Datenverarbeitungs- und Verschlüsselungseinheit
WO2008096004A1 (de) Reduktion von seiten-kanal-informationen durch interagierende krypto-blocks
DE10000503A1 (de) Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb
EP1098469A1 (de) Kodiervorrichtung
DE10339999A1 (de) Pseudozufallszahlengenerator
EP0981115B1 (de) Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger
DE102004042826B4 (de) Verfahren und Vorrichtung zur Datenverschlüsselung
DE10304451B3 (de) Modulare Exponentiation mit randomisiertem Exponenten
DE19828936A1 (de) Verfahren und Vorrichtung zum Verarbeiten von Daten
EP1496420A1 (de) Sicherheits-Datenverarbeitungseinheit sowie dazugehöriges Verfahren
EP1080400B1 (de) Verfahren und vorrichtung zum verarbeiten von daten
DE102004013480B4 (de) Zufallszahlengenerator und Verfahren zum Erzeugen von Zufallszahlen
EP0616429A1 (de) Verfahren und Schaltungsanordnung zum Erzeugen einer Pseudozufallsfolge sowie deren Verwendung
EP1272984A1 (de) Tragbarer datenträger mit zugriffsschutz durch nachrichtenverfremdung
DE10328860B4 (de) Vorrichtung und Verfahren zum Verschlüsseln von Daten
DE102021101697B3 (de) Datenverarbeitungsvorrichtung und verfahren zum verarbeiten geheimer daten
WO2014063875A1 (de) Vorrichtung und verfahren zur ausführung eines kryptographischen verfahrens
DE10042234C2 (de) Verfahren und Vorrichtung zum Durchführen einer modularen Exponentiation in einem kryptographischen Prozessor
DE102020102796A1 (de) Datenverarbeitungsvorrichtung und verfahren zum verarbeiten von geheimen daten
EP1446711B1 (de) Schiebevorrichtung und verfahren zum verschieben
DE102018100357A1 (de) Chip und verfahren zum sicheren speichern von geheimen daten
DE10201450B4 (de) Carry-Skip-Addierer für verschlüsselte Daten
DE19921633A1 (de) Verfahren zur Implementierung kryptographischer Algorithmen
DE10057203C1 (de) Verfahren zur Berechnung eines digitalen Signalwertes für ein cryptographisches Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal
8165 Publication of following application cancelled