DE19747399A1 - Verfahren und Vorrichtung zur Belastung bestückter Leiterplatten - Google Patents

Verfahren und Vorrichtung zur Belastung bestückter Leiterplatten

Info

Publication number
DE19747399A1
DE19747399A1 DE19747399A DE19747399A DE19747399A1 DE 19747399 A1 DE19747399 A1 DE 19747399A1 DE 19747399 A DE19747399 A DE 19747399A DE 19747399 A DE19747399 A DE 19747399A DE 19747399 A1 DE19747399 A1 DE 19747399A1
Authority
DE
Germany
Prior art keywords
circuit boards
printed circuit
assembled
circuit board
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19747399A
Other languages
English (en)
Inventor
Bernd Dipl Phys Dr Besslein
Thomas Dipl Phys Dr Mandel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19747399A priority Critical patent/DE19747399A1/de
Publication of DE19747399A1 publication Critical patent/DE19747399A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817Environmental-, stress-, or burn-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Belastung bestückter Leiterplatten, wodurch in den bestückten Leiterplatten versteckte Fehler aktiviert werden.
Versteckte Bauelement- und Fertigungungsfehler auf Leiter­ platten-Ebene, die nicht bereits im Werk aktiviert und detek­ tiert werden, können beim Kunden zum Frühausfall der bestück­ ten Leiterplatten führen. Diese Frühausfälle verursachen Ge­ währleistungsansprüche des Kunden und einen beträchtlichen Imageverlust. Für die Aktivierung von versteckten Bauelement- und Fertigungsfehlern werden heute im wesentlichen drei ver­ schiedene Verfahren eingesetzt, die sich in ihrer jeweiligen Ausführung stark unterscheiden können. Die Aktivierungsver­ fahren werden sowohl auf Leiterplatten- als auch auf Bauele­ mentebene angewandt.
a) Heißprüfung
Bei der Heißprüfung werden die bestückten Leiterplatten in einem Ofen auf eine bestimmte Temperatur aufgeheizt und typischerweise mehrere Stunden auf dieser Tem­ peratur gehalten. Ausführungsvarianten sind Funktionsprüfung während der Heißprüfung oder Funktionsprüfung nach durchge­ führter Heißprüfung. Die Arbeitsweise der Öfen basiert in der Regel auf einer Widerstandsheizung, der Wärmeübertrag auf die zu prüfenden Leiterplatten erfolgt maßgeblich durch Konvek­ tion.
Die Heißprüfung ist ein Verfahren, das nur ein eng begrenztes Spektrum von Bauelementfehlern aktivieren kann. Dazu gehören Elektromigration, dielektrischer Durchbruch und nicht abge­ schlossene chemische Reaktionen. Jedoch ist die Heißprüfung zur Aktivierung von relevanten Fehlertypen nur wenig geeig­ net, da eine konstante Temperatur nicht ausreichende mechani­ sche Spannungen in der Leiterplatte erzeugt, um Fertigungs­ fehler, z. B. schadhafte Lötstellen, aufzubrechen.
b) Run-In
Beim Run-In werden die zu prüfenden bestückten Leiterplatten einer zyklischen Temperaturbelastung ausge­ setzt. Die Nomenklatur ist hier nicht ganz eindeutig, manch­ mal wird der Begriff Run-In auch für die Prüfung bei konstan­ ter Temperatur verwendet. Im Folgenden meint die Bezeichnung Run-In eine zyklische Temperaturbelastung.
Der Run-In, ggf. bei gleichzeitiger Funktionsprüfung, ist ein effektives Mittel zur Aktivierung von Fertigungs- und Bauele­ mentfehler. Zu den Fertigungsfehlern gehören z. B. schadhafte Lötstellen, Leiterplattenprobleme und eine instabile Verbin­ dungstechnik zur Peripherie. Zu den Bauelementproblemen gehö­ ren schadhafte Gehäuse, schwache Bondverbindungen und ausset­ zende Bauelementfunktion bei extremen Temperaturen.
Bisher eingesetzte Systeme zur Erzeugung der Temperaturwech­ selbelastung realisieren den Wärmeübertrag maßgeblich durch Konvektion und sind im Extremfall bis zu einem Gradienten von 60°C/min einstellbar, im Regelfall sind jedoch nur wesentlich geringere Werte möglich.
Die Leistungsfähigkeit des Temperaturwechselverfahrens wird durch die Begrenzung des Temperaturgradienten nur unbefriedi­ gend ausgeschöpft. Die Verfahren Heißprüfung und Run-In schöpfen die mögliche Leistungsfähigkeit der Belastung be­ stückter Leiterplatten durch Temperaturzyklen nur in unbe­ friedigendem Maße aus. Die bestückten Leiterplatten sind im für die Prüfung benötigten Zeitraum mit wesentlich größeren Temperaturgradienten als 60°C/min ohne Schädigung guter Bau­ gruppen belastbar. Versteckte Fehler lassen sich desto schneller aktivieren, je größer der auf sie wirkende Tempera­ turgradient ist.
c) Vibration
Häufig werden auch Vibrationsgeneratoren zur Aktivierung versteckter Fertigungsfehler eingesetzt. Dabei handelt es sich in der Regel um Rütteltische mit mehreren Freiheitsgraden, auf die die zu prüfenden bestückten Leiter­ platten aufgebracht werden. Der Einsatz von Rütteltischen ist zwar effektiv, jedoch sind die Anschaffungskosten sehr hoch.
Die automatisierte Fertigungsintegration der Zuverlässig­ keitsprüfung ist bei Verwendung von auf Wärmekonvektion ba­ sierenden Kälte-Wärme-Tunneln und von Rütteltischen extrem kostenintensiv.
Aufgabe des erfindungsgemäßen Verfahrens ist es, ein kosten­ günstiges Verfahren zur Aktivierung versteckter Fehler in be­ stückten Leiterplatten mit optimierter thermischer Belastung bereit zustellen, das versteckte Fehler schnell aktivieren kann.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.
Beim erfindungsgemäßen Verfahren wird ein optimierter thermi­ scher Belastungszyklus dadurch erreicht, daß der Wärmeüber­ trag zur Erhitzung der bestückten Leiterplatten überwiegend durch elektromagnetische Strahlung geschieht. Es besteht ge­ genüber den anderen, überwiegend auf Wärmekonvektion beruhen­ den, Verfahren der Vorteil, daß Temperaturgradienten von meh­ reren hundert Grad Celsius pro Minute während der Aufheizpha­ sen möglich sind.
Die Abkühlung geschieht beispielsweise durch Druckluft oder durch Ventilatoren. Dabei ist es durch den hohen Luftdurch­ satz möglich, Temperaturgradienten von mehreren hundert Grad Celsius pro Minute während der Abkühlphase zu erlangen.
Durch geeignete Vortemperierung kann die jeweilige Raumtempe­ ratur unterschritten werden. Bei Verwendung von Druckluft kann die Kühlung unter Raumtemperatur, beispielsweise durch den Einsatz von Kühlgeräten nach dem Wirbelrohrprinzip, rea­ lisiert werden.
Die Investitionskosten zum Einsatz elektromagnetischer Wärme­ übertragung und der beschriebenen Kühlmöglichkeiten sind im Vergleich zu Kälte-Wärme-Tunneln wesentlich geringer.
Bedingt durch die hohen Temperaturgradienten wird die Zeit verkürzt, die zum Durchlauf eines vollständigen Zyklus benö­ tigt wird.
Weiterhin wird durch die hohen Temperaturgradienten die Zahl der Zyklen verringert, die zur Aktivierung eines versteckten Fehlers nötig sind.
Die Durchlaufzeiten von bestückten Leiterplatten können des­ halb durch die Erfindung drastisch verkürzt werden.
Zusätzliche Vibrationen können durch kurze mechanische Stöße direkt auf die bestückten Leiterplatten generiert werden. Da­ durch werden breitbandig die Eigenschwingungen der bestückten Leiterplatten angeregt. Die Investitionskosten dieser Methode sind im Vergleich zu Rütteltischen wesentlich geringer.
Das System "Temperaturzyklen durch Strahlheizung und Druck­ luftkühlung sowie Vibration durch Stoßanregung" besitzt zudem den Vorteil einer einfachen Fertigungsintegrierbarkeit bei der Zuverlässigkeitsprüfung von bestückten Leiterplatten.
Eine Funktionsprüfung der bestückten Leiterplatten kann während oder nach einem Belastungszyklus erfolgen.
Es ist vorteilhaft wenn zusätzlich während einer Funkti­ onsprüfung die Zuverlässigkeit der zu prüfenden bestückten Leiterplatten durch elektromagnetische Störungen überprüft wird. Diese Störeinkopplungen können entweder leitungsgebun­ den oder durch elektromagnetische Felder erzeugt werden. Durch die Störeinkopplung wird das Fehlen von Bauelementen, beispielsweise von Pull-Up Widerständen erkannt, das nicht zwingend zum Funktionsausfall der bestückten Leiterplatten führt, wohl aber zu einer Reduzierung des Störspannungsab­ standes und damit möglicherweise zum Ausfall unter bestimmten Umgebungsbedingungen. Auch werden beispielsweise Schwächen am Eingangsfilter der bestückten Leiterplatten erkannt, die durch unzulässige Toleranzen der eingesetzten Bauelemente auftreten können.
In den folgenden Figuren wird das erfindungsgemäße Verfahren anhand von Ausführungsbeispielen dargelegt.
Fig. 1 zeigt schematisch eine Vorrichtung zur Aktivierung versteckter Fehler in bestückten Leiterplatten,
Fig. 2 zeigt eine Auftragung eines Temperaturzyklus gegen die Zeit,
Fig. 3 zeigt eine Auftragung der durch mechanische Vibra­ tion erzeugten Beschleunigungswerte gegen die Zeit.
Fig. 1 zeigt schematisch eine erfindungsgemäße Vorrichtung zur Zuverlässigkeitsprüfung von bestückten Leiterplatten 1. Durch Strahlungsquellen 2 in Form von phasenanschnittsgesteu­ erten Halogenlampen, wird Wärme in Form elektromagnetischer Strahlung auf die bestückten Leiterplatten 1 übertragen. Die Lichtleistung der Halogenlampen 2, die bis zu mehreren Tau­ send Watt beträgt, wird durch Reflektoren auf die Leiterplat­ ten 1 konzentriert. In diesem Beispiel beträgt der Abstand der Halogenlampen von der bestückten Leiterplatte 1 ca. 10 cm.
Die Abkühlung erfolgt mittels Düsen 32 eines Druckluftsystems 3, über die die Druckluft über die bestückten Leiterplatten 1 geleitet wird. Die Druckluftzufuhr wird über ein Magnetventil 31 gesteuert.
Das Aktivierung der Halogenlampen 2 und der Druckluftzufuhr geschieht dabei jeweils abwechselnd.
Gleichzeitig werden durch Magnetstößel 4, d. h. durch elek­ tromagnetisch bewegte Stößel, kurze mechanische Impulse, deren Richtung hier durch einen Pfeil angedeutet ist, direkt auf die bestückten Leiterplatten 1 übertragen. Die von den Magnetstößeln 4 aufgebrachten Schwingungen können dabei ein breitbandiges Frequenzspektrum umfassen. Durch die Anregungen werden, ebenfalls breitbandige, Eigenschwingungen der Lei­ terplatten 1 angeregt. Die Beschleunigungen auf der bestück­ ten Leiterplatte 1 erreichen in diesem Fall bis zu 85 g. Im Frequenzbereich zwischen 10 . . . 3000 Hz treten ausgeprägte Ei­ genschwingungen auf. Die Vibrationsbelastung wird in den drei Raumrichtungen durchgeführt. Dabei kann die Stoßanregung so­ wohl während der Aufheiz- als auch während der Abkühlphase angewendet werden.
Zusätzlich wird durch einen Störgenerator 5 wahlweise oder zusammen über eine elektrische Zuleitung 6 oder über eine An­ tenne 7 leitungsgebundene Störeinkopplungen in die bestückten Leiterplatten 1 realisiert. Die Frequenz der Störsignale liegt typischerweise im Bereich von MHz. Durch die Einkopp­ lung der elektromagnetischen Störungen bei gleichzeitiger Funktionsprüfung kann beispielsweise das Fehlen von Pull-up- Widerständen erkannt werden.
Fig. 2 zeigt den Temperaturverlauf an einer bestückten Lei­ terplatte 1 bei Einsatz elektromagnetischer Wärmestrahlung und Druckluftkühlung gegen die Zeit. Die Heizrate variiert dabei zwischen ca. -1000°C/min und ca. 400°C/min. Dadurch wird dokumentiert, daß die durch das erfindungsgemäße Verfahren erzeugten Heizraten weit über dem durch Wärmekonve­ tion erreichten Heizraten liegen.
Bei den hier vorliegenden Versuchsbedingungen erreicht die laterale Variation der Oberflächentemperatur ca. 5°C. Die Temperaturdifferenz zwischen Oberflächen und Halbleitermate­ rial liegt bei ca. 3°C.
Fig. 3 zeigt die Auftragung der durch kurze mechanische Stöße der Magnetstößel 4 direkt auf eine bestückte Leiter­ platte 1 erzeugten Beschleunigung der Leiterplatte 1, aufge­ tragen gegen die Zeit.

Claims (13)

1. Verfahren zur Aktivierung versteckter Fehler in bestück­ ten Leiterplatten (1), bei dem zur Erhitzung einer oder mehrerer bestückter Leiter­ platten (1) ein Wärmeübertrag überwiegend durch elektromagne­ tische Strahlung erzeugt wird.
2. Verfahren nach Anspruch 1, bei dem die elektromagnetische Strahlung durch Halogenlampen (2) zur Verfügung gestellt wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Abkühlung der bestückten Leiterplatten (1) mit­ tels Druckluft oder durch Ventilatoren erfolgt.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zusätzlich mechanische Vibrationen auf die bestückte Leiterplatte (1) aufgegeben werden.
5. Verfahren nach Anspruch 4, bei dem die mechanischen Vibrationen durch mechanische Stöße direkt auf die bestückte Leiterplatte (1) erzeugt werden.
6. Verfahren nach Anspruch 5, bei dem die mechanischen Stöße durch Magnetstößel (4) auf die bestückte Leiterplatte (1) aufgegeben werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zusätzlich während einer Funktionsprüfung der be­ stückten Leiterplatten (1) elektromagnetische Störungen ent­ weder leitungsgebunden oder durch äußere elektromagnetische Felder in die bestückten Leiterplatten (1) eingekoppelt werden.
8. Vorrichtung zur Aktivierung versteckter Fehler bestück­ ter Leiterplatten (1), bestehend aus
  • - einer oder mehreren Strahlungsquellen (2), die zur Übertra­ gung von Wärme auf bestückte Leiterplatten (1) überwiegend elektromagnetische Strahlung emittieren können,
  • - einem oder mehreren Druckluftsystemen (3) oder Ventilato­ ren, deren Luftstrom so geführt ist, daß durch ihn eine Ab­ kühlung der durch die Strahlungsquellen (1) aufgeheizten be­ stückten Leiterplatten (1) möglich ist, so daß eine zyklische Aufheizung und Abkühlung der bestückten Leiterplatte (1) möglich ist.
9. Vorrichtung nach Anspruch 8, bei dem die Strahlungsquellen (2) als Halogenlampen ausgebil­ det sind.
10. Vorrichtung nach einem der Ansprüche 8 oder 9, bei dem zusätzlich eine oder mehrere Anlagen zur Vibrations­ anregung der bestückten Leiterplatten (1) vorhanden sind.
11. Vorrichtung nach Anspruch 10, bei dem die Anlagen zur Vibrationsanregung direkte Stöße auf die bestückten Leiterplatten (1) aufgeben können.
12. Vorrichtung nach Anspruch 11, bei dem Magnetstößel (4) die mechanischen Stöße auf die be­ stückte Leiterplatte (1) aufgegeben können.
13. Vorrichtung nach einem der Ansprüche 8-12, bei dem zusätzlich ein oder mehrere Störgeneratoren (5) zur Erzeugung von Störeinkopplungen in bestückte Leiterplatten (1) vorhanden sind.
DE19747399A 1997-10-27 1997-10-27 Verfahren und Vorrichtung zur Belastung bestückter Leiterplatten Withdrawn DE19747399A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19747399A DE19747399A1 (de) 1997-10-27 1997-10-27 Verfahren und Vorrichtung zur Belastung bestückter Leiterplatten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19747399A DE19747399A1 (de) 1997-10-27 1997-10-27 Verfahren und Vorrichtung zur Belastung bestückter Leiterplatten

Publications (1)

Publication Number Publication Date
DE19747399A1 true DE19747399A1 (de) 1999-05-06

Family

ID=7846752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19747399A Withdrawn DE19747399A1 (de) 1997-10-27 1997-10-27 Verfahren und Vorrichtung zur Belastung bestückter Leiterplatten

Country Status (1)

Country Link
DE (1) DE19747399A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1223432A1 (de) * 2001-01-16 2002-07-17 Telefonaktiebolaget L M Ericsson (Publ) Kammer und Verfahren zur Bearbeitung elektronischer Geräte und deren Anwendung
WO2002056041A1 (en) * 2001-01-16 2002-07-18 Telefonaktiebolaget Lm Ericsson (Publ) A chamber for and a method of processing electronic devices and the use of such a chamber
EP1843163A1 (de) * 2006-04-05 2007-10-10 Raython Company Leitungsgekühlte und beschleunigte Testvorrichtung
EP3312624A1 (de) * 2016-10-18 2018-04-25 Dyconex AG Anordnung und verfahren zur vibrationsprüfung von leiterplatten

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03245600A (ja) * 1990-02-23 1991-11-01 Nec Corp プリント基板の検査方法および検査装置
DE9406227U1 (de) * 1994-04-14 1995-08-31 Meyer Fa Rud Otto Temperaturwechsel-Prüfeinrichtung
US5471877A (en) * 1993-07-16 1995-12-05 At&T Ipm Corp. Environmental stress screening process with liquid coupled vibration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03245600A (ja) * 1990-02-23 1991-11-01 Nec Corp プリント基板の検査方法および検査装置
US5471877A (en) * 1993-07-16 1995-12-05 At&T Ipm Corp. Environmental stress screening process with liquid coupled vibration
DE9406227U1 (de) * 1994-04-14 1995-08-31 Meyer Fa Rud Otto Temperaturwechsel-Prüfeinrichtung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1223432A1 (de) * 2001-01-16 2002-07-17 Telefonaktiebolaget L M Ericsson (Publ) Kammer und Verfahren zur Bearbeitung elektronischer Geräte und deren Anwendung
WO2002056041A1 (en) * 2001-01-16 2002-07-18 Telefonaktiebolaget Lm Ericsson (Publ) A chamber for and a method of processing electronic devices and the use of such a chamber
EP1843163A1 (de) * 2006-04-05 2007-10-10 Raython Company Leitungsgekühlte und beschleunigte Testvorrichtung
US7498831B2 (en) 2006-04-05 2009-03-03 Raytheon Company Conduction-cooled accelerated test fixture
US7982476B2 (en) 2006-04-05 2011-07-19 Raytheon Company Conduction-cooled accelerated test fixture
EP3312624A1 (de) * 2016-10-18 2018-04-25 Dyconex AG Anordnung und verfahren zur vibrationsprüfung von leiterplatten

Similar Documents

Publication Publication Date Title
US5838568A (en) Heated circuit assembly tester and method
WO2007098153A2 (en) Method and apparatus for strain monitoring of printed circuit board assemblies
DE19747399A1 (de) Verfahren und Vorrichtung zur Belastung bestückter Leiterplatten
WO2012103868A2 (de) Verfahren und vorrichtung zur elektrischen kontaktierung von anschlussflächen zweier substrate
JP2010103543A (ja) ボールグリッドアレイx線方位マーク
US5187432A (en) Environmental stress screening process
EP0694787A2 (de) Prüfanordnung und -verfahren für integrierte Schaltungen auf Systemebene
WO2002067002A1 (de) Verfahren und vorrichtung zur qualitätsprüfung von leiterplatten
DerMarderosian et al. The Effects of Entrapped Bubbles in Solder Used for the Attachment of Leadless Ceramic Chip Carriers
Gleichauf et al. Test Screening of Solder Joints Under Combined Cyclic Thermal and Bending Load for Automotive Applications
Kearney et al. Comparison of reliability enhancement tests for electronic equipment
GB2226889B (en) Circuit test method and apparatus
Zarrow Reflow soldering of through-hole components
Lee et al. Reliability modeling and assessment of embedded capacitors in organic substrates
Bevan et al. Solder joint fatigue: comparison of hand soldering to vapor phase soldering on surface mounted components for aerospace applications
DE10138922A1 (de) Verfahren zur Auswahl eines neuen Detektor-Moduls für Röntgen-Computertomographen
JPH04181793A (ja) バーンイン用プリント板
Koo 4833676 Interleaved method and circuitry for testing for stuck open faults
Haberland 4833396 Lead frame short tester
Abueed Effects of Creep and Fatigue on the Reliability of SnAgCu Solder Joints in Thermal Cycling
Wagner et al. Heat sensitive joining method for miniaturized sensor components in medical technology
Coada Vapor phase vs. convection reflow in RoHS-compliant assembly
Pohlenz Taguchi experiment to design for low cost, high reliability surface mounted components
Barr et al. Dimpled ball grid array qualification testing for space flight applications
Gunther et al. Designing and manufacturing surface mount assemblies

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal