DE19741704A1 - Method of creating insulation in a substrate - Google Patents
Method of creating insulation in a substrateInfo
- Publication number
- DE19741704A1 DE19741704A1 DE19741704A DE19741704A DE19741704A1 DE 19741704 A1 DE19741704 A1 DE 19741704A1 DE 19741704 A DE19741704 A DE 19741704A DE 19741704 A DE19741704 A DE 19741704A DE 19741704 A1 DE19741704 A1 DE 19741704A1
- Authority
- DE
- Germany
- Prior art keywords
- mask
- substrate
- plasma
- openings
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Abstract
Description
Die Erfindung betrifft ein Verfahren zur Erzeugung von Isola tionen in einem Substrat. Die Erfindung betrifft insbesondere ein Herstellungsverfahren von Shallow- bzw. Deep-Trench-Iso lationen auf einem Halbleitersubstrat.The invention relates to a method for producing isola ions in a substrate. The invention relates in particular a manufacturing process of shallow or deep trench iso lations on a semiconductor substrate.
Für die Isolation von aktiven Gebieten auf Halbleiterbau steinen wird in zunehmendem Maße die sogenannte "LOCOS-Iso lation" durch eine Isolation auf der Basis von flachen Isola tionsgräben, die sogenannte "Shallow-Trench-Isolation" (STI) bzw. durch eine Isolation mit tiefen Isolationsgräben ("Deep Trenches") ersetzt oder ergänzt. Insbesondere bei den neueren Speichergenerationen (16 MBit-DRAM und höher) und bei neueren Generationen von Logikbausteinen wird die Shallow-Trench-Iso lation wegen ihres im Vergleich zur LOCOS-Isolation höhe ren Schrinkpotentials vermehrt eingesetzt.For the isolation of active areas on semiconductor construction the so-called "LOCOS-Iso" is increasingly used lation "by insulation based on flat insulation trenches, the so-called "shallow trench isolation" (STI) or by isolation with deep isolation trenches ("Deep Trenches ") replaced or supplemented. Especially with the newer ones Memory generations (16 Mbit DRAM and higher) and with newer ones The shallow trench iso will generate generations of logic modules lation because of their height compared to LOCOS insulation Ren shrinking potential increasingly used.
Jedoch ergeben sich insbesondere beim Auffüllen der Gräben und beim nachfolgenden Planarisieren eine Reihe von Schwie rigkeiten.However, especially when filling the trenches and in the subsequent planarization a series of Schwie difficulties.
In der Regel werden zum Auffüllen der Gräben sogenannte "TEOS-Verfahren" eingesetzt. Diese Verfahren besitzen jedoch den Nachteil, daß sehr schmale Gräben, wie sie beispielsweise in einem 256 Mbit DRAM verwendet werden, nicht lunkerfrei aufgefüllt werden können. Darüber hinaus weist das durch ein TEOS-Verfahren entstandene Siliziumdioxid eine relativ hohe Naßätzrate auf. Daher wird nach dem Auffüllen der Gräben in der Regel eine Verdichtung des Siliziumdioxids durchgeführt, um die Naßätzrate des Siliziumdioxids zu reduzieren. Diese Verdichtung des Siliziumdioxids führt jedoch zu großen mecha nischen Spannungen in dem Siliziumsubstrat, was zu Ausfällen des gesamten Chips führen kann. As a rule, so-called "TEOS process" used. However, these methods have the disadvantage that very narrow trenches, such as be used in a 256 Mbit DRAM, not free of voids can be filled. In addition, this indicates by TEOS process produced a relatively high silicon dioxide Wet etch rate on. Therefore, after filling the trenches in the silicon dioxide is usually compressed, to reduce the wet etch rate of silicon dioxide. This Densification of the silicon dioxide leads to large mecha tensions in the silicon substrate, causing failures of the entire chip.
Durch das Auffüllen der Gräben werden außerdem an der Ober fläche des Halbleiterwafers große Topologieunterschiede er zeugt, die sich störend auf nachfolgende Prozeßschritte aus wirken können. Dies hat zur Folge, daß diese Topologieunter schiede durch eine Planarisierung wieder entfernt werden müs sen. Jedoch sind die Topologieunterschiede so groß, daß ein einfacher CMP-Prozeß (chemisch-mechanisches Polieren) in der Regel nicht ausreicht, die Topologieunterschiede ohne eine Schädigung des Siliziumsubstrats zu entfernen.By filling the trenches, they are also on the upper surface area of the semiconductor wafer testifies that disruptive to subsequent process steps can work. As a result, this topology is under must be removed again by planarization sen. However, the topology differences are so large that a simple CMP process (chemical mechanical polishing) in the Usually, the topology differences are not enough without one Remove damage to the silicon substrate.
Aufgabe der vorliegenden Erfindung ist es daher, ein neues Verfahren zur Erzeugung von Isolationen in einem Substrat be reitzustellen, das mit geringem Zeit- und Kostenaufwand wirt schaftlich arbeitet und das ein strukturiertes Substrat er möglicht, das eine gute Planarität besitzt.The object of the present invention is therefore to create a new one Process for producing insulation in a substrate to ride, which works with little time and cost works economically and is a structured substrate possible that has good planarity.
Diese Aufgabe wird von dem Verfahren gemäß Patentanspruch 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltun gen und Aspekte der vorliegenden Erfindung ergeben sich aus den Unteransprüchen, der Beschreibung und den beiliegenden Zeichnungen.This object is achieved by the method according to claim 1 solved. Further advantageous embodiments, Ausgestaltun conditions and aspects of the present invention result from the dependent claims, the description and the enclosed Drawings.
Erfindungsgemäß wird ein Verfahren zur Erzeugung von Isola
tionen in einem Substrat bereitgestellt, das die folgenden
Schritte umfaßt:
According to the invention, there is provided a method for producing insulation in a substrate, which comprises the following steps:
- a) auf das Substrat wird eine erste Maske aufgebracht;a) a first mask is applied to the substrate;
- b) unter Verwendung der ersten Maske werden in dem Substrat Gräben erzeugt und nachfolgend wird die erste Maske ent fernt;b) using the first mask are in the substrate Trenches are created and then the first mask is removed distant;
- c) die Gräben werden durch ein plasma-unterstütztes Abschei deverfahren aufgefüllt, wobei das Substrat gegenüber dem Plasma auf einem tieferen Potential gehalten wird,c) the trenches are covered by a plasma-supported separator de process filled, the substrate compared to the Plasma is kept at a lower potential
- d) eine zweite Maske wird aufgebracht, welche im wesentlichen dadurch erhältlich ist, daß in der zweiten Maske an den Stellen Öffnungen vorgesehen sind, an denen die Breite der Öffnungen in der zu der ersten Maske inversen Maske einen vorgebenen Wert übersteigen, d) a second mask is applied, which essentially is obtainable in that in the second mask to the Make openings where the width of the Openings in the mask inverse to the first mask exceed the specified value,
- e) unter Verwendung der zweite Maske wird eine Rückätzung durchgeführt und nachfolgend die zweite Maske entfernt, unde) using the second mask is an etch back carried out and then removed the second mask, and
- f) die daraus resultierende Oberfläche wird zur Planarisie rung poliert.f) the resulting surface becomes planar polished.
Das erfindungsgemäße Verfahren besitzt den Vorteil, daß plasma-unterstützte Abscheideverfahren, bei denen das Substrat gegenüber dem Plasma auf einem tieferen Potential gehalten wird, ein sehr gutes Füllverhalten aufweisen, so daß sogar sehr schmale Gräben (0,15 µm) nahezu lunkerfrei aufge füllt werden können. Außerdem muß ein durch ein plasma-unter stütztes Abscheideverfahren erzeugtes Füllmaterial nicht nachträglich verdichtet werden. Die mit einer Verdichtung des Füllmaterials verbundenen mechanischen Spannungen in dem Substrat können somit vermieden werden.The process according to the invention has the advantage that plasma-assisted deposition processes in which the Substrate at a lower potential than the plasma is kept, have a very good filling behavior, so that even very narrow trenches (0.15 µm) are almost free of voids can be filled. Also, one must go through a plasma sub supported deposition process does not produce filler material subsequently compressed. The one with a compression of the Mechanical stresses in the filling material Substrate can thus be avoided.
Plasma-unterstützte Abscheideverfahren, bei denen das Substrat gegenüber dem Plasma auf einem tieferen Potential gehalten wird, besitzen neben einem Depositionsanteil (der Anteil, der für die eigentliche Materialabscheidung verant wortlich ist) auch einen Abtrags- bzw. Sputteranteil. Durch den Sputteranteil des Abscheideverfahrens stellt sich an den freien Flanken des abgeschiedenen Materials ein materialab hängiger Winkel ein. Dieser Effekt führt in Abhängigkeit von der lateralen Ausdehnung des Bereichs, auf den das Füllmate rial abgeschieden wird, zu unterschiedlichen Abscheidedicken. Auf Bereichen mit einer großen lateralen Ausdehnung wird eine dickere Materialschicht abgeschieden als auf Bereichen mit einer kleinen lateralen Ausdehnung. Die Dicke des außerhalb der Gräben abgeschiedenen Materials ist somit von dem Graben abstand abhängig. Bei Speicherbausteinen ist beispielsweise der Abstand zwischen den Gräben im Speicherzellenfeld deut lich geringer als der Abstand zwischen den Gräben am Rand des Speicherbausteins. Daher ist Dicke der Materialschicht, die außerhalb der Gräben abgeschieden wird, am Rand des Speicher bausteins deutlich größer als im Speicherzellenfeld. Plasma-assisted deposition processes in which the Substrate at a lower potential than the plasma are held in addition to a deposition portion (the Share that is responsible for the actual material separation is literally) also a proportion of stock removal or sputtering. By the sputtering part of the separation process is based on the free edges of the deposited material dependent angle. This effect depends on the lateral extent of the area on which the filling material rial is deposited to different deposition thicknesses. In areas with a large lateral extent, a thicker material layer deposited than on areas with a small lateral extent. The thickness of the outside the trench of deposited material is thus from the trench distance dependent. In the case of memory modules, for example the distance between the trenches in the storage cell array indicates Lich less than the distance between the trenches at the edge of the Memory module. Therefore, thickness of the material layer is that is deposited outside the trenches, on the edge of the reservoir building block significantly larger than in the memory cell field.
Die Topologieunterschiede sind dabei so groß, daß ein einfa cher CMP-Prozeß (chemisch-mechanisches Polieren) nicht aus reicht, die Topologieunterschiede ohne eine Schädigung des Siliziumsubstrats im Speicherzellenfeld zu entfernen.The topology differences are so great that a simple CMP process (chemical mechanical polishing) is not sufficient is enough, the topology differences without damaging the Remove silicon substrate in the memory cell array.
Daher ist bei dem erfindungsgemäßen Verfahren eine zweite Maske vorgesehen. Diese zweite Maske ist im wesentlichen da durch erhältlich, daß in der zweiten Maske an den Stellen Öff nungen vorgesehen sind, an denen die Breite der Öffnungen in der zu der ersten Maske inversen Maske einen vorgebenen Wert übersteigen. Die zu der ersten Maske inverse Maske ist eine Maske, die genau an den Stellen, an denen die erste Maske keine Öffnungen besitzt, geöffnet ist und an den Stellen, an denen die erste Maske geöffnet ist, keine Öffnungen besitzt. Dies bedeutet, daß die zur ersten Maske inverse Maske genau über den Zwischenräumen zwischen den Gräben geöffnet ist.Therefore, there is a second in the method according to the invention Mask provided. This second mask is essentially there available through that in the second mask at the places Publ are provided on which the width of the openings in the mask inverse to the first mask a predetermined value exceed. The mask inverse to the first mask is one Mask exactly where the first mask has no openings, is open and in places, at where the first mask is open has no openings. This means that the mask inverse to the first mask is exact is open over the spaces between the trenches.
Die zweite Maske unterscheidet sich nun von der zu der ersten Maske inverse Maske dadurch, daß die zweite Maske nicht über allen Zwischenräumen zwischen den Gräben geöffnet ist sondern nur über den Zwischenräumen, die eine vorgegebene Breite übersteigen. Die zweite Maske besitzt daher ihre Öffnungen im wesentlichen an den Stellen, an denen das plasma-unterstützte Abscheideverfahren eine besonders dicke Füllmaterialschicht außerhalb der Gräben erzeugt hat.The second mask now differs from the first Mask inverse mask in that the second mask does not over all gaps between the trenches is open but just over the gaps that are a given width exceed. The second mask therefore has its openings in the essential at the points where the plasma-assisted Deposition process a particularly thick filling material layer outside the trenches.
Durch die nachfolgende Rückätzung kann die Dicke der Füllma terialschicht an diesen Stellen so reduziert werden, daß durch einen nachfolgenden Polierschritt die gesamte Substra toberfläche einheitlich planarisiert werden kann.The thickness of the filler can be material layer at these points are reduced so that through a subsequent polishing step the entire substrate surface can be planarized uniformly.
Gegenüber dem bisher üblichen Verfahren zur Erzeugung von Isolationen durch einen TEOS-Prozeß lassen sich durch das er findungsgemäße Verfahren bis zu 2 Naßätzungen, 3 Ofenpro zesse, ein Polierschritt und ein Rückätzschritt einsparen. Man erhält somit ein kostengünstigeres Verfahren, das darüber hinaus besser zur Erzeugung sehr kleiner Strukturen geeignet ist.Compared to the previously common method for generating Isolation through a TEOS process can be achieved through the Process according to the invention up to 2 wet etchings, 3 oven pro processes, a polishing step and an etching back step. One thus obtains a more cost-effective method, that of also more suitable for creating very small structures is.
Bevorzugt sind die Öffnungen in der zweiten Maske gegenüber den Öffnungen in der zu der ersten Maske inversen Maske um einen vorgebenen Vorhalt pro Kante verkleinert. Dadurch ist gewährleistet, daß die zweite Maske auch bei Justierungs schwankungen nur über Grabenzwischenräumen geöffnet ist.The openings in the second mask are preferably opposite the openings in the mask inverse to the first mask reduced a given lead per edge. This is ensures that the second mask even when adjusting fluctuations is only open across the trenches.
Weiterhin ist es bevorzugt, wenn in der zweiten Maske zusätz lich Öffnungen vorgesehen sind, die Justiermarken auf dem Substrat entsprechen. Somit kann auf eine eigene Maske zur Erzeugung bzw. Freilegung der Justiermarken verzichtet wer den.Furthermore, it is preferred if in the second mask additional Lich openings are provided, the alignment marks on the Match substrate. You can use your own mask Who does not generate or expose the alignment marks the.
Weiterhin ist es bevorzugt, wenn als Füllmaterial Silizium dioxid verwendet wird.Furthermore, it is preferred if silicon is used as the filling material dioxide is used.
Bevorzugt werden die Gräben durch ein plasma-unterstütztes Abscheideverfahren mit einem Plasma von hoher Dichte (HDP) aufgefüllt, wobei bevorzugt als Prozeßgase für das plasma-un terstützte Abscheideverfahren Silan (SiH4), Sauerstoff (O2) und Argon verwendet werden.The trenches are preferably filled by a plasma-assisted deposition process with a high-density plasma (HDP), silane (SiH 4 ), oxygen (O 2 ) and argon preferably being used as process gases for the plasma-assisted deposition process.
Gemäß einer bevorzugten Ausführungsform wird zur Rückätzung des abgeschiedenen Materials eine reaktive Ionenätzung (RIE) durchgeführt.According to a preferred embodiment, for etching back a reactive ion etching (RIE) of the deposited material carried out.
Darüber hinaus ist es bevorzugt, wenn die erste und die zweite Maske Lackmasken sind, die durch Lackveraschung wieder entfernt werden.In addition, it is preferred if the first and the second mask are paint masks that are due to paint ashing again be removed.
Schließlich ist es bevorzugt, wenn die aus Schritt e) resul tierende Oberfläche durch chemisch-mechanisches Polieren planarisiert wird. Finally, it is preferred if the result of step e) surface by chemical-mechanical polishing is planarized.
Die Erfindung wird nun anhand der Figuren näher erläutert. Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen. Dabei zeigen die Fig. 1 bis 4 eine Ausführungs form des erfindungsgemäßen Verfahrens sowie Fig. 5 eine schematische Darstellung zur Justierung der zweiten Maske.The invention will now be explained in more detail with reference to the figures. Identical parts are provided with the same reference symbols in the figures. Here, Figs. 1 to 4 show an execution of the method according to the invention, and Fig. 5 is a schematic view for adjusting the second mask.
In Fig. 1 ist ein Siliziumsubstrat gezeigt und mit 1 be zeichnet. Auf dieses Siliziumsubstrat 1 wird eine erste Lack maske 2 aufgebracht, die zur Definition der Gräben 6 bzw. 7 (Shallow-Trench) dient. Die sich daraus ergebende Struktur ist in Fig. 1 gezeigt.In Fig. 1, a silicon substrate is shown and is marked with 1 be. On this silicon substrate 1 , a first paint mask 2 is applied, which serves to define the trenches 6 and 7 (shallow trench). The resulting structure is shown in Fig. 1.
Anschließend werden unter Verwendung der ersten Lackmaske 2 die Gräben 6 in das Siliziumsubstrat 1 geätzt, die später zur Isolierung der aktiven Bauelemente dienen. Gleichzeitig werden auch die Gräben 7 geätzt, die später als Justiermarken für nachfolgende Maskenschritte dienen. Anschließend wird die er ste Lackmaske 2 entfernt.Then, using the first resist mask 2, the trenches 6 are etched into the silicon substrate 1 , which later serve to isolate the active components. At the same time, the trenches 7 are also etched, which will later serve as alignment marks for subsequent mask steps. Then he is removed paint mask 2 .
Man erkennt, daß in dem Bereich 3 des Siliziumsubstrat 1 die Zwischenräume 5 zwischen den Gräben geringer sind als in dem Bereich 4 des Siliziumsubstrats 1. Dabei könnte beispiels weise der Bereich 3 des Siliziumsubstrat 1 dem Zellenfeld ei nes Speicherbausteins entsprechen, während der Bereich 4 des Siliziumsubstrat 1 die Struktur des Randbereichs eines Spei cherbausteins in diesem Verfahrensstadium widerspiegelt.It can be seen that in the area 3 of the silicon substrate 1 the gaps 5 between the trenches are smaller than in the area 4 of the silicon substrate 1 . Here, for example, the area 3 of the silicon substrate 1 could correspond to the cell field of a memory chip, while the area 4 of the silicon substrate 1 reflects the structure of the edge area of a memory chip at this stage of the method.
Anschließend wird zur Abscheidung von Siliziumdioxid ein so genanntes HDP-Verfahren (High Density Plasma) durchgeführt. Dazu werden die Prozeßgase Silan (SiH4: 60-120 scc), Sauer stoff (O2: 150-250 scc) und Argon (Ar: 50-100 scc) zuge führt und durch die Einstrahlung eines elektromagnetischen Feldes ein Plasma über der Substratoberfläche erzeugt. Die eingestrahlte Leistung beträgt dabei zwischen 3000 und 7000 W. Weiterhin wird das Siliziumsubstrat gegenüber dem Plasma auf einem tieferen Potential gehalten. Die Vorspannung des Siliziumsubstrats beträgt beispielsweise zwischen 1000 und 2000 V. Die sich daraus ergebende Struktur ist in Fig. 2 ge zeigt.A so-called HDP process (high density plasma) is then carried out for the deposition of silicon dioxide. For this purpose, the process gases silane (SiH 4 : 60-120 scc), oxygen (O 2 : 150-250 scc) and argon (Ar: 50-100 scc) are supplied and a plasma over the substrate surface by the irradiation of an electromagnetic field generated. The radiated power is between 3000 and 7000 W. Furthermore, the silicon substrate is kept at a lower potential than the plasma. The bias of the silicon substrate is between 1000 and 2000 V, for example. The resulting structure is shown in FIG. 2.
Ein derartiges HDP-Verfahren weist ein sehr gutes Füllverhal ten auf, so daß sogar sehr schmale Gräben (0,15 µm) nahezu lunkerfrei aufgefüllt werden können. Außerdem muß das so er zeugte Siliziumdioxid nicht nachträglich verdichtet werden. Die mit einer Verdichtung des Siliziumdioxids verbundenen me chanischen Spannungen in dem Substrat können somit vermieden werden.Such an HDP process has a very good filling behavior ten so that even very narrow trenches (0.15 µm) almost can be filled without voids. Besides, he has to generated silicon dioxide are not subsequently compressed. The me associated with a compression of silicon dioxide Mechanical stresses in the substrate can thus be avoided become.
Durch den Sputteranteil des HDP-Verfahrens stellt sich an den freien Flanken des abgeschiedenen Siliziumdioxids 8, 9 auf den Zwischenräumen 5 zwischen den Gräben ein Winkel von 45° bis 60° ein. Dieser Effekt führt in Abhängigkeit von der la teralen Ausdehnung des Zwischenraums 5, auf den das Silizium dioxid abgeschieden wird, zu unterschiedlichen Abscheide dicken. Man erkennt, daß die Abscheidedicke im Bereich 3 des Siliziumsubstrats 1 deutlich geringer ist als in dem Bereich 4 des Siliziumsubstrats 1. Diese Topologieunterschiede sind so groß, daß ein einfacher CMP-Prozeß (chemisch-mechanisches Polieren) in der Regel nicht ausreicht, die Topologieunter schiede zu entfernen, ohne daß es zu einer Schädigung des Si liziumsubstrats 1 im Bereich 3 kommt.The sputter fraction of the HDP process results in an angle of 45 ° to 60 ° on the free flanks of the deposited silicon dioxide 8 , 9 in the spaces 5 between the trenches. This effect leads to different deposition thicknesses depending on the la teral expansion of the space 5 , on which the silicon dioxide is deposited. It can be seen that the deposition thickness in region 3 of the silicon substrate 1 is significantly less than in region 4 of the silicon substrate 1 . These topology differences are so great that a simple CMP process (chemical mechanical polishing) is usually not sufficient to remove the topology differences without causing damage to the silicon substrate 1 in region 3 .
Daher ist bei dem erfindungsgemäßen Verfahren eine zweite Lackmaske 10 vorgesehen. Diese zweite Maske 10 ist im wesent lichen dadurch erhältlich, daß in der zweiten Maske 10 an den Stellen Öffnungen 11 vorgesehen sind, an denen die Breite der Öffnungen in der zu der ersten Maske 2 inversen Maske einen vorgebenen Wert übersteigen. Die zweite Maske 10 unterschei det sich von der zu der ersten Maske 2 inversen Maske da durch, daß die zweite Maske 10 nicht über allen Zwischenräu men 5 zwischen den Gräben 6, 7 geöffnet ist sondern nur über den Zwischenräumen 5, die eine vorgegebene Breite überstei gen. Die zweite Maske besitzt daher ihre Öffnungen 11 im we sentlichen an den Stellen, an das HDP-Verfahren eine beson ders dicke Siliziumdioxid außerhalb der Gräben 6, 7 erzeugt hat. Im vorliegenden Ausführungsbeispiel sind dies die Zwi schenräume 5 im Bereich 4 des Siliziumsubstrats 1. Hingegen bleibt der Bereich 3 des Siliziumsubstrats 1 vollständig ab gedeckt.A second resist mask 10 is therefore provided in the method according to the invention. This second mask 10 is available in wesent union that openings 11 are provided in the second mask 10 at the points at which the width of the openings in the mask inverse to the first mask 2 exceed a predetermined value. The second mask 10 differs from the inverse of the first mask 2 by the fact that the second mask 10 is not open over all spaces 5 between the trenches 6 , 7 but only over the spaces 5 which exceed a predetermined width The second mask therefore has its openings 11 in the essential points at which the HDP method has produced a particularly thick silicon dioxide outside the trenches 6 , 7 . In the present exemplary embodiment, these are the inter mediate spaces 5 in the region 4 of the silicon substrate 1 . In contrast, area 3 of silicon substrate 1 remains completely covered.
Weiterhin sind in der zweiten Maske 10 zusätzlich Öffnungen 12 vorgesehen, die den Gräben 7 in dem Siliziumsubstrat 1 entsprechen. Somit kann auf eine eigene Maske zur Erzeugung bzw. Freilegung von Justiermarken verzichtet werden.Furthermore, openings 12 are provided in the second mask 10 , which correspond to the trenches 7 in the silicon substrate 1 . A separate mask for generating or exposing alignment marks can thus be dispensed with.
Anschließend wird eine reaktive Ionenätzung (RIE) zur Rückät zung des abgeschiedenen Siliziumdioxids 9 in dem Bereich 4 des Siliziumsubstrats 1 durchgeführt. Gleichzeitig wird durch die Rückätzung auch ein Teil des Siliziumdioxids aus den Grä ben 7 entfernt, so daß die Gräben 7 als Justiermarken dienen können (Fig. 3).Subsequently, a reactive ion etching (RIE) is carried out for the etching back of the deposited silicon dioxide 9 in the region 4 of the silicon substrate 1 . At the same time a part of the silicon dioxide from the Countess 7 ben removed so that the trenches 7 may serve as alignment marks (Fig. 3) by the etching-back.
Es folgt eine Veraschung der zweiten Lackmaske 10. Durch ein nachfolgendes chemisch mechanisches Polieren wird die gesamte Substratoberfläche einheitlich planarisiert. Die sich daraus ergebende Struktur ist Fig. 4 gezeigt.An ashing of the second paint mask 10 follows. Subsequent chemical-mechanical polishing uniformly planarizes the entire substrate surface. The resulting structure is shown in Fig. 4.
Fig. 5 zeigt eine schematische Darstellung zur Justierung der zweiten Maske. In dem Siliziumsubstrat 1 sind zwei Gräben 6 angeordnet, die durch einen Zwischenraum 5 getrennt sind. Die Gräben 6 sind mit Siliziumdioxid 15 aufgefüllt und über dem Zwischenraum 5 ist eine Siliziumdioxidabscheidung 9 ange ordnet. Das Siliziumdioxid wurde durch ein HDP-Verfahren er zeugt. Fig. 5 shows a schematic representation for adjusting the second mask. In the silicon substrate 1 , two trenches 6 are arranged, which are separated by an intermediate space 5 . The trenches 6 are filled with silicon dioxide 15 and a silicon dioxide separation 9 is arranged over the space 5 . The silicon dioxide was generated by an HDP process.
Darüber wurde die zweite Lackmaske 10 aufgebracht. Die zweite Maske 10 unterscheidet sich von der zu der ersten Maske in verse Maske dadurch, daß die zweite Maske 10 nicht über allen Zwischenräumen zwischen den Gräben geöffnet ist sondern nur über den Zwischenräumen, die eine vorgegebene Breite über steigen. Der in Fig. 5 gezeigte Zwischenraum 5 besitzt eine ausreichende Breite, so daß die zweite Maske 10 eine entspre chende Öffnung 11 aufweist.The second paint mask 10 was applied over this. The second mask 10 differs from that of the first mask in verse in that the second mask 10 is not opened over all the spaces between the trenches but only over the spaces that exceed a predetermined width. The gap 5 shown in Fig. 5 has a sufficient width so that the second mask 10 has an opening 11 entspre sponding.
Die Breite der Öffnung 11 entspricht jedoch nicht der gesam ten Breite des Zwischenraums 5, wie dies bei der zu der er sten Maske 2 inversen Maske der Fall wäre. Vielmehr ist die Öffnung 11 in der zweiten Maske 10 gegenüber der Öffnung in der zu der ersten Maske inversen Maske um einen vorgebenen Vorhalt 14 pro Kante verkleinert. Dadurch ist gewährleistet, daß die zweite Maske 10 auch bei Justierungsschwankungen nur über dem Zwischenraum 5 geöffnet ist.However, the width of the opening 11 does not correspond to the total width of the interspace 5 , as would be the case with the mask 2 which is the inverse of the mask 2 . Rather, the opening 11 in the second mask 10 is reduced in relation to the opening in the mask inverse to the first mask by a predetermined lead 14 per edge. This ensures that the second mask 10 is only opened above the gap 5 even in the event of adjustment fluctuations.
Claims (9)
- a) auf das Substrat (1) wird eine erste Maske (2) aufge bracht;
- b) unter Verwendung der ersten Maske (2) werden in dem Substrat (1) Gräben (6, 7) erzeugt und nachfolgend wird die erste Maske (2) entfernt;
- c) die Gräben (6, 7) werden durch ein plasma-unterstütztes Abscheideverfahren aufgefüllt, wobei das Substrat (1) ge genüber dem Plasma auf einem tieferen Potential gehalten wird,
- d) eine zweite Maske (10) wird aufgebracht, welche im wesent lichen dadurch erhältlich ist, daß in der zweiten Maske (10) an den Stellen Öffnungen (11) vorgesehen sind, an de nen die Breite der Öffnungen in der zu der ersten Maske inversen Maske einen vorgebenen Wert übersteigen,
- e) unter Verwendung der zweite Maske (10) wird eine Rückät zung durchgeführt und nachfolgend die zweite Maske (10) entfernt, und
- f) die daraus resultierende Oberfläche wird zur Planarisie rung poliert.
- a) on the substrate ( 1 ), a first mask ( 2 ) is brought up;
- b) using the first mask ( 2 ), trenches ( 6 , 7 ) are produced in the substrate ( 1 ) and the first mask ( 2 ) is subsequently removed;
- c) the trenches ( 6 , 7 ) are filled by a plasma-assisted deposition process, the substrate ( 1 ) being kept at a lower potential than the plasma,
- d) a second mask ( 10 ) is applied, which is available in wesent union that openings ( 11 ) are provided in the second mask ( 10 ) at the points at which the width of the openings in the first mask inverse mask exceed a predetermined value,
- e) using the second mask (10) is a Rückät wetting performed and then the second mask (10) is removed, and
- f) the resulting surface is polished for planarization.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19741704A DE19741704A1 (en) | 1997-09-22 | 1997-09-22 | Method of creating insulation in a substrate |
| PCT/DE1998/002824 WO1999016124A2 (en) | 1997-09-22 | 1998-09-22 | Method for producing insulations grooves in a substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19741704A DE19741704A1 (en) | 1997-09-22 | 1997-09-22 | Method of creating insulation in a substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19741704A1 true DE19741704A1 (en) | 1999-04-01 |
Family
ID=7843174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19741704A Ceased DE19741704A1 (en) | 1997-09-22 | 1997-09-22 | Method of creating insulation in a substrate |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19741704A1 (en) |
| WO (1) | WO1999016124A2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6270353B1 (en) * | 1999-06-07 | 2001-08-07 | International Business Machines Corporation | Low cost shallow trench isolation using non-conformal dielectric material |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5494854A (en) * | 1994-08-17 | 1996-02-27 | Texas Instruments Incorporated | Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954459A (en) * | 1988-05-12 | 1990-09-04 | Advanced Micro Devices, Inc. | Method of planarization of topologies in integrated circuit structures |
| JP3136654B2 (en) * | 1991-05-30 | 2001-02-19 | ソニー株式会社 | Shallow trench formation method |
| US5498565A (en) * | 1991-11-29 | 1996-03-12 | Sony Corporation | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device |
| US5851899A (en) * | 1996-08-08 | 1998-12-22 | Siemens Aktiengesellschaft | Gapfill and planarization process for shallow trench isolation |
-
1997
- 1997-09-22 DE DE19741704A patent/DE19741704A1/en not_active Ceased
-
1998
- 1998-09-22 WO PCT/DE1998/002824 patent/WO1999016124A2/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5494854A (en) * | 1994-08-17 | 1996-02-27 | Texas Instruments Incorporated | Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6270353B1 (en) * | 1999-06-07 | 2001-08-07 | International Business Machines Corporation | Low cost shallow trench isolation using non-conformal dielectric material |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999016124A2 (en) | 1999-04-01 |
| WO1999016124A3 (en) | 1999-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10230088B4 (en) | Method for producing a semiconductor device | |
| DE69737433T2 (en) | Gap filling and planarization method for shallow trench isolation | |
| EP1444724B1 (en) | Method for photolithographic structuring by means of a carbon hard mask layer which has a diamond-like hardness and is produced by means of a plasma-enhanced deposition method | |
| DE69534870T2 (en) | A method of making a shallow trench for the isolation of two adjacent deep trenches using a silicidation process | |
| DE4420365C2 (en) | Semiconductor device isolation method and integrated circuits for a memory device | |
| DE4109184C2 (en) | Method for forming a field oxide layer of a semiconductor device | |
| DE102006037710B4 (en) | Method for producing a trench isolation of a semiconductor device | |
| DE69634675T2 (en) | Method for isolating a semiconductor device | |
| DE4434230A1 (en) | Chemical-mechanical polishing process for leveling insulating layers | |
| DE10127622A1 (en) | Production of HDPCVD oxide-filled insulation trench used in production of integrated circuits comprises forming insulation trench in semiconductor substrate, and forming silicon oxide layers on side walls and on base of trench | |
| DE19836164A1 (en) | Integrated circuit trench isolation includes an oxidation resistant nitride layer | |
| DE19921110A1 (en) | Semiconductor device, especially highly integrated semiconductor chip, production process | |
| DE10258787A1 (en) | Manufacture of self-aligned floating gate in flash memory cell by forming capping layer on trench insulating film, and performing etching process to etch the trench insulating film to desired dimension | |
| DE19925657A1 (en) | Self aligned contact with interlayer to fill spaces between stacked patterns with contact holes and spacers on sidewalls of patterns | |
| DE19929859B4 (en) | Production process for trench capacitor | |
| DE10011642C2 (en) | Method for producing a shallow trench isolation of a semiconductor device | |
| DE19717880C2 (en) | Method for forming an isolation region of a semiconductor device | |
| EP1019958B1 (en) | Method for making a groove structure in a silicon substrate | |
| EP1709677B1 (en) | Passivation of deep isolating separating trenches with sunk covering layers | |
| DE19960151A1 (en) | Process for the production of electrically isolated active areas in a silicon substrate | |
| DE19741704A1 (en) | Method of creating insulation in a substrate | |
| DE10248218A1 (en) | Method of manufacturing a semiconductor device | |
| DE19843160B4 (en) | Trench separation semiconductor device and method of making it by pre-planarization | |
| EP0914678B1 (en) | Method of filling trenches in a substrate | |
| DE10359580B3 (en) | A manufacturing method for a trench capacitor with an insulation collar, which is electrically connected on one side to a substrate via a buried contact, in particular for a semiconductor memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |