DE19738717C1 - CAD integrated circuit manufacturing method - Google Patents

CAD integrated circuit manufacturing method

Info

Publication number
DE19738717C1
DE19738717C1 DE19738717A DE19738717A DE19738717C1 DE 19738717 C1 DE19738717 C1 DE 19738717C1 DE 19738717 A DE19738717 A DE 19738717A DE 19738717 A DE19738717 A DE 19738717A DE 19738717 C1 DE19738717 C1 DE 19738717C1
Authority
DE
Germany
Prior art keywords
tools
integrated circuits
masks
virtually
basic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19738717A
Other languages
German (de)
Inventor
Angela Zellner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19738717A priority Critical patent/DE19738717C1/en
Application granted granted Critical
Publication of DE19738717C1 publication Critical patent/DE19738717C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

The method involves forming at least one layer of electronic components and conductive tracks on a silicon substrate according to a fixed circuit plan. Tools e.g. masks are constructed to form the components, and conductive tracks with fixed technological basic data. The masks etc., are used in individual processes to form the circuit elements and conductive tracks on the substrate. The tools, e.g. masks are first manufactured virtually. Integrated circuits are then manufactured virtually in the frame of a computer simulation with the virtual masks. When the virtual circuit deviates from a theoretical optimal mask, the mask is adjusted. The virtual circuit is checked for maintaining minimum requirements, e.g. minimum and maximum dimensions. The integrated circuit and the required tools, e.g. mask are first manufactured when the minimum requirements are achieved with the virtual integrated circuit.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines integrierten Schaltkreises bei dem mindestens eine Schicht aus elektronischen Bauelementen und Leiterbahnen entsprechend einem vorgegebenen Schaltungsplan auf einem Siliziumsubstrat ausgebildet werden, wobei zur Ausbildung der Bauelemente und Leiterbahnen anhand von vorgegebenen technologischen Grundla­ gendaten Werkzeuge, insbesondere Masken, erstellt werden, mit denen dann in Einzelprozessen die Bauelemente und Leiterbah­ nen auf dem Siliziumsubstrat erstellt werden.The invention relates to a method for producing a integrated circuit in the at least one layer of electronic components and conductor tracks accordingly a predetermined circuit diagram on a silicon substrate are formed, with the formation of the components and Conductor tracks based on given technological basics tools, especially masks, are created with which then in individual processes the components and circuit can be created on the silicon substrate.

Bei der Herstellung von integrierten Schaltkreisen wird ein Schaltungsplan als sogenanntes Drawing Design ausgearbeitet. Ausgehend von diesem Drawing Design werden durch die Verfah­ rensschritte der Generierung, Skalierung und Sizing eine oder mehrere Masken als Werkzeuge für die vorgesehenen Einzel­ prozesse hergestellt. Bei dem Verfahrensschritt der Generie­ rung wird zunächst eine Grundstruktur der Maske erzeugt, wel­ che bei der anschließenden Skalierung auf die Grundgröße der Technologie angepaßt oder gezoomt wird. Die Grundgröße der Technologien kann beispielsweise zwischen 0,3 µm und 0,5 µm liegen. Bei dem sogenannten Sizing werden technologisch be­ dingte Zu- und Abschläge vorgesehen.When manufacturing integrated circuits, a Circuit diagram drawn up as a so-called drawing design. Based on this drawing design, the process steps of generation, scaling and sizing one or several masks as tools for the intended individual processes manufactured. At the Generie step First, a basic structure of the mask is created in the subsequent scaling to the basic size of the Technology adapted or zoomed. The basic size of the Technologies can be, for example, between 0.3 µm and 0.5 µm lie. In the so-called sizing, technologically be contingent surcharges and discounts provided.

Bei der Erstellung des Schaltungsplans und der Masken sind zahlreiche technologische Grundlagendaten zu berücksichtigen, welche beispielsweise durch das verwendete Equipment, durch Simulationsdaten, durch Phototechnik-Eigenschaften, durch Ätzgrößen, durch die Justiergenauigkeit, durch Testchipergeb­ nisse, durch prinzipielle Grundregeln, durch Linienspezifika etc. bestimmt sind. Ausgehend von diesen technologischen Grundlagendaten und Verfahren werden Design-Regeln erstellt. When creating the circuit diagram and the masks are to take into account numerous basic technological data, which, for example, by the equipment used Simulation data, through photo technology properties, through Etching quantities, through the adjustment accuracy, through test chip nisse, through basic principles, through line specifics etc. are determined. Based on these technological Basic data and procedures are created in design rules.  

Die Erstellung von Design-Regeln für eine neue Technologie ist dabei sehr aufwendig und fehlerträchtig. Die Überprüfung der definierten Design-Regeln und die Funktion der darauf ba­ sierenden Verifikations- und Generierungsrunsets geschieht optisch durch Personen anhand von Musterlayouts. Dies ist aufwendig und relativ unsicher. Insbesondere können nicht al­ le Anwendungsfälle in den Musterlayouts dargestellt werden. Zudem führt eine große geometrische Vielfalt zwangsläufig zu Testlücken und diese wiederum zu Fehlern, die oftmals erst durch aufwendige Analysen von auffälligem Scheibenmaterial erkannt werden. Dies bedeutet, daß Fertigungsversuche mit Produkten durchgeführt werden müssen.The creation of design rules for a new technology is very complex and prone to errors. The verification the defined design rules and the function of the ba verification and generation reset sets optically by people using sample layouts. This is complex and relatively uncertain. In particular, al le use cases are shown in the sample layouts. In addition, a large geometric diversity inevitably leads to Gaps in the test and these in turn lead to errors that often only arise through extensive analyzes of eye-catching lens material be recognized. This means that production trials with Products must be carried out.

Die Durchführung von Fertigungsversuchen ist zeitaufwendig, was im Hinblick auf eine schnelle Markteinführung äußerst nachteilig ist. Weiter ist jeder Fertigungsversuch mit hohen Kosten verbunden, da beispielsweise allein die Erstellung von Masken mehrere hunderttausend Deutsche Mark erreichen kann. Des weiteren betragen die Kosten für ein übliches Fertigungs­ los mit etwa 50 Scheiben ebenfalls mehrere zehntausend Deut­ sche Mark.Performing manufacturing trials is time consuming which is extremely important in terms of a quick market launch is disadvantageous. Next is every manufacturing attempt with high Cost associated, since, for example, the creation of Masks can reach several hundred thousand German marks. Furthermore, the costs for a normal production are go with about 50 discs also tens of thousands of Deut mark.

In der US 4,939,681 ist ein Verfahren beschrieben, bei dem mit den Daten einer Maskenstruktur eine Schaltkreissimulation durchgeführt wird, um so die elektrische Funktionsfähigkeit des dadurch hergestellten Schaltkreises sicherzustellen. Fer­ ner ist in der DE 196 28 874 A1 ein Verfahren zur Korrektur eines Maskenmusters beschrieben, bei dem ausgehend von Mas­ kendaten der Fotolithographieprozeß und damit das entstehende Übertragungsbild simuliert und anschließend die Maskendaten derart verändert werden können, so daß eine sehr gute Überein­ stimmung mit dem gewünschten Übertragungsbild entsteht. In beiden Verfahren werden jedoch technologisch bedingte oder durch das verwendete Equipment bedingte Toleranzen nicht be­ rücksichtigt.In US 4,939,681 a method is described in which a circuit simulation with the data of a mask structure is carried out, so the electrical functionality of the circuit produced thereby. Fer ner is a method for correction in DE 196 28 874 A1 described a mask pattern in which, based on Mas Key data of the photolithography process and thus the emerging Simulated transmission image and then the mask data can be changed so that a very good agreement mood with the desired transmission image. In however, both processes are technology-related or tolerances due to the equipment used are not considered.

Der Erfindung liegt die Aufgabe zugrunde, ein Ver­ fahren zur Herstellung von integrierten Schaltkreisen anzuge­ ben, bei dem bereits in einer Anfangsphase eine hohe Ausbeute erreicht wird und Aufwendungen für notwendige Werkzeuge ge­ ring gehalten werden.The invention has for its object a Ver drive suits to manufacture integrated circuits ben, with a high yield already in an initial phase is achieved and expenses for necessary tools ring are held.

Die Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Dieses Verfahren ist da­ durch gekennzeichnet,
The object is achieved according to the invention by a method having the features of claim 1. This process is characterized by

  • - daß die Werkzeuge, insbesondere Masken, zunächst virtuell generiert werden, - That the tools, especially masks, are initially virtual to be generated,  
  • - daß im Rahmen einer Computersimulation mit den virtuellen Werkzeugen, insbesondere Masken, integrierte Schaltkreise virtuell gefertigt werden,- That as part of a computer simulation with the virtual Tools, especially masks, integrated circuits be made virtually
  • - daß bei der virtuellen Fertigung der integrierten Schalt­ kreise abweichend von einer theoretisch optimalen Werkzeug­ position Dejustagen der Werkzeuge, insbesondere Masken, eingestellt werden,- That in the virtual production of the integrated circuit circles deviating from a theoretically optimal tool position misalignment of tools, especially masks, be set
  • - daß die virtuell gefertigten integrierten Schaltkreise auf die Einhaltung von Mindestanforderungen, insbesondere Min­ dest- und Maximalabmessungen, hin überprüft werden und- That the virtually manufactured integrated circuits compliance with minimum requirements, especially min minimum and maximum dimensions are checked and
  • - daß die Herstellung der integrierten Schaltkreise und der dafür notwendigen Werkzeuge erst dann durchgeführt wird, wenn die Mindestanforderungen bei den virtuell gefertigten integrierten Schaltkreisen eingehalten sind.- That the manufacture of the integrated circuits and the necessary tools are only carried out if the minimum requirements for the virtually manufactured integrated circuits are complied with.

Gemäß der Erfindung können Fehler im Design und sogenannte Risikostrukturen frühzeitig vor einer Durchführung von Ferti­ gungsversuchen erkannt werden, welche beispielsweise auf ei­ nem Generierungsfehler bei einem Layout-polishing basieren. Aufwendige spätere Korrekturen in den Fertigungen, wie bei­ spielsweise Maskenkorrekturen, Verifikationslose, nochmalige Charakterisierung, minor and major change, Zuverlässigkeits­ probleme, Ausbeuteredesigns etc., werden reduziert oder ver­ mieden. Zudem können Auswirkungen von Fertigungsfenstern im Zusammenwirken mit bestimmten Designs erkannt werden.According to the invention, errors in design and so-called Risk structures early on before carrying out Ferti attempts to identify are recognized, for example, on egg based on a generation error in a layout polishing. Elaborate later corrections in the production, as with for example mask corrections, verification lots, repeated Characterization, minor and major change, reliability Problems, exploiter designs etc. are reduced or reduced avoided. In addition, effects of manufacturing windows in the Interaction with certain designs can be recognized.

Ein Grundprinzip der Erfindung kann darin gesehen werden, den Fertigungsprozeß zunächst mit den in einem CAD-Programm vor­ liegenden Maskendaten durchzuspielen, die aufgrund der defi­ nierten Design- und Generierungsregeln erzeugt wurden. Abwei­ chend von einer theoretisch exakten Position werden im CAD- Programm maximale Dejustagen der Maskenebenen simuliert, wie sie im Fertigungsprozeß auftreten können. Dies wird durch ein Nullpunkt-Versetzen der Maskenzellen in alle acht Richtungen der maximal zulässigen oder equipmenttypischen Dejustage er­ reicht. Die bei dieser Simulation virtuell erstellten inte­ gralen Schaltkreise werden dann auf Mindestanforderungen hin überprüft. Dies kann mit einem Programm in einem sogenannten Technology Rule Check-Runset erfolgen. Sind die gewünschten Mindestanforderungen eingehalten, können anschließend die Werkzeuge tatsächlich erstellt und die Fertigung durchgeführt werden.A basic principle of the invention can be seen in the Manufacturing process first with those in a CAD program play through lying mask data, which due to the defi design and generation rules were generated. Dev From a theoretically exact position in CAD Program simulates maximum misalignments of the mask levels as they can occur in the manufacturing process. This is through a Zero offset of the mask cells in all eight directions the maximum permissible or equipment-typical misalignment  enough. The virtually created inte Grail circuits are then based on minimum requirements checked. This can be done with a program in a so-called Technology rule check runset. Are the ones you want The minimum requirements can then be met Tools actually created and the manufacturing carried out become.

Eine bevorzugte Weiterbildung der Erfindung besteht darin, daß bei einer Nichteinhaltung der Mindestanforderungen bei den virtuell gefertigten integrierten Schaltkreisen die Vor­ aussetzungen für die technologischen Grundlagendaten und da­ mit die Grundlagendaten selbst und/oder der Schaltungsplan und/oder die Design-Regeln geändert werden und daß mit den Änderungen erneut Werkzeuge, insbesondere Masken, und inte­ grierte Schaltkreise virtuell erstellt und auf die Einhaltung der Mindestanforderungen hin überprüft werden. Auf diese Wei­ se können auch die Auswirkungen festgestellt werden, welche bei einer Änderung der Implantationsdosen, der Diffusionen etc., beim Endprodukt erzeugt werden. Mit der Erfindung kann so auf einfache Weise die Durchführbarkeit eines Verfahrens und die Erreichung eines angestrebten Ergebnisses mit den vorhandenen technologischen und prozeßtechnischen Vorausset­ zungen bestimmt werden. Falls ein gewünschtes Ergebnis nicht erreicht sein sollte, so kann mit dem erfindungsgemäßen Ver­ fahren ohne Durchführung aufwendiger Versuche verifiziert werden, welche Änderungen der technologischen und prozeßtech­ nischen Voraussetzungen zur Erreichung des vorgegebenen Zie­ les notwendig sind.A preferred development of the invention consists in that if the minimum requirements are not met the virtual integrated circuits exposures for basic technological data and there with the basic data itself and / or the circuit diagram and / or the design rules are changed and that with the Changes again tools, especially masks, and inte Free circuits created virtually and on compliance the minimum requirements are checked. In this way The effects can also be determined with a change in the implantation doses, the diffusions etc., are generated in the end product. With the invention can so the feasibility of a procedure in a simple manner and achieving a desired result with the existing technological and process engineering requirements tongues can be determined. If a desired result is not should be reached, can with the inventive Ver drive verified without performing extensive tests be what changes in technological and process engineering African prerequisites for achieving the specified target les are necessary.

Gemäß einer weiteren Ausführungsform der Erfindung ist es vorteilhaft, daß bei einer Änderung des Schaltungsplans, ei­ nes Einzelprozesses, eines Equipments und/oder anderer tech­ nologischer Voraussetzungen, welche einen Einfluß auf die technologischen Grundlagendaten haben, erneut eine virtuelle Erstellung von integrierten Schaltkreisen bei größtmöglichen Dejustagen der Werkzeuge, insbesondere Masken, durchgeführt wird, und daß die virtuell erstellten integrierten Schaltkreise auf die Einhaltung der Mindestanforderungen überprüft werden.According to a further embodiment of the invention it is advantageous that when changing the circuit diagram, ei individual process, equipment and / or other tech biological preconditions which influence the technological basic data, again a virtual one  Creation of integrated circuits with the largest possible The tools, in particular masks, are misaligned will, and that the virtually created integrated circuits on the Compliance with the minimum requirements are checked.

Insbesondere ist es möglich, bei einer Änderung des Equip­ ments für einen oder mehrere Einzelprozesse zu ermitteln, ob weiterhin die Mindestanforderungen eingehalten sind. So kann nach der Erfindung in einfacher Weise entschieden werden, ob und mit welchem Ergebnis ein Herstellungsverfahren an einem anderen Standort ausführbar ist. Durch Änderung der Angaben im Technology Rule Check-Programm können auch die Auswirkun­ gen von Änderungen bei Implantationsdosen, Diffusionen etc. anhand von Masken-/Finaldaten verifiziert werden.In particular, it is possible to change the equipment to determine whether one or more individual processes the minimum requirements are still met. So can according to the invention can be easily decided whether and with what result a manufacturing process on one other location is executable. By changing the information In the Technology Rule Check program, the effects can also be changes in implantation doses, diffusions, etc. be verified using mask / final data.

Erfindungsgemäß ist vorgesehen, daß als Einzelprozesse eine Schichttechnik, eine Lithographie, eine Ätztechnik und/oder eine Dotiertechnik eingesetzt werden. Zu diesen grundlegenden Einzelprozessen liegen ausreichend Erkenntnisse vor, so daß gerade diese Einzelprozesse sich in einer Simulation wirk­ lichkeitsnah darstellen und durchspielen lassen.According to the invention, it is provided that a Layering technique, a lithography, an etching technique and / or a doping technique can be used. To these basic Individual processes have sufficient knowledge so that these individual processes are effective in a simulation Show and play through close to reality.

Es ist bevorzugt, daß die technologischen Grundlagendaten insbesondere durch ein Equipment und durch die Einzelprozesse bestimmt werden. Daneben können zur Erfassung, Eingabe und Verknüpfung der technologischen Grundlagendaten auch Simula­ tionsdaten, Fototechnikeigenschaften, Ätzgrößen, Justierge­ nauigkeit, Testchipergebnisse, Linienspezifika und prinzipi­ elle Grundregeln mit berücksichtigt werden.It is preferred that the basic technological data in particular through equipment and through the individual processes be determined. In addition, you can enter, enter and Linking the basic technological data also Simula tion data, photo technology properties, etching sizes, alignment accuracy, test chip results, line specifics and principle All basic rules are taken into account.

In einer bevorzugten Weiterbildung der Erfindung ist vorgese­ hen, daß im Rahmen der Simulation neben der Dejustage der Werkzeuge, insbesondere Masken, die Vorhalte bei der Herstel­ lung der Bauelemente und der Leiterbahnen geändert werden. In a preferred development of the invention, it is provided hen that as part of the simulation in addition to the misalignment Tools, especially masks, which are used in the manufacture tion of the components and the conductor tracks are changed.  

Die Vorhalte stellen sozusagen Sicherheitszuschläge dar, wel­ che gewährleisten, daß auch bei einer maximalen Dejustage der Maske gewisse Mindestwerte und Mindestabmessungen erreicht werden. Die Vorhalte sind dabei maßgeblich abhängig von der Fertigungsgenauigkeit des Equipments. Sinnvollerweise werden daher bei einer Änderung des Equipments auch entsprechende Anpassungen bei den Vorhalten vorgenommen.The reserves represent security surcharges, so to speak che ensure that even with a maximum misalignment Mask certain minimum values and minimum dimensions reached become. The lead is largely dependent on the Manufacturing accuracy of the equipment. It makes sense Therefore, if the equipment changes, the corresponding changes Adjustments made to the reserves.

Besonders zuverlässige Simulationsergebnisse werden dadurch erreicht, daß auch die Werkzeuge, insbesondere Masken, auf Einhaltung von technologischen, prozeßtechnischen und linien­ spezifischen Grundregeln überprüft werden.This results in particularly reliable simulation results achieved that the tools, especially masks, on Compliance with technological, process engineering and lines specific basic rules are checked.

Es ist weiter erfindungsgemäß, daß die Erstellung des Schal­ tungsplans und/oder der Werkzeuge, insbesondere Masken, an­ hand von vorgegebenen Designregeln erfolgt. So werden durch die auf den Bool'schen Gleichungen basierenden Designregeln eine sogenannte Drawing Dimension mittels Generierung, Ska­ lierung und Sizing in eine Mask Dimension übertragen, anhand der dann die weitere Simulation durchgeführt wird.It is further according to the invention that the creation of the scarf plan and / or the tools, especially masks is done based on predetermined design rules. So be through the design rules based on the Boolean equations a so-called drawing dimension using generation, Ska Transfer and sizing into a mask dimension, based on which then carries out the further simulation.

Die Erfindung wird weiter anhand einer Prinzipskizze erläu­ tert, welche als einzige Figur beigefügt ist.The invention is further explained using a schematic diagram tert, which is attached as the only figure.

Die Prinzipskizze zeigt die grundlegenden Verfahrensschritte bei der Herstellung eines integrierten Schaltkreises.The outline sketch shows the basic procedural steps in the manufacture of an integrated circuit.

Grundlagen für die Designregeln sind insbesondere die Daten zum Equipment, zur Justage, zum Standort, zur Fototechnik, zur Simulation, zu Einzelprozessen, zu Testchips, zu Versu­ chen etc. Ausgehend von diesen Grundlagendaten werden ent­ sprechend dem Stand der Technik Designregeln erstellt. Es können hierbei Überprüfungen durch sogenannte Verifikations­ runsets, beispielsweise DRC (Design Rule Check), ERC (Electrical Rule Check), LVS (Layout Versus Scematic) oder LPE (Layout Parameter Extractor), durchgeführt werden. Weiter kann eine Maskengenerierung durch LAPO (Layout Polishing) erfolgen, dessen Ergebnis durch Mask-DRC verifiziert werden kann.The data is the basis for the design rules for equipment, for adjustment, for location, for photo technology, for simulation, for individual processes, for test chips, for Versu Chen etc. Based on this basic data, design rules based on the state of the art. It can be checked by so-called verification runsets, for example DRC (Design Rule Check), ERC (Electrical Rule Check), LVS (Layout Versus Scematic) or  LPE (Layout Parameter Extractor). Further can mask generation by LAPO (layout polishing) the results of which are verified by Mask-DRC can.

Als ein Ergebnis hiervon werden generierte und gezeichnete Masken als Maskendaten erhalten. Statt diese Masken, wie im Stand der Technik, tatsächlich zu fertigen, werden nach der Erfindung anhand der Maskendaten virtuell integrierte Schalt­ kreise gefertigt. Im Rahmen eines Technology Rule Check (TRC) werden sowohl die Maskendaten als auch die virtuell gefertig­ ten integrierten Schaltkreise überprüft. Falls gewisse Min­ destanforderungen nicht eingehalten sind, werden Änderungen vorgenommen, die dann ebenfalls in einem weiteren Schritt überprüft werden. Die Simulation wird solange durchgeführt, bis die Voraussetzungen bekannt sind, welche zur Herstellung der integrierten Schaltkreise mit den gewünschten Mindestan­ forderungen notwendig sind.As a result of this, generated and drawn ones Preserved masks as mask data. Instead of these masks, as in the State of the art to actually manufacture, according to the Invention based on the mask data virtually integrated circuit circles made. As part of a Technology Rule Check (TRC) Both the mask data and the virtual data are made Checked integrated circuits. If certain min changes are not met made in a further step be checked. The simulation is carried out as long as until the prerequisites for manufacturing are known of the integrated circuits with the desired minimum demands are necessary.

Basierend auf den ermittelten und verifizierten Daten wird dann die Herstellung der integrierten Schaltkreise bei der Fertigung von Scheiben durchgeführt. Die beim Stand der Tech­ nik erforderlichen aufwendigen Änderungen im Prozeß, bei den Masken, beim Schaltungsplan und den Designregeln aufgrund bei einer Scheibenanalyse festgestellter Mängel entfällt beidem Verfahren nach der Erfindung weitgehend.Based on the determined and verified data then the manufacture of the integrated circuits at the Manufacturing of panes carried out. The state of the art nik required complex changes in the process, in the Masks, the circuit diagram and the design rules due to a disc analysis of defects found does not apply to either Process according to the invention largely.

Durch das erfindungsgemäße Verfahren wird ein Ausfall der terminlich oft kritischen Erstdurchlaufscheiben aufgrund un­ vollständiger, falsch definierter oder fehlender Designregeln vermieden. Eine fehlerhafte oder unvollständige Generierung durch LAPO-Runsets werden rechtzeitig erkannt. Hierdurch wer­ den nach Fertigungsanlauf Probleme verhindert, wie sie bei­ spielsweise durch Ausbeuteverlust, erneute Charakterisierung oder Freigabeverzögerung entstehen. Mit dem erfindungsgemäßen Verfahren können zuverlässige Aussagen über die Fertigbarkeit eines Designs in angestrebten Prozessen und/oder Fremdprozes­ sen getroffen werden. Grundsätzlich können mit dem Verfahren auch bestehende Designs und selbst Fremddesigns auf die Ein­ haltung von linienspezifischen Anforderungen überprüft werden. Weiter ist auch die Analyse von Ausbeuteproblemen unbekannter Ursache bei vorhandenen Designs möglich.A failure of the often very critical due date due to un complete, incorrectly defined or missing design rules avoided. An incorrect or incomplete generation through LAPO runsets are recognized in time. Hereby who which prevents problems after the start of production, as with for example through loss of yield, re-characterization or release delay. With the invention  Procedures can make reliable statements about manufacturability a design in targeted processes and / or external processes must be taken. Basically you can use the procedure also existing designs and even third-party designs compliance with line-specific requirements checked become. Another is the analysis of yield problems unknown cause possible with existing designs.

Claims (8)

1. Verfahren zur Herstellung eines integrierten Schaltkreises bei dem mindestens eine Schicht aus elektronischen Bauelemen­ ten und Leiterbahnen entsprechend einem vorgegebenen Schal­ tungsplan auf einem Siliziumsubstrat ausgebildet werden, wo­ bei zur Ausbildung der Bauelemente und Leiterbahnen anhand von vorgegebenen technologischen Grundlagendaten Werkzeuge, insbesondere Masken, erstellt werden, mit denen dann in Ein­ zelprozessen die Schaltungselemente und Leiterbahnen auf dem Siliziumsubstrat erstellt werden, dadurch gekennzeichnet,
  • 1. daß die Werkzeuge, insbesondere Masken, zunächst virtuell generiert werden,
  • 2. daß im Rahmen einer Computersimulation mit den virtuellen Werkzeugen, insbesondere Masken, integrierte Schaltkreise virtuell gefertigt werden,
  • 3. daß bei der virtuellen Fertigung der integrierten Schalt­ kreise abweichend von einer theoretisch optimalen Werkzeug­ position Dejustagen der Werkzeuge, insbesondere Masken, eingestellt werden,
  • 4. daß die virtuell gefertigten integrierten Schaltkreise auf die Einhaltung von Mindestanforderungen, insbesondere Min­ dest- und Maximalabmessungen, hin überprüft werden und
  • 5. daß die Herstellung der integrierten Schaltkreise und der dafür notwendigen Werkzeuge erst dann durchgeführt wird, wenn die Mindestanforderungen bei den virtuell gefertigten integrierten Schaltkreisen eingehalten sind.
1. Method for producing an integrated circuit in which at least one layer of electronic components and conductor tracks are formed in accordance with a predetermined circuit diagram on a silicon substrate, where tools, in particular masks, are created for the formation of the components and conductor tracks using predetermined technological basic data , with which the circuit elements and conductor tracks are then created on the silicon substrate in individual processes, characterized in that
  • 1. that the tools, in particular masks, are initially generated virtually,
  • 2. that integrated circuits are produced virtually as part of a computer simulation using the virtual tools, in particular masks,
  • 3. that in the virtual production of the integrated circuits deviating from a theoretically optimal tool position, misalignments of the tools, in particular masks, are set,
  • 4. that the virtually manufactured integrated circuits are checked for compliance with minimum requirements, in particular minimum and maximum dimensions, and
  • 5. that the manufacture of the integrated circuits and the tools necessary for this is only carried out when the minimum requirements for the virtually manufactured integrated circuits are met.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
  • 1. daß bei einer Nichteinhaltung der Mindestanforderungen bei den virtuell gefertigten integrierten Schaltkreisen die Voraussetzungen für die technologischen Grundlagendaten und damit die Grundlagendaten selbst und/oder der Schaltungs­ plan geändert werden und
  • 2. daß mit den Änderungen erneut Werkzeuge, insbesondere Mas­ ken, und integrierte Schaltkreise virtuell erstellt und auf die Einhaltung von Mindestanforderungen hin überprüft wer­ den.
2. The method according to claim 1, characterized in that
  • 1. that in the event of non-compliance with the minimum requirements for the virtually manufactured integrated circuits, the requirements for the basic technological data and thus the basic data itself and / or the circuit plan are changed and
  • 2. that with the changes again tools, especially Mas ken, and integrated circuits virtually created and checked for compliance with minimum requirements.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
  • 1. daß bei einer Änderung des Schaltungsplans, eines Einzel­ prozesses, eines Equipments und/oder anderer technologi­ scher Voraussetzungen, welche einen Einfluß auf die techno­ logischen Grundlagendaten haben, erneut eine virtuelle Er­ stellung von integrierten Schaltkreisen bei größtmöglichen Dejustagen der Werkzeuge, insbesondere Masken, durchgeführt wird und
  • 2. daß die virtuell erstellten integrierten Schaltkreise auf die Einhaltung der Mindestanforderungen hin überprüft wer­ den.
3. The method according to claim 1 or 2, characterized in
  • 1. that in the event of a change in the circuit diagram, an individual process, equipment and / or other technological prerequisites which have an influence on the basic technological data, again a virtual creation of integrated circuits with the greatest possible misalignment of the tools, in particular masks, is carried out and
  • 2. that the virtually created integrated circuits are checked for compliance with the minimum requirements.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Einzelprozesse eine Schichttechnik, eine Lithogra­ phie, eine Ätztechnik und/oder eine Dotiertechnik eingesetzt werden.4. The method according to any one of claims 1 to 3, characterized, that as individual processes a layering technique, a lithograph phie, an etching technique and / or a doping technique used become. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die technologischen Grundlagendaten insbesondere durch ein Equipment und durch die Einzelprozesse bestimmt werden.5. The method according to any one of claims 1 to 4, characterized, that the basic technological data in particular through equipment and through which individual processes are determined. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß im Rahmen der Simulation neben der Dejustage der Werkzeu­ ge, insbesondere Masken, die Vorhalte bei der Herstellung der Bauelemente und der Leiterbahnen geändert werden.6. The method according to any one of claims 1 to 5, characterized,  that as part of the simulation in addition to the misalignment of the tools ge, in particular masks, the lead in the manufacture of the Components and the conductor tracks are changed. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß auch die Werkzeuge, insbesondere Masken, auf die Einhal­ tung von technologischen, prozeßtechnischen und linienspezi­ fischen Grundregeln überprüft werden.7. The method according to any one of claims 1 to 6, characterized, that the tools, especially masks, on the Einhal development of technological, process engineering and line spec basic rules are checked. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Erstellung des Schaltungsplans und/oder der Werkzeuge anhand von vorgegebenen Designregeln erfolgt.8. The method according to any one of claims 1 to 7, characterized, that the creation of the circuit diagram and / or the tools based on predetermined design rules.
DE19738717A 1997-09-04 1997-09-04 CAD integrated circuit manufacturing method Expired - Fee Related DE19738717C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19738717A DE19738717C1 (en) 1997-09-04 1997-09-04 CAD integrated circuit manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19738717A DE19738717C1 (en) 1997-09-04 1997-09-04 CAD integrated circuit manufacturing method

Publications (1)

Publication Number Publication Date
DE19738717C1 true DE19738717C1 (en) 1999-04-22

Family

ID=7841214

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19738717A Expired - Fee Related DE19738717C1 (en) 1997-09-04 1997-09-04 CAD integrated circuit manufacturing method

Country Status (1)

Country Link
DE (1) DE19738717C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369236C (en) * 2003-12-22 2008-02-13 上海贝岭股份有限公司 Method for manufacturing high accuracy analog circuit chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939681A (en) * 1987-04-30 1990-07-03 Hitachi Ltd. Circuit simulation method for semiconductor device including field effect transistors
DE19628874A1 (en) * 1995-07-17 1997-02-27 Sony Corp A method of correcting a mask pattern and a mask, a method of exposure, an apparatus therefor, and a photomask and semiconductor device using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939681A (en) * 1987-04-30 1990-07-03 Hitachi Ltd. Circuit simulation method for semiconductor device including field effect transistors
DE19628874A1 (en) * 1995-07-17 1997-02-27 Sony Corp A method of correcting a mask pattern and a mask, a method of exposure, an apparatus therefor, and a photomask and semiconductor device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369236C (en) * 2003-12-22 2008-02-13 上海贝岭股份有限公司 Method for manufacturing high accuracy analog circuit chip

Similar Documents

Publication Publication Date Title
EP1337838B1 (en) Method and device for determining the properties of an integrated circuit
DE19727247A1 (en) Semiconductor device production using lithographic mask replica
EP1193552A2 (en) Process for establishing mask lay-out data for simulating a lithographic process and for defining an optimized mask lay-out data; corresponding equipment and programs
DE102006051489B4 (en) Test structure for OPC-induced short circuits between lines in a semiconductor device and measurement method
EP0250620B1 (en) Method and device for electrically testing printed circuits
DE19726835B4 (en) Photomask for a process margin test and a method of performing a process margin test using this mask
DE102013213785A1 (en) Method and system for determining overlap process windows in semiconductors by inspection techniques
DE19738717C1 (en) CAD integrated circuit manufacturing method
DE102005003001A1 (en) Optical proximity effect correcting method, involves applying simulation models for correction of optical proximity effect on structural units and storing sample with structural units for transmission of sample on substrate
EP1107313A2 (en) On-chip test circuit to control the succession of exposure masks
DE102013202484B4 (en) SOI wafer and process for its production
DE10138142B4 (en) Method for analyzing an integrated electrical circuit
DE10352740A1 (en) Auxiliary structure features with a size below the resolution
DE102017117322A1 (en) Method for producing a semiconductor component by means of computer-aided design of test scenarios
DE10010285A1 (en) Test structure with integrated semiconductor
DE102008016266B4 (en) Method for optimizing the layout of at least one transfer device for producing direct and indirect structures
DE3234413A1 (en) METHOD FOR AUTOMATIC TROUBLESHOOTING INSIDE VLSI CIRCUITS WITH AN ELECTRON PROBE AND DEVICE FOR CARRYING OUT SUCH A METHOD
DE2554611A1 (en) METHOD AND DEVICE FOR AUTOMATIC ASSEMBLY CONTROL
CN109188857A (en) Layout splitting method and splitting system
DE19903200B4 (en) Method for correcting the mask layout in the production of structures on the surface of a semiconductor wafer
DE102005039394A1 (en) A method of searching for potential errors of an integrated circuit layout
DE3810486C2 (en)
DE2520743C3 (en) Semiconductor wafer with an alignment mark for alignment in a device for electron beam exposure and a method for manufacturing
DE19827935A1 (en) Characteristic value simulator for semiconductor integrated circuit
DE102018121911A1 (en) Method for positioning the test substrate, probes and inspection unit relative to each other and Prober for its execution

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee