DE19732723B4 - Low-inductance circuit arrangement - Google Patents

Low-inductance circuit arrangement Download PDF

Info

Publication number
DE19732723B4
DE19732723B4 DE1997132723 DE19732723A DE19732723B4 DE 19732723 B4 DE19732723 B4 DE 19732723B4 DE 1997132723 DE1997132723 DE 1997132723 DE 19732723 A DE19732723 A DE 19732723A DE 19732723 B4 DE19732723 B4 DE 19732723B4
Authority
DE
Germany
Prior art keywords
circuit arrangement
metal sheet
inductance
connections
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1997132723
Other languages
German (de)
Other versions
DE19732723A1 (en
Inventor
Paul Dr. Mourick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE1997132723 priority Critical patent/DE19732723B4/en
Publication of DE19732723A1 publication Critical patent/DE19732723A1/en
Application granted granted Critical
Publication of DE19732723B4 publication Critical patent/DE19732723B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

Induktivitätsarme Schaltungsanordnung für Leistungshalbleitermodule in Halbrückenanordnung mit einem oder mehreren auf einem Substrat angeordneten induktivitätsarm aufgebauten Kommutierungskreisen (Tr1, Tr2, D1, D2), Gleich- und Wechselstrom-Lastanschlüssen sowie mindestens einem induktivitätsarm aufgebauten Zwischenkreis, wobei die Gleichstromanschlüsse als flächige oder runde Anschlusswinkel ausgeführt sind dadurch gekennzeichnet, daß
bei flächiger Ausgestaltung die Anschlusswinkel mit den Kontaktflächen nebeneinander und in einer Ebene angeordnet sind;
und mindestens ein Metallblech (F2) aus einem elektrisch leitenden, nicht magnetisierbaren Material in minimalem Abstand und elektrisch isoliert von dem positiven und dem negativen Gleichstromanschluß benachbart zu diesen angeordnet ist.Inductance-poor circuit arrangement for power semiconductor modules in a half-bridge arrangement with one or more arranged on a substrate inductively constructed commutation (Tr1, Tr2, D1, D2), DC and AC load terminals and at least one inductively constructed intermediate circuit, the DC connections are designed as a flat or round connection angle characterized in that
in flat design, the connection angle with the contact surfaces are arranged side by side and in a plane;
and at least one metal sheet (F2) of electrically conductive non-magnetizable material is disposed at a minimum distance and electrically isolated from the positive and negative DC terminals adjacent thereto.

Figure 00000001
Figure 00000001

Description

Die Erfindung beschreibt eine induktivitätsarme Schaltungsanordnung für Stromumrichter nach den Merkmalen des Oberbegriffes des Anspruches 1. Elektronische Schaltungsanordnungen sind mehrfach aus der Literatur bekannt. Die Problematik der parasitären Streuinduktivitäten bei Schaltungsanordnungen gewinnt zunehmend an Bedeutung bei der weiteren Erhöhung der Leistungsdichte und der Schaltgeschwindigkeiten dieser Anordnungen.The The invention describes an inductance-poor circuit arrangement for power converters according to the features of the preamble of claim 1. Electronic Circuit arrangements are known several times from the literature. The Problem of parasitic stray inductances in circuit arrangements is becoming increasingly important in the other increase the power density and the switching speeds of these arrangements.

Bei Einsatz von Transistorschaltern aus neuer Entwicklung, wie es IGBT und MOSFET darstellen, können die Streuinduktivitäten durch Überspannungen während der Schaltvorgänge zum Ausfall der Schaltungsanordnung führen. Zumindest ist die Höchstleistung von Schaltungsanordnungen gemindert, wenn nicht alle Faktoren zur Reduzierung der bei dem Betrieb von Schaltungsanordnungen auftretenden Streuinduktivitäten konstruktiv so berücksichtigt worden sind, daß ein Minimum der parasitären Induktivitäten angestrebt worden ist. Bei größeren Streuinduktivitäten muß die Ausschaltgeschwindigkeit reduziert werden, wodurch die Gesamtverluste der Schaltungsanordnung steigen.at Use of transistor switches from new development, as IGBT and MOSFET the leakage inductances due to overvoltages while the switching operations lead to failure of the circuit. At least that's the maximum performance reduced by circuitry, if not all factors to Reduction of the occurring during the operation of circuit arrangements stray inductances constructively so considered have been that one Minimum of parasitic inductors has been sought. For larger stray inductances, the turn-off speed must be reduced, reducing the overall losses of the circuit climb.

Weiterhin beeinflußt das Magnetfeld der Hauptstromführungen bei eng benachbarten Hauptstrom- und Ansteuerverbindungen in Schaltungsanordnungen hoher Packungsdichte die Funktionssicherheit, insbesondere bei Leistungsschaltern mit hoher Schaltgeschwindigkeit und großen Werten von di/dt (schnelle Schalter), weil sich jede einzelne Leitungsverbindung als parasitäre Induktivität beim Schaltbetrieb verhält, was in der Ansteuerung besonders kritisch ist und deshalb besondere Schutzmaßnahmen erfordert, wie das bereits in DE 196 28 131 A1 dargestellt wurde.Furthermore, the magnetic field of the main current leads in closely adjacent main current and drive connections in circuits of high density, the reliability, especially for circuit breakers with high switching speed and large values of di / dt (fast switch), because each individual line connection behaves as a parasitic inductance in switching operation, which is particularly critical in the control and therefore requires special protective measures, as already in DE 196 28 131 A1 was presented.

Ein induktivitätsarmer Aufbau ist somit bereits in der kleinsten Zelle, dem vorzugsweise auf DCB-Keramiken (Direct Copper Bonding) gelöteten Kommutierungskreis erforderlich. Dieser besteht aus einem Schalttransistor (MOSFET oder IGBT), einer Freilaufdiode und einer mit Kupferätzstrukturen versehenen DCB-Keramik. Diese Problematik ist beispielhaft Gegenstand der Erfindung in DE 41 05 155 A1 .A low-inductance structure is therefore already required in the smallest cell, the commutation circuit preferably soldered onto DCB ceramics (direct copper bonding). This consists of a switching transistor (MOSFET or IGBT), a freewheeling diode and a DCB ceramic provided with Kupferätzstrukturen. This problem is exemplified in the invention DE 41 05 155 A1 ,

Ein elektrisch eng benachbartes Anordnen der IGBT-Chips mit den zum Kommutierungskreis gehörenden Freilaufdioden sorgt für die Minimierung der auftretenden parasitären Induktivitäten. Es wird bei der Gestaltung der Ätzstruktur des Kupfers der DCB-Keramik weiterhin darauf wert gelegt, daß in dem Gatestromkreis bei der Verwendung von MOSFET oder IGBT als Schalttransistoren keine Magnetfeldverläufe der gleichstromführenden Zu- und Ableitungen vorhanden sind, wie sich zur Minimierung der Streuinduktivitäten gleichfalls eine Kupferbelegung der DCB-Rückseite, die für den Hauptstromkreis ohnedies von Wichtigkeit ist, durchgesetzt hat, wenn dies auch im übrigen durch die positive Wirkung der Kupferschicht auf die Wärmeleitfähigkeit begründet war.One electrically closely adjacent arranging the IGBT chips with the to Commutation circle belonging Freewheeling diodes ensures the minimization of parasitic inductances. It is used in the design of the etched structure of the copper of DCB ceramics continued to be worthy of note that in the Gate circuit when using MOSFET or IGBT as switching transistors no magnetic field progressions the DC current Inlets and outlets are present, as to minimize the stray inductances also a copper assignment of the DCB back, the for the main circuit is important anyway, has prevailed, if that's the case, too by the positive effect of the copper layer on the thermal conductivity was justified.

Wie Erprobungen gezeigt haben, sind wesentliche Gesichtspunkte zur Reduzierung von parasitären Induktivitäten in der äußeren Verschaltung der Gleichstromverbindungen wichtig.As Experiments have shown are essential aspects of the reduction of parasitic inductors in the outer wiring of the DC connections important.

Die DE 39 37 045 A1 offenbart einen ersten Ansatz zur Verringerung der Induktivitäten im Anschlussbereich einer Schaltungsanordnung der oben genannten Art. Hierbei bestehen alle Hauptanschlussleiter, diejenigen des positiven und des negativen Gleichspannungsanschlusses sowie auch derjenige des Wechselspannungsanschlusses aus breiten Bändern und sind in geringen Abstand in Richtung ihrer Flächennormalen zueinander angeordnet. Nachteilig ist hierbei, daß die beiden Gleichspannungsanschlüsse nicht den geringst möglichen Abstand aufweisen, wie es zur Verringerung der Induktivitäten ideal wäre, sondern, durch die mutige Anordnung des Wechselstromanschlussleiters zwischen diesen, weiterhin voneinander beabstandet sind.The DE 39 37 045 A1 discloses a first approach to reducing the inductance in the terminal region of a circuit arrangement of the type mentioned above. Here are all main connection conductors, those of the positive and negative DC voltage terminal as well as that of the AC voltage terminal of wide bands and are arranged at a small distance in the direction of their surface normal to each other. The disadvantage here is that the two DC voltage connections do not have the smallest possible distance, as would be ideal for reducing the inductances, but, by the courageous arrangement of the AC connection conductor between them, continue to be spaced from each other.

Möglichkeiten zur Verringerung der Induktivität ergaben sich nach DE 42 40 501 A1 dadurch, daß der positive und der negative Stromanschluß für die Schaltungsanordnung nicht nur eng beieinander lagen, sondern aus mehreren Teilanschlüssen gebildet wurden, die ihrerseits möglichst symmetrisch an die einzelnen Schalter herangeführt worden sind.Ways to reduce the inductance were after DE 42 40 501 A1 in that the positive and the negative power connection for the circuit arrangement were not only close to each other, but were formed from a plurality of sub-terminals, which in turn have been brought as symmetrical as possible to the individual switches.

Beim Aufbau von Leistungsschaltungsanordnungen werden überwiegend mehrere Kommutierungskreise zusammengeschaltet. Die Vermeidung parasitäterer Induktivitäten in allen Gleichstrom führenden Verbindungselementen ist hier Voraussetzung der Erzielung höchster Leistungsfähigkeiten und einer maximalen Zuverlässigkeit, eine gleichmäßige Stromaufteilung in Parallelschaltungen ist nur induktivitätsarm möglich.At the Construction of power circuit arrangements become predominant several commutation circuits interconnected. The avoidance of parasitic inductances in all DC leading Connecting elements here is a prerequisite for achieving the highest performance capabilities and a maximum reliability, a uniform flow distribution in parallel circuits only inductance is possible.

In DE 195 19 538 A1 werden ausführlich die Voraussetzungen für die Funktionsfähigkeit und einen stabilen Betrieb beschrieben. Danach ist ein gleichmäßiges Schaltverhalten in Zusammenwirken mit der Gesamteinheit, bei dem Einsatz der dort beispielhaft genannten IGBT, nur dann gewährleistet, wenn die parasitären Induktivitäten und ohmschen Widerstände in den Kollektoren bzw. in den Emittern aller IGBT-Schalter untereinander gleich sind.In DE 195 19 538 A1 The requirements for functionality and stable operation are described in detail. Thereafter, a uniform switching behavior in cooperation with the entire unit, in the use of there exemplified IGBT, guaranteed only if the parasitic inductances and ohmic resistances in the collectors or in the emitters of all IGBT switches are equal to each other.

Ungleiche Weglängen zu den Kollektoren bzw. Emittern führen zu Unterschieden im Schaltverhalten auch dann, wenn die Summe der Kollektor- und Emitterinduktivitäten jeweils pro IGBT gleich sind. Bei Kurzschlußabschaltung ist dieses unterschiedliche Verhalten am wahrscheinlichsten feststellbar. Die zu vermeidenden Unterschiede führen zu unterschiedlichen Schaltverlusten, was in gleicher Weise für MOSFET-Schalter gilt.Unequal path lengths to the collectors or emitters lead to differences in Schaltver hold even if the sum of the collector and emitter inductances are the same for each IGBT. With short-circuit shutdown, this different behavior is most likely to be noticeable. The differences to be avoided lead to different switching losses, which applies in the same way to MOSFET switches.

Beim Schaltprozeß sind nicht alle parallel arbeitenden Leistungsschalter exakt gleichartig in ihrer Arbeitsweise. Bedingt durch den geometrischen Aufbau der Schaltungsanordnung und der Leistungsverschienung sind Unterschiede in den parasitären Induktivitäten gegeben, die zu einem zeitlich uneinheitlichen Schaltverhalten einzelner Leistungsschalter führen, was zu Fehlverhalten in der gesamten Schaltungsanordnung durch parasitäre Schwingungen führen kann.At the Switching process are not all parallel circuit breakers exactly the same in their way of working. Due to the geometric structure of Circuitry and the power bus are differences in the parasitic inductors given to a temporally inconsistent switching behavior of individual Lead breaker, which can lead to malfunction in the entire circuit by parasitic vibrations.

Die praktischen Erfahrungen mit Schaltungsanordnungen der Leistungsklasse haben gezeigt, daß ein Aufbau unter Zuhilfenahme eines flächigen Zwischenkreises positive Wirkungen auf die Leistungsfähigkeit der Schaltung besitzt. Als Zwischenkreis wird die schaltungsinterne Verbindungstechnik der Gleichstromanschlüsse aller Einzelschalter zu einer Schaltungseinheit bezeichnet. Der Zwischenkreis bewirkt eine Gleichspannungsglättung (wegen der Netzgleichrichtung und der pulsförmigen Ausgangsströme), dient als Energiespeicher (bei Netzausfall und bei der Rückspeisung in Bremsstellern) und gleichzeitig zur Entstörung (Netzentkopplung und Begrenzung von Überspannungen) der Schaltungsanordnung.The Practical experience with circuit arrangements of the power class have shown that one Construction with the aid of a two-dimensional DC positive Effects on performance the circuit owns. The DC link is the internal circuit Connection technology of DC connections of all individual switches to a circuit unit. The DC link causes a DC smoothing (because of the network rectification and the pulse-shaped output currents), is used as energy storage (in case of power failure and in the feedback in brake actuators) and at the same time for suppression (network decoupling and limitation of overvoltages) the circuit arrangement.

Die flächige Ausführung von Zwischenkreisen ist auch in EP 0 185 181 A1 beschrieben. Hier wurden die Erfahrungen, wie sie in DE 34 20 535 C2 aufgeführt sind, ausgebaut. DE 41 10 339 C2 beschreibt eine Wechselrichtereinheit mit verbesserter Stromleiterplattenkonfiguration.The areal design of intermediate circuits is also in EP 0 185 181 A1 described. Here were the experiences, as in DE 34 20 535 C2 expanded. DE 41 10 339 C2 describes an inverter unit with improved circuit board configuration.

Die dem Stand der Technik zuordenbaren Maßnahmen beinhalten die Verwendung geeigneter paralleler Kupferplatten als Stromschienen, Minimieren der stromdurchflossenen Flächen, Minimieren der Isolationsschichtdicke bei eng benachbarten Platten der gegensätzlichen Pole, Parallelschalten von parasitären Induktivitäten und Zusammenfassen der gleichpoligen Schienen über kurze Wege bei großem Leitungsquerschnitt.The The prior art assignable measures include use suitable parallel copper plates as busbars, Minimieren the areas through which electricity flows, Minimizing the insulation layer thickness for closely spaced plates the opposite Pole, parallel switching of parasitic inductances and Combining the same-pole rails over short distances with large cable cross-section.

Wie früher in DE 195 19 538 A1 beschrieben, kann der Zwischenkreis als flächige Ausführung bei entsprechender Formgebung einen Teil der Überspannungen reduzieren, durch geeignete Anordnung von Elektrolytkondensatoren ist eine weitere Reduzierung möglich, diesen sind jedoch auch größere interne parasitäre Induktivitäten eigen.As earlier in DE 195 19 538 A1 described, the intermediate circuit can reduce as a flat design with appropriate shaping a portion of the overvoltages, by suitable arrangement of electrolytic capacitors, a further reduction is possible, but these are also internal intrinsic parasitic inductances own.

Zusammenfassend wird festgestellt, daß parasitäre Induktivitäten immer größerer Beachtung bei der räumlichen Gestaltung von elektronischen Schaltungsanordnungen der Leistungsklasse finden müssen, es darf keine technologischen Positionen in der räumlichen Gestaltung von Schaltungsanordnungen geben, die nicht auf ein Minimum von parasitären Induktivitäten untersucht sind und wo entsprechende die Induktivität senkende Maßnahmen wirken.In summary it is found that parasitic inductances always greater attention at the spatial Design of electronic circuit arrangements of the power class need to find there must be no technological positions in the spatial Design of circuit arrangements that are not to a minimum of parasitic inductors are examined and where corresponding the inductance lowering activities Act.

Die vorliegende Erfindung hat sich die Aufgabe gestellt, die parasitären Induktivitäten in Schaltungsanordnungen der Leistungsklasse, speziell unter den Bedingungen des Einsatzes von schnellen Leistungsschaltern, wie IGBT und MOSFET, bei schnellen Schaltzeiten auf der Basis des erreichten Standes der Technik durch wirtschaftlich vertretbare Maßnahmen weiter zu reduzieren.The The object of the present invention is to provide the parasitic inductances in circuit arrangements the performance class, especially under the conditions of use fast circuit breakers such as IGBT and MOSFET Switching times on the basis of the achieved state of the art economically justifiable measures continue to reduce.

Die Aufgabe wird bei Schaltungsanordnungen der dargestellten Art durch die Maßnahmen des kennzeichnenden Teiles des Anspruches 1. gelöst, bevorzugte Weiterbildungen werden in den Unteransprüchen gekennzeichnet.The Task is in circuit arrangements of the type shown by the measures the characterizing part of claim 1. solved, preferred developments are in the subclaims characterized.

Durch verschiedene schaltungstechnisch realisierbare Maßnahmen ist eine Reduzierung der parasitären Induktivitäten erreichbar, wenn die Maßnahmen gleichartig in allen aufgebauten Schaltungsteilen wirken. Die dem Stand der Technik entsprechenden und oben aufgeführten Schaltungsausführungen schließen nicht alle technologischen Teile in ihre Konzeptionen ein.By Various technically feasible measures is a reduction of parasitic inductors achievable if the measures act identically in all constructed circuit parts. The the State of the art corresponding and above listed circuit designs shut down not all technological parts in their conceptions.

Die elektrischen Verbindungen zwischen den Kommutierungskreisen und dem Zwischenkreis der Schaltungsanordnung sind bisher nicht genügend beachtet worden. Gleichgültig ob der Schaltungsaufbau mittels diskreter Module in Form von Halbbrücken bzw. mittels parallelgeschalteter Einzelschalter oder mittels integrierter Bauweise realisiert wird, immer wird die Ebene der induktivitätsarm gestalteten DCB-Keramiken mit den induktivitätsarm aufgebauten Kommutierungskreisen verlassen und eine räumlich davon getrennte andere Ebene des induktivitätsarm gestalteten Zwischenkreises elektrisch mit den Gleichstromverbindungen, senkrecht zu beiden genannten Aufbauebenen liegend, kontaktiert.The electrical connections between the commutation circuits and the intermediate circuit of the circuit are not sufficiently considered Service. Indifferent whether the circuit structure by means of discrete modules in the form of half bridges or by means of parallel-connected single switch or by means of integrated Construction is always realized, the level is always the inductively designed DCB ceramics with the low inductance leave built Kommutierungskreisen and spatially thereof separate other level of inductively designed intermediate circuit electrically with the DC connections, perpendicular to both contacted lying above construction levels.

Diese zu den beiden Ebenen senkrecht liegende Verbindungsstrecke kann nennenswerte Störinduktivitäten beinhalten und damit zumindest einen Teil aller nach dem Stand der Technik die parasitären Induktivitäten in diesen Ebenen senkenden Maßnahmen negieren. Die Erfindung beschreibt die praktikablen Möglichkeiten der Reduzierung der in dieser senkrechten Verbindungsstrecke auftretenden parasitären Induktivitäten.These can be perpendicular to the two levels connecting line include significant spurious inductances and thus at least a part of all the state of the art the parasitic inductances in these Level-lowering measures negate. The invention describes the practicable possibilities the reduction of occurring in this vertical link parasitic Inductors.

Die Erfindungsgedanken werden nachfolgend an Hand von skizzenhaften Darstellungen der 1 bis 4 näher erläutert:The inventive concept will be described below with reference to sketchy representations of 1 to 4 explained in more detail:

1 stellt einen Ausschnitt eines entsprechenden Aufbaus nach dem Stand der Technik dar. 1 Fig. 2 illustrates a section of a corresponding construction according to the prior art.

2 zeigt die erfinderische Lösung anhand der Darstellung nach 1. 2 shows the inventive solution by way of illustration 1 ,

3 erläutert auf der Grundlage eines Schaltbildes den erfinderischen Effekt. 3 explains the inventive effect on the basis of a circuit diagram.

4 skizziert den erfinderischen Effekt in einem entsprechenden Diagramm. 4 outlines the inventive effect in a corresponding diagram.

1 stellt einen Ausschnitt eines entsprechenden Aufbaus nach dem Stand der Technik dar. Es wird ein diskretes Modul in offener dreidimensionaler Skizze mit einem Kommutierungskreis skizziert. Solch ein Modul wird als Halbbrücke mit Leistungstransistoren, vorzugsweise IGBT oder MOSFET (Tr1 und Tr2), gebildet. Die Freilaufdioden (D1 und D2) liegen in der gleichen Ebene aufgelötet auf einer DCB mit entsprechend schaltungsgerecht strukturierter Kupferbelegung. Die Anschlußwinkel der dargestellten Leistungsanschlüsse sind flächig ausgebildet, diese können jedoch auch andere geometrische Gestaltungsformen (beispielhaft rund) besitzen, alle drei Anschlüsse sind hier beispielhaft seitlich angeordnet. 1 FIG. 12 illustrates a portion of a corresponding prior art construction. A discrete module in open three-dimensional sketch with a commutation circle is outlined. Such a module is formed as a half bridge with power transistors, preferably IGBT or MOSFET (Tr1 and Tr2). The freewheeling diodes (D1 and D2) are soldered in the same plane on a DCB with corresponding circuit-oriented structured copper assignment. The connection angle of the illustrated power connections are flat, but they can also have other geometric shapes (example, round), all three ports are arranged here by way of example laterally.

Gezeichnet sind die 3 Anschlußwinkel aus elektrisch leitendem Material, z.B. Kupfer mit einer entsprechenden Oberflächenveredelung (z.B. Versilberung) für die beiden Gleichstrom-Anschlüsse (Plus-Minuspol) und den Wechselstromanschluß. Die DCB-Keramik ist beidseitig mit einer Kupferbeschichtung versehen, die an der einen Seite, der Aufbauseite, schaltungsgerecht strukturiert ist. Hierauf sind die Leistungsbauelemente (Tr1, Tr2, D1 D2) aufgelötet. Damit dieses Modul möglichst niederinduktiv arbeitet, muß die schraffierte Fläche (F1) auf der DCB-Keramik, die gedanklich durch das stromumflossene Gebiet eines jeden Kommutierungskreises gebildet wird, möglichst klein (minimiert) gehalten werden.Drawn are the 3 connection angles of electrically conductive material, e.g. Copper with a corresponding surface finishing (e.g., silver plating) for the two DC connections (plus negative pole) and the AC connection. The DCB ceramic is provided on both sides with a copper coating, on the one hand, the body side, structured according to the circuit is. Then the power components (Tr1, Tr2, D1 D2) are soldered on. In order to this module as possible low inductively works, the hatched area (F1) on the DCB ceramics, which mentally by the current-flowing Area of each Kommutierungskreises is formed, if possible be kept small (minimized).

Diese Maßnahme der Minimierung der stromumflossenen Fläche ist bei den senkrecht zu dieser Fläche seitlich positionierten Leistungsanschlüsse nicht möglich, weil die Abstände zwischen den Öffnungen für die Schraubanschlüsse (typisch 23 bis 28 mm) fest vorgegeben sind. Es können sich hier somit bei entsprechendem Betrieb nicht zu vernachlässigende Induktivitäten in den Anschlußwinkel oder Anschlußverbindern aufbauen.These measure the minimization of the current-flowing surface is at the perpendicular to this area laterally positioned power connections are not possible because the distances between the openings for the screw (typically 23 to 28 mm) are fixed. It can be here thus not negligible with appropriate operation inductors in the connection angle or end connectors build up.

2 zeigt die erfinderische Lösung anhand der Darstellung nach 1. Die Induktivitäten werden durch die nachfolgend erläuterten Maßnahmen erfindungsgemäß verringert. Durch eine an die Gleichstrom-Leistungsanschlüsse sehr nahe Positionierung eines nicht magnetisierbaren aber elektrisch leitenden zusätzlichen Metallbleches (F2) an beiden Gleichstrom-Leistungsanschlüssen in der geometrischen Gestalt und Relation, wie das dargestellt ist, wobei das Metallblech (F2) beispielhaft aus 1 mm dickem Kupfer- oder Aluminiumblech geformt wurde, kann die parasitäre Induktivität wirkungsvoll verringert werden. 2 shows the inventive solution by way of illustration 1 , The inductances are reduced according to the invention by the measures explained below. By positioning a non-magnetizable but electrically conductive additional metal sheet (F2) on both DC power terminals in the geometric shape and relation very close to the DC power terminals as shown, the metal sheet (F2) being exemplified by 1 mm thick copper - or aluminum sheet has been formed, the parasitic inductance can be effectively reduced.

Das Metallblech (F2) wird durch eine dünne Isolierschicht oder -folie von deutlich weniger als 100 μm Schichtdicke von den Gleichstrom-Leistungsanschlüssen elektrisch getrennt.The Sheet metal (F2) is penetrated by a thin insulating layer or foil of significantly less than 100 microns Layer thickness of the DC power terminals electrically isolated.

Dieses Metallblech (F2) wirkt wie eine kurzgeschlossene Sekundärwindung eines Transformators. Die „Primärwindung dieses Transformators" sind die Gleichstrom-Leistungsanschlüsse. Während der Schaltvorgänge der Leistungsschalter, IGBT oder MOSFET (Tr1 und Tr2), erzeugt das Magnetfeld der Gleichstrom-Leistungsanschlüsse in dem Metallblech (F2) Wirbelströme. Diese Wirbelströme dämpfen das ursprüngliche Magnetfeld der Gleichstrom-Leistungsanschlüsse und reduzieren damit die parasitäre Induktivität dieser Gleichstrom-Leistungsanschlüsse selbst.This Sheet metal (F2) acts like a short-circuited secondary winding a transformer. The "primary turn this transformer "are the DC power connections. During the switching operations the circuit breaker, IGBT or MOSFET (Tr1 and Tr2), generates the Magnetic field of the DC power connections in the metal sheet (F2) Eddy currents. These eddy currents dampen the original one Magnetic field of the DC power terminals and thus reduce the parasitic inductance of this DC power connections even.

Damit dieser Effekt eine maximale Reduzierung der Induktivität der Leistungsanschlüsse zur Folge hat, muß die Isolation zwischen dem zusätzlichen Metallblech (F2) und den Gleichstrom-Leistungsanschlüssen so dünn wie nur technologisch möglich und der Abstand zu den Gleichstrom-Leistungsanschlüssen minimiert sein. Mit einer Kunststoffolie, beispielhaft aus Polyimid von 25 μm Dicke, ist eine ausreichende Isolation vorhanden und der Abstand kann minimal gestaltet werden.In order to this effect results in a maximum reduction of the inductance of the power connections has, must Isolation between the additional Sheet metal (F2) and the DC power connections as thin as technologically possible and the distance to the DC power terminals should be minimized. With a Plastic film, for example of polyimide of 25 microns thick, is sufficient insulation is available and the distance can be minimal be designed.

Es ist nicht erforderlich, das Metallblech (F2) zu erden. Je größer die Schaltgeschwindigkeit der Leistungsschalter ist, um so dünner kann das zusätzliche Metallblech (F2) gewählt werden. In der überwiegenden Zahl aller Anwendungen kann das Metallblech (F2) eine Dicke kleiner als 0,5 mm besitzen, in jedem Falle genügt eine Dicke bis 1 mm.It it is not necessary to ground the metal sheet (F2). The bigger the Switching speed of the circuit breaker is so much thinner the extra Metal sheet (F2) selected become. In the vast majority Number of all applications, the metal sheet (F2) can be a thickness smaller than 0.5 mm, in any case, a thickness of up to 1 mm is sufficient.

Auch ist es in gleicher Weise praktisch sinnvoll, an beiden Seiten der Gleichstrom-Leistungsanschlüsse, d.h. sowohl an der Vorder- als auch an der Hinterseite nach 2, solche zusätzliche Metallbleche (F2) anzuordnen. Als Material für das Metallblech (F2) wird vorzugsweise Kupfer oder Aluminium gewählt, bei anderer Materialwahl ist auf deren gute elektrische Leitfähigkeit zu achten.Also, it is practically useful in the same way, on both sides of the DC power connections, ie both at the front and at the rear 2 to arrange such additional metal sheets (F2). As the material for the metal sheet (F2) is preferably selected copper or aluminum, with other choice of material is to pay attention to their good electrical conductivity.

Der Unterschied in der Größe der parasitären Induktivität ist bei Einsatz von Aluminium oder Kupfer kaum meßbar. Bei Experimenten im Labor wurde eine Reduzierung der Induktivität der Gleichstrom-Leistungsanschlüsse von 30% festgestellt. In keinem Fall darf das Metallblech (F2) ein magnetisierbares Material, wie beispielhaft Eisen oder Nickel, sein. Es ist von Vorteil, wenn das zusätzliche Metallblech (F2) über die Ränder der Gleichstrom-Leistungsanschlüsse hinausragt, wie das in 2 dargestellt ist. Wenn das Metallblech kleiner als der Außenabstand der Gleichstrom-Leistungsanschlüsse ist, wird der Effekt der Reduzierung der parasitären Induktivitäten geringer.The difference in the size of the parasitic inductance is barely measurable when using aluminum or copper. In laboratory experiments, a 30% reduction in direct current power inductance inductance was noted. In no case may the metal sheet (F2) be a magnetizable material, such as iron or nickel. It is advantageous if the additional metal sheet (F2) extends beyond the edges of the DC power terminals, as in 2 is shown. If the metal sheet is smaller than the outside distance of the DC power terminals, the effect of reducing the parasitic inductances becomes smaller.

Bedingt durch die Tatsache, daß im Wechselstromanschluß üblicherweise nur Ströme mit relativ geringen zeitlichen Stromänderungen (di/dt) fließen, ist es wenig sinnvoll, das oben beschriebene Metallblech (F2) seitlich bis über den Wechselstromanschluß hinaus zu vergrößern. Bei größeren Werten von di/dt im Wechselstromanschluß kann eine Metallfläche parallel zu allen Leistungsanschlüsse dennoch sinnvoll sein. In der Praxis würde das eine größere Flächenausdehnung des Metallbleches (F2) über den Wechselstromanschluß hinaus bedeuten.Due to the fact that in the AC connection usually only currents with relatively small temporal current changes ( di / dt ) flow, it makes little sense, the metal sheet (F2) described above to increase laterally beyond the AC connection addition. For larger values of di / dt in the ac connection, a metal surface parallel to all power connections may still be useful. In practice, this would mean a larger areal extent of the metal sheet (F2) beyond the ac connection.

3 erläutert auf der Grundlage eines Schaltbildes den erfinderischen Effekt. In der Darstellung ist der Abgriff für die meßtechnische Erfassung der erfinderischen Effekte erläutert. Eine Halbbrücke mit zwei Kommutierungskreisen, analog zu 2, ist niederinduktiv (L3+ und L3–) auf einer DCB-Keramik aufgebaut, die magnetische Kopplung wird durch den doppelten Strich zwischen den Punkten L3+ und L3– veranschaulicht. 3 explains the inventive effect on the basis of a circuit diagram. In the illustration, the tap for the metrological detection of the inventive effects is explained. A half-bridge with two commutation circuits, analogous to 2 , is low-inductance (L3 + and L3-) built on a DCB ceramic, the magnetic coupling is represented by the double line between the points L3 + and L3-.

Der Zwischenkreis mit zwei eingebundenen Elektrolytkondensatoren (Elko's) ist flächig durch ein positiv und ein negativ gepoltes ebenes Blech, die eng benachbart aufgebaut sind, magnetisch gekoppelt, also induktivitätsarm ausgebildet, was analog durch den Doppelstrich zwischen L1+ und L1– veranschaulicht wird.Of the DC link with two integrated electrolytic capacitors (Elko's) is flat through a positive and a negative poled flat sheet, the closely adjacent are constructed, magnetically coupled, that is designed to be low in inductance, which is analogously illustrated by the double line between L1 + and L1- becomes.

Mit L2+ und L2– sind die senkrecht zu den beiden vorgenannten anderen Ebenen aufgebauten Gleichstromverbindungen bezeichnet. Die erfinderische magnetische Kopplung ist punktiert angedeutet.With L2 + and L2- are the perpendicular to the two aforementioned other levels constructed DC connections designated. The inventive magnetic coupling is punctured indicated.

Mit u1 ist der meßtechnische Spannungsabgriffdirekt an den Zuleitungen zum Zwischenkreis bezeichnet. u2 ist der Spannungsabgriff direkt auf der DCB-Keramik an den Positionen, in denen die Gleichstromverbindungen aufgelötet worden sind.With u1 is the metrological Voltage tap directly at the supply lines to the DC link. u2 is the voltage tap directly on the DCB ceramic at the positions, where the DC connections have been soldered.

4 skizziert den erfinderischen Effekt in einem entsprechenden Diagramm. Dargestellt sind die Strom- bzw. Spannungsverläufe in Abhängigkeit von dem zeitlichen Verlauf des Schaltvorganges eines Kommutierungskreises zu dem Zeitpunkt des Schaltvorganges. Zum Zeitpunkt t0 öffnet der Leistungsschalter des gemessenen Kommutierungskreises. Mit einem beispielhaft eingestellten di/dt von ca. 1.500 A/μs fällt der Strom ab (Kurvenverläufe 1 und 2). An dem Spannungsabgriff an der DCB-Keramik (u2) baut sich eine Überspannung (Kurvenverläufe 5 und 6) bis zu dem Schaltzeitpunkt tx auf. An dem Spannungsabgriff u1 baut sich in der gleichen Zeiteinheit gleichfalls eine Überspannung auf. 4 outlines the inventive effect in a corresponding diagram. Shown are the current or voltage waveforms as a function of the time course of the switching operation of a Kommutierungskreises at the time of the switching operation. At time t 0 opens the circuit breaker of the measured Kommutierungskreises. The current drops with a di / dt of approx. 1,500 A / μs (curves) 1 and 2 ). At the voltage tap on the DCB ceramic (u2) an overvoltage builds up (curves 5 and 6 ) up to the switching time t x . An overvoltage also builds up at the voltage tap u1 in the same time unit.

Die Wirkung des erfinderischen Metallbleches (F2) ist in den Kurvenverläufen ablesbar und einer quantitativen Bewertung zugänglich. Durch die magnetische Kopplung mittels Metallblech (F2) verändert sich die Induktivität der senkrecht zur Ebene der Kommutierungskreise aufgebauten Gleichstromverbinder und damit die Gesamtinduktivität. Hiermit verändert sich dann auch die Überspannung u1 von Kurvenverlauf 4 (ohne Blech) zum Kurvenverlauf 3 (mit Blech). An der Spannungsmeßstelle U2 verändert sich die Überspannung von Kurvenverlauf 5 (ohne Blech) zu Kurvenverlauf 6 (mit Blech).The effect of the inventive metal sheet (F2) can be read in the curves and a quantitative evaluation accessible. Due to the magnetic coupling by means of metal sheet (F2), the inductance of the DC connector constructed perpendicular to the plane of the commutation circuits and thus the total inductance changes. This also changes the overvoltage u1 of the curve 4 (without sheet metal) to the curve 3 (with sheet metal). At the voltage measuring point U2 the overvoltage of the curve changes 5 (without sheet metal) to curve 6 (with sheet metal).

Resultierend aus der geringeren Gesamtkapazität erhöht sich die Geschwindigkeit des Stromabfalles in dem Zeitraum von t0 bis tx, was gleichbedeutend mit einem größeren di/dt (Kurvenverlauf 1) ist. Die experimentelle Wirkung der magnetischen Kopplung an den Gleichstromverbindungen konnte durch Verringerung der parasitären Überspannungen um 30% gegenüber den Ausgangswerten bei Aufbauten nach dem Stand der Technik gefunden werden. Durch die Verringerung der parasitären Induktivität in den erfinderischen Positionen kann die Gesamtinduktivität der Schaltungsanordnung wirksam reduziert werden, was sich nachweislich positiv auf eine höhere Schaltgeschwindigkeit und damit auf eine geringere Verlustleistung jeder Schaltungsanordnung auswirkt.As a result of the lower total capacity, the speed of the current drop increases in the period from t 0 to t x , which is equivalent to a larger di / dt (curve 1 ). The experimental effect of the magnetic coupling on the DC connections could be found by reducing the parasitic overvoltages by 30% compared to the starting values in prior art constructions. By reducing the parasitic inductance in the inventive positions, the total inductance of the circuit arrangement can be effectively reduced, which has been shown to have a positive effect on a higher switching speed and thus on a lower power loss of each circuit arrangement.

Claims (7)

Induktivitätsarme Schaltungsanordnung für Leistungshalbleitermodule in Halbrückenanordnung mit einem oder mehreren auf einem Substrat angeordneten induktivitätsarm aufgebauten Kommutierungskreisen (Tr1, Tr2, D1, D2), Gleich- und Wechselstrom-Lastanschlüssen sowie mindestens einem induktivitätsarm aufgebauten Zwischenkreis, wobei die Gleichstromanschlüsse als flächige oder runde Anschlusswinkel ausgeführt sind dadurch gekennzeichnet, daß bei flächiger Ausgestaltung die Anschlusswinkel mit den Kontaktflächen nebeneinander und in einer Ebene angeordnet sind; und mindestens ein Metallblech (F2) aus einem elektrisch leitenden, nicht magnetisierbaren Material in minimalem Abstand und elektrisch isoliert von dem positiven und dem negativen Gleichstromanschluß benachbart zu diesen angeordnet ist.Inductance-poor circuit arrangement for power semiconductor modules in a half-bridge arrangement with one or more arranged on a substrate inductively constructed commutation (Tr1, Tr2, D1, D2), DC and AC load terminals and at least one inductively constructed intermediate circuit, the DC connections are designed as a flat or round connection angle characterized in that in the planar configuration, the connection angle with the contact surfaces are arranged side by side and in a plane; and at least one metal sheet (F2) of electrically conductive non-magnetizable material is disposed at a minimum distance and electrically isolated from the positive and negative DC terminals adjacent thereto. Induktivitätsarme Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Metallblech (F2) in seiner flächigen Größe mindestens an die Geometrie der äußeren Konturen der Gleichstromanschlüsse der Schaltungsanordnung angepaßt ist.inductance Circuit arrangement according to Claim 1, characterized in that the metal sheet (F2) in its plane Size at least the geometry of the outer contours the DC connections adapted to the circuit arrangement is. Induktivitätsarme Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Metallblech (F2) in seiner Breite beide Gleichstromanschlüsse zumindest überdeckt, sich in seiner Höhe von der DCB-Keramik bis zum Zwischenkreis erstreckt und eine Stärke von 35 μm bis 2 mm aufweist.inductance Circuit arrangement according to Claim 2, characterized in that the metal sheet (F2) at least covers both DC connections in its width, in its height extends from the DCB ceramic to the DC link and a thickness of 35 μm to 2 mm. Induktivitätsarme Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand zwischen dem Metallblech (F2) und den Gleichstromanschlüssen weniger als 100 μm beträgt.inductance Circuit arrangement according to Claim 1, characterized in that the distance less between the metal sheet (F2) and the DC terminals as 100 μm is. Induktivitätsarme Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Isolationschicht zur elektrischen Isolierung eine Folie aus organischen Polymeren mit hoher elektrischer Isolierfähigkeit und einer Temperaturdauerbeständigkeit größer 200°C, wie Polyimid, ist.inductance Circuit arrangement according to Claim 1, characterized in that the insulating layer for electrical insulation, a film of organic polymers with high electrical insulation capability and a thermal stability greater than 200 ° C, such as polyimide, is. Induktivitätsarme Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Isolation des Metallbleches (F2) von den Gleichstromanschlüssen durch Beschichten der Gleichstromanschlüsse oder des Metallbleches selbst mit einem elektrisch isolierenden und temperaturbeständigen Überzug erreicht wird.inductance Circuit arrangement according to Claim 1, characterized in that the insulation of the metal sheet (F2) from the DC terminals by coating the DC terminals or the metal sheet itself with an electrically insulating and temperature resistant coating achieved becomes. Induktivitätsarme Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Metallblech (F2) in seiner flächigen Größe mindestens an die Geometrie der beliebigen äußeren Konturen der Gleich- und Wechselstromanschlüsse angepaßt ist.inductance Circuit arrangement according to Claim 1, characterized in that the metal sheet (F2) in its plane Size at least the geometry of any outer contours of the DC and AC connections is adapted.
DE1997132723 1997-07-30 1997-07-30 Low-inductance circuit arrangement Expired - Lifetime DE19732723B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997132723 DE19732723B4 (en) 1997-07-30 1997-07-30 Low-inductance circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997132723 DE19732723B4 (en) 1997-07-30 1997-07-30 Low-inductance circuit arrangement

Publications (2)

Publication Number Publication Date
DE19732723A1 DE19732723A1 (en) 1999-02-04
DE19732723B4 true DE19732723B4 (en) 2005-07-07

Family

ID=7837307

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997132723 Expired - Lifetime DE19732723B4 (en) 1997-07-30 1997-07-30 Low-inductance circuit arrangement

Country Status (1)

Country Link
DE (1) DE19732723B4 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009026479A1 (en) * 2009-05-26 2010-12-02 Infineon Technologies Ag Power semiconductor module i.e. power converter, has band conductor connecting intermediate circuit capacitor and power semiconductor element, and conductor loop and ohmic resistor coupled to band conductor
DE102016117248A1 (en) 2016-09-14 2018-03-15 Semikron Elektronik Gmbh & Co. Kg Circuit device with a first and a second power semiconductor module and with a DC link busbar

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018218961A1 (en) 2018-11-07 2020-05-07 Robert Bosch Gmbh Circuit arrangement for controlling an electrical machine

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3420535C2 (en) * 1984-06-01 1986-04-30 Anton Piller GmbH & Co KG, 3360 Osterode Semiconductor module for a fast switching arrangement
EP0185181A1 (en) * 1984-11-28 1986-06-25 BBC Brown Boveri AG Gate turn-off power thyristor having an anode-cathode circuitry with a low inductance
DE3937045A1 (en) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh PERFORMANCE SEMICONDUCTOR MODULE
DE4105155A1 (en) * 1991-02-20 1992-09-03 Export Contor Aussenhandel RECTIFIER CIRCUIT ARRANGEMENT AND THEIR USE
DE4110339C2 (en) * 1990-03-30 1993-10-07 Mitsubishi Electric Corp Inverters with plate-shaped DC voltage leads
DE4240501A1 (en) * 1992-12-02 1994-06-09 Export Contor Ausenhandelsgese Power semiconductor circuit arrangement
EP0667641A1 (en) * 1994-02-14 1995-08-16 Delco Electronics Corporation Linear dual switch module
DE19519538A1 (en) * 1995-05-27 1996-11-28 Export Contor Ausenhandelsgese Power semiconductor circuit with multiple paired power semiconductor devices
DE19628131A1 (en) * 1996-07-12 1998-01-15 Semikron Elektronik Gmbh Gate voltage limitation for a circuit arrangement

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3420535C2 (en) * 1984-06-01 1986-04-30 Anton Piller GmbH & Co KG, 3360 Osterode Semiconductor module for a fast switching arrangement
EP0185181A1 (en) * 1984-11-28 1986-06-25 BBC Brown Boveri AG Gate turn-off power thyristor having an anode-cathode circuitry with a low inductance
DE3937045A1 (en) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh PERFORMANCE SEMICONDUCTOR MODULE
DE4110339C2 (en) * 1990-03-30 1993-10-07 Mitsubishi Electric Corp Inverters with plate-shaped DC voltage leads
DE4105155A1 (en) * 1991-02-20 1992-09-03 Export Contor Aussenhandel RECTIFIER CIRCUIT ARRANGEMENT AND THEIR USE
DE4240501A1 (en) * 1992-12-02 1994-06-09 Export Contor Ausenhandelsgese Power semiconductor circuit arrangement
EP0667641A1 (en) * 1994-02-14 1995-08-16 Delco Electronics Corporation Linear dual switch module
DE19519538A1 (en) * 1995-05-27 1996-11-28 Export Contor Ausenhandelsgese Power semiconductor circuit with multiple paired power semiconductor devices
DE19628131A1 (en) * 1996-07-12 1998-01-15 Semikron Elektronik Gmbh Gate voltage limitation for a circuit arrangement

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009026479A1 (en) * 2009-05-26 2010-12-02 Infineon Technologies Ag Power semiconductor module i.e. power converter, has band conductor connecting intermediate circuit capacitor and power semiconductor element, and conductor loop and ohmic resistor coupled to band conductor
DE102009026479B4 (en) * 2009-05-26 2016-12-29 Infineon Technologies Ag Power semiconductor module with reduced oscillation tendency
DE102016117248A1 (en) 2016-09-14 2018-03-15 Semikron Elektronik Gmbh & Co. Kg Circuit device with a first and a second power semiconductor module and with a DC link busbar
DE102016117248B4 (en) 2016-09-14 2019-07-18 Semikron Elektronik Gmbh & Co. Kg Circuit device with a first and a second power semiconductor module and with a DC link busbar

Also Published As

Publication number Publication date
DE19732723A1 (en) 1999-02-04

Similar Documents

Publication Publication Date Title
EP0166968B1 (en) Semiconductor module for a fast switching arrangement
DE112013001234B4 (en) Power semiconductor module and energy conversion device
DE4110339C3 (en) Inverters with plate-shaped DC voltage leads
DE10310809B4 (en) Power semiconductor device
WO2019158390A1 (en) Power electronics assembly
EP1178595B1 (en) Arrangement with a low inductance for circuit
DE102012218579A1 (en) LOW-INDUSTRIAL CONDENSER MODULE AND POWER SYSTEM WITH LOW-INDUCTION CONDENSATE MODULE
DE4421319A1 (en) Low-inductance power semiconductor module
DE102019112935B4 (en) Semiconductor module
EP3404818B1 (en) Semiconductor circuit assembly
DE102019103032B4 (en) Switching power supply device
DE112019002429T5 (en) PERFORMANCE MODULE
DE112009000737B4 (en) Structure of a three-phase inverter module
EP1433204B1 (en) Device with power semiconductor components for controlling the power of high currents and use of said device
EP1755163A1 (en) Power semiconductor module with wiring element
DE102020214045A1 (en) Half bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
DE19732723B4 (en) Low-inductance circuit arrangement
DE102004027185B4 (en) Low-inductance semiconductor device with half-bridge configuration
DE4023687A1 (en) RECTIFIER ARRANGEMENT
EP2174350B1 (en) Arrangement comprising at least one semiconductor component, in particular a power semiconductor component for the power control of high currents
DE10054489A1 (en) Power converter module
DE102019112936A1 (en) Semiconductor module
DE102021203704A1 (en) Half bridge, power module and inverter for an electric drive of an electric vehicle or a hybrid vehicle
EP1364449A1 (en) Circuit design for a circuit for switching currents
DE102020128768A1 (en) ELECTRONIC CIRCUIT, SEMICONDUCTOR MODULE AND SEMICONDUCTOR DEVICE

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,

8364 No opposition during term of opposition
R071 Expiry of right