DE1966370C3 - Arrangement for receiving and transmitting binary coded information - Google Patents

Arrangement for receiving and transmitting binary coded information

Info

Publication number
DE1966370C3
DE1966370C3 DE19691966370 DE1966370A DE1966370C3 DE 1966370 C3 DE1966370 C3 DE 1966370C3 DE 19691966370 DE19691966370 DE 19691966370 DE 1966370 A DE1966370 A DE 1966370A DE 1966370 C3 DE1966370 C3 DE 1966370C3
Authority
DE
Germany
Prior art keywords
command
redundancy
address
arrangement according
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19691966370
Other languages
German (de)
Other versions
DE1966370B2 (en
DE1966370A1 (en
Inventor
Peter 7900 Ulm Eichler
Rudolf Dipl.-Ing. Gerold
Erich Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19691966370 priority Critical patent/DE1966370C3/en
Priority claimed from DE19691947078 external-priority patent/DE1947078C3/en
Publication of DE1966370A1 publication Critical patent/DE1966370A1/en
Publication of DE1966370B2 publication Critical patent/DE1966370B2/en
Application granted granted Critical
Publication of DE1966370C3 publication Critical patent/DE1966370C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers
    • H04W88/025—Selective call decoders
    • H04W88/026—Selective call decoders using digital address codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/188—Time-out mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Description

Die Erfindung betrifft eine Anordnung zum Empfang und zur Aussendung einer binär codierten aus einer Adresse, einem Kommando und einer aus beiden gebildeten Redundanz bestehenden Information.The invention relates to an arrangement for receiving and transmitting a binary coded from a Address, a command and a piece of information made up of both redundancy.

Es ist ein Verfahren zur Übertragung gesicherter digitaler Selektiv- und Sammelrufbefehle mit Rückantwort vorgeschlagen worden, bei denen die Information aus einer Adresse, einem Kommando und einer aus beiden gebildeten Redundanz besteht. Bekannt sind Rufverfahren, bei denen der binär übertragene Ruf im Empfänger eingespeichert wird und nach abgeschlossenem Einlauf auf richtigen Empfang geprüft wird (vgl. DE-AS 10 94 638). Diesem Verfahren haftet der Nachteil an, daß ein Übertragungsfehler erst nach dem vollständigen Einlauf des Rufes erkannt werden kann, womit ein Verlust an Übertragungsgeschwindigkeit und EmpfangrSereitschaft verbunden ist. Aus der GB-PS 9 77 134 ist es auch bekannt, eine Priifrcdundanz aus Adresse und Informationstcil. d. h. aus Adresse und Kommandoteil, mitzuübertragen, so daß im Empfänger in an sich bekannter Weise eine Fehlerprüfung möglich ist. Es ist auch schon bekanntgeworden, zusätzlich zu einem Prüfblock und einem Datenblock einen Synchronisierblock zur Synchronisation zu übertragen (vgl. DE-AS 12 93 190). Der Synchronisierblock steuert dort einen Taktgenerator. Ferner ist ein Verfahren bekanntgeworden, bei dem ein Übcrtragungsfehler schon während des Einlaufcs des Adreßrufs erkannt werden kann, um den Empfänger schneller in seinen Ruhezustand zurückzuversetzen (vgl. GB-PS 8 61272). Der Empfänger ist damit schneller empfangsbereit für neue Sendungen. Es ist zur Fehlersicherung auch bekannt, daß nach ordnungsgemäßem Empfang von der Empfangsstation ein Quittungsruf an die rufende Station zurückgesendet wird (vgl. DE-AS 12 07 425). Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine für das Senden und Empfangen geeignete Anordnung der eingangs genannten Art anzugeben, die in der Lag·· ist, die vorcrwiihntcn Forderungen nach Überprüfung der richtigen Adressierung, frühzeitiger Rückstellung in den Ruhezustand bei falscher Auswahl und zusätzlicher Überprüfung des Kommandotcils /u erfüllen und die einen möglichst geringen apparativen Aufwand aufweist. Gelöst wird diese Aufgabe bei der eingangs genannten Anordnung durch die Kombination der im Anspruch 1It is a method for transmitting secure digital selective and collective call commands with Reply has been proposed in which the information from an address, a command and one of the two redundancies. Call procedures are known in which the binary transmitted call is stored in the receiver and after completed entry to correct reception is checked (see DE-AS 10 94 638). This method has the disadvantage that a transmission error can only be recognized after the call has come in completely, resulting in a loss of transmission speed and readiness to receive is connected. From GB-PS 9 77 134 it is also known a test redundancy consisting of address and piece of information. d. H. from address and command part, to be transmitted, so that in the receiver in a known manner a Error checking is possible. It has also become known, in addition to a test block and a Data block to transmit a synchronization block for synchronization (see. DE-AS 12 93 190). The synchronization block controls a clock generator there. Furthermore, a method has become known in which a transmission error can already be recognized during the incoming address call to the recipient return to its idle state more quickly (see GB-PS 8 61272). The recipient is with it ready to receive new broadcasts faster. It is also known for error protection that after proper Receipt of the receiving station an acknowledgment call is sent back to the calling station (see DE-AS 12 07 425). The present invention has for its object to be one for sending and Receive a suitable arrangement of the type mentioned at the beginning, which is in a position to be specified Demands for checking the correct addressing, early return to the idle state in the event of an incorrect selection and additional verification of the command line / u, and one of the Has the lowest possible expenditure on equipment. This problem is solved with the one mentioned at the beginning Arrangement by the combination of the in claim 1

angegebenen Merkmale; Schutz für die Einzelmerkmale der Kombination wird nicht begehrt,specified characteristics; Protection for the individual features of the combination is not desired,

Weiterbildungen di-τ Erfindung sind in den Unteransprüchen gekennzeichnet.Developments di-τ invention are in the subclaims marked.

Durch die doppelte Ausnutzung beim Empfang und S Senden der in der Gesamtanordnung enthaltenen Bausteine wird eine starke Verminderung des apparativen Aufwandes erreicht- Ausführungsbeispiele der Erfindung werden nachfolgend an Hand von Zeichnungen näher erläutert Betrachtet sei zunächst die F i g. I. Die Start/Stop-Schaltung 1 steht auf Stellung »Stop«. Durch ein empfangenes Startsignal, z. B. den Übergang einer binären 1 auf eine binäre 0, wird die Start/Stop-Schaltung 1 auf »Start« geschaltet und damit die Kontrolle des nachfolgend empfangenen Signals eingeleitet. indem der Taktgenerator 2 freigegeben wird. Das Taktsignal steuert nun einen elektronischen Schrittschalter 3 an, der durch seine Ausgangssignale die mechanische oder elektrische Einstellung der Selektivrufnummer 4 und einen Bitschalter 5 ansteuert und somit die einge- *> stellte Kennziffer (Selektivrufnumme*-) dieser Station Bit für Bit abfragt und über den Schalter 6 der Vergleichsschaltung 7 zuleitet. In der Vergleichsschaltung 7 wird nun das empfangene Signal mit der durch den elektronischen Schrittschalter 3 abgefragten Selektiv- as rufnummer Bit für Bit verglichen. Stimmen beide Signale überein, so zeigt der Ausgang der Vergleichsschaltung 7 kein Signal. Unterscheiden sich zwei verglichene Binärzeichen, so wird durch ein Ausgangssignal der Vergleichsschaltung 7, das über die Vergleichssper- 3» re 8 an die Start/Stop-Schaltung 1 gelangt, ein Signal ausgelöst, das die Start/Stop-Schaltung 1 auf »Stop« schaltet. Durch das Ausgangssignal dieser Schaltung wird die Grundstellung dieser Station eingenommen.Due to the double utilization when receiving and S sending the blocks contained in the overall arrangement a significant reduction in the outlay on equipment is achieved - exemplary embodiments of the invention are explained in more detail below with reference to drawings. First, FIG. I. The Start / stop circuit 1 is in the »Stop« position. By a received start signal, e.g. B. the transition From a binary 1 to a binary 0, the start / stop circuit 1 is switched to »Start« and with it the control of the signal received subsequently. by enabling the clock generator 2. The clock signal now controls an electronic step switch 3, which through its output signals the mechanical or electrical setting of the selective call number 4 and a bit switch 5 controls and thus the on- *> set the code number (selective call number * -) of this station bit by bit and via switch 6 of the comparison circuit 7 leads. In the comparison circuit 7, the received signal is now with that by the electronic step switch 3 queried selective as number compared bit by bit. If both signals match, the output of the comparison circuit shows 7 no signal. If two compared binary characters differ, an output signal the comparison circuit 7, which is via the comparison lock 3 » re 8 reaches the start / stop circuit 1, a signal is triggered that sets the start / stop circuit 1 to "stop" switches. The basic position of this station is assumed by the output signal of this circuit.

Parallel zum Einlauf des Empfangssignals in die Vergleichsschaltung 7 läuft der Kommandoteil der Information in einen gelakteten Kommandospeicher 9. Weiterhin gelangt die gesamte Information über den Schalter 28 in die Redundanzrechenschaltung 10. Da die Selektivrufnurrrner der Schaltung und damit die binäre Folge der Selektivrufnummer bekannt ist, kann der erste Teil des Impulstelegramms, der die Adresse enthält, durch die Vergleichsschaltung 7 geprüft werden, nicht aber die nachfolgenden Zeichen des praktisch beliebig wählbaren Kommandos. Nach der bereits genannten Prüfung der Adresse wird ebenfalls über den elektronischen Schrittschalter 3 die Vergleichssperre 8 eingeschaltet, so daß für den nachfolgenden Teil des Impulstelegramms das Ausgangssignal der Vergleichsschaltung 7 nicht mehr die Start/Stop-Schaltung I zum Ansprechen bringen kann. Mit dem Einlauf des Kommandoteils der information wird der Schalter 11 geschlossen, so daß der Kommandospeicher 9 für diese Zeit getaktet wird. Nach dem Einlauf des letzten Binärzeichens des Kommandos wird der Schalter 11 geöffnet, SS so daß die über die Eingangsleitung des Kommandospcichers 9 eingetroffene Kommandoinformation im Kommandospeicher 9 gespeichert und über die Matrix 12 in der Kommandoanzeige 13 nach der Redundanzprüfung zur Anzeige gebracht werden kann. Nach dem Einlauf des gesamten Impulstelegrämms in die Pedundanzrcchcnschaltung 10 muß diese eine bestimmte Endstellung aufweisen, sofern die Information nicht gesiört worden ist.Parallel to the arrival of the received signal in the comparison circuit 7, the command part of the information runs into a clocked command memory 9. Furthermore, the entire information reaches the redundancy computing circuit 10 via the switch 28 the first part of the pulse telegram, which contains the address, can be checked by the comparison circuit 7 , but not the following characters of the command, which can be selected practically at will. After checking the address already mentioned, the comparison lock 8 is also switched on via the electronic step switch 3 so that the output signal of the comparison circuit 7 can no longer cause the start / stop circuit I to respond for the subsequent part of the pulse telegram. With the arrival of the command part of the information, the switch 11 is closed, so that the command memory 9 is clocked for this time. After the arrival of the last binary character of the command, the switch 11 is opened so that the command information received via the input line of the command memory 9 is stored in the command memory 9 and can be displayed via the matrix 12 in the command display 13 after the redundancy check. After the entire pulse telegram has entered the pedundance increment circuit 10, it must have a certain end position, provided the information has not been interfered with.

Die richtige Endstellung der Redundanzrechenschal- 6S lung 10 nach Einlauf einer Information löst in dem Rcdundanzprüftor 14 ein FYeigabekommando für den Schalter 15 aus, der z. B. mit der Durchschaltung der Batteriespannung die in der Kommandoanzeige 13 über die Matrix 12 anstehende Information zur Anzeige bringt. Vorteilhaft wird gleichzeitig mit diesem Signal der Eingang des Kommandospeichers 9 bis zum Löschen der Anzeige gesperrt, damit eventuell nachfolgende gestörte Kommandos das bereits richtig eingespeicherte Kommando nicht verfälschen können.The right end position of the Redundanzrechenschal- 6 S lung 10 to the inlet of an information dissolves in the Rcdundanzprüftor 14 a FYeigabekommando for the switch 15 from the z. B. brings the information pending in the command display 13 via the matrix 12 to the display by switching the battery voltage through. At the same time as this signal, the input of the command memory 9 is advantageously blocked until the display is cleared, so that any subsequent disturbed commands cannot falsify the command that has already been correctly stored.

Durch sinnvolle Verknüpfung der bisher beschriebenen Bausteine mit weiteren Bausteinen ist dafür Sorge getragen, daß die bisher beschriebenen Bausteine auch für die Aussendung von Informationen, z. B. für die Aussendung eines Quittungsrufes, herangezogen werden können. Dies sei nachfolgend näher erläutert.By meaningful combination of the previously described Blocks with further blocks ensure that the blocks described so far also for sending information, e.g. B. for sending an acknowledgment call can be used can. This is explained in more detail below.

Durch das Freigabesignal des Redundanzprüftors 14 wird die automatische Empfang/Sende-Umschaltung 16 angesteuert und von der bisherigen Empfangsstellung auf die Sendestellung — verzögert oder unverzögert — umgeschaltet, wodurch der Vorgang der Quittungsgabe eingeleitet wird: Zum Zeitpunkt der Abgabe des Redundanzprüfsignals nimmt der Schrittschalter 3 eine Stellung ein, die ein Umschalten der iiart/Stop-Schaltung 1 bewirkt, die wiederum den Taktgenerator 2 abschaltet und den elektronischen Schrittschalter 3 in seine Grundstellung zurücksetzt. Durch das Ansprechen der automatischen Empfang/Sende-Umschaltung 16 wird in üesern Fall nicht die Grundstellung Empfang, sondern die Sende-Grundstellung der Schaltung eingenommen. The automatic reception / transmission switchover 16 is activated by the release signal of the redundancy test gate 14 controlled and from the previous receiving position to the sending position - delayed or undelayed - switched, whereby the process of giving the acknowledgment is initiated: At the point in time when the redundancy check signal is emitted, the step switch 3 takes a Position one that switches the iiart / stop circuit 1 causes, which in turn switches off the clock generator 2 and the electronic step switch 3 in its Resets the basic position. By responding to the automatic receive / send switchover 16 In this case, if the reception is not in the basic position, but the basic transmission position of the circuit is assumed.

Das Ausgangssignal der automatischen Empfang/Sende-Umschaltung 16 steuert die Schalter 17,18 und 19 an, dadurch wird der Binärausgang 20 durchgeschaltet und der Binäreingang 21 aufgetrennt. Weiterhin wird durch dieses Signal die Vergleichssperre 8 betätigt, so daß eventuell von der Vergleichsschaltung kommende Ausgangssignale die Start/Stop-Schaltung 1 nicht beeinflussen können. Mit dem Ausgangssignal der automatischen Umschaltung wird außerdem die Start/Stop-Schaltung I auf »Start« geschaltet, so daß der elektronische Schrittschalter 3. der inzwischen seine Ruhestellung eingenommen hat. erneut das Taktsignal erhält und wie im Empfangsfall die Einstellung der SeleKtivrufnummer 4 und des Bitschalters 5 ansteuert. Während der Zeit der Abfrage der Selektivrufnummer gelangt die Information über den Schalter 6 an den Schalter 22 und von dort an den letzten Schalter 17, direkt an den Binärausgang 20. Gleichzeitig mit der Durchschaltung der Selektivrufnummer durch den elektronischen Schrittschalter 3 kommt das Binärausgangssignal vom Schalter 6 auch über den Schalter 19 und den Schalter 28 an die Redundanzrechenschaltung 10.The output signal of the automatic reception / transmission switchover 16 controls the switches 17, 18 and 19 on, this switches the binary output 20 through and the binary input 21 separated. Furthermore, the comparison lock 8 is actuated by this signal, so that any output signals coming from the comparison circuit can trigger the start / stop circuit 1 can not influence. With the output signal of the automatic switchover, the Start / Stop circuit I switched to "Start", so that the electronic step switch 3. meanwhile has its Has taken rest position. again receives the clock signal and, as in the case of reception, the setting of the Selective call number 4 and the bit switch 5 controls. During the time of the query of the selective call number, the information reaches the switch 6 Switch 22 and from there to the last switch 17, directly to binary output 20. Simultaneously with the switching through of the selective call number by the electronic step switch 3, the binary output signal comes from switch 6 also via switch 19 and the switch 28 to the redundancy calculation circuit 10.

Nach der Abfrage der Selektivrufnummer durch den Schrittschalter 3 erfolgt die Abfrage des Kommandospsichers 9 über die Speicherabirage 24. Der Schalter 25 ist für die Zeit des Kommandos geschlossen, w/ihrcnd Schalter 6 geöffnet ist. Der Informationsfluß von der Speicherabfrage 24 bis an den Binärausgang 20 und an die Rediindanzrechenschallung 10 ist der gleiche wie bei der Adresse. Durch die Speicherabfrage 24 wird das in den Kommandospeicher 9 eingeschriebene und gespeicherte Empfangskömmändö abgefragt und ein Ausgangsimpulstelegramm gebildet, das identisch ist mit dem l.ingangsimpulstelegramm. Die Errechnung der Redundanz geschieht auf ähnliche Weise wie beim Einlauf der Informal! ;n, sowohl Adresse als auch Kommando gelangen über den Schalter 28 an die Redundanzrechenschaltung 10 und lösen dort den Rechenvorgang in bekannter Weise aus. Nach dem Durchlaul desAfter the selective call number has been queried by step switch 3, the command memory is queried 9 via the memory storage 24. The switch 25 is closed for the time of the command, w / hercnd Switch 6 is open. The flow of information from the memory query 24 to the binary output 20 and to the redundancy calculation 10 is the same as with the address. The memory query 24 is what is written into the command memory 9 and retrieved and stored receipts an output pulse telegram is formed which is identical to the first input pulse telegram. The calculation the redundancy is done in a similar way to the arrival of the Informal! ; n, both address and command reach the redundancy computing circuit 10 via the switch 28 and solve the computing process there in a known manner. After the

Kommandoteils des lmpulstelegrammes wird der Schalter Ά geöffnet, ebenso Schaller 22, während Schaller 23 geschlossen wird. Dadurch wird erreicht, daß nunmehr die Redundanzrechenschaltung IO für eventuell nachfolgende Signale gesperrt ist und die bis zu diesem Zeitpunkt errechnete Binärzeichenfolge, die sogenannte Redundanz, über den Ausgang der Redundanzrechenschaltung und den Schalter 23 an den Binär ausgang 20 gelangt, was unmittelbar im Anschluß an die Aussendung der Kommandokombination erfolgt. Nach der Aussendung des letzten Redundanzbits hai der elektronische Schrittschalter 3 wieder seine End stellung erreicht, die ihn, da die automalische tmp fang/Sende-Umschallung 16 in diesem fall nicht angc sprechen hat. wieder auf die Empfang-Grundstellung schallet. Dies geschieht ebenfalls über die Start/Stop Schallung I, die auch das Taktsignal abtrennt. Mit diesem Vorgang ist die Quittungsabgabe, d. h. die RückAs part of the command part of the pulse telegram, switch Ά is opened, as is Schaller 22, while Schaller 23 is closed. This ensures that the redundancy computing circuit IO is now blocked for any subsequent signals and the binary character sequence calculated up to this point, the so-called redundancy, via the output of the redundancy computing circuit and the switch 23 to the binary output 20, which is immediately followed by the The command combination is sent. After the last redundancy bit has been sent out, the electronic step switch 3 has again reached its end position, which it did not speak to because the automatic tmp catch / send re-sounding 16 in this case did not speak. resounds back to the basic reception position. This is also done via the start / stop signal I, which also separates the clock signal. With this process is the receipt delivery, ie the return

u>nHling rfpr pmnfangpnpn lnfnrmauryn ajc Oiiiliiinnc.u> nHling rfpr pmnfangpnpn lnfnrmauryn ajc Oiiiliiinnc.

zeichen, abgeschlossen.sign, completed.

Soll nun diese Anlage ein Kommando absetzen, d. h. als Sendestation wirken, so läuft ein ähnlicher Signalfluß ab wie bei der Quittungsgabe beschrieben, jedoch mit dem Unterschied, daß in diesem Fall direkt in die automatische Empfang/Sende-Umschaltung 16 einge griffen und der Sendezyklus ausgelöst wird. Die zu übertragende Information in Form eines Kommandos oder einer Meldung muß selbstverständlich vorher in einen Speicher eingegeben worden sein. Man kann als Speicher den bereits vorhandenen Kommandospeicher 9 benutzen, der durch eine entsprechende Codiermatrix, die in der Figur nicht dargestellt ist, für den Sendefall angesteuert wird. Nach der direkten Auslösung eines Sendezyklus wird durch die Grundstellung des elektronischen Schrittschalters 3 die automatische Empfang/Sende-Umschaltung 16 in diesem Falle auf »Empfang« geschaltet und in dieser Stellung für die Zeit des Quittungsempfangs festgehalten.Should this system now issue a command, i. H. act as a transmitting station, a similar flow of signals runs from as described for the receipt, but with the difference that in this case directly into the automatic reception / transmission switchover 16 intervened and the transmission cycle is triggered. The to Information to be transmitted in the form of a command or a message must of course be entered beforehand in a memory has been entered. The existing command memory can be used as a memory 9, which is represented by a corresponding coding matrix, which is not shown in the figure, is activated for the transmission case. After the direct release of a transmission cycle becomes the automatic through the basic position of the electronic step switch 3 Receive / transmit switchover 16 in this case switched to "receive" and in this position for the The time of receipt of the receipt is recorded.

Trifft in der vorgegebenen Zeit die Quittung der Aussend'ing ein, so erfolgt die Verarbeitung des Quit- ^0 tungssignals genau wie die Verarbeitung eines Impulstelegramms, das ein Kommando übermitteln soll. Der Unterschied besteht jedoch darin, daß das Redundanzpnjfsignal die automatische Empfang/Sende-Umschaltung 16 in der Weise beeinflußt, daß eine nochmalige Aussendung unterbunden wird, es wird wieder die Grundstellung »Empfang« eingenommen. Kommt das Quittungssignal gestört an, so wird vom Redundanzprüftor 14 kein Freigabesignal abgegeben, wodurch nach der vorgegebenen Zeit die automatische Empfang/Sende-Umschaltung 16 auf »Senden« zurückschaltet und eine Aussendung des Impulstelegramms im bereits beschriebenen Schema durchführt.Applies in the predetermined time, the receipt of a Aussend'ing, the processing is carried out of the QUIT ^ 0 tung signal just like the processing of a pulse telegram which is to transmit a command. The difference, however, is that the redundancy PNJF signal influences the automatic reception / transmission switchover 16 in such a way that a repeated transmission is prevented, the basic position "reception" is resumed. If the acknowledgment signal arrives disturbed, the redundancy test gate 14 does not emit a release signal, which means that after the specified time the automatic receive / send switchover 16 switches back to "send" and sends out the pulse telegram in the scheme already described.

Eine in F i g. I nicht eingezeichnete Schallung übernimmt sämtliche Aufgaben des Löschens. z. B. der Kommandoanzeigt·, und das Zurücksetzen der Speicher und der Rcdundanzrechenschaltung. Wie bereits beschrieben, ist es notwendig, daß die gerufene Station auf die rufende Station synchronisiert wird. Zur Verringerung von Phascnfchlern wird hierzu vorteilhaft der Taktgeber 2 aus einem Oszillator und einem Frequenzteiler zusammengesetzt, wobei di-i 'K/illalor auf einem Mehrfachen, mindestens jedoch dem Fünffachen der Taktfrequenz schwingt, l.s ist günstig, den Oszillator im Dauerbetrieb zu betreiben und die Start/Siop-Schal lung auf den Frequenzteiler einwirken zu lassen.One shown in FIG. I not shown sounding takes over all tasks of the erasure. z. B. the command displays ·, and the resetting of the memory and the redundancy calculation circuit. As already described, it is necessary that the called station is synchronized with the calling station. To reduce Phascnfchlern is this, advantageously, the clock 2 from an oscillator and assembled to a frequency divider, wherein di-i 'K / illalor to a multiple of, but at least five times the clock frequency swings, ls is convenient to operate the oscillator in continuous operation and the Start / Siop-Schal development to act on the frequency divider.

Es kann im praktischen Betrieb vorkommen, daß im Kommandospeicher eines Empfängers noch ein Kornrnändo ein°eEoc!cher! ist, d;i er von der ιι«Ί'«"··"<»*«η»· son noch nicht gelöscht wurde, und ein neues Kommando einläuft. Um zu vermeiden, daö dieser neue Befehl in der Empfangsstation verlorengeht, und auch um zu vermeiden, daß von der das Kommando absetzenden Station das Kommando, wie schon beschrieben, laufend wiederhol! wird (da von der gerufenen Station ja kein Quillungsruf empfangen wird), kann, wie in F i g. 2 wiedergegeben ist, der Kommandospeichcr 9 durch einen einfachen Anzeigespeicher 27 und ein Freigabetor 26 ergänzt werden. Auf diese Weise ist das zuerst eingelaufene Kommando im Anzeigespeicher 27 für die Bedienungsperson noch verfügbar Das neueinlaufende Kommando kann nach Prüfung suf Richiigkcit das erste Kommando im Kommandospeicher 9 überschreiben. In practical operation it can happen that there is still a Kornrnändo in the command memory of a receiver a ° eEoc! cher! is, d; i he from the ιι «Ί '« "··" <»*« η »· son has not yet been deleted and a new command is received. To avoid this new command in the receiving station is lost, and also to avoid that, as already described, the command from the station issuing the command is running repeat! will (since there is no Quillungsruf is received), as shown in FIG. 2 is reproduced, the command memory 9 by a simple display memory 27 and a release gate 26 can be added. In this way, the command entered first is in the display memory 27 for the Operator still available The incoming command can be the first after it has been checked properly Overwrite command in command memory 9.

Dies geschieht in der Weise, daß das im Kommandospeicher stehende Kommando durch das Freigabesignal des Redundanzprüftors 14, das das Freigabetor 26 kurzzeitig freischaltet, in den Anzeigespeicher überlragen wird und von dort aus zur Anzeige gelangt. Ein nachfolgendes gefälschtes Kommando wird zwar eingespeichert, kann aber nicht angezeigt werden, da durch das Ausbleiben des Freigabesignals der Redundanzprüfung eine Übertragung in den Anzeigespeicher 27 nicht erfolgt.This is done in such a way that the command in the command memory is triggered by the release signal of the redundancy test gate 14, which briefly releases the release gate 26, protrude into the display memory and is displayed from there. A subsequent falsified command is saved, but cannot be displayed because the redundancy check did not receive the release signal a transfer to the display memory 27 does not take place.

Für diesen Fall braucht die Information im Kommandospeicher 9 nur für die Zeit vom Ende des Kommandoeingangs bis zur Redundanzprüfung gespeichert zu werden. Für die übrige Zeit ist der Speicherinhalt belanglos, was zur Schallungsvereinfachung führen kann.In this case, the information in the command memory 9 only needs for the time from the end of the command input to be stored until the redundancy check. For the rest of the time, the memory content is irrelevant, which can lead to the simplification of the formwork.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims (8)

Patentansprüche:Patent claims: 1. Anordnung zum Empfang und zur Aussendung einer binär codierten aus einer Adresse, einem Kommando und einer aus beiden gebildeten Redundanz bestehenden Information,. dadurch gekennzeichnet, daß bei Empfang durch ein übertragenes Synchronisierzeichen über einen Start/Stop-Schalter (1) ein Taktgenerator (2) ge- ίο startet wird, der mittels eines elektrischen Schrittschalters (3) eine vorgegebene, jedem Empfänger individuell zugeordnete Adresse in eine Vergleichsschaltung (7) leitet, in welcher sie ohne Speicherung mit der empfangenen Adresse verglichen wird, und daß eine Vergleichssperre (8) vorgesehen ist, die von der Vergleichsschaltung (7) angesteuert bei Abweichung mindestens eines Bits der empfangenen von der vorgegebenen Adresse den Start/Stop-Schalter (1) in die Stop-Stellung und damit den Empfänger in den Ruhezustand zurückversetzt, und daß bei Übereinstimmung der Adressen der nachfolgende Kommandoruf in einen Kommandospeicher (9) eingespeichert wird, und daß eine Redundanzrechenschaltung (10) vorgesehen ist, in der während des Informationseinlaufs aus Adreß- und Kommandoruf eine Prfifredundanz gebildet wird, die mit der anschließend einlaufenden Redundanz in der Redundanzrechenschaltung (10) verglichen wird und die bei Übereinstimmung den gespeicherten Kommandoruf zur Auswertung Freigibt, und daß für die Aussendung durch ein eingegebenes Auslösekriterium eine Empfang/Sende-Umschaltung (16) auf Senden eingestellt wird, die über den Start/Stop-Schalter (1) den Taktgenerator (2) startet, der vermittels des elektronischen Schrittschalters (3) ein Synchronisiersignal, einen eingestellten Adressenruf und über eine Abfrageschaltung (24) einen gespeicherten Kommandoruf auf einen Ausgang (20) schaltet, und daß in der Redundanzrcchenschaltung (10) aus Adrcß- und Kommandoruf eine Redundanz gewonnen wird, die durch den elektronischen Schrittschalter (3) gesteuert an das ausgesendete Signal angefügt wird.1. Arrangement for reception and transmission a binary coded from an address, a command and a redundancy formed from both existing information. characterized in that when received by a transmitted synchronization character via a Start / stop switch (1) a clock generator (2) connected to ίο is started, which by means of an electrical step switch (3) a predetermined, each Receiver routes individually assigned address to a comparison circuit (7), in which they are without Storage is compared with the received address, and that a comparison lock (8) is provided, which is controlled by the comparison circuit (7) if at least one bit deviates of the received address from the specified address, set the start / stop switch (1) to the stop position and so that the receiver is reset to idle state, and that if the addresses match the following command call into a command memory (9) is stored, and that a redundancy calculation circuit (10) is provided in which forms a check redundancy from the address and command calls while the information is being received is compared with the subsequently incoming redundancy in the redundancy computing circuit (10) and which, if they match, releases the stored command call for evaluation, and that for the transmission by an entered trigger criterion a reception / transmission switchover (16) is set to send, which starts the clock generator (2) via the start / stop switch (1), by means of the electronic step switch (3) a synchronization signal, a set one Address call and via an interrogation circuit (24) a stored command call to an output (20) switches, and that in the redundancy arithmetic circuit (10) a redundancy is obtained from address and command calls, which is achieved by the electronic step switch (3) is added to the transmitted signal in a controlled manner. 2. Anordnung nach Anspruch I, dadurch gekenn-45 zeichnet, daß Mittel (U) vorgesehen sind, die den Eingang des Kommandospeichers (9) nach Empfang eines als richtig geprüften Kommandos so hinge sperren, bis das Kommando gelöscht ist2. Arrangement according to claim I, characterized in that means (U) are provided which the Receipt of the command memory (9) after receipt of a command that has been checked as correct would hang like this block until the command is deleted 3. Anordnung nach Anspruch 1. dadurch gekennzeichnet, daß der Kommandospeichcr als Schieberegister ausgebildet ist.3. Arrangement according to claim 1, characterized in that that the command memory is designed as a shift register. 4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Kommandospeicher (9) ein Anzeigespeicher (27) nachgeschaltct ist, daß zwischen diese ein Freigabeton (26) geschaltet ist, das von der Redundanzrechenschaltung (10) gesteuert wird, und daß ein bereits im Anzeigespeicher (9) gespeichertes Kommando durch ein neueinlaufendes, auf Richtigkeit geprüftes Kommando überschreibbar ist.4. Arrangement according to claim 1, characterized in that that the command memory (9) is a display memory (27) nachgeschaltct that between this is switched to an enable tone (26) which is controlled by the redundancy computing circuit (10), and that a command already stored in the display memory (9) is checked for correctness by a new one checked command can be overwritten. 5. Anordnung nach Anspruch 1, dadurch gekenn zeichnet, daß der elektronische Schrittschalter (1) eine Vorrichtung enthält, die nach Einlaufen des letzten Bits der empfangenen Information den Start/Stop-Schalter (1) auf Stop stellt und den elektronischen Schrittschalter (3) in seine Grundstellung versetzt.5. Arrangement according to claim 1, characterized in that the electronic step switch (1) contains a device that after the arrival of the last bit of the received information the The start / stop switch (1) sets the stop and the electronic Step switch (3) moved to its basic position. 6. Anordnung nach Anspruch I. dadurch gekennzeichnet, daß die Empfang/Sende-Umschaltung (!6) von der Redundanzrechenschaltung (10) über ein Redundanzprüftor (14) nach als richtig beurteiltem Empfang eines Kommandos durch ein Freigabesignal auf »Senden« umgeschaltet wird und die Umschaltung des Start/Stop-Schalters (1) auf Start bewirkt. 6. Arrangement according to claim I. characterized in that the reception / transmission switching (! 6) from the redundancy computing circuit (10) via a redundancy test gate (14) after what is judged to be correct Receipt of a command is switched to »Send« by means of an enable signal and the switchover of the start / stop switch (1) to start. 7, Anordnung nach Anspruch I, dadurch gekennzeichnet, daß der Taktgenerator (2) aus einen* Oszillator und einem Frequenzteiler zusammengesetzt ist und daß die Oszillatorfrequenz eine mehrfache, vorzugsweise mindestens die fünffache der Taktfrequenz ist.7, arrangement according to claim 1, characterized in that the clock generator (2) consists of an * oscillator and a frequency divider and that the oscillator frequency is a multiple, is preferably at least five times the clock frequency. 8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Umschaltung der Taktfrequenz durch Umschalten der Frequenz eines Oszillators und/oder Umschalten des Teilerfaktors eines Frequenzteilers vorgenommen wird.8. Arrangement according to claim 7, characterized in that the switching of the clock frequency by switching the frequency of an oscillator and / or switching the division factor of a frequency divider is made.
DE19691966370 1969-09-17 1969-09-17 Arrangement for receiving and transmitting binary coded information Expired DE1966370C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19691966370 DE1966370C3 (en) 1969-09-17 1969-09-17 Arrangement for receiving and transmitting binary coded information

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19691947078 DE1947078C3 (en) 1969-09-17 1969-09-17 Method for the transmission of secure digital selective call and collective call commands with reply
DE19691966370 DE1966370C3 (en) 1969-09-17 1969-09-17 Arrangement for receiving and transmitting binary coded information

Publications (3)

Publication Number Publication Date
DE1966370A1 DE1966370A1 (en) 1972-08-03
DE1966370B2 DE1966370B2 (en) 1975-08-14
DE1966370C3 true DE1966370C3 (en) 1979-12-13

Family

ID=25757911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691966370 Expired DE1966370C3 (en) 1969-09-17 1969-09-17 Arrangement for receiving and transmitting binary coded information

Country Status (1)

Country Link
DE (1) DE1966370C3 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2946223B1 (en) * 1979-11-15 1981-08-13 Siemens AG, 1000 Berlin und 8000 München Data transmission device with buffer memory and device for backing up the data

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH573688A5 (en) * 1974-07-11 1976-03-15 Hasler Ag
EP0011313A1 (en) * 1977-07-09 1980-05-28 LUCAS INDUSTRIES public limited company Road vehicle electrical systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2946223B1 (en) * 1979-11-15 1981-08-13 Siemens AG, 1000 Berlin und 8000 München Data transmission device with buffer memory and device for backing up the data

Also Published As

Publication number Publication date
DE1966370B2 (en) 1975-08-14
DE1966370A1 (en) 1972-08-03

Similar Documents

Publication Publication Date Title
DE3102423C2 (en) Signaling receiver
DE2115971C3 (en) Data processing system
DE2736967A1 (en) ASYNCHRONOUS TELEMETRY CIRCUIT
DE1966370C3 (en) Arrangement for receiving and transmitting binary coded information
DE2455440A1 (en) VERIFICATION ORDER
DE1947078C3 (en) Method for the transmission of secure digital selective call and collective call commands with reply
DE3136586C2 (en)
DE2155129A1 (en) Multiplex arrangement with transmitting and receiving parts
DE1287190B (en) Procedure for securing code telegrams against falsification of the start step in telecontrol systems
DE2446757A1 (en) CIRCUIT ARRANGEMENT FOR THE DETECTION OF ERRORS WHEN TRANSMITTING ENCODED INFORMATION IN MULTIPLE TIME TRANSFER SYSTEMS
DE2809699C3 (en) Circuit arrangement for displaying and / or registering the memory content of connection memories in time-division multiplex telecommunications, in particular telephone switching systems
DE2660858C1 (en) Circuit for the transmission of characters which can be represented by one bit group each between a computer system and a line attachment device which can be selected by means of an addressable input / output multiple switch
DE2505442C2 (en) Method and circuit arrangement for generating a signal consisting of a sequence of different audio frequencies
DE2449658B2 (en) Method and device for data transmission
DE2653996A1 (en) Digital data transfer between central unit and terminals - uses clock pulse signal control of serially connected terminal stores
DE2113018C (en) Circuit arrangement for establishing the synchronization of transmitting and receiving devices when transmitting binary data blocks
DE1199026B (en) Data processing system
DE2100887B2 (en) Method for monitoring the information content of a circular memory
DE2437351C3 (en) Circuit arrangement for determining the binary information content of asynchronous data signals
DE1930943C3 (en) Circuit arrangement for connecting input / output devices to a computer
DE2437392B2 (en) CIRCUIT ARRANGEMENT FOR TRANSMISSION OF ASYNCHRONOUS DATA SIGNALS
DE2365870A1 (en) DATA TRANSFER SYSTEM
DE2549676A1 (en) ARRANGEMENT FOR BUILDING TEST INFORMATION
CH470031A (en) Device for programmed recording of data
DE2607839A1 (en) DEVICE FOR INSERTING MULTIPLE BITS IN A TIMED BIT SEQUENCE

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee