DE19650786A1 - EEPROM memory cell - Google Patents
EEPROM memory cellInfo
- Publication number
- DE19650786A1 DE19650786A1 DE1996150786 DE19650786A DE19650786A1 DE 19650786 A1 DE19650786 A1 DE 19650786A1 DE 1996150786 DE1996150786 DE 1996150786 DE 19650786 A DE19650786 A DE 19650786A DE 19650786 A1 DE19650786 A1 DE 19650786A1
- Authority
- DE
- Germany
- Prior art keywords
- memory cell
- electrode
- storage electrode
- control electrode
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000011810 insulating material Substances 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims abstract 2
- 210000000352 storage cell Anatomy 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Abstract
Description
Die Erfindung betrifft eine EEPROM-Speicherzelle mit an ge genüberliegenden Seiten eines Kanalbereichs angeordneten Dif fusionsgebieten, einer über dem Kanalbereich angeordneten, vollständig von isolierendem Material umgebenen Speicherelek trode und einer über der Speicherelektrode angeordneten Steu erelektrode.The invention relates to an EEPROM memory cell with ge Dif. arranged opposite sides of a channel area fusion areas, one located above the canal area, Memory electrodes completely surrounded by insulating material trode and a control arranged above the storage electrode electrode.
Eine solche Speicherzelle ist aus der US 5,392,253 bekannt. Normalerweise ist die Steuerelektrode gerade so groß wie die Speicherelektrode, wobei es vorkommen kann, daß herstellungs bedingt keine vollständige Abdeckung der Steuerelektrode ge geben ist.Such a memory cell is known from US 5,392,253. Usually the control electrode is just as big as that Storage electrode, where it can happen that manufacturing does not require complete coverage of the control electrode give is.
Durch eine geeignete Dimensionierung der Speicherzelle werden beim Programmieren oder Löschen definierte Ladungszustände auf der Speicherelektrode realisiert, denen eine logische "0" oder "1" zugeordnet wird.By appropriately dimensioning the memory cell defined charge states when programming or deleting realized on the storage electrode, which a logical "0" or "1" is assigned.
Eine notwendige Anforderung für die zuverlässige Anwendung von EEPROMs ist, die gespeicherte Ladung zu erhalten, das heißt vor äußeren Einflüssen zu schützen. Es kann jedoch vor kommen, daß die gespeicherte Ladung durch Leckpfade durch das, die Speicherelektrode umgebende Dielektrikum verloren geht. Außerdem können Verunreinigungen aus dem Herstellungs prozeß von darüberliegenden Schichten in Richtung auf die Speicherelektrode wandern und die sich darauf befindende La dung kompensieren.A necessary requirement for reliable application of EEPROMs is to get the stored charge that means to protect against external influences. However, it can come that the stored charge through leak paths the dielectric surrounding the storage electrode is lost goes. It can also cause contamination from manufacturing process from overlying layers towards the Storage electrode migrate and the La compensation.
Die Aufgabe der Erfindung ist es daher, eine EEPROM-Speicher zelle anzugeben, bei der die gespeicherte Ladung möglichst gut vor äußeren Einflüssen geschützt ist. The object of the invention is therefore an EEPROM memory cell to indicate where the stored charge is as possible is well protected from external influences.
Die Aufgabe wird dadurch gelöst, daß die Steuerelektrode eine größere Fläche als die Speicherelektrode hat und diese voll ständig und aufgrund der größeren Fläche ringsum überlappend überdeckt.The object is achieved in that the control electrode has a larger area than the storage electrode and it is full constantly overlapping due to the larger area covered.
Hieraus resultiert der Vorteil, daß von oben nach unten wan dernde Verunreinigungspartikel um den Rand der Steuerelektro de herumwandern müßten, um zur Speicherelektrode zu gelangen. Da dies unwahrscheinlich ist, ist ein großer Schutz gegeben.This has the advantage that wan from top to bottom changing contaminant particles around the edge of the control electro de would have to wander around to get to the storage electrode. As this is unlikely, there is great protection.
In vorteilhafter Weiterbildung der Erfindung weist die Steue relektrode etwa die Form eines Deckels auf, so daß auch die Seiten der Speicherelektrode von der Steuerelektrode bedeckt sind.In an advantageous development of the invention, the tax relektrode about the shape of a lid, so that the Sides of the storage electrode covered by the control electrode are.
Eine weitere vorteilhafte Ausbildung der erfindungsgemäßen Speicherzelle sieht vor, die Steuerelektrode mit in etwa der selben Ebene wie die Speicherelektrode verlaufenden Abschnit ten zu versehen, so daß sie in Form eines Hutes über der Speicherelektrode liegt. Hierzu ist zwar eine etwas aufwendi gere Technologie nötig, jedoch ist hierdurch auch ein optima ler Schutz gegeben.Another advantageous embodiment of the invention Memory cell provides the control electrode with approximately the same level as the section running the storage electrode ten so that they are in the form of a hat over the Storage electrode is. This is a bit complex More technology is necessary, but this also makes it optimal protection.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispie len mit Hilfe von Fig. näher erläutert. Dabei zeigt:The invention is explained in more detail below with reference to exemplary embodiments with the aid of FIG . It shows:
Fig. 1 einen Querschnitt durch eine erste Ausführungsform einer erfindungsgemäßen Speicherzelle, Fig. 1 shows a cross section through a first embodiment of a memory cell according to the invention,
Fig. 2 in schematischer Weise eine Draufsicht auf eine er findungsgemäße EEPROM-Speicherzelle mit einem dazu in Serie geschalteten Auswahltransistor, Fig. 2 shows schematically a plan view of a contemporary he invention EEPROM memory cell having a selection transistor connected in series,
Fig. 3 einen Querschnitt durch eine weitere Ausführungs form von Speicher- und Steuerelektrode und Fig. 3 shows a cross section through a further embodiment form of storage and control electrode and
Fig. 4 einen Querschnitt durch eine weitergebildete Aus führungsform von Speicher- und Steuerelektrode. Fig. 4 shows a cross section through a further development of the storage and control electrode.
Gemäß dem Querschnitt durch eine erfindungsgemäße EEPROM-Spei cherzelle, wie er in Fig. 1 dargestellt ist, ist ein Ka nalbereich 1 auf zwei gegenüberliegenden Seiten von dotierten Gebieten 2, 3, die einen Source- und einen Drainbereich dar stellen, begrenzt. Oberhalb des Kanalbereichs 1 ist eine vollständig von isolierendem Material 6 umgebene Speichere lektrode 5 angeordnet. Über dieser ist eine Steuerelektrode 7 angeordnet, die die Speicherelektrode 5 vollständig überdeckt und an allen Seiten der Speicherelektrode 5 einen Überlapp aufweist.According to the cross section through an EEPROM memory cell according to the invention, as shown in FIG. 1, a channel region 1 is limited on two opposite sides by doped regions 2 , 3 , which represent a source and a drain region. Above the channel area 1 , a storage electrode 5 is completely surrounded by insulating material 6 . A control electrode 7 is arranged above this, which completely covers the storage electrode 5 and has an overlap on all sides of the storage electrode 5 .
Dies ist auch aus der in Fig. 2 dargestellten Draufsicht ei ner erfindungsgemäßen EEPROM-Speicherzelle zu erkennen. Dort ist außerdem ein in Serie zur EEPROM-Speicherzelle geschalte ter Auswahltransistor dargestellt, dessen Sourcebereich 3 einstückig mit dem Drainbereich der Speicherzelle ausgebildet ist. Der Auswahltransistor weist weiterhin einen Drainbereich 4 und eine Steuerelektrode 8 auf.This can also be seen from the plan view shown in FIG. 2 of an EEPROM memory cell according to the invention. There is also shown a selection transistor connected in series with the EEPROM memory cell, the source region 3 of which is formed in one piece with the drain region of the memory cell. The selection transistor also has a drain region 4 and a control electrode 8 .
In Fig. 3 ist eine vorteilhafte Weiterbildung der Steuere lektrode 7 dargestellt. Die Steuerelektrode 7 weist an ihren Rändern Anformungen 9 auf, die seitlich der Speicherelektrode 5 angeordnet sind, so daß die Steuerelektrode 7 wie ein Dec kel über die Speicherelektrode 5 gestülpt ist.In Fig. 3 an advantageous development of the control electrode 7 is shown. The control electrode 7 has at its edges projections 9 which are arranged on the side of the storage electrode 5 , so that the control electrode 7 is slipped over the storage electrode 5 as a Dec angle.
Um einen noch größeren seitlichen Schutz der Speicherelektro de 5 zu bewirken, sind weitere Anformungen 10 vorgesehen, die etwa in der gleichen Ebene wie die Speicherelektrode 5 ver laufen, so daß die Steuerelektrode 7 nun etwa in Form eines Hutes über der Speicherelektrode 5 zu liegen kommt. Hierdurch ist ein optimaler Schutz der Speicherelektrode 5 vor von oben nach unten wandernden Verunreinigungen gegeben.In order to effect an even greater lateral protection of the storage electrode 5 , further projections 10 are provided which run approximately in the same plane as the storage electrode 5 , so that the control electrode 7 now comes to lie approximately in the form of a hat over the storage electrode 5 . This provides optimal protection of the storage electrode 5 against impurities migrating from top to bottom.
Claims (3)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996150786 DE19650786A1 (en) | 1996-12-06 | 1996-12-06 | EEPROM memory cell |
| PCT/DE1997/002846 WO1998025309A1 (en) | 1996-12-06 | 1997-12-05 | Eeprom storage cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996150786 DE19650786A1 (en) | 1996-12-06 | 1996-12-06 | EEPROM memory cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19650786A1 true DE19650786A1 (en) | 1998-06-10 |
Family
ID=7813917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1996150786 Ceased DE19650786A1 (en) | 1996-12-06 | 1996-12-06 | EEPROM memory cell |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19650786A1 (en) |
| WO (1) | WO1998025309A1 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608591A (en) * | 1983-08-17 | 1986-08-26 | Rca Corporation | Electrically alterable programmable nonvolatile floating gate memory device |
| JP2701332B2 (en) * | 1988-07-08 | 1998-01-21 | 日本電気株式会社 | Manufacturing method of floating gate type nonvolatile semiconductor memory device |
| US5471422A (en) * | 1994-04-11 | 1995-11-28 | Motorola, Inc. | EEPROM cell with isolation transistor and methods for making and operating the same |
-
1996
- 1996-12-06 DE DE1996150786 patent/DE19650786A1/en not_active Ceased
-
1997
- 1997-12-05 WO PCT/DE1997/002846 patent/WO1998025309A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998025309A1 (en) | 1998-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3247197C2 (en) | ||
| DE19611438B4 (en) | Flash EEPROM memory cell with two floating gate electrodes and method for their production | |
| DE19527682B4 (en) | Process for producing an EEPROM flash cell | |
| DE4440539C2 (en) | Programmable semiconductor memory | |
| DE3334296T1 (en) | Floating gate memory | |
| EP0045469A2 (en) | Non-volatile, programmable integrated semiconductor memory cell | |
| DE2743422A1 (en) | Word-wise erasable, non-volatile memory in floating gate technology | |
| EP0321047A2 (en) | Electrolytic capacitor and its manufacture | |
| DE19526201C2 (en) | EEprom and process for its manufacture | |
| DE2609884A1 (en) | WAVE FILTER WITH ELASTIC WAVE SPREADING AREA | |
| DE2854669A1 (en) | FLOATING GATE SOLID STORAGE | |
| EP1356480B1 (en) | Sealed-off switchgear | |
| DE10324612B4 (en) | Semiconductor memory with charge trapping memory cells and virtual ground architecture | |
| DE19854418C2 (en) | Semiconductor component with at least one capacitor and method for its production | |
| DE2937952C2 (en) | Non-volatile storage device | |
| DE10324550A1 (en) | Manufacturing method for a NROM semiconductor memory device and corresponding NROM semiconductor memory device | |
| DE19650786A1 (en) | EEPROM memory cell | |
| EP0016386A1 (en) | Erasably programmable semiconductor memories of the floating-gate type | |
| DE3617229C2 (en) | Radiation detector | |
| DE2553591C2 (en) | Memory matrix with one or more single-transistor memory elements | |
| DE2716754C2 (en) | Charge-coupled arrangement with at least one section of a respectively meandering charge transfer channel in a semiconductor body | |
| DE4200620C2 (en) | Floating gate EEPROM cell with sandwich coupling capacitance | |
| DE19614011A1 (en) | Semiconductor device with a split floating gate | |
| DE1035807B (en) | Solid image enhancer | |
| DE10302133A1 (en) | Non-volatile semiconductor memory device with a conductive layer surrounding the floating gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
| 8131 | Rejection |