DE1963195B2

DE1963195B2 - Analog-to-digital converter

Info

Publication number: DE1963195B2
Application number: DE1963195A
Authority: DE
Inventors: Robert John San Jose Calif. Masterson (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1968-12-23
Filing date: 1969-12-17
Publication date: 1979-07-26
Also published as: US3569957A; GB1276517A; FR2026844A1; DE1963195A1; DE1963195C3

Description

Die Erfindung betrifft eine Anordnung zur Analog-Digital-Umsetzung von Signalen, bei welcher eine durch Integration der zerhackten Analogsignale über eine bestimmte Zeit summierte Ladung als Maß zur Bildung des entsprechenden Digitalwertes dient, mit einer Reihe von Eingangskanälen, über welche die modulierten Analogsignale mittels Transformatorkopplung zuführbar sind. Die Umsetzung der Analogsignale erfolgt dabei nach dem Doppelrampen- oder dem Dreifachrampen-Verfahren, die aus der Zeitschrift »Elektronics«, Vol. 41, Nr. 9, vom 29. April 1968, Seiten 69-72 bekannt sind.The invention relates to an arrangement for analog-digital conversion of signals, in which a through integration of the chopped analog signals over a A certain time accumulated charge serves as a measure for the formation of the corresponding digital value, with a series of input channels via which the modulated analog signals can be fed in by means of transformer coupling are. The analog signals are converted using the double ramp or triple ramp method, those from the magazine "Electronics", Vol. 41, No. 9, April 29, 1968, pages 69-72 are known.

Bei großen Systemen zur Informationsverarbeitung sind vielfach gleichzeitig in großen Mengen anfallende, in analoger Form vorliegende Daten zu erfassen. Diese Daten werden für ihre Verarbeitung in den Maschinen des Systems gewöhnlich in digitale Form umgesetzt, und es wird angestrebt nur einen einzigen Analog-Digital-Umsetzer zu verwenden, der in möglichst zeitsparender Weise die von den Eingangskanälen einzeln abgefragten Daten umsetzt. Aus vielerlei Gründen ist es dabei erwünscht, daß die Analog-Signalquellen sowohl gegeneinander als auch gegenüber anderen Teilen des Systems möglichst gut abgeschirmt sind.In large systems for information processing, large amounts of record existing data in analog form. These data are used for their processing in the machines of the system is usually implemented in digital form, and The aim is to use only a single analog-to-digital converter, which is as time-saving as possible Way converts the data requested individually from the input channels. It's included for a variety of reasons It is desirable that the analog signal sources both against each other and against other parts of the Systems are shielded as well as possible.

Die zur Bewältigung derartiger Aufgaben bekannten Analog-Digital-Umsetzer der genannten Art sind kostspielig und technisch schwierig herzustellen, da sie außerordentlich hohe Anforderungen an die Qualität der verwendeten Übertrager stellen und Demodulatoren und Filter mit besonders exakter Charakteristik erfordern.The analog-to-digital converters of the type mentioned are known for coping with such tasks expensive and technically difficult to manufacture because they have extremely high quality requirements of the transformers used and demodulators and filters with particularly precise characteristics require.

Aufgabe der Erfindung ist es, einen konstruktiv vereinfachten, mit hoher Geschwindigkeit arbeitenden Analog-Digital-Umsetzer mit voneinander isolierten Eingangskanälen anzugeben, bei welchem die Eingangskanäle während der Umwandlung eines Analog-Signals in den digitalen Wert nicht belastet sind und bei welchem eine große Genauigkeit bei der Umwandlung erreicht wird.The object of the invention is to provide a structurally simplified, working at high speed Specify analog-digital converter with input channels isolated from one another, in which the input channels are used during the conversion of an analog signal are not burdened in the digital value and at which a great accuracy in the conversion is achieved.

Erfindungsgemäß wird diese Aufgabe bei einer Anordnung der eingangs genannten Art dadurch gelöst daß die einzelnen Eingangskanäle, von denen jeder einen Zerhacker und eine damit verbundene Obertrageranordnung aufweist, über eine Kanalwählmatrix ansteuerbar und mit dem Integrator verbindbar sind, und daß dem Integrator durch einen Bezugsspannungsgenerator erzeugte Impulse mit seiner jeweiligen Spannung entgegengesetzter Polarität unter Fortschaltung eines Zählers zuführbar sind, der bei ReduzierungAccording to the invention, this object is achieved in an arrangement of the type mentioned at the outset that the individual input channels, each of which has a chopper and an associated upper carrier assembly can be controlled via a channel selection matrix and can be connected to the integrator, and that the integrator generated by a reference voltage generator pulses with its respective Voltage of opposite polarity can be fed in with a counter increment, which when reducing

der Integratorspannung auf den Anfangswert ein dem jeweiligen Zählerstand entsprechendes Ausgangssignal abgibtthe integrator voltage to the initial value an output signal corresponding to the respective counter reading gives away

In vorteilhafter Weise sind die den einzelnen Eingangskanälen zugeordneten Zerhacker sowie der · zur Erzeugung der Bezugsspannungsimpulse mit der jeweiligen Bezugsspannungsquelle zusammenwirkende Zerhacker durch einen gemeinsamen Rechteckoszillator steuerbar. Dabei warden in vorteilhafter Weise die Analog-EiTigangssignale jeweils Ober die Quelle/Senke- i< > Strecken zweier von einem ersten Übertrager mit der Frequenz des Rechteckgenerators gesteuerten Feldeffekttransistoren der Primärwicklung eines zweiten Übertragers zugeführt, dessen Sekundärwicklung durch die Quelle/Senke-Strecke eines durch den Rechteck- r> generator steuerbaren Feldeffekttransistors überbrückbar istThe chopper assigned to the individual input channels and the cooperating with the respective reference voltage source to generate the reference voltage pulses Chopper controllable by a common square oscillator. In this case, the Analog input signals in each case via the source / sink i < > Routing of two field effect transistors controlled by a first transformer with the frequency of the square wave generator fed to the primary winding of a second transformer, its secondary winding through the source / sink path of a through the rectangle r> generator controllable field effect transistor can be bridged

Vorteilhaft ist es bei der erfindungsgemäßen Anordnung, daß die Zeitsteuerung des Integrators zur Aufnahme der Analog-Signal-Impulse durch den die m nach Beendigung der Aufnahme zugeführten Bezugsspannungsimpulse registrierenden Zähler erfolgt Eine besonders vorteilhafte Ausbildung der erfindungsgemä-Ben Anordnung besteht darin, daß eine aus mehreren Bezugsspannungen auswählbar ist und daß die Schritt- ?~> größe des die Anzahl der Bezugsspannungsimpulse registrierenden Zählers entsprechend der Größe der jeweiligen Bezugsspannung einstellbar istIt is advantageous in the inventive arrangement that the timing of the integrator for receiving the analog signal pulses by the m after recording supplied reference voltage pulses registered counters are a particularly advantageous embodiment of the inventive-Ben arrangement is that one of a plurality of Reference voltages can be selected and that the step size of the counter registering the number of reference voltage pulses can be set according to the size of the respective reference voltage

Die erfindungsgemäße Anordnung enthält in vorteilhafter Weise eine durch einen Oszillator beeinflußte in Steuereinrichtung, durch welche ein Eingangskanal über die Kanalauswahlmatrix adressierbar und über Schalter mit dem Integrator verbindbar ist, der die Zuführung der Analogsignalimpulse zum Integrator regelnde Fehler erregbar ist, die Höhe und Polarität der über s> Schalter zuführbaren Bezugsspannungen steuerbar ist und bei Beendigung der Umwandlung die Abgabe des digitalen Ausgangssignals steuerbar ist Hierzu sind Vergleicher vorgesehen, die bei der Reduzierung der Integratorladung auf einen bestimmten Zwischenwert au zur Umschaltung auf eine andere Bezugsspannung, bzw. bei der Reduzierung auf den Anfangswert zur Beendigung der Umwandlung ein Signal an die Steuereinrichtung abgeben und es ist zur Steuerung der für die Bezugsspannungsimpulse auszuwählenden, den t> Anaiog-Signalimpulsen entgegengesetzten Polarität eine bistabile Schaltung vorgesehen, die über ein vom Integrator und von einem durch die Steuerschaltung erregbaren, monostabilen Multivibrator beeinflußtes UND-Glied einstellbar ist. toThe arrangement according to the invention advantageously contains a control device influenced by an oscillator, by means of which an input channel can be addressed via the channel selection matrix and connected via switches to the integrator, which can excite the supply of the analog signal pulses to the integrator, the level and polarity of the error s> switch feedable reference voltages is controllable, and at the completion of the conversion, the output of the digital output signal is controllable for this comparator are provided which au in reducing the integrator charge to a certain intermediate value for switching over to a different reference voltage, and in the reduction to the initial value output a signal to the control device to terminate the conversion and a bistable circuit is provided to control the polarity opposite to the t> analog signal pulses to be selected for the reference voltage pulses can be set on a monostable multivibrator that can be excited by the control circuit. to

Die Erfindung wird anhand von durch die Zeichnungen erläuterten Ausfuhrungsbeispielen beschrieben. Es zeigtThe invention is described with reference to exemplary embodiments explained by the drawings. It shows

F i g. 1 im schematischen Blockschaltbild ein erstes Ausführungsbeispiel des Analog-Digital-Urnwandlers, bei welchem zwei Rampenbereiche der Integratorladung vorgesehen sind,F i g. 1 in the schematic block diagram a first embodiment of the analog-digital converter, in which two ramp ranges of the integrator charge are provided,

F i g. 2 ein Zeit-Spannungs-Diagramm dir Integratorladungen und der Steuersignale für die in F i g. 1 dargestellte Schaltung, buF i g. 2 is a time-voltage diagram you integrator charges and the control signals for the in F i g. 1 circuit shown, bu

F i g. 3 ebenfalls im scheinatischen Blockschaltbild, ein weiteres Ausführungsbeispiel des Analog-Digital-Umsetzers, bei welchem ein ansteigender und zwei abfallende Rampenbereiche des Integrators vorgesehen sind, und h>F i g. 3 also in the schematic block diagram Another embodiment of the analog-to-digital converter, in which one increasing and two falling ramp ranges of the integrator are provided, and h>

F i g. 4 ein Zeit-Spannungs-Diagramm der Integratorladungen und der Steuersignale für die in Fig.3 dargestellte Schaltung.F i g. 4 shows a time-voltage diagram of the integrator charges and the control signals for the in FIG circuit shown.

In F i g. 1 sind mit 10a, 10Z>, ., 10/i Eingangskanäle bezeichnet, über welche jeweils eine nicht bekannte Analog-Spannung zur Umwandlung in einen digitalen Wert snit dem Analog-Digital-Umsetzer verbunden wenden kann. Alle Funktionsabläufe des Analog-Digital-Umsetzers werden von der Steuereinrichtung 18 beeinflußt Durch die Kanalwählmatrix 14 wird einer der Eingangskanäle ausgewählt und sein Signal wird dem Integrator 16 zugeführt, in welchem das nicht bekannte Analog-Signal über eine bestimmte Zeit integriert wind, so daß sich eine, in Fig.2 mit R^ bezeichnete, ansteigende Ladung bildet Am Ende des bestimmten 2'eitintervalls wird die Integration des Eingangssignals abgebrochen und die Polarität des Eingangssignals durch die Detektoranordnung 22 festgestellt Danach wird über den Eingangskanal 12 ein Signal mit der nicht bekannten Analogspannung entgegengesetztem Vorzeichen dem Integrator 16 zugeführt Die Integration dieser Bezugsspannung wird solange fortgesetzt, bis der Vergleicher 24 feststellt, daß das Ausgangsjwtential des Integrators seinen anfänglichen Wert wieder erreicht hat Durch diese Integralion wird eine abnehmende Spannung erzeugt, die in F i g. 2 mit R2 bezeichnet ist Der digitale Wert der nicht bekannten Ainalogspannung wird dann durch den Zähler 20 als Ausgangssignal abgegeben.In Fig. 1, 10a, 10Z>,., 10 / i denote input channels via which an unknown analog voltage can be connected to the analog-digital converter for conversion into a digital value. All functional sequences of the analog-digital converter are influenced by the control device 18. One of the input channels is selected by the channel selection matrix 14 and its signal is fed to the integrator 16, in which the unknown analog signal is integrated over a certain time, so that an increasing charge, denoted by R ^ in FIG The integration of this reference voltage is continued until the comparator 24 determines that the output potential of the integrator has again reached its initial value. 2 is denoted by R2 . The digital value of the unknown analog voltage is then output by the counter 20 as an output signal.

Die Umwandlung eines Analog-Signals wird eingeleitet durch ein Startsignal auf die Steuerschaltung 18, das beispielsweise von der zentralen Recheneinheit gegeben wird. Gleichzeitig wird der Steuerschaltung 18 auch ein Adress-Signal zugeführt, das in der Kanalwählmatrix 14 zur Auswahl von einem der Eingangskanäle 10a bis ΙΟ/; decodiert wird.The conversion of an analog signal is initiated by a start signal to the control circuit 18, the is given for example by the central processing unit. At the same time, the control circuit 18 is also an address signal is supplied which is in the channel selection matrix 14 to select one of the input channels 10a to ΙΟ /; is decoded.

Jeder Eingangskanal 10 weist zwei Anschlüsse 32a, 32b auf, über welche ein Eingangssignal dem Kondensator 34 und diär Primärwicklung des Übertragers 36 angekoppelt wird. Ein modulierendes Signal, dessen Zuführung über das UND-Glied 40 steuerbar ist, wird über den Übertrager 38 eingekoppelt Der eine Eingang des UND-Glieds 40 wird von der Steuerschaltung 18 beeinflußt und dieser Eingang ist erregt, wenn ein Eingangskanal für ein Analogsignal oder ein Eingangskanal für eine Bezugsspannung ausgewählt wird. Am anderen Eingang des UND-Gliedes 40 liegt eine, vom Rechteckoszillator 41 dauernd erzeugte Rechteckspannung. Das modulierende Signal auf der Leitung 43 besteht somit im wesentlichen aus einem Rechtecksignal, wie es in F i g. 2 dargestellt ist, das auftritt, wenn ein Eingangskanal ausgewählt wird. Dieses Signal wird über die Primärwicklung des Übertragers 38 angekoppelt. Die Sekundärwicklung dieses Übertragers ist mit den Feldeffekttransistoren 42, 44 verbunden, die als Zerhacker geschaltet sind und die das an den Anschlüssen 32a, b liegende Signal mit der durch den Rechteckoszillator 41 gegebenen Frequenz zerhacken. Die Feldeffekttransistoren sind als Sperrschicht-Feldeffekttransistoren ausgebildet, deren Quellen und Senken in der Eingangsleitung liegen und deren Tor mit einem Ende der Sekundärwicklung des Übertragers 38 verbunden ist Die Zerhackerfrequenz liegt ferner am Feldeffekttransistor 46, der die Sekundärwicklung des Übertragers 36 überbrückt. Der Ausgang der Sekundärwicklung des Übertragers 36 ist über den Widerstand 48 und den als Kanalwahlschalter dienenden Feldeffekttransistor 30 mit dem Eingang des Integrators 16 verbunden.Each input channel 10 has two connections 32a, 32b , via which an input signal is coupled to the capacitor 34 and the primary winding of the transformer 36. A modulating signal, the supply of which can be controlled via the AND element 40, is coupled in via the transformer 38. One input of the AND element 40 is influenced by the control circuit 18 and this input is excited when an input channel for an analog signal or an input channel is selected for a reference voltage. At the other input of the AND element 40 is a square-wave voltage continuously generated by the square-wave oscillator 41. The modulating signal on line 43 thus essentially consists of a square-wave signal, as shown in FIG. 2, which occurs when an input channel is selected. This signal is coupled via the primary winding of the transformer 38. The secondary winding of this transformer is connected to the field effect transistors 42, 44, which are connected as chopper and which chop up the signal at the connections 32a, b with the frequency given by the square-wave oscillator 41. The field effect transistors are designed as junction field effect transistors whose sources and sinks are in the input line and whose gate is connected to one end of the secondary winding of the transformer 38. The output of the secondary winding of the transformer 36 is connected to the input of the integrator 16 via the resistor 48 and the field effect transistor 30 serving as a channel selection switch.

Für die Kanäle 10ύ bis 1On sind Schaltmittel vorgesehen, die den beschriebenen entsprechen.Switching means are provided for channels 10ύ to 1On provided that correspond to those described.

Der Integrator 16 ist von üblicher Bauart. Er besteht aus dem Operationsverstärker 50, der durch den Kondensator 52 überbrückt ist und einem Reihenwiderstand 54, der mit dem Eingang des Verstärkers 50 verbunden ist. Gleichzeitig mit dem Beginn der Integration des nicht bekannten Signals wird auch der später den digitalen Wert angebende Zähler 20 erregt. Dies geschieht dadurch, daß Impulse des Oszillators 56 über die Steuerschaltung 18 dem Zähler 20 zugeführt werden. Der Zähler 20 fängt beim Beginn der Integration des unbekannten Signales bei 0 an zu zählen und wird durch den Oszillator mit vorgegebener Geschwindigkeit weitergeschaltet Wenn der Zähler 20 seine volle Kapazität erreicht hat, wird über die Leitung 58 ein Signal an die Steuereinrichtung gegeben, die ihrerseits ein Signal abgibt, durch welches die Integration beendet wird. Das Signal der Leitung 58 wird gleichzeitig dem Polaritätsdetektor 22 zugeführt.The integrator 16 is of conventional design. It consists of the operational amplifier 50, which is controlled by the Capacitor 52 is bridged and a series resistor 54, which is connected to the input of amplifier 50 connected is. Simultaneously with the beginning of the integration of the unknown signal, the later the digital value indicating counter 20 energized. This is done by the fact that pulses from the oscillator 56 can be fed to the counter 20 via the control circuit 18. The counter 20 starts at the beginning of the Integration of the unknown signal at 0 to count and is given by the oscillator with Speed is switched on When the counter 20 has reached its full capacity, the line 58 given a signal to the control device, which in turn emits a signal by which the Integration is terminated. The signal on line 58 is fed to polarity detector 22 at the same time.

Der Detektor 22 besteht aus dem monostabilen Multivibrator 60 und der UND-Schaltung 21. Wenn die Polarität des nicht bekannten Eingangssignals festgestellt werden soll, wird der vom monostabilen Multivibrator 60 erzeugte Impuls mit dem Ausgang des Integrators 16 in der UND-Schaltung 21 kombiniert. Das Ausgangssignal des Multivibrators 60 ist positiv, so daß bei positivem Ausgang des Integrators 16 ein Ausgangssignal des UN D-Schalters 60 erzeugt wird. Dieses Signal wird über die Leitung 62 der bistabilen Kippstufe 64 zugeführt Diese Kippstufe wird jedesmal beim Beginn einer Umwandlung durch die Steuereinrichtung 18 über die Leitung 66 zurückgestellt und erzeugt ein mit +BEZ bezeichnetes Signal, welches dazu dient, über den Feldeffekt-Transistor-Schalter 70 eine positive Bezugsspannung zuzuführen. Wenn der Schaltzustand der Kippstufe 64 durch ein Signal auf der Leitung 62 geändert wird (gestrichelte Linie in F i g. 2), bewirkt das mit —BEZ. bezeichnete Signal, daß der Feldeffekttransistor 74 eine negative Bezugsspannung anlegt. Da in dem dargestellten Ausführungsbeispiel die Signale im Integrator invertiert werden, liefert die beschriebene Anordnung Signale, die der Integratorladung entgegengesetzt polarisiert sind.The detector 22 consists of the monostable multivibrator 60 and the AND circuit 21. If the The polarity of the unknown input signal is to be determined, that of the monostable The pulse generated by the multivibrator 60 is combined with the output of the integrator 16 in the AND circuit 21. The output signal of the multivibrator 60 is positive, so that with a positive output of the integrator 16 a Output signal of the UN D switch 60 is generated. This signal is via the line 62 of the bistable Flip-flop 64 is fed in. This flip-flop is supplied each time a conversion is started by the control device 18 reset via line 66 and generates a signal labeled + BEZ, which serves to supply a positive reference voltage via the field effect transistor switch 70. If the Switching state of flip-flop 64 is changed by a signal on line 62 (dashed line in FIG. 2), does this with —BEZ. denoted signal that the field effect transistor 74 has a negative reference voltage applies. Since the signals are inverted in the integrator in the illustrated embodiment, the described arrangement signals that are polarized opposite to the integrator charge.

Wenn das Vorzeichen der Eingangsspannung festgestellt ist, erzeugt die Steuereinrichtung 18 ein Signal zur Erregung des Transistorschalters 76, durch welchen über den Eingangskanal 12 eine der nicht bekannten Eingangsspannung entgegengesetzt polarisierte Bezugsspannung dem Integrator 16 zugeführt wird. Im Bezugsspannungseingangskanal 12 ist die Bezugsspannungsquelle Vr angeordnet, die mit der Mittelanzapfung der Primärwicklung des Übertragers 68 verbunden ist. Das an der Leitung 43 liegende Modulationssignal wird dem Zerhackertransistor 72 zugeführt, der die Sekundärwicklung des Übertragers 68 überbrückt Der Übertrager 68 hat dieselbe Charakteristik wie der Übertrager 36, der im Eingangskanal 10 liegt Da somit sowohl bezüglich des Eingangskanals für die nicht bekannte Spannung als auch des Eingangskanals für die Bezugsspannung der Übertragerausgang mit derselben Frequenz moduliert wird, werden Fehler weitgehend kompensiert, so daß die charakteristischen Daten der Übertrager nicht kritisch sind.When the sign of the input voltage is determined, the control device 18 generates a signal for Excitation of the transistor switch 76, through which via the input channel 12 one of the unknown Input voltage oppositely polarized reference voltage is supplied to the integrator 16. in the Reference voltage input channel 12, the reference voltage source Vr is arranged, which is connected to the center tap the primary winding of the transformer 68 is connected. The modulation signal on line 43 is fed to the chopper transistor 72 which is the secondary winding of the transformer 68 bridged. The transformer 68 has the same characteristics as the Transmitter 36, which is located in the input channel 10 Since, therefore, both with regard to the input channel for the not known voltage as well as the input channel for the reference voltage of the transformer output with the same Frequency is modulated, errors are largely compensated, so that the characteristic data of the Transformers are not critical.

Das Ausgleichspotentiometer 71, das dazu dient eine eventuelle Ungleichheit der positiven und negativen Bezugsspannungen zu kompensieren, wird dadurch justiert daß an einen Eingang ein bekanntes, den Umsetzer voll aussteuerndes Signal gelegt wird und daß der Umsetzer auf kontinuierliche Konvertierung ge-The compensation potentiometer 71, which serves to detect any inequality of the positive and negative To compensate reference voltages, is adjusted that a known input, den Converter fully modulating signal is placed and that the converter to continuous conversion

schaltet wird. Das Potentiometer wird solange nachgestellt, bis eine Polaritätsumkehr der bekannten Eingangsspannung gleichgroße digitale Anzeigen ergibt.is switched. The potentiometer is readjusted until the polarity of the known input voltage is reversed results in digital displays of the same size.

Der veränderliche Widerstand 75 dient zur Aussteuerungsregelung. Hierzu wird eine bekannte, den Umsetzer voll aussteuernde Analogspannung an die Eingänge 32a, b gelegt und der Umsetzer mit kontinuierlicher Umwandlung betrieben. Der Widerstand 75 wird dabei solange verändert, bis als digitale Ausgangsanzeige der richtige Wert erscheint. Die Justierungen des Potentiometers 71 und des Widerstands 75 sind nicht ganz unabhängig voneinander, und es kann erforderlich sein, daß die beschriebenen Justierungen mehrere Male wiederholt werden müssen.The variable resistor 75 is used for modulation control. For this purpose, a known analog voltage that fully modulates the converter is applied to inputs 32a, b and the converter is operated with continuous conversion. The resistor 75 is changed until the correct value appears as the digital output display. The adjustments of the potentiometer 71 and the resistor 75 are not entirely independent of one another, and it may be necessary that the adjustments described have to be repeated several times.

Um festzustellen, ob die Ausgangsspannung des Integrators 16 durch die Integration der Bezugsspannung den Anfangswert vor Beginn der Integration der unbekannten Spannung erreicht hat ist der Vergleicher 24 vorgesehen. Diese Anfangsspannung liegt wie in F i g. 1 angedeutet, auf Erdpotential.To determine whether the output voltage of the integrator 16 by integrating the reference voltage has reached the initial value before the beginning of the integration of the unknown voltage is the comparator 24 provided. This initial voltage is as in FIG. 1 indicated, on earth potential.

Wenn am Ausgang des Integrators 16 das Anfangspotential wieder auftritt wird über die Leitung 78 der Steuerschaltung 18 ein Impuls zugeführt, durch welchen der Transistorschalter 76 abgeschaltet und die Integration der Bezugsspannung unterbrochen wird. Gleichzeitig wird die Zufuhr der Oszillatorimpulse zum Zähler 20 gestoppt so daß der Zähler zu diesem Zeitpunkt eine digitale Repräsentation der unbekannten Analogspannung enthält.When the initial potential occurs again at the output of the integrator 16, via the line 78 the Control circuit 18 is supplied with a pulse by which the transistor switch 76 is switched off and the integration the reference voltage is interrupted. At the same time, the supply of the oscillator pulses to the counter 20 stopped so that the counter had a digital representation of the unknown analog voltage at this point contains.

Bei dem in F i g. 3 dargestellten Ausführungsbeispiel des Analog-Digital-Umsetzers treten drei Spannungsrampen im Integrator auf. Diese Anordnung ermöglicht eine erhöhte Geschwindigkeit und einen Kompromiß zwischen höherer Geschwindigkeit und Genauigkeit in einem bestimmten Falle. Die Wirkungsweise dieser Anordnung ist ähnlich derjenigen des ersten Ausführungsbeispiels mit der Ausnahme, daß die Abwärtsintegrierunt in zwei Schritten ausgeführt wird. Bei dem in F i g. 3 dargestellten Ausführungsbeispiel ist der Zähler 120, der am Ende der Umwandlung eine digitale Repräsentation der an die Anschlüsse 132 angelegten, nicht bekannten Analogspannung enthält, in zwei gleiche Abteilungen unterteilt und es sind zwei Bezugsspannungen V₁ und Vz vorgesehen. Die Auswahlsignaie für die Eingangskanäle UOa, UQb, .„ 11On werden von der Kanalauswahlmatrix 114 dem jeweiligen Transistorschalter 130 zugeführt. Der Ausgang des Integrators 116 ist mit den Vergleichern 124 und 125 verbunden.In the case of the FIG. The embodiment of the analog-to-digital converter shown in FIG. 3 occurs three voltage ramps in the integrator. This arrangement allows for increased speed and a tradeoff between higher speed and accuracy in a given case. The operation of this arrangement is similar to that of the first embodiment except that the downward integration is carried out in two steps. In the case of the FIG. 3, the counter 120, which at the end of the conversion contains a digital representation of the unknown analog voltage applied to the terminals 132, is divided into two equal compartments and two reference voltages V ₁ and Vz are provided. The selection signals for the input channels UOa, UQb, .11On are fed from the channel selection matrix 114 to the respective transistor switch 130. The output of the integrator 116 is connected to the comparators 124 and 125.

Der Umsetzungsablauf beginnt bei einer gegebenen Anfangszeit To. Zu dieser Zeit sind die beiden Gruppen 120a und 1206 des Zählers 120 auf 0 gestellt und der ausgewählte Kanalschalter 130 ist durch ein von der Steuerschaltung 118 auf die Kanalwählmatrix 114 gegebenes Signal geschlossen. Dadurch wird ein nicht bekanntes Analog-Eingangssignal dem Eingang des Integrators 116 während einer bestimmten Zeit zugeführt, die der Auffüllung der Zählergruppe 120a entspricht Dabei werden der Zählergruppe 120a Taktimpulse vom Oszillator 156 durch die Steuereinrichtung 118 zugeführt Wenn die Zählergruppe 120a vollgelaufen ist wird von diesem Zähler über die Leitung 158 ein Signal an die Steuereinrichtung 118 und an den aus dem monostabilen Multivibrator 160 und dem UND-Glied 122 gebildeten Polaritätsdetektor gegeben. Die Steuerschaltung bewirkt dadurch die öffnung des Schalters 130 und die Unterbrechung der Integration des nicht bekannten analogen Signals. Während dasThe implementation process begins at a given start time To. At this time, the two groups 120a and 1206 of the counter 120 are set to 0 and the selected channel switch 130 is closed by a signal given to the channel selection matrix 114 by the control circuit 118. As a result, an unknown analog input signal is fed to the input of the integrator 116 for a certain time, which corresponds to the filling of the counter group 120a. Clock pulses from the oscillator 156 are fed to the counter group 120a by the control device 118. When the counter group 120a is full, this counter is used A signal is sent via the line 158 to the control device 118 and to the polarity detector formed from the monostable multivibrator 160 and the AND element 122. The control circuit thereby opens the switch 130 and interrupts the integration of the unknown analog signal. While that

Zeitintegral der unbekannten Analogspannung über das gewählte Intervall nunmehr im Integrator 116 gespeichert wird, wird, wie in F i g. 4 dargestellt, die Bezugsspannung Vi erzeugt.The time integral of the unknown analog voltage over the selected interval is now stored in the integrator 116 will, as shown in FIG. 4, the reference voltage Vi is generated.

Der weitere Verlauf der Umsetzung geschieht mit Hilfe von zwei Bezugsspannungen von dem nicht bekannten Signal entgegengesetztem Vorzeichen bis die digitale Repräsentation der nicht bekannten Analog-Spannung im Zähler 120 erscheint Die Vorzeichenbestimmung geschieht in ähnlicher Weise wie im vorhergehenden Ausführungsbeispiel unter Verwendung des monostabilen Multivibrators 160, des UND-Glieds 122 und der bistabilen Schaltung 164. Durch das Signal der bistabilen Schaltung 164 wird der entsprechende der Feldeffekttransistoren 170 oder 174 ausgewählt Die Steuerschaltung 118 gibt ferner ein Signal an den Schalter 176 und an den Schalter 180 zur Auswahl der ersten Bezugsspannung.The further course of the implementation takes place with the help of two reference voltages of the not known signal of opposite sign to the digital representation of the unknown Analog voltage appears in counter 120. The sign is determined in a similar way as in previous embodiment using the monostable multivibrator 160, the AND gate 122 and the bistable circuit 164. The signal of the bistable circuit 164 becomes the corresponding of the field effect transistors 170 or 174 selected. The control circuit 118 also inputs Signal to switch 176 and switch 180 to select the first reference voltage.

Diese erste Bezugsspannung wird sodann solange integriert, bis der Vergleicher 124 am Ausgang des Integrators 116 ein Zwischenpotential V₁ feststellt, das am Ende des Abfalls Ri (Fig.4) auftritt Das erzeugteThis first reference voltage is then integrated until the comparator 124 _{detects an intermediate potential V 1} at the output of the integrator 116, which occurs at the end of the drop Ri (FIG. 4) that is generated

ί Signal wird der Steuereinrichtung 118 über die Leitung 178 zugeführt, die den Transistorschalter 180 unterbricht und den Transistorschalter 182 öffnet Dadurch wird die zweite Bezugsspannung, die niedriger als die erste Bezugsspannung ist, zugeschaltet und so lange ί The signal is fed to the control device 118 via the line 178, which interrupts the transistor switch 180 and opens the transistor switch 182. This means that the second reference voltage, which is lower than the first reference voltage, is switched on and for so long

ίο integriert bis der Vergleicher 123 feststellt daß der Integrator den Ausgangswert erreicht hat (Abschnitt R₃ in F i g. 4). Zu diesem Zeitpunkt wird der Steuereinrichtung 118 über die Leitung 184 ein Signal zugeführt durch welches die Integration der Bezugsspannung beendet wird, so daß nunmehr die digitale Repräsentation der nicht bekannten Analog-Spannung im Zähler 120 enthalten ist.ίο integrated until the comparator 123 determines that the integrator has reached the initial value (section R ₃ in FIG. 4). At this point in time, a signal is fed to the control device 118 via the line 184, by means of which the integration of the reference voltage is ended, so that the digital representation of the unknown analog voltage is now contained in the counter 120.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Arrangement for analog-to-digital conversion of signals, in which a charge summed up by integrating the chopped up analog signals over a certain time serves as a measure for the formation of the corresponding digital value, with a number of input channels via which the modulated analog signals can be fed by means of transformer coupling , characterized in that the individual input channels (10a to iOn) each of which has a chopper (42, 44, 46) and an upper carrier arrangement (36, 38) connected to it, controllable via a channel selection matrix (14) and with the integrator (16 ) can be connected, and that the integrator (16) can be supplied with pulses generated by a reference voltage generator with its respective voltage of opposite polarity while a counter (20) is incremented and emits an output signal corresponding to the respective counter reading when the integrator voltage is reduced to the initial value

2. Arrangement according to claim 1, characterized in that the individual input channels associated chopper (42, 44, 46) and the one for generating the reference voltage pulses with rler respective reference voltage source cooperating chopper (72) by a common Square oscillator (41) are controllable.

3. Arrangement according to claims 1 and 2, characterized in that the analog input signals in each case via the source / sink routes two controlled by a first transformer (38) with the frequency of the square wave generator (41) Field effect transistors (42, 44) are fed to the primary winding of a second transformer (36), its secondary winding through the source / sink path one through the square wave generator (41) controllable field effect transistor (46) can be bridged.

4. Arrangement according to claims 1 to 3, characterized in that the timing of the Integrator (16) for receiving the analog signal pulses by registering the reference voltage pulses supplied after the end of the recording Counter (20) takes place.

5. Arrangement according to claims 1 to 4, characterized in that one of several reference voltages (V \, V ₂ ) can be selected, and that the step size of the number of reference voltage pulses registering counter (120a, 120 £> J corresponding to the size of the respective reference voltage is adjustable.

6. Arrangement according to claims 1 to 5, characterized by a control device (18) influenced by an oscillator (56), through which an input signal (10a to iOn ) can be addressed via the channel selection matrix (14) and via switch (30) the integrator (16) can be connected, the counter (20) regulating the supply of the analog signal pulses to the integrator (16) can be excited, the level and polarity of the reference voltage which can be supplied via switch (76) can be controlled and, when the conversion is completed, the output of the digital output signal is controllable.

7. Arrangement according to claims 1 to 6, characterized in that the comparator (24 or 124.125) are foreseen in the reduction the integrator charge to a certain intermediate value for switching to another Reference voltage, or when reducing to the initial value to terminate the conversion Send signal to the control device (18 or 118).

8. Arrangement according to claims 1 to 7, characterized in that for controlling the for to select the reference voltage pulses, opposite polarity to the analog signal pulses a bistable circuit (64) is provided, which via one of the integrator (16) and one by the Control circuit (18) excitable, monostable multivibrator (60) influenced AND element (21) adjustable is