DE19631113A1 - Single phase locked loop circuit for radio communications system - Google Patents
Single phase locked loop circuit for radio communications systemInfo
- Publication number
- DE19631113A1 DE19631113A1 DE19631113A DE19631113A DE19631113A1 DE 19631113 A1 DE19631113 A1 DE 19631113A1 DE 19631113 A DE19631113 A DE 19631113A DE 19631113 A DE19631113 A DE 19631113A DE 19631113 A1 DE19631113 A1 DE 19631113A1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- reference voltage
- mode
- voltage
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Abstract
Description
Die vorliegende Erfindung bezieht sich auf eine Phasenregel schleifenschaltung zur Synchronisierung einer Schwingfre quenz, wenn Sende- und Empfangsfrequenzen für ein Funkkommu nikationssystem, das einen einzigen Oszillator verwendet, ge liefert werden, und insbesondere auf eine Phasenregelschlei fenschaltung und ein Verfahren zur Verbesserung einer Phasen synchronisationszeit während des Umschaltens in einen Sende- oder Empfangsmodus.The present invention relates to a phase rule Loop circuit for the synchronization of a vibrator frequency when transmitting and receiving frequencies for a radio comm nication system that uses a single oscillator, ge are delivered, and in particular on a phase-locked loop circuit and a method for improving a phase synchronization time while switching to a transmission or receive mode.
Die vorliegende Erfindung für eine Einzelphasenregelschlei fenschaltung und ein Verfahren zur Verbesserung der Phasen synchronisationszeit basiert auf der koreanischen Anmeldung Nr. 95-29236, die hiermit unter Bezugnahme für alle Zwecke eingeschlossen wird.The present invention for a single phase control loop circuit and a method for improving the phases synchronization time is based on the Korean registration No. 95-29236, hereby incorporated by reference for all purposes is included.
Eine Phasenregelschleifenschaltung (PLL) ist eine Art automa tische Regelschaltung für das Verarbeiten einer Ausgangs schwingfrequenz, so daß sie vollständig mit der Frequenz ei nes Eingangssignals oder eines Referenzoszillators synchroni siert ist oder dieser entspricht. Im allgemeinen umfaßt die PLL-Schaltung einen Phasenvergleicher (oder Phasendetektor), einen Tiefpaßfilter und einen spannungsgesteuerten Oszilla tor, um eine Rückkoppelschleife zu bilden. Eine solche PLL- Schaltung wird häufig verwendet in einem FM/AM-Demodulator, einer automatischen Phasensteuerschaltung eines Fernsehgerä tes, einem FSK (Frequenzumtastung) Modulator-Demodulator, ei nem Frequenzsynthesizer, und derartigem. Die PLL-Schaltung wird ferner bei einem Funkkommunikationssystem mit Zeitduplex verwendet, wie dies in der koreanischen Patentanmeldung Nr. 95-8687, "SIGNAL TRANSMITTING/RECEIVING CIRCUIT BY A SINGLE FREQUENCY", angemeldet am 13. April 1995 und auf den Anmelder der vorliegenden Anmeldung übertragen, beschrieben ist.A phase locked loop circuit (PLL) is a kind of automa table control circuit for processing an output oscillation frequency, so that they completely egg with the frequency nes input signal or a reference oscillator synchroni is or corresponds to this. Generally includes PLL circuit a phase comparator (or phase detector), a low pass filter and a voltage controlled Oszilla gate to form a feedback loop. Such a PLL Circuitry is often used in an FM / AM demodulator, an automatic phase control circuit of a television set tes, an FSK (Frequency Shift Keying) modulator-demodulator, ei nem frequency synthesizer, and the like. The PLL circuit is also used in a radio communication system with time duplex used as described in Korean Patent Application No. 95-8687, "SIGNAL TRANSMITTING / RECEIVING CIRCUIT BY A SINGLE FREQUENCY ", registered on April 13, 1995 and on the applicant transferred the present application, is described.
Fig. 1 zeigt eine Einzel-PLL-Schaltung, die bei einem solchen Funkkommunikationssystem angewandt wird. Ein Referenzoszilla tor 10 schwingt nur auf einer einzigen Frequenz während des Sende-/Empfangs-Betriebs des Systems. Eine Steuerung 50 steu ert einen variablen Frequenzteiler 60, indem sie ein Fre quenzteilungsverhältnis in Übereinstimmung mit dem Sende- /Empfangsbetrieb variiert. Ein Phasenvergleicher 20 ver gleicht die Phase eines Referenzsignals, dessen Schwingung vom Referenzoszillator 10 stammt, mit der eines Signals, das vom variablen Frequenzteiler 60 erzeugt wird, der die Fre quenz eines Signals, das von einem spannungsgesteuerten Os zillator 40 erzeugt wird, gemäß dem Teilungsverhältnis, das durch die Steuerung 50 bestimmt ist, teilt, und erzeugt ein Signal, das einer Phasendifferenz zwischen zwei Signalen ent spricht. Ein Tiefpaßfilter 30, das die Widerstände R1, R2 und die Kondensatoren C1 und C2 aufweist, filtert nur eine Gleichspannungskomponente aus diesem Phasendifferenzsignal heraus. Dann erzeugt der spannungsgesteuerte Oszillator 40 eine Oszillationsfrequenz fvco, in welcher ein Signal, das durch den variablen Frequenzteiler 60 geteilt wurde und ein Signal, das durch den Referenzoszillator 10 erzeugt wurde, phasensynchron sind. Das heißt, die PLL-Schaltung der Fig. 1 verbessert die Leistung des Systems durch Erzeugung einer einzigen Oszillationsfrequenz als Sendemodulationsfrequenz oder als Empfangsdemodulationsfrequenz gemäß dem Frequenztei lungsverhältnis. Fig. 1 shows a single PLL circuit used in such a radio communication system. A reference oscillator 10 vibrates only on a single frequency during the transmit / receive operation of the system. A controller 50 controls a variable frequency divider 60 by varying a frequency division ratio in accordance with the transmission / reception operation. A phase comparator 20 compares the phase of a reference signal whose oscillation comes from the reference oscillator 10 with that of a signal generated by the variable frequency divider 60 , the frequency of a signal generated by a voltage controlled oscillator 40 , according to the division ratio , which is determined by the controller 50 , divides and generates a signal that speaks ent a phase difference between two signals. A low-pass filter 30 , which has the resistors R1, R2 and the capacitors C1 and C2, filters only a DC component out of this phase difference signal. Then, the voltage controlled oscillator 40 generates an oscillation frequency fvco in which a signal that has been divided by the variable frequency divider 60 and a signal that has been generated by the reference oscillator 10 are in phase synchronization. That is, the PLL circuit of FIG. 1 improves the performance of the system by generating a single oscillation frequency as the transmit modulation frequency or the receive demodulation frequency according to the frequency division ratio.
Währenddessen wird eine Phasensynchronisationszeit der PLL- Schaltung hauptsächlich durch die Kennzeichen des Tiefpaßfil ters bestimmt. Wenn der Tiefpaßfilter aus den Widerständen R1, R2 und den Kondensatoren C1 und C2 besteht, wie dies in Fig. 1 gezeigt ist, so verlängert sich die Phasensynchronisa tionszeit der PLL-Schaltung auf einige zehn Millisekunden von einigen hundert Millisekunden, gemäß einem Wechsel in eine Sendebetriebsart oder eine Empfangsbetriebsart. Da weiterhin die Ausgangsfrequenz der PLL-Schaltung während der Phasensyn chronisationszeit nicht stabilisiert wird, so wird, wenn die Phasensynchronisationszeit verzögert wird, die Menge der Da tenübertragung pro Sekunde im Funkkommunikationssystem ver mindert.Meanwhile, a phase synchronization time of the PLL circuit is mainly determined by the characteristics of the low-pass filter. If the low-pass filter consists of the resistors R1, R2 and the capacitors C1 and C2, as shown in Fig. 1, the phase synchronization time of the PLL circuit is extended to a few tens of milliseconds from a few hundred milliseconds, according to a change in one Send mode or a receive mode. Furthermore, since the output frequency of the PLL circuit is not stabilized during the phase synchronization time, if the phase synchronization time is delayed, the amount of data transmission per second in the radio communication system is reduced.
Eine Aufgabe der vorliegenden Erfindung besteht darin, eine PLL-Schaltung und ein Verfahren zur Verminderung einer Pha sensynchronisationszeit durch das ausgewählte Anlegen einer Referenzspannung gemäß jeder Betriebsart während des anfäng lichen Sende/Empfangs-Betriebsartenwechsels zu liefern.An object of the present invention is to provide a PLL circuit and a method for reducing a pha synchronization time by the selected creation of a Reference voltage according to each mode during the initial to send / receive change of operating mode.
Eine andere Aufgabe der vorliegenden Erfindung besteht darin, eine PLL-Schaltung und ein Verfahren zur Erhöhung der Daten übertragung pro Sekunde in einem Funkkommunikationssystem zu schaffen, für das Ausführen des Modulations-/Demodulations- Betriebs gemäß einer von einem Einzeloszillator stammenden Frequenz.Another object of the present invention is a PLL circuit and a method for increasing the data transmission per second in a radio communication system create for performing the modulation / demodulation Operation according to one originating from a single oscillator Frequency.
Eine nochmals weitere Aufgabe der vorliegenden Erfindung be steht darin, eine PLL-Schaltung und ein Verfahren zur Vermin derung einer Zeit zu schaffen, die benötigt wird, bis eine stabile Frequenz während der Sende- /Empfangsbetriebsartenumschaltung erzielt wird.Yet another object of the present invention is a PLL circuit and a method for min to create a time needed for one stable frequency during transmission / Receive mode switching is achieved.
Die obigen Aufgaben werden gelöst, indem eine PLL-Schaltung zum Anlegen einer Referenzspannung gemäß jeder Betriebsart bereitgestellt wird, um eine Sendemodulationsfrequenz oder einem Empfangsmodulationsfrequenz zu erzeugen, die während des anfänglichen Betriebsartenwechsels von einer Sendebe triebsart zu einer Empfangsbetriebsart oder von einer Em pfangsbetriebsart auf eine Sendebetriebsart, gefordert wird. Eine Phasensynchronisationszeit kann vermindert werden, indem nur eine Ausgangsfrequenzabweichung gemäß den Kennzeichen der PLL-Schaltung nach einem Betriebsartenwechsel korrigiert wird.The above tasks are accomplished by using a PLL circuit for applying a reference voltage according to each operating mode is provided at a transmit modulation frequency or generate a receive modulation frequency that during the initial mode change from a broadcast mode to a receive mode or from an Em pfangsbetriebesart to a transmission mode is requested. A phase synchronization time can be reduced by only an output frequency deviation according to the characteristics of the Corrected PLL circuit after changing operating modes becomes.
Gemäß einem Merkmal der Erfindung umfaßt eine Phasenregel schleifenschaltung folgendes: einen spannungsgesteuerten Os zillator; einen variablen Frequenzteiler zur variablen Tei lung eines Ausgangssignals des spannungsgesteuerten Oszilla tors gemäß einem Frequenzteilungsverhältnis, das durch eine Sende- oder Empfangsbetriebsart bestimmt wird; einen Phasen vergleicher zum Vergleich einer Phase eines Ausgangssignals des variablen Frequenzteilers mit der einer Oszillationsfre quenz, die durch eine externe Referenzsignalquelle erzeugt wird, und zur Erzeugung eines Phasendifferenzsignals entspre chend dem Ergebnis des Vergleichs; einen Tiefpaßfilter zur Tiefpaßfilterung des Phasendifferenzsignals; eine Spannungs versorgungsschaltung zum Anlegen einer ersten Referenzspan nung während der Sendebetriebsart und zum Anlegen einer zwei ten Referenzspannung während der Empfangsbetriebsart; einen Addierer zum Addieren eines Ausgangssignals des Tiefpaßfil ters zur Referenzspannung, die von der Spannungsversorgungs schaltung erzeugt wird; und eine Steuerung zur Bestimmung des Frequenzteilungsverhältnisses in Abhängigkeit von der Sende- oder Empfangsbetriebsart. Der spannungsgesteuerte Oszillator erzeugt eine Frequenz entsprechend einem Ausgangssignal des Addierers als Modulationsfrequenz oder als Demodulationsfre quenz.According to a feature of the invention comprises a phase rule Loop circuit the following: a voltage controlled Os zillator; a variable frequency divider for variable parts output signal from the voltage-controlled oscillator tors according to a frequency division ratio, which by a Transmission or reception mode is determined; a phase comparator for comparing a phase of an output signal of the variable frequency divider with an oscillation frequency sequence generated by an external reference signal source and correspond to the generation of a phase difference signal according to the result of the comparison; a low pass filter for Low-pass filtering of the phase difference signal; a tension supply circuit for applying a first reference chip voltage during transmission mode and to create a two th reference voltage during receive mode; one Adder for adding an output signal of the low-pass film ters to the reference voltage from the power supply circuit is generated; and a controller for determining the Frequency division ratio depending on the transmission or receive mode. The voltage controlled oscillator generates a frequency corresponding to an output signal of the Adders as a modulation frequency or as a demodulation frequency quenz.
Gemäß einem anderen Merkmal der Erfindung umfaßt eine a-Pha senregelschleifenschaltung folgendes: einen spannungsgesteu erten Oszillator zur Erzeugung eines Ausgangssignals, das ei ne Frequenz aufweist, die nichtlinear von einer Eingangssteu erspannung abhängt; einen variablen Frequenzteiler zur Tei lung eines Ausgangssignals des spannungsgesteuerten Oszilla tors gemäß einem variablen Frequenzteilungsverhältnis einer Sende- oder Empfangsbetriebsart; einen Phasenvergleicher zum Vergleich einer Phase eines Ausgangssignals, das durch den variablen Frequenzteiler geteilt ist, mit der eines Referenz signals; eine Spannungsversorgungsschaltung zum Anlegen einer ersten Referenzspannung während der Sendebetriebsart und zum Anlegen einer zweiten Referenzspannung während der Empfangs betriebsart; einen Addierer zum Addieren eines Ausgangssig nals des Phasenvergleichers zur Referenzspannung, die von der Spannungsversorgungsschaltung erzeugt wird; einen Filter zur Filterung eines Ausgangssignals des Addierers, um es an den spannungsgesteuerten Oszillator zu geben; und eine Steuerung zur alternativen Bestimmung des Frequenzteilungsverhältnisses der Sende- oder Empfangsbetriebsart, das an den variablen Frequenzteiler geliefert werden soll. Der spannungsgesteuerte Oszillator erzeugt eine Frequenz in Abhängigkeit vom Aus gangssignal des Filters.According to another feature of the invention, an a-Pha The following control loop circuit: a voltage control erten oscillator for generating an output signal, the egg ne frequency that is non-linear from an input control tension depends; a variable frequency divider for part output signal from the voltage-controlled oscillator tors according to a variable frequency division ratio Transmit or receive mode; a phase comparator for Comparison of a phase of an output signal by the variable frequency divider is divided with that of a reference signals; a voltage supply circuit for applying a first reference voltage during the transmission mode and Apply a second reference voltage during reception operating mode; an adder for adding an output sig nals of the phase comparator to the reference voltage, which of the Voltage supply circuit is generated; a filter for Filtering an output signal from the adder to the to give voltage controlled oscillator; and a controller for alternative determination of the frequency division ratio the send or receive mode that is used on the variable Frequency divider should be delivered. The voltage controlled Oscillator generates a frequency depending on the off output signal of the filter.
Die vorliegende Erfindung wird detaillierter unter Bezugnahme auf die angefügten Zeichnungen beschrieben, in denen gleiche Bezugszeichen und Symbole verwendet werden, um gleiche Ele mente zu bezeichnen, auch wenn diese in verschiedenen Zeich nungen gezeigt sind. In der folgenden Beschreibung sind viele spezielle Details, wie beispielsweise Elemente usw., ange geben, um ein tieferes Verständnis der Erfindung zu gewähr leisten. Für einen Fachmann wird es jedoch deutlich, daß die Erfindung ohne diese speziellen Details ausgeführt werden kann. In gewissen Fällen wurden wohlbekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, um die Erfindung nicht zu verwirren.The present invention will be described in more detail with reference described in the accompanying drawings, in which the same Reference numerals and symbols are used to refer to the same ele elements, even if they are in different characters are shown. There are many in the following description special details such as items, etc. give to provide a deeper understanding of the invention Afford. However, it will be clear to a person skilled in the art that the Invention can be run without these specific details can. In certain cases, well-known functions or Constructions not described in detail to the invention not to get confused.
Fig. 1 ist ein schematisches Diagramm einer konventionellen Einzelphasenregelschleifenschaltung; Fig. 1 is a schematic diagram of a conventional single phase locked loop circuit;
Fig. 2 ist ein schematisches Diagramm einer Einzelphasenre gelschleifenschaltung gemäß der vorliegenden Erfindung; Fig. 2 is a schematic diagram of a single phase control loop circuit according to the present invention;
Fig. 3 ist ein detaillierteres Diagramm der Einzelphasenre gelschleifenschaltung der Fig. 2 gemäß einer Ausführungsform der vorliegenden Erfindung; Fig. 3 is a more detailed diagram of the Einzelphasenre gelschleifenschaltung of Figure 2 according to an embodiment of the present invention.
Fig. 4 ist ein detaillierteres Diagramm der Einzelphasenre gelschleifenschaltung der Fig. 2, gemäß einer anderen Ausfüh rungsform der vorliegenden Erfindung; und FIG. 4 is a more detailed diagram of the single-phase control loop circuit of FIG. 2, according to another embodiment of the present invention; and
Fig. 5 ist ein detaillierteres Diagramm der Einzelphasenre gelschleifenschaltung der Fig. 2 gemäß einer nochmals anderen Ausführungsform der vorliegenden Erfindung; und FIG. 5 is a more detailed diagram of the single phase control loop circuit of FIG. 2 in accordance with yet another embodiment of the present invention; and
Fig. 6A bis 6C sind Diagramme, die eine Phasensynchronisa tionskennlinie der Einzelphasenregelschleifenschaltungen der Fig. 1, 2 und 3 zeigt. Fig. 6A to 6C are diagrams illustrating a phase synchronizers tion characteristic of the single phase-locked loop circuits of Figs. 1, 2 and 3. Fig.
Bezieht man sich auf Fig. 2, so setzt eine Steuerung 50 ein Frequenzteilungsverhältnis eines variablen Frequenzteilers 60 auf einen Wert, der einer Sendebetriebsart oder einer Em pfangsbetriebsart entspricht. Der variable Frequenzteiler 60 teilt ein Signal, das von einem spannungsgesteuerten Oszilla tor 40 erzeugt wird, gemäß dem Wert, der durch die Steuerung 40 eingestellt wird, um es an einen Phasenvergleicher 20 zu liefern. Der Phasenvergleicher 20 erzeugt ein Signal, das ei ner Phasendifferenz zwischen einem Signal entspricht, das vom variablen Frequenzteiler 60 erzeugt wird und einem Signal, das von einem Referenzoszillator 10 erzeugt wird. Ein Tief paßfilter 30 eliminiert eine Hochfrequenzkomponente des Pha sendifferenzsignals, um nur eine Gleichsignalkomponente zu generieren. Die Phase des spannungsgesteuerten Oszillators 40 variiert durch die Gleichsignalkomponente, und in einem sol chen Fall wird dessen Antwort durch die PLL-Synchronisations charakteristik langsam. Um dies zu kompensieren, erzeugt die in Fig. 2 gezeigte Steuerung 50 ein Sendefreigabesignal (TXE) während des Betriebsartenwechsels. Referring to FIG. 2, a controller 50 sets a frequency division ratio of a variable frequency divider 60 to a value that corresponds to a transmit mode or a receive mode. The variable frequency divider 60 divides a signal generated by a voltage controlled oscillator 40 according to the value set by the controller 40 to provide to a phase comparator 20 . The phase comparator 20 generates a signal corresponding to a phase difference between a signal generated by the variable frequency divider 60 and a signal generated by a reference oscillator 10 . A low pass filter 30 eliminates a high frequency component of the phase difference signal to generate only a DC signal component. The phase of the voltage controlled oscillator 40 varies by the DC signal component, and in such a case, the response is slow due to the PLL synchronization characteristic. To compensate for this, the controller 50 shown in FIG. 2 generates a transmit enable signal (TXE) during the mode change.
Die Steuerung 50 erzeugt das TXE-Signal mit einem logisch "hohen" Pegel während der Sendebetriebsart und sie erzeugt das TXE-Signal mit einem logisch "niedrigen" Pegel während der Empfangsbetriebsart. Wenn das TXE-Signal mit dem logisch hohen Pegel erzeugt wird, liefert ein Schalter 70 eine Sen dereferenzspannung Vref1 an den Addierer 80. Wenn das TXE- Signal mit dem logisch "niedrigen" Pegel erzeugt wird, lie fert der Schalter 70 eine Empfangsreferenzspannung Vref2 an den Addierer 80. Ein Beispiels des TXE-Signals, das von der Steuerung 50 erzeugt wird, wenn die Prinzipien der Erfindung auf ein Funkkommunikationssystem angewandt werden, um alter nativ die Sende- und Empfangsbetriebsarten gemäß dem Zeitdu plex (TDD) zu implementieren, ist in Fig. 6A gezeigt. Das heißt, die Steuerung 50 erzeugt das TXE-Signal mit einem lo gisch "hohen" Pegel während der Sendebetriebsart während ei nes Intervalls T1 und sie erzeugt das TXE-Signal mit einem logisch "niedrigen" Pegel während der Empfangsbetriebsart während eines Intervalls T2.Controller 50 generates the TXE signal at a logic "high" level during the transmit mode and generates the TXE signal at a logic "low" level during the receive mode. When the logic high level TXE signal is generated, a switch 70 supplies a transmitter reference voltage Vref1 to the adder 80 . When the TXE signal with the logic "low" level is generated, the switch 70 supplies a receive reference voltage Vref2 to the adder 80 . An example of the TXE signal generated by controller 50 when the principles of the invention are applied to a radio communication system to alternatively implement time division duplex (TDD) transmit and receive modes is shown in FIG. 6A . That is, the controller 50 generates the TXE signal at a logic "high" level during the transmit mode during an interval T1 and generates the TXE signal at a logic "low" level during the receive mode during an interval T2.
Der Addierer 80 legt alternativ die Sende- und Empfangsrefe renzspannungen Vref1 und Vref2 an den spannungsgesteuerten Oszillator 40 gemäß dem TXE-Signal. Dann liegt die Ausgangs frequenz des spannungsgesteuerten Oszillators 40 durch die Sendereferenzspannung Vref1 in der Nähe der Sendefrequenz, bevor das Signal vom Tiefpaßfilter 30 empfangen wird, und sie liegt durch die Empfangsreferenzspannung Vref2 in der Nähe einer Empfangsreferenz, bevor das Signal vom Tiefpaßfilter 30 empfangen wird. Es besteht jedoch eine konstante Abweichung zwischen der geforderten Sende- oder Empfangsfrequenz und der Ausgangsfrequenz des spannungsgesteuerten Oszillators 40. Das kommt daher, da eine Abweichung zwischen der Frequenz be steht, die durch die Langzeit- und die Kurzzeitstabilität des spannungsgesteuerten Oszillators 40 gefordert wird, und der tatsächlich erzeugten Frequenz.The adder 80 alternatively applies the transmit and receive reference voltages Vref1 and Vref2 to the voltage controlled oscillator 40 according to the TXE signal. Then, the output frequency of the voltage controlled oscillator 40 by the transmission reference voltage Vref1 is near the transmission frequency before the signal is received by the low-pass filter 30 , and it is by the reception reference voltage Vref2 near a reception reference before the signal is received by the low-pass filter 30 . However, there is a constant deviation between the required transmission or reception frequency and the output frequency of the voltage-controlled oscillator 40 . This is because there is a difference between the frequency required by the long-term and short-term stability of the voltage controlled oscillator 40 and the frequency actually generated.
Obwohl der spannungsgesteuerte Oszillator 40 die Sendefre quenz erzeugt, wenn die Sendereferenzspannung Vref1 zugeführt wird, und die Empfangsfrequenz erzeugt, wenn die Empfangsre ferenzspannung Vref2 zugeführt wird, weicht die Ausgangsfre quenz des spannungsgesteuerten Oszillators 40 von der gefor derten Sende- oder Empfangsfrequenz um eine Frequenzabwei chung von einigen hundert ppm (parts per million) bis zu ei nigen tausend ppm durch eine Variation der Zeit und eine Ab weichung seiner Frequenzverschiebung durch Änderungen der Um gebungsbedingungen ab.Although the voltage controlled oscillator 40 generates the transmission frequency when the transmission reference voltage Vref1 is supplied and the reception frequency generates when the reception reference voltage Vref2 is supplied, the output frequency of the voltage control oscillator 40 deviates from the required transmission or reception frequency by a frequency deviation from a few hundred ppm (parts per million) to a few thousand ppm due to a variation in time and a deviation in its frequency shift due to changes in the ambient conditions.
Wenn beispielsweise eine Sendefrequenz von 500 MHz und eine Empfangsfrequenz von 476 MHz gefordert werden, sollte die Ausgangsfrequenz des spannungsgesteuerten Oszillators 40 um 24 MHz von 476 MHz auf 500 MHz während des Betriebsartenwech sels von der Empfangsbetriebsart auf die Sendebetriebsart, geändert werden. Wenn die PLL-Schaltung der Fig. 1 verwendet wird, sollte die Phase, die 24 MHz entspricht, korrigiert werden, wenn die Betriebsart von der Empfangsbetriebsart auf die Sendebetriebsart umgeschaltet wird. In der PLL-Schaltung der Fig. 2 wird jedoch während des Betriebsartenwechsels von der Empfangsbetriebsart auf die Sendebetriebsart die Sendere ferenzspannung Vref1 vorher an den spannungsgesteuerten Os zillator 40 gelegt, womit nur eine Phase, die einer maximalen Frequenzabweichung entspricht, korrigiert werden sollte. Im allgemeinen beträgt die maximale Frequenzabweichung des span nungsgesteuerten Oszillators 40 500 KHz, so daß nur die Phase, die den 500 KHz entspricht, korrigiert werden muß. So mit muß, wenn die PLL-Schaltung gemäß der vorliegenden Erfin dung verwendet wird, nur die Phase, die der maximalen Fre quenzabweichung des spannungsgesteuerten Oszillators 40 ent spricht, während des Betriebsartenwechsels korrigiert werden. Somit kann eine Phasensynchronisationszeit während des Be triebsartenwechsels vermindert werden.For example, if a transmit frequency of 500 MHz and a receive frequency of 476 MHz are required, the output frequency of the voltage controlled oscillator 40 should be changed by 24 MHz from 476 MHz to 500 MHz during the mode change from the receive mode to the transmit mode. When the PLL circuit of Fig. 1 is used, the phase corresponding to 24 MHz should be corrected when the mode is switched from the reception mode to the transmission mode. In the PLL circuit of FIG. 2, however, the transmitter reference voltage Vref1 is previously applied to the voltage-controlled oscillator 40 during the mode change from the receive mode to the transmit mode, so that only a phase that corresponds to a maximum frequency deviation should be corrected. In general, the maximum frequency deviation of the voltage controlled oscillator is 40 500 KHz, so that only the phase corresponding to the 500 KHz needs to be corrected. So with when the PLL circuit according to the present inven tion is used, only the phase corresponding to the maximum frequency deviation of the voltage controlled oscillator 40 must be corrected during the mode change. Thus, a phase synchronization time during the mode change loading can be reduced.
Die Fig. 3, 4 und 5 zeigen Beispiele der in Fig. 2 gezeig ten PLL-Schaltung. In den Fig. 3, 4 und 5 sind nur der Phasenvergleicher 20, der Tiefpaßfilter 30, der spannungsge steuerte Oszillator 40, der Schalter 70 und der Addierer 80 gezeigt. Die Widerstände R1, R2 und die Kondensatoren C1 und C2 bilden den Tiefpaßfilter 30. Es gibt verschiedene Modifi kationen beim Addierer 80. FIGS. 3, 4 and 5 show examples of the gezeig th in Fig. 2 PLL circuit. In Figs. 3, 4 and 5, only the phase comparator 20, the low-pass filter 30, voltage sensors, the controlled oscillator 40, the switch 70 and the adder 80 are shown. The resistors R1, R2 and the capacitors C1 and C2 form the low-pass filter 30 . There are various modifications to adder 80 .
Bezieht man sich auf Fig. 3, so wird, wenn das TXE-Signal des logisch "hohen" Pegels während der Sendebetriebsart angelegt wird, der Schalter 70 geöffnet und es liegt eine geteilte Spannung einer Referenzspannung Vref über den beiden An schlüssen eines Transistors R5. Das heißt, eine Spannung {R5/(R4+R5)} × Vref erscheint am Knoten NA. Diese Spannung wird dem spannungsgesteuerten Oszillator 40 über die Wider stände R3 und R2 zugeführt. Dann wird die Sendefrequenz, die einen Unterschied durch die Frequenzabweichung von beispiels weise 500 KHz hat, der durch die Langzeit- und Kurzzeitcha rakteristika des spannungsgesteuerten Oszillators und die Ab weichungen der Umgebungsbedingungen erzeugt wird, durch den Phasenvergleicher 20 und den Tiefpaßfilter 30, der aus den Widerständen R1, R2 und den Kondensatoren C1 und C2 besteht, phasensynchronisiert. Wenn das TXE-Signal mit einem logisch "niedrigen" Pegel während der Empfangsbetriebsart angelegt wird, wird der Schalter 70 kurzgeschlossen, und eine Spannung {(R5//R6)/(R4+R5//R6)} × Vref erscheint an beiden Anschlüssen jedes der Widerstände R5 und R6, die parallel miteinander verbunden sind. Das heißt, eine Spannung {(R5*R6)/{R4(R5+R6)+R5*R6}} × Vref erscheint am Knoten NA. Diese Spannung wird über die Widerstände R3 und R2 an den spannungsgesteuerten Oszillator 40 angelegt, und es wird eine Empfangsfrequenz erzeugt, die eine durch die Frequenzabwei chung verursachte Abweichung hat. Das Frequenzteilungsver hältnis des variablen Frequenzteilers 60 unterscheidet sich in seinen Wert gemäß den Sende- und Empfangsbetriebsarten. Ein Beispiel der Sende- und Empfangsfrequenzen fTX und fRX, die von der PLL-Schaltung der Fig. 3 erzeugt werden, ist in Fig. 6C gezeigt. Verglichen mit der PLL-Schaltung der Fig. 1, die die Sende- und Empfangsfrequenzen fTX und fRX erzeugt, die in Fig. 6B gezeigt sind, wird die PLL-Schaltung der Fig. 3 schnell phasensynchronisiert. Referring to Fig. 3, so when the TXE signal is applied the logic "high" level during the transmit mode, opens the switch 70 and there is a divided voltage of a reference voltage Vref to the two to circuits of a transistor R5. That is, a voltage {R5 / (R4 + R5)} × Vref appears at the node NA. This voltage is supplied to the voltage controlled oscillator 40 via the resistors R3 and R2. Then the transmission frequency, which has a difference due to the frequency deviation of, for example, 500 kHz, which is generated by the long-term and short-term characteristics of the voltage-controlled oscillator and the deviations from the ambient conditions, by the phase comparator 20 and the low-pass filter 30 , which from the Resistors R1, R2 and capacitors C1 and C2 are phase-locked. If the TXE signal is applied at a logic "low" level during the receive mode, switch 70 is shorted and a voltage {(R5 // R6) / (R4 + R5 // R6)} × Vref appears on both terminals each of the resistors R5 and R6 connected in parallel. That is, a voltage {(R5 * R6) / {R4 (R5 + R6) + R5 * R6}} × Vref appears at node NA. This voltage is applied to the voltage controlled oscillator 40 through the resistors R3 and R2, and a reception frequency is generated which has a deviation caused by the frequency deviation. The frequency division ratio of the variable frequency divider 60 differs in its value according to the transmission and reception modes. An example of the transmit and receive frequencies f TX and f RX generated by the PLL circuit of FIG. 3 is shown in FIG. 6C. Compared to the PLL circuit of FIG. 1, which generates the transmit and receive frequencies f TX and f RX shown in FIG. 6B, the PLL circuit of FIG. 3 is quickly phase-locked.
Bezieht man sich auf Fig. 4, so wird eine Ausgangsspannung des Tiefpaßfilters, das aus den Widerständen R1, R2 und den Kondensatoren C1 und C2 besteht, an einen nichtinvertierenden Anschluß (+) eines Operationsverstärkers OP über einen Wider stand R7 gelegt. Eine geteilte Spannung der Referenzspannung durch die Widerstände R4, R5 und R6, das heißt, eine Spannung am Knoten NA wird an den nichtinvertierenden Anschluß (+) des Operationsverstärkers OP über den Widerstand R3 angeschlos sen. Ein Widerstand R9 ist mit einem invertierenden Anschluß (-) des Operationsverstärkers OP verbunden. Ein Widerstand R8 ist zwischen den nichtinvertierenden Anschluß (+) des Opera tionsverstärkers OP und den Ausgangsanschluß geschaltet. Der Operationsverstärker OP liefert an den spannungsgesteuerten Oszillator eine Spannung, die man erhält, indem eine Spannung, die vom Tiefpaßfilter erzeugt wird, zu einer Spannung über dem Knoten NA addiert wird. Während der Sendebetriebsart, liegt eine Spannung {(R5/R4+R5)} × Vref am Knoten NA. Während der Empfangsbetriebsart liegt eine Spannung {(R5//R6)/(R4+R5//R6)} × Vref, das ist eine Spannung {(R5*R6)/{R4(R5+R6)+R5*R6}} × Vref, am Knoten NA.Referring to Fig. 4, an output voltage of the low-pass filter, which consists of the resistors R1, R2 and the capacitors C1 and C2, is placed on a non-inverting terminal (+) of an operational amplifier OP via an opposing R7. A divided voltage of the reference voltage by the resistors R4, R5 and R6, that is, a voltage at the node NA is connected to the non-inverting terminal (+) of the operational amplifier OP via the resistor R3. A resistor R9 is connected to an inverting terminal (-) of the operational amplifier OP. A resistor R8 is connected between the non-inverting terminal (+) of the operational amplifier OP and the output terminal. The operational amplifier OP supplies the voltage-controlled oscillator with a voltage which is obtained by adding a voltage generated by the low-pass filter to a voltage across the node NA. During the transmit mode, there is a voltage {(R5 / R4 + R5)} × Vref at node NA. During the receive mode there is a voltage {(R5 // R6) / (R4 + R5 // R6)} × Vref, this is a voltage {(R5 * R6) / {R4 (R5 + R6) + R5 * R6}} × Vref, at the NA node.
Bezieht man sich auf Fig. 5, so umfaßt der Tiefpaßfilter ei nen Operationsverstärker OP1, einen Widerstand R11, der zwi schen den Phasenvergleicher 20 und den nichtinvertierenden Anschluß (+) des Operationsverstärkers OP1 geschaltet ist, einen Widerstand R12, der zwischen einem Erdanschluß und dem invertierenden Anschluß (-) des Operationsverstärkers OP1 ge schaltet ist, und einen Kondensator C3, der zwischen den in vertierenden Anschluß (-) des Operationsverstärkers OP1 und einen Ausgangsanschluß des Operationsverstärkers OP1 geschal tet ist.Referring to FIG. 5, the low-pass filter comprises an operational amplifier OP1, a resistor R11 connected between the phase comparator 20 and the non-inverting terminal (+) of the operational amplifier OP1, a resistor R12 connected between a ground connection and the inverting terminal (-) of the operational amplifier OP1 is switched ge, and a capacitor C3, which is switched between the vertically connected terminal (-) of the operational amplifier OP1 and an output terminal of the operational amplifier OP1.
Der Addierer umfaßt einen Operationsverstärker OP2, einen Wi derstand R13, der zwischen dem Ausgangsanschluß des Opera tionsverstärkers OP1 und dem nichtinvertierenden Anschluß (+) des Operationsverstärkers OP2 geschaltet ist, einen Wider stand R14, der zwischen dem Knoten NA und dem nicht invertie renden Anschluß (+) des Operationsverstärkers OP2 geschaltet ist, einen Widerstand R15, der mit dem invertierenden An schluß (-) des Operationsverstärkers OP2 und dem Erdanschluß verbunden ist, und einen Widerstand R16, der zwischen dem in vertierenden Anschluß (-) des Operationsverstärkers OP2 und einem Ausgangsanschluß des Operationsverstärkers OP2 geschal tet ist.The adder comprises an operational amplifier OP2, a Wi the R13 stand between the output connection of the Opera tion amplifier OP1 and the non-inverting connection (+) of the operational amplifier OP2 is switched, a counter stood R14, the one between the node NA and the non-invertie renden connection (+) of the operational amplifier OP2 switched is a resistor R15, which with the inverting An circuit (-) of the operational amplifier OP2 and the ground connection and a resistor R16 connected between the one in vertical connection (-) of the operational amplifier OP2 and an output terminal of the operational amplifier OP2 is.
Eine durch die Widerstände R4 und R5 geteilte Spannung der Referenzspannung Vref erscheint am Knoten NA während der Sen debetriebsart, und eine durch den Widerstand R5 und die para lell miteinander verbundenen Widerstände R5 und R6 geteilte Spannung der Referenzspannung Vref erscheint während der Em pfangsbetriebsart am Knoten NA. Während der Sendebetriebsart befindet sich nämlich eine Spannung {(R5/R4+R5)} × Vref am Knoten NA. Während der Empfangsbetriebsart liegt eine Span nung {(R5//R6)/(R4+R5//R6)} × Vref, das ist eine Spannung {(R5*R6)/{R4(R5+R6)+R5*R6}} × Vref, am Knoten NA. Da die Span nung am Knoten NA dem nichtinvertierenden Anschluß (+) des Operationsverstärkers OP2 durch den Widerstand R14 zugeführt wird, erzeugt der Operationsverstärker OP2 eine Spannung, die man erhält, indem die Ausgangsspannung des Operationsverstär kers OP1, die durch den Widerstand R13 hindurchläuft, zur Ausgangsspannung am Knoten NA addiert wird, die durch den Widerstand R14 hindurchläuft. Somit werden verschiedene Refe renzspannungen an den spannungsgesteuerten Oszillator 40 durch den Operationsverstärker OP2 während der Sende- und Empfangsbetriebsart angelegt.A voltage of the reference voltage Vref divided by the resistors R4 and R5 appears at the node NA during the transmission mode, and a voltage of the reference voltage Vref divided by the resistor R5 and the parallel interconnected resistors R5 and R6 appears at the node NA during the reception mode . Namely, during the transmit mode, there is a voltage {(R5 / R4 + R5)} × Vref at the node NA. During the receive mode there is a voltage {(R5 // R6) / (R4 + R5 // R6)} × Vref, this is a voltage {(R5 * R6) / {R4 (R5 + R6) + R5 * R6} } × Vref, at the NA node. Since the voltage at the node NA is supplied to the non-inverting terminal (+) of the operational amplifier OP2 through the resistor R14, the operational amplifier OP2 generates a voltage which is obtained by the output voltage of the operational amplifier OP1 passing through the resistor R13 Output voltage at node NA is added, which passes through resistor R14. Thus, various reference voltages are applied to the voltage controlled oscillator 40 by the operational amplifier OP2 during the transmit and receive modes.
Die erfindungsgemäßen PLL-Schaltungen liefern verschiedene Referenzspannungen an den spannungsgesteuerten Oszillator 40, wenn die Betriebsart von der Sendebetriebsart auf die Em pfangsbetriebsart oder von der Empfangsbetriebsart auf die Sendebetriebsart umgeschaltet wird. Somit kann, da die ver schiedenen Referenzspannungen unter Verwendung des TXE-Sig nals angelegt werden, die geforderte Sende- oder Empfangsfre quenz schnell erreicht werden. Andererseits sollten Wider stände, Kondensatoren und Operationsverstärker passend ge wählt werden, um eine Referenzspannung zur Erzeugung einer Frequenz in der Nähe der geforderten Sende- oder Empfangsfre quenz zu erzeugen. Einem Fachmann ist es jedoch klar, daß die Erfindung ohne diese spezifischen Details verwendet werden kann. Wenn die andere Referenzspannung, die das TXE Signal verwendet, während eines Betriebsartenwechsels angelegt wird, so ist nur eine winzige Frequenzabweichung, die durch die Langzeit- und Kurzzeitcharakteristika des spannungsgesteuer ten Oszillators und die Änderungen in den Umgebungsbedingun gen erzeugt werden, erforderlich, um unter Verwendung des Phasenvergleichers und des Tiefpaßfilters korrigiert zu wer den. Dann kann man eine schnellere Phasensynchronisationscha rakteristik erhalten.The PLL circuits according to the invention supply different reference voltages to the voltage-controlled oscillator 40 when the operating mode is switched from the transmission mode to the reception mode or from the reception mode to the transmission mode. Thus, since the various reference voltages are applied using the TXE signal, the required transmission or reception frequency can be quickly achieved. On the other hand, resistors, capacitors and operational amplifiers should be selected appropriately to generate a reference voltage for generating a frequency in the vicinity of the required transmission or reception frequency. However, one skilled in the art will appreciate that the invention can be used without these specific details. If the other reference voltage using the TXE signal is applied during a mode change, only a minute frequency deviation generated by the long-term and short-term characteristics of the voltage-controlled oscillator and the changes in the environmental conditions is required to use of the phase comparator and the low-pass filter to be corrected to who. Then you can get a faster phase synchronization characteristic.
Folglich kann die Ausgangsfrequenz des spannungsgesteuerten Oszillators innerhalb kurzer Zeit stabilisiert werden, indem die PLL-Schaltung, die die entsprechenden Sende- und Em pfangsreferenzspannungen während des Betriebsartenwechsels liefert, bereitgestellt wird. Somit kann die Menge der pro Sekunde übertragenen Daten erhöht werden.Consequently, the output frequency of the voltage controlled Oscillators can be stabilized within a short time by the PLL circuit, which the corresponding transmit and Em voltage reference voltages during the change of operating mode delivers, is provided. Thus, the amount of per Second transmitted data can be increased.
Es sollte somit klar sein, daß die vorliegende Erfindung nicht auf die spezielle, hier als beste Form für das Ausfüh rungen der Erfindung erachtete Ausführungsform beschränkt ist, sondern daß die vorliegende Erfindung nicht auf die spe zifischen Ausführungsformen, die in dieser Beschreibung be schrieben sind, beschränkt ist, sondern daß sie in den ange fügten Ansprüchen definiert wird.It should thus be understood that the present invention not on the special, here as the best form for the execution Rations of the invention deemed embodiment limited is, but that the present invention not to the spe specific embodiments that be in this description are limited, but that they are in the specified added claims is defined.
Claims (10)
eine spannungsgesteuerte Oszillatorvorrichtung;
eine variable Frequenzteilungsvorrichtung für eine va riable Frequenzteilung eines Ausgangssignals der spannungsge steuerten Oszillationsvorrichtung gemäß einem Frequenztei lungsverhältnis, das durch die Sende- oder Empfangsbetriebs art bestimmt wird;
eine Phasenvergleichsvorrichtung zum Vergleich einer Phase eines Ausgangssignals der variablen Frequenzteilungs vorrichtung mit der einer Oszillationsfrequenz, die durch ei ne externe Referenzsignalquelle erzeugt wird, und zur Erzeu gung eines Phasendifferenzsignals, das dem Vergleichsergebnis entspricht;
eine Tiefpaßfiltervorrichtung zur Tiefpaßfilterung des Phasendifferenzsignals;
eine Spannungsversorgungsvorrichtung zur Lieferung einer ersten Referenzspannung während der Sendebetriebsart und zur Lieferung einer zweiten Referenzspannung während der Em pfangsbetriebsart;
eine Addiervorrichtung zur Addition eines Ausgangssig nals der Tiefpaßfiltervorrichtung zur Referenzspannung, die von der Spannungsversorgungsvorrichtung erzeugt wird; und
eine Steuervorrichtung zur Bestimmung des Frequenztei lungsverhältnisses gemäß der Sende- oder Empfangsbetriebsart;
wobei die spannungsgesteuerte Oszillationsvorrichtung eine Frequenz als Modulationsfrequenz oder Demodulationsfre quenz erzeugt, die einem Ausgangssignal der Additionsvorrich tung entspricht.1. phase locked loop circuit of a radio communication system for synchronizing a single oscillation frequency with a modulation frequency in a transmit mode and with a demodulation frequency in a receive mode, the phase locked loop comprising:
a voltage controlled oscillator device;
a variable frequency division device for a va riable frequency division of an output signal of the voltage controlled oscillation device according to a frequency division ratio determined by the transmission or reception mode;
a phase comparison device for comparing a phase of an output signal of the variable frequency dividing device with that of an oscillation frequency generated by an external reference signal source and for generating a phase difference signal corresponding to the comparison result;
a low-pass filter device for low-pass filtering the phase difference signal;
a voltage supply device for supplying a first reference voltage during the transmission mode and for supplying a second reference voltage during the reception mode;
an adder for adding an output signal of the low-pass filter device to the reference voltage generated by the voltage supply device; and
a control device for determining the frequency division ratio according to the transmission or reception mode;
wherein the voltage controlled oscillation device generates a frequency as a modulation frequency or demodulation frequency which corresponds to an output signal of the addition device.
eine erste Referenzspannungsquelle;
eine zweite Referenzspannungsquelle; und
eine Auswahlvorrichtung zur Auswahl der ersten Referenz spannungsquelle während der Sendebetriebsart, um die erste Referenzspannung zu erzeugen, und zur Auswahl der zweiten Re ferenzspannung während der Empfangsbetriebsart, um die zweite Referenzspannung zu erzeugen.2. A phase locked loop circuit according to claim 1, wherein the voltage supply device comprises:
a first reference voltage source;
a second reference voltage source; and
a selector for selecting the first reference voltage source during the transmit mode to generate the first reference voltage and for selecting the second reference voltage during the receive mode to generate the second reference voltage.
eine Referenzspannungsquelle;
erste und zweite Widerstände, die in Serie mit der Refe renzspannungsquelle verbunden sind, um eine Spannung, die von dieser Referenzspannungsquelle erzeugt wird, zu verteilen;
einen dritten Widerstand; und
eine Schaltvorrichtung zur alternativen Verbindung des dritten Widerstands mit einem Knoten zwischen dem ersten und zweiten Widerstand, wobei die Schaltvorrichtung geöffnet wird, wenn das Statussignal die Sendebetriebsart anzeigt, und kurzgeschlossen wird, wenn das Statussignal die Empfangsbe triebsart anzeigt.4. A phase locked loop circuit according to claim 1, wherein the voltage supply device comprises:
a reference voltage source;
first and second resistors connected in series with the reference voltage source to distribute a voltage generated by this reference voltage source;
a third resistance; and
switching means for alternatively connecting the third resistor to a node between the first and second resistors, the switching device being opened when the status signal indicates the transmission mode and short-circuited when the status signal indicates the reception mode.
eine spannungsgesteuerte Oszillatorvorrichtung zur Er zeugung eines Ausgangssignals, das eine Frequenz hat, die nichtlinear abhängt von einer Eingangssteuerspannung;
eine variable Frequenzteilungsvorrichtung für eine Fre quenzteilung eines Ausgangssignals der spannungsgesteuerten Oszillationsvorrichtung gemäß einem variablen Frequenztei lungsverhältnis des Sendebetriebs oder des Empfangsbetriebs;
eine Phasenvergleichsvorrichtung zum Vergleich einer Phase eines Ausgangssignals, das durch die variable Frequenz teilungsvorrichtung geteilt ist, mit der Phase eines Refe renzsignals;
eine Spannungsversorgungsvorrichtung zur Lieferung einer ersten Referenzspannung während des Sendebetriebs und zur Lieferung einer zweiten Referenzspannung während des Em pfangsbetriebs;
eine Addiervorrichtung zur Addition eines Ausgangssig nals der Phasenvergleichsvorrichtung zur Referenzspannung, die von der Spannungsversorgungsvorrichtung erzeugt wird;
eine Filtervorrichtung zur Filterung eines Ausgangssig nals der Addiervorrichtung, das der spannungsgesteuerten Os zillationsvorrichtung zugeführt werden soll; und
eine Steuervorrichtung zur alternativen Bestimmung des Frequenzteilungsverhältnisses des Sendebetriebs und des Em pfangsbetriebs, das an die variable Frequenzteilungsvorrich tung geliefert werden soll;
wobei die spannungsgesteuerte Oszillationsvorrichtung eine Frequenz erzeugt, die vom Ausgangssignal der Filtervor richtung abhängt.5. phase locked loop circuit of a radio communication system for the alternative implementation of a transmission mode and a receiving mode always at a predetermined time, the phase locked loop comprising:
a voltage controlled oscillator device for generating an output signal having a frequency that is non-linearly dependent on an input control voltage;
a variable frequency dividing device for frequency dividing an output signal of the voltage controlled oscillation device according to a variable frequency dividing ratio of the transmitting operation or the receiving operation;
a phase comparison device for comparing a phase of an output signal divided by the variable frequency dividing device with the phase of a reference signal;
a voltage supply device for supplying a first reference voltage during the transmission operation and for supplying a second reference voltage during the reception operation;
an adder for adding an output signal of the phase comparison device to the reference voltage generated by the voltage supply device;
a filter device for filtering an output signal of the adding device to be supplied to the voltage controlled oscillation device; and
a controller for alternatively determining the frequency division ratio of the transmission mode and the reception mode to be supplied to the variable frequency division device;
wherein the voltage controlled oscillation device generates a frequency which depends on the output signal of the Filtervor direction.
eine erste Referenzspannungsquelle;
eine zweite Referenzspannungsquelle; und
eine Auswahlvorrichtung zur Auswahl der ersten Referenz spannungsquelle während der Sendebetriebsart, um die erste Referenzspannung zu erzeugen, und zur Auswahl der zweiten Re ferenzspannungsquelle während der Empfangsbetriebsart, um die zweite Referenzspannung zu erzeugen.6. A phase locked loop circuit according to claim 5, wherein the voltage supply device comprises:
a first reference voltage source;
a second reference voltage source; and
a selector for selecting the first reference voltage source during the transmit mode to generate the first reference voltage and for selecting the second reference voltage source during the receive mode to generate the second reference voltage.
eine Referenzspannungsquelle;
erste und zweite Widerstände, die in Serie mit der Refe renzspannungsquelle verbunden sind, um eine Spannung, die von dieser Referenzspannungsquelle erzeugt wird, zu verteilen;
einen dritten Widerstand; und
eine Schaltvorrichtung zur alternativen Verbindung des dritten Widerstands mit einem Knoten zwischen dem ersten und zweiten Widerstand, wobei die Schaltvorrichtung geöffnet wird, wenn das Statussignal die Sendebetriebsart anzeigt, und kurzgeschlossen wird, wenn das Statussignal die Empfangsbe triebsart anzeigt.8. A phase locked loop circuit according to claim 7, wherein the voltage supply device comprises:
a reference voltage source;
first and second resistors connected in series with the reference voltage source to distribute a voltage generated by this reference voltage source;
a third resistance; and
switching means for alternatively connecting the third resistor to a node between the first and second resistors, the switching device being opened when the status signal indicates the transmission mode and short-circuited when the status signal indicates the reception mode.
ein erstes spannungsgesteuertes Oszillationsverfahren zur Erzeugung einer Frequenz, die von der ersten Referenz spannung abhängt, während des anfänglichen Betriebsartenwech sels von der Empfangsbetriebsart in die Sendebetriebsart und zur Erzeugung einer Frequenz, die von der zweiten Referenz spannung abhängt, während des anfänglichen Betriebsartenwech sels von der Sendebetriebsart zur Empfangsbetriebsart;
ein Phasenvergleichsverfahren des Vergleiches einer Phase der Frequenz, die im ersten spannungsgesteuerten Oszil lationsverfahren erzeugt wurde, mit der Phase der Oszilla tionsfrequenz der Oszillationsvorrichtung, und zur Erzeugung einer Phasendifferenzssignals, das einem Vergleichsergebnis entspricht;
ein Filterverfahren der Tiefpaßfilterung des Phasendif ferenzsignals;
ein Additionsverfahren zur Addition des tiefpaßgefilter ten Signals zur ersten oder zweiten Referenzspannung; und ein zweites spannungsgesteuertes Oszillationsverfahren zur Erzeugung einer Frequenz, die von der Spannung abhängt, die während des Additionsverfahrens erzeugt wurde;
wobei das Phasenvergleichsverfahren, das Filterverfah ren, das Addierverfahren und das zweite spannungsgesteuerte Oszillationsverfahren wiederholt werden, bis die Frequenz, die durch das zweite spannungsgesteuerte Oszillationsverfah ren erzeugt wird, mit der Modulationsfrequenz oder der Demo dulationsfrequenz synchronisiert ist.9. A method for synchronizing a single oscillation frequency with a modulation frequency during a transmission mode and with a demodulation frequency during a reception mode in a phase-locked loop circuit of a radio communication system, the phase-locked loop circuit comprising at least the following: an oscillation device for generating the single oscillation frequency and a voltage supply device for alternate delivery of a first reference voltage during the transmit mode and a second reference voltage during the receive mode, the method comprising the following steps:
a first voltage controlled oscillation method for generating a frequency that depends on the first reference voltage during the initial mode change from the receive mode to the transmit mode and for generating a frequency that depends on the second reference voltage during the initial mode change of the transmit mode to receive mode;
a phase comparison method of comparing a phase of the frequency generated in the first voltage-controlled oscillation method with the phase of the oscillation frequency of the oscillation device, and for generating a phase difference signal that corresponds to a comparison result;
a filtering method of low-pass filtering the phase difference signal;
an addition method for adding the low-pass filtered signal to the first or second reference voltage; and a second voltage controlled oscillation method for generating a frequency dependent on the voltage generated during the addition method;
wherein the phase comparison process, the filtering process, the adding process, and the second voltage controlled oscillation process are repeated until the frequency generated by the second voltage controlled oscillation process is synchronized with the modulation frequency or the demodulation frequency.
ein erstes spannungsgesteuertes Oszillationsverfahren zur Erzeugung einer Frequenz, die von der ersten Referenz spannung abhängt, während des anfänglichen Betriebsartenwech sels von der Empfangsbetriebsart in die Sendebetriebsart und zur Erzeugung einer Frequenz, die von der zweiten Referenz spannung abhängt, während des anfänglichen Betriebsartenwech sels von der Sendebetriebsart zur Empfangsbetriebsart;
ein Phasenvergleichsverfahren des Vergleiches einer Phase der Frequenz, die im ersten spannungsgesteuerten Oszil lationsverfahren erzeugt wurde, mit der Phase der Oszilla tionsfrequenz der Oszillationsvorrichtung, und zur Erzeugung einer Phasendifferenzsignals, das einem Vergleichsergebnis entspricht;
ein Additionsverfahren zur Addition des Phasendifferenz signals zur ersten oder zweiten Referenzspannung; und
ein zweites spannungsgesteuertes Oszillationsverfahren zur Erzeugung einer Frequenz, die von der Spannung abhängt, die durch das Filterverfahren erzeugt wurde;
wobei das Phasenvergleichsverfahren, das Filterverfah ren, das Addierverfahren und das zweite spannungsgesteuerte Oszillationsverfahren wiederholt werden, bis die Frequenz, die durch das zweite spannungsgesteuerte Oszillationsverfah ren erzeugt wird, mit der Modulationsfrequenz oder der Demo dulationsfrequenz synchronisiert ist.10. A method for synchronizing a single oscillation frequency with a modulation frequency or a demodulation frequency, if a transmit operation and a receive operation are alternatively implemented at a predetermined time in a phase control loop circuit of a radio communication system, the phase locked loop circuit comprising at least the following: an oscillation device for generating the single oscillation frequency, and a voltage supply device for alternatively supplying a first reference voltage during the transmission operation and a second reference voltage during the reception operation, the method comprising the following steps:
a first voltage controlled oscillation method for generating a frequency that depends on the first reference voltage during the initial mode change from the receive mode to the transmit mode and for generating a frequency that depends on the second reference voltage during the initial mode change of the transmit mode to receive mode;
a phase comparison method of comparing a phase of the frequency generated in the first voltage-controlled oscillation method with the phase of the oscillation frequency of the oscillation device, and for generating a phase difference signal that corresponds to a comparison result;
an addition method for adding the phase difference signal to the first or second reference voltage; and
a second voltage-controlled oscillation method for generating a frequency that depends on the voltage generated by the filtering method;
wherein the phase comparison process, the filtering process, the adding process, and the second voltage controlled oscillation process are repeated until the frequency generated by the second voltage controlled oscillation process is synchronized with the modulation frequency or the demodulation frequency.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029236A KR970019086A (en) | 1995-09-06 | 1995-09-06 | Single Phase Synchronous Loop Circuit and Method for Improving Phase Synchronization Time |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19631113A1 true DE19631113A1 (en) | 1997-03-13 |
Family
ID=19426292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19631113A Ceased DE19631113A1 (en) | 1995-09-06 | 1996-08-01 | Single phase locked loop circuit for radio communications system |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR970019086A (en) |
| DE (1) | DE19631113A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272763B1 (en) * | 1997-08-04 | 2000-11-15 | 권성우 | Receiving device for high frequency direct converting |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0471502A1 (en) * | 1990-08-13 | 1992-02-19 | Fujitsu Limited | Phase locked loop circuit and semiconductor integrated circuit using the phase locked loop circuit |
| US5207491A (en) * | 1991-01-31 | 1993-05-04 | Motorola Inc. | Fast-switching frequency synthesizer |
-
1995
- 1995-09-06 KR KR1019950029236A patent/KR970019086A/en not_active Application Discontinuation
-
1996
- 1996-08-01 DE DE19631113A patent/DE19631113A1/en not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0471502A1 (en) * | 1990-08-13 | 1992-02-19 | Fujitsu Limited | Phase locked loop circuit and semiconductor integrated circuit using the phase locked loop circuit |
| US5207491A (en) * | 1991-01-31 | 1993-05-04 | Motorola Inc. | Fast-switching frequency synthesizer |
Non-Patent Citations (2)
| Title |
|---|
| Patent Abstr. of Japan, E-1599, 1994, No.467. JP 6-152405a * |
| YOSHIAKI, T. et al. "Digital Loop-Preset Synthesizer (DLPS) for High-Speed Frequency Switching". In: Electronics and Communica- tions in Japan, Part 1 Vol.76, No.9, 1993, S.44-54 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970019086A (en) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19954255B4 (en) | Phase Lock Loop and related procedure | |
| EP1362413B1 (en) | Compensation method and compensating device for a pll circuit for two-point modulation | |
| DE19502111C2 (en) | TDMA / TDD transceivers | |
| DE4498749C2 (en) | Phase synchronization circuit and corresponding method for a phase-locked circuit | |
| EP1433249B1 (en) | Compensating method for a pll circuit functioning according to the two-point-modulation and pll circuit provided with a compensating device | |
| DE69533913T2 (en) | frequency synthesizer | |
| DE4498745B4 (en) | Radio frequency transceiver and method of operating the same | |
| DE10127612A1 (en) | Two-point modulator with PLL circuit and simplified digital pre-filtering | |
| DE102008045042B4 (en) | Loop system | |
| DE102004050411B4 (en) | Modulator with controlled transmission bandwidth and corresponding method for controlling the transmission bandwidth | |
| DE60020789T2 (en) | Frequency synthesizer and mobile radio with such a frequency synthesizer | |
| DE4220228B4 (en) | Circuit arrangement for the suppression of narrowband interference signals | |
| DE4220296B4 (en) | Circuit arrangement for the suppression of narrowband interference signals | |
| EP1586183A1 (en) | Oscillator device for frequency modulation | |
| DE19631113A1 (en) | Single phase locked loop circuit for radio communications system | |
| DE3200560A1 (en) | Method for suppressing mirror-wave and intermodulation interference | |
| DE2729499C2 (en) | Single sideband transceiver | |
| DE3931513A1 (en) | PHASE CONTROL LOOP FOR DIRECT MODULATION | |
| CH672702A5 (en) | Car radio telephone connection device - has narrow-band transmit and receive filters with controllable mean frequency | |
| DE3139157A1 (en) | PILOTTON DEMODULATOR FOR STEREO TELEVISION | |
| DE69827200T2 (en) | FSK modulator with phase locked loop | |
| EP0630535B1 (en) | Pll circuit modulatable by a modulation signal having a direct current component | |
| DE19748913B4 (en) | Transceiver for a wireless information access system | |
| DE2133090C3 (en) | In the phase injection-synchronized arrangement in an FM transmitter for a free-running oscillator modulated by a modulation signal | |
| DE3912814C1 (en) | Radio call system - compares ref. signal with unmodulated output to obtain oscillator control voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |