DE19627787C1 - Non-recursive half band filter with complex coefficients - Google Patents
Non-recursive half band filter with complex coefficientsInfo
- Publication number
- DE19627787C1 DE19627787C1 DE1996127787 DE19627787A DE19627787C1 DE 19627787 C1 DE19627787 C1 DE 19627787C1 DE 1996127787 DE1996127787 DE 1996127787 DE 19627787 A DE19627787 A DE 19627787A DE 19627787 C1 DE19627787 C1 DE 19627787C1
- Authority
- DE
- Germany
- Prior art keywords
- delay
- chain
- signal
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Abstract
Description
Die Erfindung betrifft ein nichtrekursives Halb- Band-Filter mit komplexen Koeffizienten zum Verar beiten eines reellwertigen oder komplexwertigen Eingangssignals und zum Umwandeln eines reellwerti gen Eingangssignals in ein komplexwertiges Aus gangssignal oder eines komplexwertigen Eingangssi gnals in ein reellwertiges beziehungsweise kom plexwertiges Ausgangssignal.The invention relates to a non-recursive half Band filter with complex coefficients for verar working a real or complex value Input signal and for converting a real value gen input signal into a complex valued off or a complex input signal gnals into a real or com plex value output signal.
Ein solches nichtrekursives Halb-Band-Filter ist beispielsweise in der Patentschrift DE 36 21 737 C2 offenbart. Es ist darin insbesondere ein sogenann tes FIR-Filter mit linearer Phase gezeigt, das ein komplexwertiges Signal mit minimalem baulichen und rechnerischen Aufwand verarbeiten soll. Unter ge ringem Aufwand ist dabei eine geringe Anzahl an Multiplizierern und/oder Verzögerungsgliedern zu verstehen.Such a non-recursive half-band filter is For example, in the patent DE 36 21 737 C2 disclosed. It is in particular a so-called This linear phase FIR filter is shown in FIG complex signal with minimal constructional and to process computational effort. Under ge Ringem effort is a small number of Multipliers and / or delays to understand.
Eine wesentliche Eigenschaft dieses FIR-Halb-Band- Filters ist darin zu sehen, daß seine Filter-Mit tenfrequenz ± 1/4 beziehungsweise ± 3/4 der Abtast frequenz beträgt. Diese Vorgabe stellt jedoch bei den Einsatzmöglichkeiten eines solchen FIR-Filters eine große Einschränkung dar.An essential feature of this FIR half-band Filters can be seen in the fact that its filter with frequency ± 1/4 or ± 3/4 of the sample frequency is. However, this default will help the possible uses of such an FIR filter a big limitation.
Eine Lösung dieses Problems ist beispielsweise in der Patentschrift DE 40 26 476 C1 offenbart. Das darin gezeigte linear-phasige FIR-Filter erlaubt zwar die Wahl beliebiger Mittenfrequenzen, ist aber dafür sehr aufwendig. Dies resultiert insbesondere daraus, daß alle Koeffizienten echt komplexwertig sind und somit eine hohe Anzahl an Multiplizierern erfordern. Darüberhinaus ist im allgemeinen ein Halb-Band-Prototyp-Filter mit den vorteilhaften Nullkoeffizienten nicht verwendbar.One solution to this problem is, for example, in The patent DE 40 26 476 C1 discloses. The allowed linear-phase FIR filters shown therein Although the choice of any center frequencies, but is for very expensive. This results in particular from the fact that all coefficients are really complex are and thus a high number of multipliers require. In addition, in general, a Semi-band prototype filter with the advantages Zero coefficients can not be used.
Das erfindungsgemäße nichtrekursive Halb-Band-Fil ter mit den Merkmalen des Anspruchs 1 hat gegenüber dem Halb-Band-Filter mit komplexen Koeffizienten (DE 36 21 737 C2) den Vorteil, daß man in der Wahl der Mittenfrequenz fm sehr viel freier ist und da mit eine größere Flexibilität erreicht. Diese er höhte Flexibilität wird jedoch nicht mit einem er höhten Aufwand an Multiplizierern oder Zustands speichern erkauft. Vielmehr entspricht der Aufwand etwa dem eines bekannten komplexen Halb-Band-Fil ters (s. o.).The inventive non-recursive half-band Fil ter with the features of claim 1 has over the half-band filter with complex coefficients (DE 36 21 737 C2) has the advantage that in the choice of the center frequency f m is much freer and because with a greater flexibility. However, this increased flexibility is not purchased at a higher cost of multiplier or state save. Rather, the effort corresponds approximately to that of a known complex half-band Fil ters (see above).
Durch die erfindungsgemäße Ausgestaltung des Halb- Band-Filters läßt sich die Mittenfrequenz fm zu (2m-1) fA/8 wählen, wobei in = ± 1,2, . . . und fA die Abtastfrequenz ist. Die beiden bisherigen Möglich keiten fm = ± 1/4 fA beziehungsweise ± 3/4 fA wer den somit ergänzt durch eine größere Anzahl von weiteren möglichen Mittenfrequenzen.The embodiment of the half-band filter according to the invention makes it possible to select the center frequency f m to be (2m-1) f A / 8, where in = ± 1.2,. , , and f A is the sampling frequency. The two previous possibilities f m = ± 1/4 f A or ± 3/4 f A who thus supplemented by a larger number of other possible center frequencies.
In vorteilhafter Weise läßt sich das erfindungsge mäße Halb-Band-Filter sowohl zur Umwandlung von komplexwertigen Eingangssignalen in komplexwertige Ausgangssignale als auch zur Umwandlung von kom plexwertigen Eingangssignalen in reellwertige Aus gangssignale und umgekehrt nutzen. Auch eine Ab tastratenverdoppelung oder eine Abtastratenhalbie rung ist in vorteilhafter Weise mit dem erfindungs gemäßen Filter möglich.Advantageously, the erfindungsge moderate half-band filter both for the conversion of complex valued input signals into complex valued ones Output signals as well as for the conversion of kom plex-valued input signals into real-valued off use signals and vice versa. Also an Ab doubling or a sampling rate tion is advantageously with the invention suitable filter possible.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.Further advantageous embodiments of the invention are to be taken from the subclaims.
Die Erfindung wird nun anhand von Ausführungsbei spielen mit Bezug auf die Zeichnungen näher be schrieben. Dabei zeigen:The invention will now be described with reference to Ausführungsbei play closer with reference to the drawings wrote. Showing:
Fig. 1a, 1b eine schematische Darstellung eines Halb-Band-Prototyp-Filters; Figures 1a, 1b a schematic representation of a half-band prototype filter.
Fig. 2 ein erstes Ausführungsbeispiel ei nes erfindungsgemäßen Filters; FIG. 2 shows a first exemplary embodiment of a filter according to the invention; FIG.
Fig. 3 eine allgemeine Struktur eines Fil ters mit komplexen Koeffizienten für komplexe Ein- und Ausgangssig nale; FIG. 3 shows a general structure of a complex coefficient filter for complex input and output signals; FIG.
Fig. 4 ein zweites Ausführungsbeispiel ei nes Filters; Fig. 4 shows a second embodiment ei nes filter;
Fig. 5a, 5b zwei weitere Ausführungsbeispiele eines Filters; Fig. 5a, 5b show two further embodiments of a filter;
Fig. 6a, 6b ein fünftes und ein sechstes Aus führungsbeispiel eines Filters; Fig. 6a, 6b, a fifth and a sixth exemplary embodiment of a filter;
Fig. 7 ein siebtes Ausführungsbeispiel ei nes Filters; Fig. 7 shows a seventh embodiment of a filter;
Fig. 8 ein achtes Ausführungsbeispiels ei nes Filters;8 shows an eighth embodiment ei nes filter.
Fig. 9 ein neuntes Ausführungsbeispiel ei nes Filters; Fig. 9 shows a ninth embodiment of a filter;
Fig. 10 ein zehntes Ausführungsbeispiel ei nes Filters; Fig. 10 shows a tenth embodiment of a filter;
Fig. 11 ein elftes Ausführungsbeispiel ei nes Filters; FIG. 11 is an eleventh embodiment ei nes filter;
Fig. 12 ein zwölftes Ausführungsbeispiel eines Filters, und Fig. 12 shows a twelfth embodiment of a filter, and
Fig. 13 ein weiteres Ausführungsbeispiel eines Filters. Fig. 13 shows another embodiment of a filter.
Das erfindungsgemäße Halb-Band-Filter mit der unge raden Filterlänge N ist, wie in den Figuren zu er kennen, linear-phasig und weist komplexwertige Ko effizienten h(l) auf mit -(N-1)/2l(N-1)/2, wobei die Koeffizienten für l ungleich 0 entweder rein reell oder rein imaginär sind. Das heißt, daß sie nicht im üblichen Sinne komplexwertig sind. Ledig lich der Koeffizient h(0) ist komplexwertig gemäßThe inventive half-band filter with the unge straight filter length N is, as in the figures to he know, linear-phased and has complex-valued Ko efficient h (l) on with - (N-1) / 2l (N-1) / 2, where the coefficients for l not equal to 0 are either pure real or purely imaginary. That is, they are not complex in the usual sense. unmarried The coefficient h (0) is complex-valued according to
h(0)=±(c₀±jc₀).h (0) = ± (± jc₀ c₀).
Damit ergibt sich ein Real- und ein Imaginärteil von h(0)=hr(0)+jhi(0), wobei Realteil und Imaginär teil den gleichen Betrag aufweisen.This results in a real and an imaginary part of h (0) = h r (0) + jh i (0), with the real part and the imaginary part having the same amount.
Unter Zugrundelegung einer auf die Abtastfrequenz des Filters fA = 1/T bezogene Mittenfrequenz fm=(2m-1)fA/8 und m = 0,±1,±2,±3, . . . ergibt sich abgeleitet vom Halb-Band-Filter durch Modulation der Impulsantwort dieses Filters auf einen kom plexwertigen Träger der Frequenz fm folgende Glei chung für die komplexe Impulsantwort (Koeffizien ten) des erfindungsgemäßen Halb-Band-Filters:On the basis of a center frequency f m = (2m-1) f A / 8 and m = 0, ± 1, ± 2, ± 3,..., Related to the sampling frequency of the filter f A = 1 / T. , , results derived from the half-band filter by modulation of the impulse response of this filter on a kom plexwertigen carrier of frequency f m following equation for the complex impulse response (coefficients th) of the half-band filter according to the invention:
h(1)=h(1) e j[2 π lf m /f A⁺ϕ 0 ]
= ejl(2m-1) π /4 e j ϕ 0h(l)
=ej[1(2m-1)+(2k-1)] π /4 h(l) h (1) = h (1) e j [2 π lf m / f A ⁺ φ 0]
= e jl (2m-1) π / 4 e j φ 0 h (l)
= e j [1 (2m-1) + (2k-1)] π / 4 h (l)
das heißt mit ϕ=(2k-1)π/4, wobei k ε Z (k=0,±1,±2, . . .). Falls das erfindungsgemäße Filter zur Abtastratenhalbierung beziehungsweise -verdop pelung verwendet wird, ist in die Beziehung für fm stets der höhere Wert der Abtastfrequenz einzuset zen.that is, with φ = (2k-1) π / 4, where k ∈ Z (k = 0, ± 1, ± 2, ···). If the filter according to the invention is used for sampling rate halving or doubling, the higher value of the sampling frequency must always be used in the relationship for f m .
Aus der Linearphasigkeit des Filters ergibt sich darüber hinaus h(l)=h(-l) und aus der Halb-Band- Filter-Eigenschaft h(l)=0 für l=±2,±4,±6, . . .From the linear phase of the filter results beyond h (l) = h (-l) and from the half-band Filter property h (l) = 0 for l = ± 2, ± 4, ± 6,. , ,
Für l=0 liefert die oben genannte Gleichung folgen den Wert:For l = 0, the above equation yields the value:
h(0)=ej (2k-1) π /4 h(0)
=h(0)[cos(2k-1)π/4+jsin(2k-1)π/4)
=h(0)[sin(2k+1)π/4+jsin(2k-1)π/4]=
± (1±j) h(0)/√h (0) = e j (2k-1) π / 4 h (0)
= H (0) [cos (2k-1) π / 4 + j sin (2k-1) π / 4)
= H (0) [sin (2k + 1) π / 4 + j sin (2k-1) π / 4] =
± (1 ± j) h (0) / √
Dabei ist das Vorzeichen abhängig von k=0,±1,±2, . . .
Unter Berücksichtigung der vorgenannten Gleichungen
und der linearen Phase des Filters ergibt sich fol
gende Tabelle bezüglich der Filterkoeffizienten ex
emplarisch für m=1 (fm = f₁ = fA/8) und k = 1
(ϕ₀=π/4):The sign depends on k = 0, ± 1, ± 2,. , ,
Taking into account the aforementioned equations and the linear phase of the filter, the fol- lowing table with respect to the filter coefficients is given as an example for m = 1 (f m = f 1 = f A / 8) and k = 1 (φ₀ = π / 4):
Die Tabelle ist exemplarisch erstellt für ein Fil ter der Filterlänge N=11.The table is created as an example for a fil ter the filter length N = 11.
Fig. 1 zeigt nun ein Halb-Band-Prototyp-Filter 1, das reelle Koeffizienten und eine symmetrische Im pulsantwort (Koeffizienten) aufweist. Das Filter besitzt im vorliegenden Fall einen Filtergrad von 10 (N=11), was genau der Zahl an Zustandsspeichern 3 entspricht. Es handelt sich also um eine kanoni sche Struktur, wobei Fig. 1a die direkte Form und Fig. 1b die hierzu transponierte Struktur zeigt. Fig. 1 now shows a half band prototype filter 1 having real coefficients and a symmetric pulse response (coefficient). In the present case, the filter has a filter degree of 10 (N = 11), which corresponds exactly to the number of state memories 3 . Thus, it is a kanoni cal structure, wherein Fig. 1a shows the direct form and Fig. 1b shows the structure transposed thereto.
Eine Nutzung der Koeffizientensymmetrie ist in bei den Fällen nicht vorgesehen.A use of the coefficient symmetry is in the cases are not provided.
Die Fig. 1 läßt deutlich erkennen, daß bedingt durch die Halb-Band-Filter-Eigenschaft (Wegfall ei niger Koeffizienten) einige Zustandsspeicher 3 mit der Verzögerungszeit T paarweise zusammengezogen sind. Lediglich zwei mittlere Zustandsspeicher 5.1 und 5.2 sind getrennt, da das Ausgangssignal des Zustandsspeichers 5.1 multipliziert mit dem Koeffi zienten h0 dem Ausgang zugeführt wird. Fig. 1 clearly shows that due to the half-band filter property (omission egg niger coefficients) some state memory 3 are contracted in pairs with the delay time T. Only two middle state memories 5.1 and 5.2 are separated, since the output of the state memory 5.1 multiplied by the Koeffi cient h0 is supplied to the output.
Ausgehend von den in Fig. 1 gezeigten allgemeinen Formen eines Halb-Band-Prototyp-Filters mit reellen Koeffizienten werden mit Bezug auf die Fig. 2 bis 13 verschiedene Ausgestaltungsmöglichkeiten der Erfindung gezeigt.Starting from the general forms of a half-band prototype filter with real coefficients shown in Fig. 1, different embodiments of the invention will be shown with reference to Figs .
Mit Bezug auf die Fig. 2 bis 5 werden zunächst einige erfindungsgemäße Ausführungen erläutert, die die Abtastrate des Eingangssignals unverändert las sen.With reference to FIGS. 2 to 5, some embodiments of the invention will be explained first, the sen the sampling rate of the input signal unchanged.
Das in Fig. 2 dargestellte erfindungsgemäße Halb-
Band-Filter mit komplexen Koeffizienten (im folgen
den COHBF genannt) weist eine kanonische Struktur
(direkte Form) auf, wobei die Koeffizientensymme
trie nicht genutzt ist. Das Filter selbst verarbei
tet komplexe Eingangssignale zu komplexen Ausgangs
signalen. Eine Struktur heißt kanonisch, wenn die
Zahl der Zustandsspeicher minimal ist (im Fall ohne
Abtastratenänderung, wenn die Zahl des Zustands
speichers gleich dem Filtergrad: N-1 falls reelle
Koeffizienten, 2(N-1) falls komplexe Koeffizienten
ist.)
Zur Verarbeitung des Realteils beziehungsweise des
Imaginärteils des Eingangssignals ist jeweils eine
Kette von zehn Verzögerungsgliedern 3 vorhanden,
die im wesentlichen dem in Fig. 1a gezeigten Pro
totyp-Filter entsprechen. Aufgrund der Komplexwer
tigkeit des Koeffizienten h(0) ist eine Addierer
vorrichtung 7 ausgebildet.The illustrated in Fig. 2 according to the invention half-band filter with complex coefficients (hereinafter referred to follow the COHBF) has a canonical structure (direct form), the trie Koeffizientensymme is not used. The filter itself processes complex input signals to complex output signals. A structure is called canonical if the number of state memories is minimal (in the case without sampling rate change, if the number of state memory equals the filter degree: N-1 if real coefficients, 2 (N-1) if complex coefficients.)
For processing the real part or the imaginary part of the input signal, there is in each case a chain of ten delay elements 3 which substantially correspond to the per-totype filter shown in FIG. 1a. Due to the complexity of the coefficient h (0), an adder device 7 is formed.
Die Filterlänge N (Zahl der Koeffizienten des Prototyp-Filters) wird nachfolgend exemplarisch stets zu N = 11 angenommen. Insgesamt weist das ge zeigte Filter 2 × (N-1) = 20 Zustandsspeicher und N+3 = 14 Multiplizierer auf. Gegenüber der in Fig. 3 gezeigten allgemeinen Form eines Filters mit kom plexen Koeffizienten entspricht der Aufwand des in Fig. 2 gezeigten Filters gerade dem Doppelten des Aufwands für reelle Ein- und Ausgangssignale, wie es sich aus Fig. 1 ergibt. Im allgemeinen ist je doch zur Verarbeitung von komplexen Ein- und Aus gangssignalen vierfacher Aufwand notwendig.The filter length N (number of coefficients of the prototype filter) is assumed as an example below always to N = 11. Overall, the ge showed filter 2 × (N-1) = 20 state memory and N + 3 = 14 multipliers on. Compared with the general form of a filter shown in Fig. 3 with complex coefficients coefficient corresponds to the cost of the filter shown in Fig. 2 just twice the cost of real input and output signals, as can be seen from Fig. 1. In general, however, four times effort is required to process complex input and output signals.
Das in Fig. 4 gezeigte Filter entspricht im we sentlichen dem in Fig. 2 gezeigten, mit dem Unter schied, daß jetzt die Koeffizientensymmetrie ge nutzt ist. Damit ist eine minimale Anzahl von Mul tiplizierern und eine minimale Anzahl von Zustands speichern erreicht und damit der minimal notwendige Gesamtaufwand.The filter shown in Fig. 4 corresponds to we sentlichen the shown in Fig. 2, with the lower difference that now the coefficient symmetry ge is used. This is a minimum number of Mul tiplizierern and a minimum number of state save achieved and thus the minimum total cost required.
Ausgehend von den zuvor beschriebenen Ausführungs beispielen lassen sich auch Filter realisieren, die beispielsweise ein komplexes Eingangssignal in ein reelles Ausgangssignal oder ein reelles Eingangssi gnal in ein komplexes Ausgangssignal umsetzen. Hierzu ist es lediglich notwendig, die nicht erfor derlichen Operationen beziehungsweise Zustandsspei cher wegzulassen. Dabei ergeben sich je nach Aus gangsstruktur auch nicht-kanonische Strukturen. Aufgrund dessen werden nachfolgend nur die jeweili gen kanonischen Strukturen ohne Nutzung der Koeffi zientensymmetrie angegeben, sowie die nicht-kanoni schen Strukturen mit minimaler Multipliziererzahl durch Nutzung der Koeffizientensymmetrie.Starting from the embodiment described above Examples can also be realized filter, the For example, a complex input signal in a real output signal or a real input signal gnal into a complex output signal. For this it is only necessary that not required derliche operations or state speed leave out. This results depending on the off also non-canonical structures. Because of this, only the respec canonical structures without the use of Koeffi symmetry of the client, as well as non-kanoni rule structures with minimum multiplier number by using the coefficient symmetry.
In Fig. 5a ist ein Filter zur Umsetzung eines re ellen Eingangssignals in ein komplexwertiges Aus gangssignal dargestellt. Es handelt sich um eine kanonische Struktur mit N-1 Zustandsspeichern, wo bei die Koeffizientensymmetrie nicht genutzt ist. Die Anzahl der Multiplizierer berechnet sich zu M = (N+3)/2. FIG. 5a shows a filter for converting a real input signal into a complex-valued output signal. It is a canonical structure with N-1 state memories, where the coefficient symmetry is not used. The number of multipliers is calculated as M = (N + 3) / 2.
Demgegenüber zeigt Fig. 5b ein Filter, das die Ko effizientensymmetrie nutzt. Dabei erhöht sich zwar die Anzahl der Zustandsspeicher ZS = 2N-4 (für N = 11 um acht), die Zahl der Multiplizierer M = (N+5)/4 läßt sich dafür jedoch (für N = 11 um drei) reduzieren.In contrast, Fig. 5b shows a filter that uses the Ko efficient symmetry. Although the number of state memories ZS = 2N-4 increases (for N = 11 by eight), the number of multipliers M = (N + 5) / 4 can be reduced by three (for N = 11).
Sollten die in Fig. 5 angegebenen Filter nicht den Realteil, sondern beispielsweise den Imaginärteil verarbeiten, sind lediglich einige Vorzeichen bei den Koeffizienten zu ändern.If the filters indicated in FIG. 5 do not process the real part but, for example, the imaginary part, only a few signs in the coefficients are to be changed.
Fig. 6 zeigt zwei gegenüber Fig. 5 leicht modifi zierte Filterstrukturen mit einem oder zwei Zu standsspeichern mehr. Das Filter gemäß Fig. 6a be sitzt lediglich zwei Zustandsspeicher mehr (ZS = N+1), während das Filter gemäß Fig. 6b le diglich einen Zustandsspeicher mehr aufweist (ZS = 2N-3). Ansonsten sind die Eigenschaften iden tisch mit denen der Filter gemäß Fig. 5a, b. Fig. 6 shows two compared to Fig. 5 easily modifi ed filter structures with one or two to store stores more. The filter of FIG. 6a be sitting only two state memory more (ZS = N + 1), while the filter according to Fig. 6b le diglich a state memory more (ZS = 2N-3). Otherwise, the properties are identical table with those of the filter of FIG. 5a, b.
Die beiden Filter gemäß Fig. 6 weisen jedoch den Vorteil auf, daß in den Zustandsspeicher-Ketten alle Zustandsspeicher jeweils paarweise zusammenge faßt sind, so daß sich pro Zustandsspeicherpaar eine Verzögerungszeit von 2T ergibt, mit Ausnahme der zusätzlichen Zustandsspeicher. Damit läßt sich die Filtersteuerung beziehungsweise die Speicher verwaltung deutlich vereinfachen.However, the two filters of FIG. 6 have the advantage that in the state memory chains all the state memory are combined together in pairs, so that there is a delay time of 2T per state memory pair, with the exception of the additional state memory. Thus, the filter control or the memory management can be significantly simplified.
Ausgehend von der in Fig. 6 gezeigten Filterstruk tur werden nun mit Bezug auf die Fig. 7 bis 10 Ausführungsvarianten erläutert, die eine Abtastra tenverdoppelung ermöglichen.Starting from the filter structure shown in FIG. 6, embodiments will now be explained with reference to FIGS . 7 to 10, which enable a doubling of the sampling rate.
Das in Fig. 7 gezeigte Filter ist wiederum zur Verarbeitung eines komplexen Eingangssignals in ein komplexes Ausgangssignal geeignet. Die zuvor ge zeigten Zustandsspeicherpaare sind nun ersetzt durch jeweils einen Zustandsspeicher, der mit D=2T getaktet wird. Die Figur läßt deutlich erkennen, daß die Abtastratenverdoppelung bei dieser Polypha senrealisierung erst am Filterausgang mittels der Kommutatoren 11 erfolgt. Mit Hilfe dieser Verla gerung an den Filterausgang können alle filterin ternen Operationen mit der niedrigeren Eingangsab tastrate 1/2T durchgeführt werden.The filter shown in Fig. 7 is again suitable for processing a complex input signal into a complex output signal. The previously ge showed state memory pairs are now replaced by a respective state memory, which is clocked with D = 2T. The figure clearly shows that the sampling rate doubling occurs in this polyphase senrealisierung only at the filter output by means of the commutators 11 . By means of this transfer to the filter output all filterinternal operations with the lower input sampling rate 1/2 T can be carried out.
Während das Filter gemäß Fig. 7 die Koeffizienten symmetrie nicht nutzt, läßt sich der Multiplizie reraufwand durch Nutzung der Koeffizientensymmetrie verringern, wie in Fig. 8 gezeigt. Im Vergleich zu den vierzehn Multiplizierern des vorgenannten Fil ters erreicht das in Fig. 8 dargestellte Filter eine minimale Multipliziereranzahl von acht (M = (N+5)/2). Stellt man diese Anzahl der Multi pliziereranzahl M = 4N = 44 von allgemeinen, kom plexen Filtern gegenüber, so ist die Aufwandsver ringerung deutlich zu erkennen.While the filter of FIG. 7 does not use the coefficient symmetry, the multiplier cost can be reduced by utilizing the coefficient symmetry as shown in FIG . Compared to the fourteen multipliers of the above-mentioned filter, the filter shown in Fig. 8 achieves a minimum multiplier number of eight (M = (N + 5) / 2). If one compares this number of multiplier numbers M = 4N = 44 with general, complex filters, the reduction in expenditure is clearly recognizable.
Um beide Teilkoeffizienten-Sätze des Filters gemäß Fig. 8 angleichen zu können, sind bei den Ad dierern für den Realteil des Ausgangssignals die Vorzeichen der Eingangssignale jeweils vertauscht.In order to be able to equalize both partial coefficient sets of the filter according to FIG. 8, the signs of the input signals are respectively interchanged in the ad dierern for the real part of the output signal.
Eine kanonische Polyphasen-Struktur eines COHBF zur Verarbeitung eines reellen Eingangssignals in ein komplexes Ausgangssignal mit verdoppelter Ab tastrate erhält man unmittelbar aus den Filtern COHBF gemäß Fig. 7 oder 8, wenn man alle Opera tionen und Zustandsspeicher für den Imaginärteil (oder Realteil) des Eingangssignals wegläßt.A canonical polyphase structure of a COHBF for processing a real input signal into a complex output signal with a doubled sampling rate is obtained directly from the filters COHBF according to FIG. 7 or 8, assuming all operations and state memories for the imaginary part (or real part) of the input signal omits.
Durch Umstrukturierung des Filters gemäß Fig. 6b erhält man eine nicht-kanonische Polyphasen-Struk tur zur Abtastratenverdoppelung mit der minimal möglichen Anzahl an Multiplizierern (M = (N+5)/4) und geringfügig mehr Zustandsspeichern (ZS = (5N- 11)/4), wobei die Koeffizientensymmetrie genutzt wird. Ein entsprechendes Filter ist in Fig. 9 dar gestellt. Dieses Filter benötigt elf Zustandsspei cher und lediglich vier Multiplizierer.By restructuring the filter according to FIG. 6b, a non-canonical polyphase structure is obtained for the sampling rate doubling with the minimum possible number of multipliers (M = (N + 5) / 4) and slightly more state memories (ZS = (5N-11) / 4), using the coefficient symmetry. A corresponding filter is provided in Fig. 9 represents. This filter requires eleven state memories and only four multipliers.
Fügt man in den Pfad des Koeffizienten h0/√ einen zusätzlichen Zustandsspeicher 13 ein, so ändert sich die Orientierung der beiden Kummutations schalter 11 am Ausgang.Inserting in the path of the coefficient h0 / √ an additional state memory 13 , so the orientation of the two Kummutations switch 11 changes at the output.
In den bisherigen Ausführungsbeispielen verarbeiten die Filter ein reellwertiges oder komplexwertiges Eingangssignal zu einem komplexwertigen Ausgangssi gnal. Process in the previous embodiments the filters are a real-valued or complex-valued one Input signal to a complex valued output gnal.
Demgegenüber ist in Fig. 10 ein weiteres Ausfüh rungsbeispiel eines Filters gezeigt, das ein kom plexwertiges Eingangssignal in ein reellwertiges Ausgangssignal umsetzt. Die gezeigte Filterstruktur ergibt sich im wesentlichen aus dem Filter gemäß Fig. 8, wobei die Operationen und Zustandsspeicher des imaginären Ausgangs weggelassen sind.In contrast, in Fig. 10, another Ausfüh tion of a filter is shown, which converts a kom plexwertiges input signal into a real-valued output signal. The filter structure shown results essentially from the filter of FIG. 8, with the operations and state memories of the imaginary output omitted.
Da das Filter gemäß Fig. 10 die Koeffizien tensymmetrie nicht nutzen kann, ist die Anzahl der Zustandsspeicher mit ZS = (3N-5)/4 = 7 minimal.Since the filter according to FIG. 10 can not use the coefficient symmetry, the number of state memories with ZS = (3N-5) / 4 = 7 is minimal.
Im folgenden werden nun mit Bezug auf die Fig. 11 bis 13 COHBF-Filterstrukturen beschrieben, die eine Abtastratenhalbierung durchführen, wobei eben falls komplexe oder reelle Eingangssignale in kom plexe Ausgangssignale oder komplexe Eingangssignale in reelle Ausgangssignale verarbeitet werden.In the following, with reference to FIGS . 11 to 13, COHBF filter structures will be described which perform sample rate bisection, just as complex or real input signals are processed into complex output signals or complex input signals into real output signals.
Grundsätzlich sind die folgenden COHBF abgeleitete transponierte Strukturen der in Fig. 2 beziehungs weise 4 dargestellten Filter, wobei zusätzlich eine Umstrukturierung entsprechend der in Fig. 6b ge zeigten Ausführungsform vorgenommen ist. Zur Abta stratenhalbierung liegen jeweils am Eingang der Filter die Demultiplexer beziehungsweise Kommutato ren, die die angelieferten Abtastwerte mit einer Frequenz von 1/T abwechselnd jeweils einem Verar beitungszweig zuführen.Basically, the following COHBF derived transposed structures of the Fig. 2 relationship 4 illustrated filters, in addition, a restructuring according to the ge in Fig. 6b showed embodiment is made. For Abta stratenhalbierung are each at the input of the filter, the demultiplexer or Kommutato ren, which supply the supplied samples with a frequency of 1 / T alternately each processing Veritungszweig.
Das in Fig. 11 gezeigte Filter entspricht im we sentlichen der Ausführungsform gemäß Fig. 2, wobei ebenfalls keine Nutzung der Koeffizientensymmetrie möglich ist. Die Anzahl der Zustandsspeicher ist minimal und entspricht dem Filtergrad mit ZS = N-1 = 10, die Anzahl der Multiplizierer be trägt M = N+3=14.The filter shown in Fig. 11 corresponds to we sentlichen the embodiment of FIG. 2, wherein also no use of the coefficient symmetry is possible. The number of state memories is minimal and corresponds to the degree of filtering with ZS = N-1 = 10, the number of multipliers is M = N + 3 = 14.
Die in Fig. 12 gezeigte Filtervariante dient eben falls zur Verarbeitung eines komplexen Eingangssi gnals in ein komplexes Ausgangssignal, wobei jedoch in diesem Fall die Koeffizientensymmetrie genutzt wird. Obgleich die minimale Anzahl der Zustands speicher sich nicht verändert, läßt sich die Anzahl der Multiplizierer auf M = (N+3)/2 = 7 verringern und damit auch der Gesamtaufwand für dieses Filter.The filter variant shown in FIG. 12 also serves to process a complex input signal into a complex output signal, but in this case the coefficient symmetry is used. Although the minimum number of state memory does not change, the number of multipliers can be reduced to M = (N + 3) / 2 = 7, and thus the overall cost of this filter.
Durch Vertauschen der Stellungen 0/1 der Demulti plexer am Eingang läßt sich die Filterstruktur insofern ändern, als daß die Einspeisung der mit h₀/√ bewerteten Signale in die Kette der Verzöge rungsglieder jeweils um ein Glied 2T = D weiter links, das heißt, zum Eingang hin, erfolgen kann.By exchanging the positions 0/1 of the Demulti plexer at the input, the filter structure can be changed insofar as that the supply of h mit / √ evaluated signals in the chain of delay elements each to a link 2 T = D further left, that is, towards the entrance, can take place.
Im übrigen genießt man auch im vorliegenden Fall den Vorteil, daß sich alle Operationen - mit Aus nahme des Demultiplexers - bei der verminderten Ab tastrate von 1/D = 1/2T durchführen lassen.Moreover, one also enjoys in this case the advantage that all operations - with off the demultiplexer - at the diminished rate load rate of 1 / D = 1 / 2T.
Fig. 13 zeigt schließlich ein Filter, das zur Ver arbeitung eines komplexen Eingangssignals in ein reelles Ausgangssignal geeignet ist. Man erhält die gezeigte Polyphasenstruktur durch Transposition der Struktur gemäß Fig. 9. Im übrigen ist sie auch aus der in Fig. 4 dargestellten Filteranordnung durch Umstrukturierung ableitbar.Finally, Fig. 13 shows a filter suitable for processing a complex input signal into a real output signal. The polyphase structure shown is obtained by transposition of the structure according to FIG. 9. Moreover, it can also be derived from the filter arrangement shown in FIG. 4 by restructuring.
Das gezeigte Filter besitzt (N+5)/4 = 11 Zustands speicher und eine minimale Anzahl an Multipli zierern von M = (N+5)/4 = 4. The filter shown has (N + 5) / 4 = 11 state memory and a minimum number of Multipli zers of M = (N + 5) / 4 = 4.
Darüber hinaus lassen sich natürlich auch die in Fig. 11 und 12 gezeigten Filter durch Weglassen aller für den Imaginärteil (Realteil) des Ausgangs signals erforderlichen Operationen und Zustands speicher realisieren.In addition, of course, the filters shown in Fig. 11 and 12 can be realized memory by omitting all necessary for the imaginary part (real part) of the output signal operations and state.
In entsprechender Weise ist es durch Weglassen al ler für den Imaginärteil (Realteil) des Eingangssi gnals erforderlichen Operationen und Zustandsspei cher möglich, aus den Filterstrukturen gemäß Fig. 11 und 12 Polyphasen-Filterstrukturen zu ent wickeln, die ein reelles Eingangssignal in ein kom plexes Ausgangssignal mit halbierter Abtastrate um setzen.Similarly, by omitting all of the imaginary part (real part) of the input signal necessary operations and state memories, it is possible to develop from the filter structures shown in FIGS . 11 and 12 polyphase filter structures which provide a real input to a complex output signal at half the sample rate.
Gleichermaßen erhält man eine weitere Polyphasen- Filterstruktur durch Transposition des Filters ge mäß Fig. 10, wobei die Bedingung zu beachten ist h(l)=[hT(l))*. Das heißt, durch die Transposition (T) eines komplexen Filters entsteht die konjugiert komplexe Impulsantwort, was durch das konjugiert komplex Nehmen (*) wieder ausgeglichen wird.Similarly, one obtains another polyphase filter structure by transposition of the filter according to FIG. 10, wherein the condition to be considered is h (l) = [h T (l)) *. This means that the transposition (T) of a complex filter gives rise to the complex conjugate impulse response, which is compensated by the complex conjugate (*).
An dieser Stelle soll noch darauf hingewiesen wer den, daß alle gezeigten und beschriebenen Filterva rianten ohne weiteres auch mit anderen Filtergraden und anderen Mittenfrequenzen realisierbar sind.At this point should be pointed out who that all shown and described Filterva readily match other filter levels and other center frequencies are feasible.
Claims (16)
daß die mittleren Doppelverzögerungsglieder (5.1, 5.2) jeweils mit einem Abgriff zwischen den Einzelverzögerungsgliedern der Verzögerungszeit T (5.1, 5.2) ausgestattet sind, und
daß die Ein- beziehungsweise Ausgangssignale der Doppelverzögerungsglieder jeweils multipliziert mit dem entsprechenden Koeffizienten h(l) abwechselnd dem Realteil des Ausgangssignals oder dem Imaginär teil des Ausgangssignals hinzuaddiert werden, wobei das Ausgangssignal der ersten getrennten Verzöge rungsglieder (5.1) jeweils multipliziert mit h0/√ sowohl dem Realteil als auch dem Imaginärteil addi tiv beziehungsweise subtraktiv zugeschlagen werden. (Fig. 2)6. Filter according to claim 5, with m = k = 1, characterized in that in a complex input signal, the real part and the imaginary part are respectively fed to a chain of (N-1) / 2 double delay elements ( 3 ).
that the average double delay elements ( 5.1 , 5.2 ) are each equipped with a tap between the individual delay elements of the delay time T ( 5.1 , 5.2 ), and
in that the input or output signals of the double delay elements each multiplied by the corresponding coefficient h (l) are alternately added to the real part of the output signal or the imaginary part of the output signal, the output signal of the first separate delay elements ( 5.1 ) each multiplied by h0 / √ both Both the real part and the imaginary part addi tively or subtractively slammed. ( Fig. 2)
daß der Realteil des komplexen Eingangssignals der ersten und der Imaginärteil des Eingangssignals der zweiten Verzögerungskette zugeführt ist,
daß ein erster Addierer zur Bildung des Realteils und ein zweiter Addierer zur Bildung des Imaginär teils des Ausgangssignals vorgesehen sind,
daß dem ersten Addierer das mit -h(0)/√ bewertete Differenzsignal aus Ausgangssignal des (N-1)/2 Ver zögerungsglieds der zweiten Verzögerungskette und Ausgangssignal des (N-1)/2 Verzögerungsglieds der ersten Verzögerungskette zugeführt ist, sowie das mit -h(1) bewertete Differenzsignal aus Ausgangssi gnal des (N+1)/2 Verzögerungsglieds der zweiten Verzögerungskette und (N-3)/2 Verzögerungsglieds der ersten Verzögerungskette und das mit h(3) be wertete Differenzsignal aus Ausgangssignal des (N-7)/2 Verzögerungsglieds der zweiten Verzöge rungskette und Ausgangssignal des (N+5)/2 Verzöge rungsglieds der ersten Verzögerungskette, wobei sich die Beschaltung zu den äußeren Verzöge rungsgliedern entsprechend wiederholt, und
daß dem zweiten Addierer das mit h(0)/√ bewertete Summensignal der Ausgangssignale des (N-1)/2 Verzö gerungsglieds beider Verzögerungsketten zugeführt ist, sowie das mit h(1) bewertete Summensignal aus Ausgangssignal des (N-3)/2 Verzögerungsglieds der zweiten Verzögerungskette und Ausgangssignal des (N+1)/2 Verzögerungsglieds der ersten Verzögerungs kette, das mit -h(3) bewertete Summensignal aus Ausgangssignal des (N+5)/2 Verzögerungsglieds der zweiten Verzögerungskette und Ausgangssignal des (N-7)/2 Verzögerungsglieds der ersten Verzögerungs kette, wobei sich die Beschaltung zu den äußeren Verzögerungsgliedern entsprechend wiederholt. (Fig. 4)10. The filter according to claim 2, wherein m = k = 1, characterized in that a first and a second delay are provided with each delay chain (N-1) delay elements, wherein the delay time of each delay element is T,
that the real part of the complex input signal is supplied to the first and the imaginary part of the input signal to the second delay chain,
in that a first adder for forming the real part and a second adder for forming the imaginary part of the output signal are provided,
in that the first adder is supplied with the -h (0) / √ weighted difference signal from the output signal of the (N-1) / 2 delay element of the second delay chain and output signal of the (N-1) / 2 delay element of the first delay chain; -h (1) evaluated difference signal from Ausgangssi signal of the (N + 1) / 2 delay element of the second delay chain and (N-3) / 2 delay element of the first delay chain and with h (3) be evaluated difference signal from the output signal of (N- 7) / 2 delay element of the second delay chain and the output signal of the (N + 5) / 2 delay element of the first delay chain, wherein the wiring to the outer delay elements is repeated accordingly, and
in that the second adder is supplied with the sum signal of the (N-1) / 2 delay element of both delay chains evaluated with h (0) / √, and the sum signal of (N-3) / 2 evaluated with h (1) Delay line of the second delay chain and output signal of the (N + 1) / 2 delay element of the first delay chain, the -h (3) weighted sum signal output of the (N + 5) / 2 delay element of the second delay chain and output of the (N-7 ) / 2 delay element of the first delay chain, wherein the circuit repeats to the outer delay elements accordingly. ( Fig. 4)
daß das reellwertige Eingangssignal bewertet mit h(0)/√ dem (N-3)/2 Verzögerungsglied der ersten und dem (N+1)/2 Verzögerungsglied der zweiten Ver zögerungskette zugeführt ist, bewertet mit h(1) dem (N-1)/2 Verzögerungsglied der ersten und dem (N-1)/2 Verzögerungsglied der zweiten Verzöge rungskette und bewertet mit -h(3) dem Eingang des (N-7)/2 Verzögerungsglieds der ersten Verzögerungs kette und dem (N+5)/2 Verzögerungsglied der zweiten Verzögerungskette, wobei sich die Beschaltung zu den äußeren Verzögerungsgliedern entsprechend wie derholt. (Fig. 5b)11. Filter according to claim 2, with m = k = 1, characterized in that a first delay chain with N-3 delay elements to form the real part of the complex output signal and a second Ver delay chain with N-1 delay elements to form the imaginary part of the complex Ausgangssi gnals are provided, wherein the delay time of the delay elements is T,
in that the real-valued input signal rated h (0) / √ is applied to the (N-3) / 2 delay element of the first and the (N + 1) / 2 delay element of the second delay chain, evaluated with h (1) the (N) 1) / 2 delay element of the first and the (N-1) / 2 delay element of the second delay chain and evaluated with -h (3) the input of the (N-7) / 2 delay element of the first delay chain and the (N + 5 ) / 2 delay element of the second delay chain, wherein the wiring to the outer delay elements is repeated as appropriate. ( Fig. 5b)
daß zur Bildung des Realteils und des Imaginärteils des Ausgangssignals ein erster beziehungsweise ein zweiter Addierer und ein mit fA=1/T umschaltender erster beziehungsweise ein zweiter Umschalter vor gesehen ist,
daß dem ersten Addierer das mit h(1) bewertete Dif ferenzsignal aus Ausgangssignal des (N-7)/2 Verzö gerungsglieds der ersten Verzögerungskette und Aus gangssignal des (N-5)/2 Verzögerungsglieds der zweiten Verzögerungskette zugeführt ist und das mit -h(3) bewertete Differenzsignal aus Ausgangssignal des (N-3)/2 Verzögerungsglieds der ersten Verzöge rungskette und Ausgangssignal des (N-9)/2 Verzöge rungsglieds der zweiten Verzögerungskette, wobei sich die Beschaltung zu den äußeren Verzögerungs gliedern entsprechend wiederholt,
daß dem zweiten Addierer das mit h(1) bewertete Summensignal aus Ausgangssignal des (N-7)/2 Verzö gerungsglieds der zweiten Verzögerungskette und Ausgangssignal des (N-5)/2 Verzögerungsglieds der zweiten Verzögerungskette zugeführt ist und das mit -h(3) bewertete Summensignal aus Ausgangssignal des (N-3)/2 Verzögerungsglieds der zweiten Verzöge rungskette und Ausgangssignal des (N-9)/2 Verzöge rungsglieds der ersten Verzögerungskette, wobei sich die Beschaltung zu den äußeren Verzögerungs gliedern entsprechend wiederholt,
daß dem ersten Umschalter das Ausgangssignal des ersten Addierers und das mit h(0)/√ bewertete Dif ferenzsignal aus Ausgangssignal des (N-7)/2 Verzö gerungsglieds der ersten Verzögerungskette und (N- 7)/2 Verzögerungsglied der zweiten Verzögerungs kette zugeführt sind, und
daß dem zweiten Umschalter das Ausgangssignal des (N-7)/2 Addierers und das mit h(0)/√ bewertete Summensignal aus Ausgangssignal des (N-7)/2 Verzö gerungsglieds der ersten Verzögerungskette und (N-7)/2 Verzögerungsglieds der zweiten Verzöge rungskette zugeführt sind. (Fig. 8)12. Filter according to claim 3, with m = k = l, characterized in that a first delay chain with (N-1) / 2 delay elements with the delay time D = 2T, the real part of the input signal to be performed, and a second delay chain having (N-1) / 2 delay elements with the delay time D = 2T, to which the imaginary part of the input signal is supplied, are provided,
in that for forming the real part and the imaginary part of the output signal, a first or a second adder and a f A = 1 / T switching first or a second switch is seen before,
in that the first adder is supplied with the h (1) evaluated difference signal from the output signal of the (N-7) / 2 delay element of the first delay chain and from the output signal of the (N-5) / 2 delay element of the second delay chain, and the with -h (3) weighted difference signal from the output signal of the (N-3) / 2 delay element of the first delay chain and output signal of the (N-9) / 2 delay element of the second delay chain, wherein the wiring repeats to the outer delay elements accordingly,
in that the second adder is supplied with the sum signal evaluated by h (1) from the output signal of the (N-7) / 2 delay element of the second delay chain and the output signal of the (N-5) / 2 delay element of the second delay chain and with -h (3 ) weighted sum signal from the output signal of the (N-3) / 2 delay element of the second delay chain and the output signal of the (N-9) / 2 delay element of the first delay chain, wherein the wiring to the outer delay elements repeats correspondingly,
that the first switch the output of the first adder and the h (0) / √ evaluated Dif reference signal from the output signal of the (N-7) / 2 Verzö delay member of the first delay chain and (N- 7) / 2 delay element of the second delay chain supplied are and
in that the second switch receives the output signal of the (N-7) / 2 adder and the sum signal evaluated with h (0) / √ is output from the (N-7) / 2 delay element of the first delay chain and (N-7) / 2 delay element the second retardation chain are fed. ( Fig. 8)
daß zur Bildung des Realteils des Ausgangssignals ein erster Umschalter und zur Bildung des Imaginär teils ein zweiter Umschalter vorgesehen sind, wobei beide Umschalter mit einer Umschaltfrequenz von 1/T arbeiten,
daß der Ausgang der ersten Verzögerungskette mit einem Eingang des ersten Umschalters, der Ausgang der zweiten Verzögerungskette mit einem Eingang des zweiten Umschalters und der Ausgang der dritten Verzögerungskette mit den beiden anderen Eingängen der beiden Umschalter verbunden sind,
daß das reellwertige Eingangssignal bewertet mit h(0)/√ dem Eingang des (N-9)/2 Verzögerungsglieds der dritten Verzögerungskette zugeführt ist, sowie bewertet mit h(1) dem Ausgangssignal des (N-7)/2 Verzögerungsglieds der ersten Verzögerungskette und dem Ausgangssignal des (N-7)/2 Verzögerungsglieds der zweiten Verzögerungskette und bewertet mit -h(3) dem Eingang des (N-9)/2 Verzögerungsglieds der ersten Verzögerungskette und dem Ausgang des (N-3)/2 Verzögerungsglieds der zweiten Verzöge rungskette aufaddiert wird, wobei sich die Beschal tung zu den äußeren Verzögerungsgliedern entspre chend wiederholt. (Fig. 9)13. Filter according to claim 3, with m = k = 1, characterized in that a first delay chain with (N-3) / 2 delay elements of the delay time D = 2T is provided, a second delay chain with (N-1) / 2 Delay elements of the delay time D = 2T and a third delay chain with (N-3) / 4 delay elements of the delay time D = 2T are provided,
a first changeover switch is provided to form the real part of the output signal, and a second changeover switch is partly provided to form the imaginary part, both changeover switches operating at a switching frequency of 1 / T,
that the output of the first delay chain is connected to an input of the first switch, the output of the second delay chain to an input of the second switch and the output of the third delay chain to the other two inputs of the two switches,
in that the real-valued input signal rated h (0) / √ is applied to the input of the (N-9) / 2 delay element of the third delay chain and rated h (1) to the output signal of the (N-7) / 2 delay element of the first delay chain and the output of the (N-7) / 2 delay element of the second delay chain and rated -h (3) the input of the (N-9) / 2 delay element of the first delay chain and the output of the (N-3) / 2 delay element of second delay chain is added chain, with the Beschal device to the outer delay elements accordingly repeats. ( Fig. 9)
daß der Realteil des Eingangssignals bewertet mit -h(3) dem Eingangssignal des (N-9)/2 Verzögerungs glieds der ersten Verzögerungskette und bewertet mit -h(5) dem Ausgangssignal des (N-3)/2 Verzöge rungsglieds der ersten Verzögerungskette aufaddiert wird,
daß der Imaginärteil des Eingangssignals dem weite ren Verzögerungsglied zugeführt ist, dessen Aus gangssignal bewertet mit h(5) dem Eingangssignal des (N-9)/2 Verzögerungsglieds der ersten Verzöge rungskette und bewertet mit h(3) dem Ausgangssignal des (N-3)/2 Verzögerungsglieds der ersten Verzöge rungskette aufaddiert wird,
daß das Differenzsignal aus Realteil und Imaginär teil des Eingangssignals bewertet mit h(0)/√ der zweiten Verzögerungskette zugeführt ist,
daß das Differenzsignal aus Realteil des Eingangs signals und Ausgangssignal des weiteren Verzöge rungsglieds bewertet mit -h(3) dem Eingangssignal des (N-9)/2 Verzögerungsglieds und bewertet mit -h(5) dem Ausgangssignal des (N-3)/2 Verzögerungs glieds der ersten Verzögerungskette aufaddiert wird, wobei sich die Beschaltung zu den äußeren Verzögerungsgliedern entsprechend wiederholt, und
daß einem Eingang eines Umschalters das Ausgangssi gnal der zweiten Verzögerungskette und dem anderen Eingang das Ausgangssignal der ersten Verzögerungs kette zugeführt ist, wobei der Umschalter mit einer Schaltfrequenz von fA=2/T arbeitet. (Fig. 10)14. Filter according to claim 3, with m = k = 1, for imple tion of a complex input signal into a real valued output signal, characterized in that a first delay chain with (N-3) / 2 Verzö delay elements with the delay time D = 2T, a second delay chain with (N-3) / 4 delay elements with the delay time D = 2T and a further delay element with the delay time D = 2T are provided,
in that the real part of the input signal is evaluated with -h (3) the input signal of the (N-9) / 2 delay element of the first delay chain and rated with -h (5) the output signal of the (N-3) / 2 delay element of the first delay chain is added up,
in that the imaginary part of the input signal is fed to the wide delay element whose output signal evaluates h (5) to the input signal of the (N-9) / 2 delay element of the first delay chain and evaluates h (3) the output signal of the (N-3 ) / 2 delay element of the first delay chain is added up,
that the difference signal of the real part and imaginary part of the input signal is evaluated with h (0) / √ supplied to the second delay chain,
in that the difference signal of real part of the input signal and output signal of the further delay element is rated -h (3) the input signal of the (N-9) / 2 delay element and rated -h (5) the output signal of (N-3) / 2 Delay member of the first delay chain is added, wherein the wiring is repeated to the outer delay elements accordingly, and
that one input of a switch the Ausgangssi signal of the second delay chain and the other input, the output signal of the first delay chain is supplied, wherein the switch operates at a switching frequency of f A = 2 / T. ( Fig. 10)
daß ein Ausgangssignal des einen Ausgangs des er sten Umschalters bewertet mit h(1) dem Eingangssi gnal des (N-3)/2 Verzögerungsglieds der ersten Ver zögerungskette und dem Eingangssignal des (N-5)/2 Verzögerungsglieds der zweiten Verzögerungskette aufaddiert wird, sowie bewertet mit -h(3) dem Ein gangssignal des (N-7)/2 Verzögerungsglieds der er sten Verzögerungskette und dem Eingangssignal des (N-1)/2 Verzögerungsglieds der zweiten Verzöge rungskette aufaddiert wird, und bewertet mit -h(5) dem Ausgang des (N-1)/2 Verzögerungsglieds der er sten Verzögerungskette und dem Eingang des (N-9)/2 Verzögerungsglieds der zweiten Verzögerungskette zugeführt ist, wobei sich die Beschaltung zu den äußeren Verzögerungsgliedern entsprechend wieder holt,
daß ein Ausgangssignal des einen Ausgangs des zwei ten Umschalters bewertet mit -h(1) dem Eingangssi gnal des (N-5)/2 Verzögerungsglieds der ersten Ver zögerungskette aufaddiert und vom Eingangssignal des (N-3)/2 Verzögerungsglieds der zweiten Verzöge rungskette subtrahiert wird, sowie bewertet mit h(3) dem Eingangssignal des (N-1)/2 Verzögerungs glieds der ersten Verzögerungskette aufaddiert und dem Eingangssignal des (N-7)/2 Verzögerungsglieds der zweiten Verzögerungskette subtrahiert wird, und bewertet mit h(5) dem Eingangssignal des (N-1)/2 Verzögerungsglieds der ersten Verzögerungskette aufaddiert und vom Ausgangssignal des (N-1)/2 Ver zögerungsglieds der zweiten Verzögerungskette sub trahiert wird, wobei sich die Beschaltung zu den äußeren Verzögerungsgliedern entsprechend wieder holt,
daß die Summe der beiden mit h(0)/√ bewerteten Ausgangssignale der anderen Ausgänge der beiden Um schalter dem Eingangssignal des (N-3)/2 Verzöge rungsglieds der zweiten Verzögerungskette aufad diert wird, und
daß das Differenzsignal des mit h(0)/√ bewerteten Ausgangssignals des anderen Ausgangs des ersten Um schalters und des mit h(0)/√ bewerteten Ausgangs signals des anderen Ausgangs des zweiten Umschal ters dem Eingangssignal des (N-3)/2 Verzögerungs glieds der ersten Verzögerungskette aufaddiert wird, wobei der Realteil des Ausgangssignals am Ausgang der ersten Verzögerungskette und der Ima ginärteil am Ausgang der zweiten Verzögerungskette abgreifbar ist. (Fig. 12)15. Filter according to claim 4, with m = k = 1, characterized in that two delay chains are provided with each Weil (N-1) / 2 delay elements with the delay time D = 2T that the real part of the complex input signal to a first Demulti plexer and the imaginary part are supplied to a second Demulti plexer, both demultiplexers operate at a switching frequency of f A = 1 / T,
in that an output signal of the one output of the first switch is evaluated as h (1) is added to the input signal of the (N-3) / 2 delay element of the first delay chain and the input signal of the (N-5) / 2 delay element of the second delay chain, and evaluated by adding -h (3) the input signal of the (N-7) / 2 delay element of the first delay chain and the input signal of the (N-1) / 2 delay element of the second delay chain, and rated -h (5 ) is fed to the output of the (N-1) / 2 delay element of the first delay chain and to the input of the (N-9) / 2 delay element of the second delay chain, the circuit correspondingly being brought back to the outer delay elements,
in that an output signal of one output of the second switch evaluates with -h (1) the input signal of the (N-5) / 2 delay element of the first delay chain and adds up from the input signal of the (N-3) / 2 delay element of the second delay chain is subtracted as h (3) is added to the input signal of the (N-1) / 2 delay element of the first delay chain and subtracted from the input signal of the (N-7) / 2 delay element of the second delay chain, and rated h (5 ) is added to the input signal of the (N-1) / 2 delay element of the first delay chain and is subtracted from the output signal of the (N-1) / 2 delay element of the second delay chain, the circuit correspondingly being brought back to the outer delay elements,
in that the sum of the two output signals of the other outputs of the two switches, evaluated with h (0) / √, is added to the input signal of the (N-3) / 2 delay element of the second delay chain, and
in that the difference signal of the h (0) / √ evaluated output signal of the other output of the first switch and of the h (0) / √ evaluated output signal of the other output of the second switchover amplifier is the input signal of the (N-3) / 2 delay element of the first delay chain is added, wherein the real part of the output signal at the output of the first delay chain and the ima ginärteil at the output of the second delay chain can be tapped. ( Fig. 12)
daß eine erste Verzögerungskette mit (N-3)/2 Verzö gerungsgliedern, eine zweite Verzögerungskette mit (N-3)/4 Verzögerungsgliedern und eine dritte Verzö gerungskette mit (N-1)/2 Verzögerungsgliedern vor gesehen ist, wobei die Verzögerungsglieder eine Verzögerungszeit von D=2T aufweisen,
daß ein Ausgang des ersten Umschalters mit der er sten Verzögerungskette und ein Ausgang des zweiten Umschalters mit der dritten Verzögerungskette ver bunden ist,
daß ein Differenzsignal des anderen Ausgangs des ersten Umschalters und des anderen Ausgangs des zweiten Umschalters der zweiten Verzögerungskette zugeführt ist, und
daß zur Bildung des reellwertigen Ausgangssignals ein Addierer vorgesehen ist, dem das mit h(0)√ bewertete Ausgangssignal des (N-3)/4 Verzögerungs glieds der zweiten Verzögerungskette zugeführt ist, sowie das mit h(1) bewertete Differenzsignal aus Ausgangssignal des (N-7)/2 Verzögerungsglieds der ersten Verzögerungskette und Ausgangssignal des (N- 5)/2 Verzögerungsglieds der dritten Verzögerungs kette, und das mit -h(3) bewertete Differenzsignal aus Ausgangssignal des (N-3)/2 Verzögerungsglieds der ersten Verzögerungskette und Ausgangssignal des (N-9)/2 Verzögerungsglieds der dritten Verzöge rungskette, wobei sich die Beschaltung zu den äuße ren Verzögerungsgliedern entsprechend wiederholt. (Fig. 13)16. A filter according to claim 4, wherein m = k = 1, for imple zen a complex input signal into a real valued output signal, characterized in that a the real part of the input signal arrange ter first switch and the imaginary part to ordered second switch are provided
in that a first delay chain with (N-3) / 2 delay elements, a second delay chain with (N-3) / 4 delay elements and a third delay chain with (N-1) / 2 delay elements is provided, the delay elements having a delay time of D = 2T,
that an output of the first switch with the first delay chain and an output of the second switch with the third delay chain is connected ver,
that a difference signal of the other output of the first switch and the other output of the second switch of the second delay chain is supplied, and
in that an adder is provided for forming the real-valued output signal, to which the output signal of the (N-3) / 4 delay element of the second delay chain, which is evaluated with h (0) √ is supplied, as well as the difference signal evaluated by h (1) from the output signal of the ( N-7) / 2 delay element of the first delay chain and output of the (N-5) / 2 delay element of the third delay chain, and the -h (3) evaluated difference signal output from the (N-3) / 2 delay element of the first delay chain and output signal of the (N-9) / 2 delay element of the third retardation chain, wherein the circuit repeats to the äuße ren delay elements accordingly. ( Fig. 13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996127787 DE19627787C1 (en) | 1996-07-10 | 1996-07-10 | Non-recursive half band filter with complex coefficients |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996127787 DE19627787C1 (en) | 1996-07-10 | 1996-07-10 | Non-recursive half band filter with complex coefficients |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19627787C1 true DE19627787C1 (en) | 1997-04-03 |
Family
ID=7799437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1996127787 Expired - Fee Related DE19627787C1 (en) | 1996-07-10 | 1996-07-10 | Non-recursive half band filter with complex coefficients |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19627787C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0930704A2 (en) * | 1998-01-16 | 1999-07-21 | Robert Bosch Gmbh | Polyphase filter for sampling rate and frequency conversion |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3621737C2 (en) * | 1986-06-28 | 1988-04-28 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De |
-
1996
- 1996-07-10 DE DE1996127787 patent/DE19627787C1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3621737C2 (en) * | 1986-06-28 | 1988-04-28 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De |
Non-Patent Citations (3)
| Title |
|---|
| Englewood Cliffs,New Jersey, Prentice-Hall, Inc., 1989, S. 250-269 ISBN 0-13-216771-9 * |
| OPPENHEIM, Alan V. * |
| SCHAFER, Ronald W.: Discrete-Time Signal Processing * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0930704A2 (en) * | 1998-01-16 | 1999-07-21 | Robert Bosch Gmbh | Polyphase filter for sampling rate and frequency conversion |
| EP0930704A3 (en) * | 1998-01-16 | 2000-10-18 | Robert Bosch Gmbh | Polyphase filter for sampling rate and frequency conversion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3610195C2 (en) | ||
| EP0290790B1 (en) | Filter bank | |
| DE69533566T2 (en) | Frequency multiplexing by means of polyphase filter and fast Fourier transforms | |
| EP0717493A2 (en) | Demodulator for a complex vestigial sideband signal | |
| DE4337135C1 (en) | Drop-and-add multiplexer for converting and conditioning a frequency-division multiplex signal | |
| DE4026476C2 (en) | Complex polyphase network | |
| EP0234452B1 (en) | Digital circuit arrangement for sampling rate conversion and signal filtration, and method for making it | |
| DE3621737C2 (en) | ||
| DE102010055648B4 (en) | filter device | |
| DE19627787C1 (en) | Non-recursive half band filter with complex coefficients | |
| DE3922469C2 (en) | ||
| EP0256286B1 (en) | Filter device | |
| DE19801325A1 (en) | Polyphase filter for changing the sampling rate and frequency conversion | |
| DE3837841C1 (en) | Filter bank for the frequency-division multiplexing or frequency-division demultiplexing of channel signals | |
| DE19627788A1 (en) | Switchable crossover | |
| EP0258574A2 (en) | Filter device | |
| DE4402632C2 (en) | Non-recursive polyphase filter network | |
| DE3705207C2 (en) | ||
| DE3705206C2 (en) | ||
| EP0367932B1 (en) | Filter bank for the frequency division multiplexing or demultiplexing of channel signals | |
| DE19627784C1 (en) | Non-recursive half-band filter switch with complex coefficients | |
| EP0539776B1 (en) | Apparatus for deriving two quadrature signals from a digital signal | |
| DE19940277A1 (en) | Method for signal conversion of a modulated real-value analog image signal and associated signal conversion | |
| EP0365785B1 (en) | Filter bank for the frequency division multiplexing or demultiplexing of channel signals | |
| EP0612147B1 (en) | Digital filter building block |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |