DE19604786C1

DE19604786C1 - Data addressing device for sequential matrix memory

Info

Publication number: DE19604786C1
Application number: DE1996104786
Authority: DE
Inventors: Paul-Werner V Basse; Roland Thewes; Doris Dr Schmitt-Landsiedel; Michael Dr Bollu
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1996-02-09
Filing date: 1996-02-09
Publication date: 1997-06-12
Anticipated expiration: 2016-02-10

Abstract

The data addressing device uses a pointer (LA) for addressing a selected row and a pointer (CA) for addressing a selected column, with a clock source (TR) controlling the shifting of a selection signal representing the address within each pointer at a given clock rate. The clock source can be switched to a higher clock rate, with the read-out of the selected memory cell disconnected when the higher clock rate is selected for rapid accessing of the required memory cell.

Description

Seriell arbeitende Speicher bestehen aus einer aus matrixför mig in Zeilen und Spalten angeordneten Speicherzellen beste henden Speichermatrix und aus Decodierern oder anderen Steu ereinrichtungen, beispielsweise Steuerketten, die auch Point er genannt werden. Die Speichermatrix enthält neben den Spei cherzellen Bit leitungen und senkrecht zu diesen verlaufende Wortleitungen. Jede Speicherzelle ist mit einer Bitleitung verbunden und wird von einer Wortleitung angesteuert. Wird eine Wortleitung von einem Wort-Decodierer oder beispiels weise einer Wort-Steuerkette adressiert, d. h. ausgewählt, so liefern die Speicherzellen an dieser Wortleitung ihre In formation an die ihnen zugeordneten Bitleitungen. Über einen Bit-Decodierer oder beispielsweise eine Bit-Steuerkette wird anschließend eine der Bitleitungen und damit die Information aus einer bestimmten Speicherzelle adressiert, d. h. ausge wählt. Bei sequentiell arbeitenden Speichern geschieht dieser Vorgang kontinuierlich, so daß nacheinander alle Speicher zellen adressiert werden. Die Steuerketten arbeiten wie Schieberegister, in denen das Auswahlsignal, z. B. eine bi näre "1", kontinuierlich oder in Sprüngen durch eine Takt steuerung verschoben wird. Sprünge können durch die Verdrah tung (auch schaltungstechnisch) der Steuerketten oder durch Verwendung mehrerer Steuerketten und gruppenweise Adressie rung erzeugt werden.Serial working memories consist of a matrixför mig arranged in rows and columns best memory cells existing memory matrix and from decoders or other control establish, for example timing chains, which also Point he can be called. In addition to the memory, the memory matrix contains and bit lines perpendicular to these Word lines. Each memory cell is with a bit line connected and is controlled by a word line. Becomes a word line from a word decoder or example addressed a word timing chain, d. H. selected so the memory cells on this word line deliver their In formation to the bit lines assigned to them. About one Bit decoder or, for example, a bit control chain then one of the bit lines and thus the information addressed from a particular memory cell, d. H. out elects. This happens with sequentially working memories Process continuously, so that all the memory one after the other cells are addressed. The timing chains work like Shift registers in which the selection signal, e.g. B. a bi nary "1", continuously or in jumps by a bar control is moved. Jumps can be made through the wiring tion (also in terms of circuitry) of the control chains or through Use of multiple control chains and group addressing tion are generated.

In der US 4,535,427 ist ein seriell adressierter Matrix-Spei cher beschrieben, bei dem die Adressierung der Speicherplätze für den Schreib- und den Lesevorgang gesondert mittels dafür vorgesehenen Schieberegistern erfolgt. Die Adresse wird in diesen Schieberegistern jeweils kontinuierlich inkrementiert. In US 4,535,427 is a serially addressed matrix memory cher described in which the addressing of the memory locations for the writing and reading process separately by means of it provided shift registers. The address is in these shift registers are incremented continuously.

Falls in einem solchen sequentiell betriebenen Matrix- Spei cher mehrere Dateien (files) abgespeichert sind, worunter auch Datenblöcke oder dergleichen zu verstehen sind, so be steht wie bei allen sequentiell arbeitenden Speichern (z. B. Magnetbänder) das Problem, die Anfänge der jeweiligen Dateien zu finden. In den meisten Fällen werden bei sequentiell arbeitenden Speichern am Anfang des Speicherbereichs Inhalts verzeichnisse aufgebaut. Diese Inhaltsverzeichnisse enthalten neben den Namen der Datei, dem Datum des Speicherns und dem Typ der Datei auch die Position des Anfangs der Datei und die Länge der Datei.If in such a sequentially operated matrix memory several files are stored, including also data blocks or the like are to be understood, so be as with all sequential memories (e.g. Magnetic tapes) the problem, the beginnings of each file to find. In most cases, sequential working store at the beginning of the content storage area directories built. Contain these tables of contents next to the name of the file, the date it was saved and the The file type also includes the location of the beginning of the file and the Length of the file.

Am einfachsten kann bei einem sequentiell arbeitenden Matrix- Speicher der Anfang einer Datei mit Hilfe von Binär-Decodern gefunden werden. Mit zwei binär-decodierten Adressen für die Zeile und die Spalte, in denen sich der Anfang der Datei be findet, wird die betreffende Zelle in dem Speicher ausge wählt. Danach kann durch sequentielles Andern der Auswahl adressen die Datei ausgelesen werden. Für sequentiell arbei tende Speicher eignen sich Binär-Decoder aber nicht besonders gut, weil man damit Sprünge zwischen verschiedenen Adressen nur schwer realisieren kann.The easiest way to do this is with a sequential matrix Store the beginning of a file using binary decoders being found. With two binary-decoded addresses for the Row and the column in which the beginning of the file is finds, the cell in question is stored in the memory elects. You can then change the selection sequentially addresses the file can be read out. For working sequentially However, binary decoders are not particularly suitable for storage good because you can jump between different addresses difficult to realize.

Werden anstelle von Binär-Decodern Steuerketten benutzt, so kann der Anfang einer Datei am einfachsten beim Durchlaufen des gesamten Speichers gefunden werden. Das entspricht dem Suchverfahren auf einem Band, was sehr zeitaufwendig ist.If control chains are used instead of binary decoders, see above The easiest way to start a file is to go through it of the entire memory can be found. That corresponds to that Search procedure on a tape, which is very time consuming.

Aufgabe der vorliegenden Erfindung ist es, eine Vorrichtung zur Adressierung von Dateien in sequentiell arbeitenden Ma trix-Speichern anzugeben, mit der bestimmte Adressen, insbe sondere die Anfänge von Dateien, schneller aufgefunden werden können.The object of the present invention is a device for addressing files in sequentially working sizes specify trix memories with which certain addresses, esp especially the beginnings of files can be found faster can.

Diese Aufgabe wird mit der Vorrichtung mit den Merkmalen des Anspruches 1, 2, 3, 4 oder 6 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.This object is achieved with the device with the features of Claim 1, 2, 3, 4 or 6 solved. Configurations result from the dependent claims.

Die vorliegende Erfindung ergänzt oder modifiziert die Steu erketten eines sequentiell arbeitenden Matrix-Speichern in der Weise, daß über die Steuerketten ein rascherer Zugriff auf bestimmte Speicheradressen möglich ist. Die in dieser Vorrichtung realisierten Mittel umfassen einzeln oder in Kom bination miteinanderThe present invention supplements or modifies the tax chain a sequentially working matrix memory in the way that faster access via the control chains to certain memory addresses is possible. The one in this Means realized device include individually or in com combination with each other

a) an increased clock rate for running through the memory and switching off the reading process;
b) addressing the control chains by common Ver shifting both timing chains and subsequent shifting Exercise only one control chain for a difference address;
c) the use of split timing chains for groups Addressing;
d) the use of row and column start decoders preprogrammed addresses.

Eine Beschreibung der verschiedenen Ausführungsbeispiele die ser erfindungsgemäßen Vorrichtung folgt anhand der Fig. 1 bis 3, die jeweils Prinzipzeichnungen für den Aufbau einer derartigen Vorrichtung zeigen. Fig. 4 zeigt einen Ausschnitt der Anordnung der Fig. 2 im Detail.A description of the various exemplary embodiments of the device according to the invention follows with reference to FIGS . 1 to 3, which each show basic drawings for the construction of such a device. Fig. 4 shows a detail of the arrangement of Fig. 2 in detail.

In Fig. 1 ist durch waagrechte und senkrechte Striche ein Doppelgitter gebildet, das einen Matrix-Speicher mit Zeilen und Spalten (Bitleitungen und Wortleitungen) darstellen soll. An den mit kleinen Kreisen bezeichneten Kreuzungspunkten be findet sich jeweils eine Zelle, in der z. B. in einem Transi stor eine binäre Information gespeichert ist. Der Übersicht lichkeit halber sind die Leitungen in der Mitte des Schemas bis auf eine Zeile L und eine Spalte C weggelassen. Der Schnittpunkt dieser Zeile L und dieser Spalte C bezeichnet eine auszuwählende Adresse A. Es ist eine z. B. durch eine elektronische Schaltung realisierte Steuerkette (Pointer) für die Zeilenauswahl LA vorgesehen sowie eine Steuerkette für die Spaltenauswahl CA. Die jeweils ausgewählte Adresse wird in diesen Steuerketten nach einem vorgegebenen Schema sequen tiell verändert. Das Signal, das die Auswahl einer Zeile bzw. Spalte kennzeichnet, ist symbolisch durch eine durch die Steuerketten verschobene "1" wiedergegeben. Für die Festle gung einer Taktrate, die für das Verschieben der Adressen nach jeweils einem vorgegebenen Zeitintervall vorgesehen ist, ist ein Taktgeber (Uhr, Clock, Trigger) TR vorhanden. Die Steuerung der Steuerketten mit diesen Taktraten ist durch je weils einen Doppelpfeil angedeutet. Das Signal der Taktrate kann von außen eingespeist oder in dem Taktgeber TR selbst erzeugt werden. Es ist z. B. eine geeignete Weiche eingebaut, um beide Steuerketten (LA, CA) mit der Taktrate steuern zu können. Für die Auswahl einer der Spalten, die im Betrieb der Vorrichtung üblicherweise ständig aktiviert sind, sind Spal tenauswahlschalter S vorhanden. Die für die Zeilenauswahl vorgesehen Steuerkette LA aktiviert zum Auswählen der besag ten Adresse A die entsprechende Zeile L. Die in der Zelle der Adresse A gespeicherte Information wird ausgelesen auf eine gemeinsame Datenleitung D. In dieser Vorrichtung ist das Auf finden bestimmter Adressen, insbesondere der Anfänge von ge speicherten Dateien, dadurch beschleunigt, daß während des Vorgangs der Positionierung der Steuerketten zu dieser be treffenden Adresse auf das Aktivieren der Zeilen (Wortleitun gen) und der Leseverstärker verzichtet wird. D. h. der Betrieb der Speicherzellen wird unterbunden. Damit wird die Zeit für das Auslesen der Daten eingespart. Der Taktgeber TR ist so eingerichtet, daß er auf eine erhöhte Taktrate umge schaltet werden kann. Mit dieser erhöhten Taktrate kann die in den Steuerketten jeweils ausgewählte Adresse entsprechend schneller verschoben werden, ohne daß zwischendurch eine Zeile aktiviert werden müßte. Das sequentielle Durchlaufen des Speichers wird dadurch beschleunigt.In Fig. 1, a double grid is formed by horizontal and vertical lines, which is to represent a matrix memory with rows and columns (bit lines and word lines). At the crossing points marked with small circles, there is one cell each, in which, for. B. is stored in a Transi stor binary information. For the sake of clarity, the lines in the middle of the diagram are omitted except for a row L and a column C. The intersection of this line L and this column C denotes an address A to be selected. B. provided by an electronic circuit control chain (pointer) for row selection LA and a control chain for column selection CA. The selected address is changed sequentially in these control chains according to a predetermined scheme. The signal that identifies the selection of a row or column is symbolically represented by a "1" shifted by the control chains. For the definition of a clock rate, which is provided for shifting the addresses after a predetermined time interval, a clock generator (clock, clock, trigger) TR is available. The control of the control chains with these clock rates is indicated by a double arrow. The signal of the clock rate can be fed in from the outside or generated in the clock generator TR itself. It is Z. B. installed a suitable switch to control both timing chains (LA, CA) at the clock rate. Column selection switches S are provided for the selection of one of the columns which are usually continuously activated during operation of the device. The control chain LA provided for the row selection activates the corresponding row L for selecting the said address A. The information stored in the cell of the address A is read out on a common data line D. In this device the finding of certain addresses, in particular the beginnings of ge stored files, accelerated by the fact that the activation of the lines (word lines) and the sense amplifier is dispensed with during the process of positioning the control chains at this relevant address. That is, the operation of the memory cells is prevented. This saves the time for reading out the data. The clock TR is set up so that it can be switched to an increased clock rate. With this increased clock rate, the address selected in the control chains can be shifted correspondingly faster without having to activate a line in between. This accelerates the sequential passage through the memory.

Eine besonders schnelle Auswahl einer Adresse erreicht man damit, daß man die Steuerketten für die Zeilenauswahl und für die Spaltenauswahl nach Möglichkeit gleichzeitig verschiebt. Wenn von der ersten Zelle des Speichers oder einer beliebigen anderen Adresse die in Fig. 1 gezeichnete Adresse A erreicht werden soll, können die Auswahlsignale in den Steuerketten z. B. zunächst so verschoben werden, daß die eingezeichnete Adresse A1 ausgewählt ist. Anschließend wird nur noch das Auswahlsignal in der Steuerkette für die Zeilenauswahl LA verschoben. Statt dessen kann auch zunächst nur das Auswahlsignal in einer der Steuerketten um eine Differenz- Adresse verschoben werden und anschließend beide Steuerketten gemeinsam auf die Zieladresse eingestellt werden.A particularly quick selection of an address can be achieved by moving the control chains for the row selection and for the column selection at the same time if possible. If the address A drawn in FIG. 1 is to be reached from the first cell of the memory or any other address, the selection signals in the control chains can e.g. B. first be moved so that the drawn address A1 is selected. Then only the selection signal in the control chain for the row selection LA is shifted. Instead, only the selection signal in one of the control chains can be shifted by a difference address and then both control chains can be set together to the target address.

Zu diesem Zweck ist eine Schaltung vorhanden, die die Aus wahlsignale in beiden Steuerketten gemeinsam verschiebt, bis die Spalte oder die Zeile der Zieladresse erreicht ist, und zusätzlich das Auswahlsignal nur einer der Steuerketten so weit wie nötig um eine Differenz-Adresse verschiebt, um auch die Zeile bzw. die Spalte der Zieladresse zu erreichen, und ggf. die dafür erforderlichen Differenzen und Summen ermit telt. Beim Verschieben einer ausgewählten Adresse von einer Anfangsadresse zu einer Zieladresse werden im folgenden und in den Ansprüchen die Differenzen zwischen der Adresse der Spalte dieser Zieladresse und der Adresse der Spalte dieser Anfangsadresse als Spalten-Differenz-Adresse und zwischen der Adresse der Zeile dieser Zieladresse und der Adresse der Zeile dieser Anfangsadresse als Zeilen-Differenz-Adresse be zeichnet.For this purpose, there is a circuit that the Aus election signals in both control chains moved together until the column or row of the destination address has been reached, and additionally the selection signal of only one of the timing chains like this shifted as far as necessary by a difference address, too to reach the row or column of the destination address, and if necessary, the necessary differences and sums telt. When moving a selected address from one Starting address to a destination address are in the following and in the claims the differences between the address of the Column of this destination address and the address of the column of this Start address as the column difference address and between the Address of the line of this destination address and the address of the Line this start address as a line difference address draws.

Im Fall einer positiven Spalten-Differenz-Adresse wird der Betrag der Zeilen-Differenz-Adresse von der Spalten-Diffe renz-Adresse subtrahiert. Das Ergebnis wird im folgenden als Differenz-Adresse bezeichnet. Falls diese Differenz-Adresse positiv ist, d. h. die Spaltenadresse weiter verschoben wer den muß als die Zeilenadresse, wird ein Auswahlsignal in der für die Adressierung einer Spalte vorgesehenen Steuerkette CA um diese Differenz-Adresse verschoben und die Auswahlsignale in beiden Steuerketten gemeinsam um den Betrag der Zeilen- Differenz-Adresse in der jeweils erforderlichen Richtung ver schoben. Die Reihenfolge dieser Verschiebungen ist beliebig.In the case of a positive column difference address, the Amount of the row difference address from the column difference reference address subtracted. The result is referred to below as Difference address designated. If this difference address is positive, d. H. who moved the column address further The must as the row address, a selection signal is in the Control chain CA provided for addressing a column shifted by this difference address and the selection signals in both control chains together by the amount of line Verify the difference address in the direction required pushed. The order of these shifts is arbitrary.

Im Fall einer negativen Differenz-Adresse wird ein Auswahlsi gnal in der für die Adressierung einer Zeile vorgesehenen Steuerkette LA um die Differenz-Adresse in der erforderlichen Richtung verschoben. Auswahlsignale in beiden Steuerketten werden um den Betrag der Spalten-Differenz-Adresse in der erforderlichen Richtung verschoben. Die erforderliche Rich tung ist in allen Fällen die Richtung auf die Zieladresse zu.In the case of a negative difference address, a selection si gnal in the intended for addressing a line Control chain LA to the difference address in the required Direction shifted. Selection signals in both timing chains are the amount of the column difference address in the necessary direction shifted. The required rich In all cases the direction is towards the destination address.

Im Fall einer negativen Spalten-Differenz-Adresse wird der Betrag der Zeilen-Differenz-Adresse zu der Spalten-Differenz- Adresse addiert. Falls das Ergebnis, wieder als Differenz- Adresse bezeichnet, positiv ist, wird ein Auswahlsignal in der für die Adressierung einer Zeile vorgesehenen Steuerkette um die Differenz-Adresse in der erforderlichen Richtung ver schoben. Auswahlsignale in beiden Steuerketten werden um den Betrag der Spalten-Differenz-Adresse in der jeweils erforder lichen Richtung verschoben.In the case of a negative column difference address, the Amount of the row difference address to the column difference Address added. If the result, again as a difference Designated address, is positive, a selection signal in the control chain intended for addressing a line ver to the difference address in the required direction pushed. Selection signals in both timing chains are around the Amount of the column difference address required in each case direction shifted.

Im Fall einer negativen Differenz-Adresse, d. h. falls die Spaltenadresse weiter verschoben werden muß als die Zeilen adresse, wird ein Auswahlsignal in der für die Adressierung einer Spalte vorgesehenen Steuerkette um diese Differenz- Adresse verschoben. Auswahlsignale in beiden Steuerketten werden um den Betrag der Zeilen-Differenz-Adresse in der je weils erforderlichen Richtung verschoben. Bei dieser Vorrich tung kommt man daher mit einem Minimum an Takten für die Ver schiebung der Auswahlsignale aus.In the case of a negative difference address, i.e. H. if the Column address must be moved further than the rows address, will be a selection signal in the for addressing control chain provided in this column by this difference Address moved. Selection signals in both timing chains are calculated by the amount of the line difference address in the because necessary direction shifted. With this device Therefore one arrives with a minimum of cycles for the processing shift of the selection signals.

In der praktischen Realisierung der erfindungsgemäßen Vor richtung wird die Ansteuerung so vorgenommen, daß zunächst die Auswahlsignale in beiden Steuerketten gemeinsam in die jeweilige Richtung zur Zieladresse hin (nach links oder nach rechts bzw. nach oben oder nach unten) verschoben werden. Wenn die Zeile oder die Spalte der Zieladresse erreicht ist, wird nur noch das Auswahlsignal in der jeweils für die Spalte bzw. Zeile vorgesehenen Steuerkette um den Betrag der Diffe renz-Adresse in der Richtung zur Spalte bzw. Zeile der Ziel adresse hin verschoben. Es bedarf daher keiner vorgeschalte ten Rechnungen, sondern es muß lediglich das Verschieben des Auswahlsignales einer der Steuerketten im richtigen Moment abgeschaltet werden, was mit einem vergleichsweise geringen Schaltungsaufwand zu erreichen ist. In the practical implementation of the invention direction is made so that initially the selection signals in both timing chains together in the respective direction to the destination address (to the left or to the right or up or down). When the row or column of the destination address is reached, is only the selection signal in the respective for the column or line provided tax chain by the amount of the differences Reference address in the direction of the column or row of the destination address moved. Therefore no upstream is required ten bills, it just has to move the Selection signals of one of the timing chains at the right moment be turned off, which with a comparatively low Circuit effort can be achieved.

Die jeweils vorzunehmenden Verschiebungen der Auswahlsignale läßt sich in Gleichungen angeben, wobei die Signum-Funktion verwendet wird, die wie folgt definiert ist:The shifts to be made to the selection signals can be specified in equations, the Signum function is used, which is defined as follows:

Bezeichnet man die Spaltenadresse der Anfangsadresse mit X_A, die Zeilenadresse der Anfangsadresse mit Y_A, die Spalten adresse der Zieladresse mit X_Z und die Zeilenadresse der Zieladresse mit Y_Z, dann ist die
Spalten-Differenz-Adresse: X_Z - X_A und die
Zeilen-Differenz-Adresse: Y_Z - Y_A.If one designates the column address of the start address with X _A , the row address of the start address with Y _A , the column address of the destination address with X _Z and the row address of the destination address with Y _Z , then the
Column difference address: X _Z - X _A and the
Row difference address: Y _Z - Y _A.

Die Verschiebungen der Spaltenadresse und der Zeilenadresse, die gemeinsam erfolgen, werden mit Dx bzw. mit Dy bezeichnet, und die restliche erforderliche Verschiebung nur der Spalten- bzw. Zeilenadresse wird mit R_X bzw. mit R_Y bezeichnet. Damit gelten die folgenden Beziehungen:The displacements of the column address and the row address, which take place together, are denoted by Dx and Dy, respectively, and the remaining necessary shift of only the column and row address is denoted by R _X and R _Y , respectively. The following relationships apply:

bzw.respectively.

Eine noch weitergehende Zeitersparnis erreicht man, wenn man für die Auswahl der Adresse geteilte Steuerketten verwendet, die jeweils nur eine Gruppe von Adressen ansteuern. Da alle Steuerketten bei dieser Vorrichtung nur einen Bruchteil der Länge haben wie die ungeteilten Steuerketten, wird die Aus wahl eines Anfangs einer Datei entsprechend dieser Längen reduktion schneller. Auch bei dieser Vorrichtung läßt sich zusätzlich eine Schaltung verwenden, die ein weitgehend gleichzeitiges Verschieben der Steuerketten ermöglicht, ent sprechend dem vorhergehenden Ausführungsbeispiel. Nicht angewählte Leitungen werden auf ein definiertes Potential ge legt. You can save even more time by: shared timing chains are used to select the address, which only control one group of addresses. Since all Control chains in this device only a fraction of the Have length like the undivided timing chains, the Aus choose a beginning of a file according to these lengths reduction faster. This device can also be used additionally use a circuit that is largely allows simultaneous shifting of the timing chains, ent speaking the previous embodiment. Not selected lines are ge to a defined potential sets.

In der Darstellung der Fig. 2 befinden sich zusätzlich zu dem Taktgeber TR, der gemeinsamen Datenleitung D und der Speichermatrix mit der als Beispiel eingezeichneten anzuwäh lenden Adresse A eine Reihe von Steuerketten für die Zeilen auswahl LA und eine Steuerkette für die Spaltenauswahl CA. Diese Steuerketten adressieren jeweils einzelne Zeilen oder Spalten in einem Bereich oder in einer Gruppe von Zeilen bzw. Spalten. Für die Auswahl einer solchen Gruppe von Zeilen ist eine Zeilen-Gruppen-Steuerkette LGA und für die Auswahl einer Gruppe von Spalten eine Spalten-Gruppen-Steuerkette CGA vor gesehen. Alle Steuerketten werden von dem Taktgeber TR getak tet. Das ist in der Figur durch die Doppelpfeile angedeutet Für die Adressierung einer Spalte vorgesehene Steuerkette CA betätigt einen Spaltenauswahlschalter S in jeder Gruppe und die für die Adressierung einer Gruppe von Spalten vorgesehene Spalten-Gruppen-Steuerkette CGA betät igt Spalten-Gruppen- Schalter S1, wie das als Beispiel für die drei Spalten-Grup pen-Schalter, die in die gemeinsame Datenleitung D münden, angedeutet ist.In the illustration in FIG. 2, in addition to the clock generator TR, the common data line D and the memory matrix with the address A to be selected as an example, there are a series of control chains for the row selection LA and a control chain for the column selection CA. These control chains each address individual rows or columns in an area or in a group of rows or columns. A row group control chain LGA is provided for the selection of such a group of rows and a column group control chain CGA is provided for the selection of a group of columns. All timing chains are clocked by the clock generator TR. This is indicated in the figure by the double arrows. Control chain CA provided for addressing a column actuates a column selection switch S in each group and column group control chain CGA provided for addressing a group of columns actuates column group switches S1, such as that is indicated as an example of the three column group switches which open into the common data line D.

Wenn z. B. das Auswahlsignal eine für die Adressierung einer Zeile vorgesehene Steuerkette LA durchläuft, werden nach einander die Zeilen der zugehörigen Gruppe ausgewählt. Es genügt, wenn unabhängig davon, welche Gruppe von Zeilen von der Zeilen-Gruppen-Steuerkette LGA ausgewählt wird, für die Auswahl einer Zeile aus dieser Gruppe insgesamt nur eine Steuerkette LA vorgesehen ist. Diese Steuerkette für die Zeilenauswahl ist dann mit den entsprechenden Zeilen jeder vorhandenen Gruppe so verschaltet, wie das in Fig. 2 für die Spaltenauswahl entsprechend im Schema dargestellt ist. Die Auswahl einer Gruppe von Zeilen durch die Zeilen-Gruppen- Steuerkette LGA macht die Auswahl einer Zeile durch die dafür vorgesehene Steuerkette LA dann eindeutig. Es genügen bei dieser Ausführung im Prinzip zwei Steuerketten für die Zeilenauswahl und zwei Steuerketten für die Spaltenauswahl. Statt dessen kann jeder Gruppe von Zeilen und jeder Gruppe von Spalten eine eigene Steuerkette zugeordnet sein. Die Gruppen-Steuerketten wählen dann jeweils eine dieser Steuer ketten aus.If e.g. B. the selection signal passes through a control chain LA provided for addressing a line, the lines of the associated group are selected one after the other. It suffices if, regardless of which group of lines is selected by the line group control chain LGA, only one control chain LA is provided for the selection of a line from this group. This control chain for the row selection is then interconnected with the corresponding rows of each existing group, as is shown correspondingly in the diagram in FIG. 2 for the column selection. The selection of a group of lines by the line group control chain LGA then makes the selection of a line by the control chain LA provided for this purpose unique. In principle, two control chains for row selection and two control chains for column selection are sufficient in this embodiment. Instead, each group of rows and each group of columns can be assigned its own control chain. The group timing chains then select one of these timing chains.

Die Unterteilung in Gruppen kann auch in mehreren Ebenen ei ner Hierarchie erfolgen. Mehrere Gruppen können z. B. zu ei ner übergeordneten Gruppe zusammengefaßt werden, für die wie der eine eigene Steuerkette vorgesehen ist. Je mehr Steuer ketten so in verschiedenen Hierarchieebenen vorhanden sind, um so kürzer kann eine einzelne Steuerkette konzipiert sein. Es müssen dann entsprechend mehr gleichzeitige Verschiebungen von Auswahlsignalen in mehreren Steuerketten vorgenommen werden, die Anzahl der Takte der Verschiebungen kann aber entsprechen dem Grad der Unterteilung reduziert werden.The division into groups can also take place on several levels hierarchy. Several groups can e.g. B. to egg ner parent group, for which how which has its own timing chain. The more tax chains exist in different hierarchy levels, the shorter a single timing chain can be designed. There must then be more simultaneous shifts accordingly selection signals in several timing chains the number of cycles of the shifts can correspond to the degree of subdivision to be reduced.

Das Anschlußschema für geteilte Steuerketten, das in Fig. 2 der Übersichtlichkeit halber nur in stark vereinfachter Form wiedergegeben ist, ist im Ausschnitt für die Adressierung der Spalten in Fig. 4 für Steuerketten auf drei Hierarchieebenen genauer dargestellt. Die Steuerkette CA für die Auswahl ein zelner Spalten, die Spalten-Gruppen-Steuerkette CGA1 für die Auswahl von Gruppen auf einer ersten Hierarchieebene und die Spalten-Gruppen-Steuerkette CGA2 für die Auswahl von Gruppen auf einer höheren zweiten Hierarchieebene sind jeweils über Steuerleitungen K1, K2, . . . , K10 mit Spaltenauswahlschaltern S, ersten Gruppenauswahlschaltern S1 und zweiten Gruppenaus wahlschaltern S2 verbunden. Es sind Spalten 1 bis 25 ge zeichnet, deren Reihe nach rechts beliebig fortgesetzt werden kann. Als Beispiel sind je fünf dieser Spalten zu einer er sten Gruppe zusammengefaßt. Je drei dieser Gruppen sind zu einer zweiten Gruppe zusammengefaßt. Eine erste Gruppe wird jeweils über einen ersten Gruppenauswahlschalter S1 zuge schaltet. Für die Auswahl der zweiten Gruppe (übergeordnete Gruppe) ist jeweils ein zweiter Gruppenauswahlschalter S2 vorgesehen. Durch Betätigen der Schalter S, S1, S2 auf den verschiedenen Hierarchieebenen wird eine Spalte mit der ge meinsamen Datenleitung D verbunden. The connection diagram for split control chains, which is shown in FIG. 2 for the sake of clarity only in a greatly simplified form, is shown in more detail in the detail for the addressing of the columns in FIG. 4 for control chains on three hierarchical levels. The control chain CA for the selection of individual columns, the column group control chain CGA1 for the selection of groups on a first hierarchical level and the column group control chain CGA2 for the selection of groups on a higher second hierarchical level are each via control lines K1, K2,. . . , K10 connected to column selection switches S, first group selection switches S1 and second group selection switches S2. Columns 1 to 25 are drawn, the series of which can be continued to the right as desired. As an example, five of these columns are combined to form a group. Three of these groups are combined into a second group. A first group is switched on via a first group selection switch S1. A second group selection switch S2 is provided in each case for the selection of the second group (superordinate group). By actuating the switches S, S1, S2 on the different hierarchical levels, a column is connected to the common data line D.

Die Steuerleitung K1, die von der Steuerkette CA, die für die Adressierung einer Spalte vorgesehen ist, ausgeht, schaltet gleichzeitig die Spaltenauswahlschalter für die erste, sech ste, elfte, sechzehnte, einundzwanzigste und ggf. die ent sprechenden weiteren Spalten um. Die zweite Steuerleitung K2 ist entsprechend für die Schalter zu der zweiten, siebten, zwölften usw. Spaltenleitung vorgesehen. Die Steuerleitung K6, die von der ersten Spalten-Gruppen-Steuerkette CGA1 aus geht, schaltet gleichzeitig die ersten Gruppenauswahlschalter S1, mit denen jeweils eine Gruppe von fünf Spalten ausgewählt wird, um. Für die nächste Hierarchieebene sind die Steuerlei tungen K9 und K10 der zweiten Spalten-Gruppen-Steuerkette CGA2 vorgesehen, die die Verbindung der ausgewählten Spalte mit der gemeinsamen Datenleitung D herstellen. Durch jede der Steuerketten läuft jeweils ein Auswahlsignal, so daß von je der Steuerkette nur eine Steuerleitung den Befehl zum Schlie ßen der zugehörigen Schalter übermittelt und die übrigen Steuerleitungen die angeschlossenen Schalter öffnen. Ein ent sprechendes Schema ist für die Adressierung der Zeilen vorge sehen. Die Anzahl der Hierarchieebenen kann im Prinzip beliebig sein, und die Einteilung muß im übrigen nicht für die Zeilen und Spalten gleichartig ausgeführt sein.The control line K1 by the control chain CA, which for the Addressing a column is provided, goes out, switches at the same time the column selection switches for the first, six first, eleventh, sixteenth, twenty-first and possibly the ent speaking further columns. The second control line K2 is corresponding for the switches to the second, seventh, twelfth etc. column line provided. The control line K6 from the first column group control chain CGA1 goes, switches the first group selection switches at the same time S1, each with a group of five columns selected will to. For the next hierarchy level are the tax office lines K9 and K10 of the second column group control chain CGA2 provided the connection of the selected column with the common data line D. Through each of the Control chains each run a selection signal, so that each the control chain only one control line the command to close the associated switches and the others Control lines open the connected switches. A ent speaking scheme is provided for the addressing of the lines see. The number of hierarchy levels can in principle be arbitrary, and the division does not have to be for the rows and columns have the same design.

Bei der Ausführungsform der Fig. 3 sind Zeilen-Anfangs decoder LD und Spalten-Anfangsdecoder CD vorgesehen. Mit die sen Decodern werden die Steuerketten z. B. über eine Binär- Adresse direkt gesetzt, so daß sie direkt die Adresse z. B. des Anfangs einer Datei auswählen. Bei Speichern, die fest programmiert sind (z. B. mit Masken programmierte ROMs) kön nen diese Anfangsdecoder ebenfalls fest programmiert sein, und zwar auf die jeweiligen Adressen der Anfänge der gespei cherten Dateien. Bei beschreibbaren Matrix-Speichern können entweder feste Adressen für Unterteilungen des Speichers in einzelne Blöcke in den Decodern programmiert sein, oder die für Dateien vorgesehenen Anfangsadressen können in den De codern gespeichert werden. Beim ersten Speichern können so die Anfangsadressen in den Decodern festgelegt werden. Das geschieht durch Speichern der Positionen der Auswahlsignale in den Steuerketten nach dem Speichern einer jeweiligen Da tei. Diese gespeicherte Adresse ist jeweils die Anfangs adresse der anschließend abgespeicherten Datei.In the embodiment of FIG. 3, row start decoder LD and column start decoder CD are provided. With these sen decoders, the control chains z. B. set directly via a binary address so that it directly addresses z. B. Select the beginning of a file. In the case of memories which are permanently programmed (for example ROMs programmed with masks), these initial decoders can also be permanently programmed, specifically to the respective addresses of the beginnings of the stored files. In the case of writable matrix memories, either fixed addresses for dividing the memory into individual blocks can be programmed in the decoders, or the start addresses provided for files can be stored in the decoders. When saving for the first time, the start addresses can be set in the decoders. This is done by storing the positions of the selection signals in the control chains after saving a respective file. This saved address is the start address of the file that is then saved.

Claims

1. device for addressing in sequentially operating matrix memories,
in which a control chain (LA) (pointer) for addressing a row (L) and a control chain (CA) for addressing a column (C) are provided,
in which there is a clock generator (TR) which causes a selection signal ("1"), which denotes a selected address, to be shifted in each of these control chains at a predetermined clock rate,
where this clock can be switched to an increased clock rate and
in which a reading process, which is provided for reading a cell of the memory after a shift of the selection signal, can be switched off if this increased clock rate is used.

2. Device for addressing in sequentially operating matrix memories,
in which a control chain (LA) (pointer) for addressing a row (L) and a control chain (CA) for addressing a column (C) are provided,
in which a clock generator (TR) is present which causes a selection signal ("1") to be shifted in each of these control chains at a predetermined clock rate, and
in which these control chains are provided with a circuit which, for a start address and a destination address, the difference between the address of the column of this destination address and the address of the column of this start address as a column difference address and
the difference between the address of the line of this destination address and the address of the line of this starting address is determined as the line difference address and

a) in the case of a positive column difference address, the amount of the row difference address is subtracted from the column difference address to a difference address and
a1) in the case of a positive difference address, a selection signal in the control chain (CA), which is provided for addressing a column, shifts this difference address and selection signals in this control chain (CA) and the control chain (LA), the is provided for addressing a line, at the same time by the amount of the line-differential address in the direction required in each case or
a2) in the case of a negative difference address, a selection signal in the control chain (LA), which is provided for addressing a line, shifts the amount of this difference address in the required direction and selection signals in this control chain (LA) and of the control chain (CA), which is provided for addressing a column, at the same time by the amount of the column difference address in the direction required or
b) in the case of a negative column difference address, the amount of the row difference address is added to the column difference address to a difference address and
b1) in the case of a positive difference address, a selection signal in the control chain (LA), which is provided for addressing a line, shifts the amount of this difference address in the required direction and selection signals in this control chain (LA) and of the control chain (CA), which is provided for addressing a column, at the same time by the amount of the column difference address in the direction required or
b2) in the case of a negative difference address, a selection signal in the control chain (CA), which is provided for addressing a column, shifts by this difference address and selection signals in this control chain (CA) and the control chain (LA) is provided for addressing a line, at the same time shifts by the amount of the line-differential address in the direction required in each case.

3. Device for addressing in sequentially operating matrix memories,
in which a control chain (LA) (pointer) for addressing a row (L) and a control chain (CA) for addressing a column (C) are provided,
in which a clock generator (TR) is present which causes a selection signal ("1") to be shifted in each of these control chains at a predetermined clock rate, and
in which these control chains are provided with a circuit which has a start address A with the column address X _A and with the row address Y _A and with a destination address Z with the column address X _Z and with the row address Y _Z
in the case of | X _Z - X _A | | Y _Z - Y _A |
a selection signal in the control chain (CA), which is provided for addressing a column
X _Z - X _A shifts and
a selection signal in the control chain (LA), which is provided for addressing a line
sign (Y _Z - Y _A ) | X _Z - X _A | moves and
the selection signal in the control chain (LA), which is provided for addressing a line, in addition
Y _Z - Y _A - sign (Y _Z - Y _A ) | X _Z - X _A | moves and
in the case of | X _Z - X _A | | Y _Z - Y _A |
a selection signal in the control chain (CA), which is provided for addressing a column
sign (X _Z - X _A ) | Y _Z - Y _A | moves and
a selection signal in the control chain (LA), which is provided for addressing a line
Y _Z - Y _A shifts and
the selection signal in the control chain (CA), which is provided for addressing a column, additionally
X _Z - X _A - sign (X _Z - X _A ) | Y _Z - Y _A | shifts.

4. Device for addressing in sequentially operating matrix memories,
in which a control chain (LA) (pointer) for addressing a row (L) and a control chain (CA) for addressing a column (C) are provided,
in which there is a clock generator (TR) which causes a selection signal ("1"), which denotes a selected address, to be shifted in each of these control chains at a predetermined clock rate, and
at least one further control chain (LGA, CGA) is provided, which is provided for the selection of a group of addresses of rows or columns from a grouping division of the addresses.

5. The device according to claim 4,
in which at least one further control chain (LGA) is provided for the selection of a group of row addresses and another control chain (CGA) for the selection of a group of column addresses and
where these groups of row addresses and these groups of column addresses each address a file.

6. Device for addressing in sequentially working matrix memories,
in which a control chain (LA) (pointer) for addressing a row (L) and a control chain (CA) for addressing a column (C) are provided,
in which there is a clock generator (TR) which causes a selection signal ("1"), which denotes a selected address, to be shifted in each of these control chains at a predetermined clock rate, and
in which there are row start decoders (LD) and column start decoders (CD) with which these control chains can be set to an address of a start of a file.

7. The device according to claim 6, with a writable memory, at the row start decoder (LD) and column start decoder (CD) are provided and programmed to fixed addresses that to divide the memory into blocks of addresses each because address such a block.

8. The device according to claim 6, with a writable memory, at the row start decoder (LD) and column start decoder (CD) are provided and to be stored at start addresses Files can be programmed.

9. The device according to claim 8, in which there is a circuit that after each Spei save a file in the timing chain existing addressing in the line start decoder (LD) and stores the column start decoder (CD) such that the Timing chains to an address of a beginning of a file can be set by addressing after the Save the file saved before this file was set, is set.