DE19548270C2 - Circuit arrangement for power control of a load - Google Patents

Circuit arrangement for power control of a load

Info

Publication number
DE19548270C2
DE19548270C2 DE19548270A DE19548270A DE19548270C2 DE 19548270 C2 DE19548270 C2 DE 19548270C2 DE 19548270 A DE19548270 A DE 19548270A DE 19548270 A DE19548270 A DE 19548270A DE 19548270 C2 DE19548270 C2 DE 19548270C2
Authority
DE
Germany
Prior art keywords
input
voltage
load current
comparator
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19548270A
Other languages
German (de)
Other versions
DE19548270A1 (en
Inventor
Berthold Dipl Ing Gruber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Munich GmbH
Original Assignee
Temic Telefunken Microelectronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Temic Telefunken Microelectronic GmbH filed Critical Temic Telefunken Microelectronic GmbH
Priority to DE19548270A priority Critical patent/DE19548270C2/en
Publication of DE19548270A1 publication Critical patent/DE19548270A1/en
Application granted granted Critical
Publication of DE19548270C2 publication Critical patent/DE19548270C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
    • H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
    • H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
    • H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
    • H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
    • H02P7/29—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using pulse modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
    • H02H7/0833—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors for electric motors with control arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Direct Current Motors (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to a circuit arrangement according to the preamble of Claim 1.

Eine Schaltungsanordnung zur Leistungssteuerung einer Last durch Pulsweiten­ modulation eines durch die Last fließenden Laststromes ist aus dem Datenbuch "TELEFUNKEN electronic: Integrated Circuits Automotive Aplications, 1990/91", Seite 171 bis 179 bekannt. Die dort beschriebene Schaltungsanordnung weist einen Feldeffekttransistor auf, über den die Last mit einer eine Versor­ gungsspannung liefernden Spannungsquelle verbunden ist. Der Feldeffekt­ transistor wird zur Leistungssteuerung durch eine seinem Gateanschluß zu­ geführte pulsweitenmodulierte Schaltspannung periodisch zu bestimmten Ein­ schaltzeitpunkten ein- und zu bestimmten Ausschaltzeitpunkten ausgeschaltet. Die Leistungssteuerung erfolgt hierbei durch Variation des Tastverhältnisses der Schaltspannung, d. h. durch Variation des im zeitlichen Mittel durch die Last fließenden Laststromes. Das Tastverhältnis ist dabei mittels eines ersten Komparators, der eine dreieckförmige Oszillatorspannung mit einer ersten Stellspannung vergleicht und als Vergleichsergebnis eine pulsweitenmodu­ lierte erste Komparatorausgangsspannung liefert, variierbar. Um die Last und/oder den Feldeffekttransistor vor zu hohen Strömen zu schützen, wird der Laststrom durch eine Laststromüberwachungseinheit überwacht und durch diese, falls der Laststrom einen bestimmten Grenzwert überschreitet, auf zulässige Werte begrenzt. Zur Laststromüberwachung wird der Laststrom einem Shuntwiderstand zugeführt und der Spannungsabfall am Shuntwider­ stand gemessen. A circuit arrangement for controlling the power of a load by means of pulse widths Modulation of a load current flowing through the load is from the data book "TELEFUNKEN electronic: Integrated Circuits Automotive Applications, 1990/91", Pages 171 to 179 known. The circuit arrangement described there points a field effect transistor through which the load with a Versor Supply voltage supply voltage source is connected. The field effect transistor is used for power control through its gate terminal guided pulse width modulated switching voltage periodically at certain on switching times on and off at certain switching times. The power is controlled by varying the duty cycle the switching voltage, d. H. by varying the time average of the load flowing load current. The duty cycle is by means of a first one Comparator, which has a triangular oscillator voltage with a first Compares the control voltage and as a comparison result a pulse width mod The first comparator output voltage provides variable. To the load and / or to protect the field effect transistor from excessive currents the load current is monitored by a load current monitoring unit and by this, if the load current exceeds a certain limit, limited to permissible values. The load current is used for load current monitoring fed to a shunt resistor and the voltage drop at the shunt resistor stood measured.  

Es ist weiterhin bekannt, daß am eingeschalteten Feldeffekttransistor eine vom Laststrom abhängige Drain-Source-Spannung anliegt, anhand derer der Laststrom ebenfalls überwacht werden kann. Die Laststromüberwachungsein­ heit weist dann einen mit dem ersten Schaltanschluß des Feldeffekttransistors verbundenen Meßeingang auf, über den die Drain-Source-Spannung der Laststromüberwachungseinheit zugeführt wird.It is also known that a on the field effect transistor drain-source voltage dependent on the load current, based on which the Load current can also be monitored. The load current monitoring Unit then has one with the first switching terminal of the field effect transistor connected measuring input via which the drain-source voltage of the Load current monitoring unit is supplied.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierbare Schaltungsanord­ nung gemäß dem Oberbegriff des Patentanspruchs 1 anzugeben, die einen einfachen Aufbau aufweist, die kostengünstig realisierbar ist, und mit der die Leistung der Last über einen großen Bereich störungsfrei steuerbar ist.The invention has for its object an integrable circuit arrangement Specify according to the preamble of claim 1, the one has a simple structure that is inexpensive to implement, and with which Power of the load is controllable over a wide range without problems.

Die Aufgabe wird durch die kennzeichnenden Mekmale des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen ergeben sich aus den Unteransprüchen.The object is achieved by the characterizing features of patent claim 1 solved. Advantageous refinements and developments result from the subclaims.

Erfindungsgemäß weist die Schaltungsanordnung einen zweiten Komparator auf, der das Oszillatorsignal mit einem an das erste Stellsignal festgekoppelten zweiten Stellsignal vergleicht und als Vergleichsergebnis eine pulsweitenmodu­ lierte zweite Komparatorausgangsspannung erzeugt. Die zweite Komparator­ ausgangsspannung wird einem Aktivierungseingang der Laststromüberwa­ chungseinheit zugeführt, welche hierdurch während Überwachungszeitinter­ vallen, die um eine konstante Aktivierungsverzögerungszeit nach den Ein­ schaltzeitpunkten des Feldeffekttransistors beginnen und um eine konstante Deaktivierungsverzögerungszeit vor dem darauffolgenden Ausschaltzeitpunkt enden, zur Laststromüberwachung aktiviert wird.According to the invention, the circuit arrangement has a second comparator on which the oscillator signal is coupled to the first control signal second control signal and compares a pulse width mod lated second comparator output voltage generated. The second comparator output voltage is an activation input of the load current monitor Chungseinheit fed, which thereby during monitoring time inter vallen by a constant activation delay time after the on switching times of the field effect transistor begin and around a constant Deactivation delay time before the subsequent switch-off time ends, is activated for load current monitoring.

Die Laststromüberwachungseinheit weist vorzugsweise einen durch die zweite Komparatorausgangsspannung ein- und ausschaltbaren Aktivierungsschalter und einen dritten Komparator auf, der eine dem Grenzwert des Laststromes entsprechende Referenzspannung mit einer Meßspannung, die dem dritten Komparator über den Meßeingang und über den Aktivierungsschalter zuge­ führt wird, vergleicht. Der dritte Komparator erzeugt als Vergleichsergebnis ein Begrenzungssignal, durch das der Laststrom dann begrenzt wird, wenn die Meßspannung die Referenzspannung überschreitet. The load current monitoring unit preferably has one through the second Comparator output voltage on and off activation switch and a third comparator, one of the limit value of the load current corresponding reference voltage with a measuring voltage that the third Comparator via the measurement input and the activation switch leads, compares. The third comparator produces the comparison result a limit signal that limits the load current when the Measuring voltage exceeds the reference voltage.  

Die Schaltungsanordnung weist vorteilhafterweise zwei Schwingungsunter­ drückungseinheiten auf, mit denen Schaltschwingungen der ersten bzw. zwei­ ten Komparatorausgangsspannung, die beim Umschalten des ersten bzw. zwei­ ten Komparators entstehen, unterdrückt werden. Die erste Komparatoraus­ gangsspannung wird dabei über die erste Schwingungsunterdrückungseinheit dem Gateanschluß des Feldeffekttransistors und die zweite Komparatoraus­ gangsspannung über die zweite Schwingungsunterdrückungseinheit dem Ak­ tivierungsschalter zugeführt.The circuit arrangement advantageously has two vibration sub compression units with which switching vibrations of the first or two th comparator output voltage, which when switching the first or two th comparator arise, are suppressed. The first comparator output voltage is via the first vibration suppression unit the gate terminal of the field effect transistor and the second comparator output voltage via the second vibration suppression unit to the Ak Activation switch supplied.

Die Schaltungsanordnung eignet sich vorzüglich zur Steuerung einer als Gleich­ strommotor ausgeführten Last, deren Drehzahl durch die Leistungssteuerung gesteuert und deren Drehmoment durch die Laststromüberwachung über­ wacht wird.The circuit arrangement is particularly suitable for controlling one as an equal current motor executed load, its speed by the power control controlled and their torque by the load current monitoring via is woken up.

Die Erfindung wird im folgenden anhand der Figuren näher beschrieben. Es zeigen:The invention is described below with reference to the figures. It demonstrate:

Fig. 1: eine Prinzipdarstellung einer erfindungsgemäßen Schaltungsan­ ordnung, Fig. 1: a schematic diagram of a regulatory Schaltungsan according to the invention,

Fig. 2: Zeitdiagramme für die dreieckförmige Oszillatorspannung (Fig. 2a), für die erste Komparatorausgangsspannung (Fig. 2b), für die zweite Komparatorausgangsspannung (Fig. 2c) und für die Schaltspannung (Fig. 2d) der Schaltungsanordnung aus Fig. 1, FIG. 2 shows timing diagrams for the triangular oscillation voltage for the first comparator output voltage for the second comparator output voltage and the switching voltage (Fig. 2D) of the circuit arrangement of Figure 1 (Fig. 2a) (Fig. 2b) (Fig. 2c).

Fig. 3: ein Ausführungsbeispiel der Schaltungsanordnung aus Fig. 1. FIG. 3 shows an embodiment of the circuit arrangement of Fig. 1.

Gemäß Fig. 1 sind die beiden Versorgungsanschlüsse V+ und V-, an denen die Versorgungsspannung US anliegt, über die als Gleichstrommotor ausgeführte Last L und über den Feldeffekttransistor FET miteinander verbunden. Dabei ist der erste Schaltanschluß FETD des Feldeffekttransistors FET, d. h. dessen Drain­ anschluß, über die Last L mit dem ersten Versorgungsanschluß V+ und über die Laststromüberwachungseinheit LU mit dem beispielsweise auf Massepotential M liegenden zweiten Versorgungsanschluß V- verbunden. Der zweite Schaltan­ schluß FETS des Feldeffekttranistors FET, d. h. dessen Sourceanschluß, ist eben­ falls an den zweiten Versorgungsanschluß V- angeschlossen. Der Oszillator OSC erzeugt eine dreieckförmige Spannung - die Oszillatorspannung Uosc - die dem ersten Eingang K1 des ersten Komparators K1 und dem ersten Eingang K2- des zweiten Komparators K2 zugeführt wird.Referring to FIG. 1, the two supply terminals V + and V - at which the supply voltage U S is applied, interconnected via the designed as a DC motor load L and via the field effect transistor FET. The first switching connection FET D of the field effect transistor FET, ie its drain connection, is connected via the load L to the first supply connection V + and via the load current monitoring unit LU to the second supply connection V - which is at ground potential M, for example. The second Schaltan circuit FET S of the field effect transistor FET, ie its source, is just if connected to the second supply terminal V - . The oscillator OSC generates a triangular voltage - the oscillator voltage U osc - which is fed to the first input K 1 of the first comparator K 1 and the first input K 2 of the second comparator K 2 .

Dem zweiten Eingang K1+ des ersten Komparators K1 wird eine erste Stellspan­ nung UST und dem zweiten Eingang K2+ des zweiten Komparators K2 eine zwei­ te Stellspannung UST' zugeführt. Die beiden Stellspannungen UST und UST' sind fest aneinander gekoppelt, so daß die Differenzspannung UDiff zwischen ihnen durch die Leistungssteuerung nicht variiert wird. Die beiden Komparatoren K1 und K2 erzeugen aus den ihren Eingängen zugeführten Spannungen jeweils eine pulsweitenmodulierte Komparatorausgangsspannung UK1 bzw. UK2. Die er­ ste Komparatorausgangsspannung UK1, die am Ausgangs K1A des ersten Kompa­ rators ansteht, wird der Treiberstufe T und die zweite Komparatorausgangs­ spannung UK2, die am Ausgang K2A des zweiten Komparators K2 ansteht, der Laststromüberwachungseinheit LU zugeführt. Der Ausgang K1A des ersten Kom­ parators K1 ist hierzu an den Treibereingang TE der Treiberstufe T und der Aus­ gang K2A des zweiten Komparators K2 an den Aktivierungseingang LUE der Last­ stromüberwachungseinheit LU angeschlossen. Der Begrenzungsausgang LUA der Laststromüberwachungseinheit LU ist an den Steuereingang TS der Treiber­ stufe T angeschlossen, über den die Amplitude oder das Tastverhältnis der Schaltspannung UGS, welche von der Treiberstufe T an dem mit dem Gatean­ schluß FETG des Feldeffekttransistors FET verbundenen Treiberausgang TA be­ reitgestellt wird, auf einen vorgebbaren Wert begrenzbar ist.The second input K 1+ of the first comparator K 1 is supplied with a first control voltage U ST and the second input K 2 + of the second comparator K 2 is supplied with a second control voltage U ST '. The two control voltages U ST and U ST 'are firmly coupled to one another, so that the differential voltage U Diff between them is not varied by the power control. The two comparators K 1 and K 2 each generate a pulse-width-modulated comparator output voltage U K1 and U K2 from the voltages supplied to their inputs. The first comparator output voltage U K1 , which is present at the output K 1A of the first comparator, the driver stage T and the second comparator output voltage U K2 , which is present at the output K 2A of the second comparator K 2 , the load current monitoring unit LU. The output K 1A of the first comparator K 1 is connected to the driver input T E of the driver stage T and the output K 2A of the second comparator K 2 is connected to the activation input LU E of the load current monitoring unit LU. The limit output LU A of the load current monitoring unit LU is connected to the control input T S of the driver stage T, via which the amplitude or the duty cycle of the switching voltage U GS , which is generated by the driver stage T at the driver output T connected to the gate FET G of the field effect transistor FET A is provided, can be limited to a predeterminable value.

Gemäß Fig. 2a liegen die beiden Stellspannungen UST und UST' in dem durch die Maximalwertspannung UTO und Minimalwertspannung UTU begrenzten Wer­ tebereich der Oszillatorspannung UOSC, wobei die zweite Stellspannung UST' um die konstante Differenzspannung UDiff kleiner als die erste Stellspannung UST ist. Der erste Eingang K1 des ersten Komparators K1 und der erste Eingang K2- des zweiten Komparators K2 sind als invertierende Eingänge ausgeführt. Demnach steigt die von dem ersten Komparator K1 erzeugte erste Komparatorausgangs­ spannung UK1 gemäß Fig. 2b zum Einschaltzeitpunkt tE vom L-Pegel auf H- Pegel und fällt zum Ausschaltzeitpunkt tA vom H-Pegel auf L-Pegel zurück; die vom zweiten Komparator K2 erzeugte zweite Komparatorausgangsspannung UK2 steigt hingegen gemäß Fig. 2c erst nach dem Einschaltzeitpunkt tE vom L- Pegel auf H-Pegel und fällt schon vor dem Ausschaltzeitpunkt tA zurück auf L- Pegel. Die erste Komparatorausgangsspannung UK1 wird durch die Treiberstufe T verstärkt und dem Gateanschluß FETG des Feldeffekttransistors FET als Schalt­ spannung UGS, deren Zeitdiagramm in Fig. 2d dargestellt ist, zugeführt. Der Feldeffekttransistor FET wird durch die Schaltspannung UGS zum Einschaltzeit­ punkt tE eingeschaltet, das heißt in einen niederohmigen Zustand geschaltet, und zum Ausschaltzeitpunkt tA ausgeschaltet, d. h. in einen hochohmigen Zu­ stand geschaltet. Die Leistungssteuerung der Last L erfolgt durch Variation der ersten Stellspannung UST, da dadurch die Pulsbreite tp der ersten Komparator­ ausgangsspannung UK1 variiert wird. Die zweite Komparatorausgangsspannung UK2 wird dem Aktivierungseingang LUE der Laststromüberwachungseinheit LU zugeführt, welche hierdurch zur Laststromüberwachung aktiviert wird. Die Laststromüberwachungseinheit LU wird durch die zweite Komparatoraus­ gangsspannung UK2 erst nach dem Einschalten des Feldeffekttransistors FET zur Überwachung des Laststromes IL aktiviert und schon vor dem Ausschalten des Feldeffekttransistors FET deaktiviert, d. h. die Laststromüberwachungseinheit LU ist nur während des Überwachungszeitintervalls tU, das um die durch die zweite Stellspannung UST' vorgegebene Aktivierungsverzögerungszeit tUE nach dem Einschaltzeitpunkt tE beginnt und um die ebenfalls durch die zweite Stell­ spannung UST' vorgegebene Deaktivierungsverzögerungszeit tUA vor dem Aus­ schaltzeitpunkt tA endet, aktiv. Die Aktivierungsverzögerungszeit tUE und die Deaktivierungsverzögerungszeit tUA sind aufgrund der konstanten Differenz­ spannung UDiff konstante Zeiten, die durch Vorgabe der Differenzspannung UDiff derart gewählt sind, daß durch Schaltvorgänge bedingte Änderungen des Laststromes IL von der Laststromüberwachungseinheit LU nicht erfaßt werden und daß Fehlmessungen somit vermieden werden.Referring to FIG. 2a, the two actuating voltages U ST and U ST 'in the area bounded by the maximum value of voltage U TO and minimum voltage U TU Who ues calibration of the oscillator voltage U OSC, wherein the second control voltage U ST' to the constant difference voltage U Diff smaller than the first Actuating voltage U ST is. The first input K 1 of the first comparator K 1 and the first input K 2 of the second comparator K 2 are designed as inverting inputs. Accordingly, the first comparator output voltage U K1 generated by the first comparator K 1 according to FIG. 2b rises from the L level to the H level at the switch-on time t E and falls from the H level to the L level at the switch-off time t A ; the second comparator output voltage U K2 generated by the second comparator K 2 , however, only rises from the L level to the H level according to FIG. 2c after the switch-on time t E and falls back to the L level before the switch-off time t A. The first comparator output voltage U K1 is amplified by the driver stage T and the gate terminal FET G of the field effect transistor FET as a switching voltage U GS , the timing diagram of which is shown in FIG. 2d. The field effect transistor FET is switched on by the switching voltage U GS at the switch-on point t E , that is to say switched to a low-resistance state, and switched off at the switch-off point in time t A , ie switched to a high-impedance state. The load L is controlled by varying the first actuating voltage U ST , since the pulse width t p of the first comparator output voltage U K1 is thereby varied. The second comparator output voltage U K2 is fed to the activation input LU E of the load current monitoring unit LU, which is thereby activated for load current monitoring. The load current monitoring unit LU is activated by the second comparator output voltage U K2 only after the field effect transistor FET has been switched on for monitoring the load current I L and is already deactivated before the field effect transistor FET is switched off, ie the load current monitoring unit LU is only during the monitoring time interval t U , which is about the Activation delay time t UE specified by the second actuating voltage U ST 'begins after the switch-on time t E and ends at the deactivation delay time t UA also specified by the second actuating voltage U ST ' before the switch-off time t A. The activation delay time t UE and the deactivation delay time tUA are constant times due to the constant differential voltage U Diff , which are selected by specifying the differential voltage U Diff in such a way that changes in the load current I L caused by switching operations are not detected by the load current monitoring unit LU and that incorrect measurements are therefore carried out be avoided.

Zur Laststromüberwachung wird die am ersten Schaltanschluß FETD anliegende Drain-Source-Spannung UDS dem Meßeingang LUM der Laststromüberwachungs­ einheit LU zugeführt. Dabei fließt während des Überwachungszeitintervalls tU ein Bruchteil des Laststromes IL als Meßstrom IM über den Meßeingang LUM in die Laststromüberwachungseinheit LU. Da der Feldeffekttransistor FET im eingeschalteten Zustand als niederohmiger Widerstand wirkt, sind der Meß­ strom IM und der Laststrom IL zueinander proportional. Der Meßstrom IM ist, um eine geringe Verlustleistung zu gewährleisten, wesentlich kleiner als der Last­ strom IL. Falls der Meßstrom IM einen vorgebbaren Wert überschreitet, wird ein Begrenzungssignal sB über den Begrenzungsausgang LUA der Laststromüberwa­ chungseinheit LU dem Steuereingang TS der Treiberstufe T zugeführt. Die Am­ plitude oder das Tastverhältnis der Schaltspannung UGS wird hierdurch be­ grenzt, so daß der Feldeffekttransistor FET entweder nur noch einen geringen Strom oder keinen Strom mehr durchläßt.For load current monitoring, the drain-source voltage U DS present at the first switching connection FET D is fed to the measurement input LU M of the load current monitoring unit LU. During the monitoring time interval t U, a fraction of the load current I L flows as measuring current I M via the measurement input LU M into the load current monitoring unit LU. Since the field effect transistor FET acts as a low-resistance resistor when switched on, the measuring current I M and the load current I L are proportional to one another. The measuring current I M is, in order to ensure a low power loss, much smaller than the load current I L. If the measuring current I M exceeds a predeterminable value, a limit signal s B is fed via the limit output LU A of the load current monitoring unit LU to the control input T S of the driver stage T. The amplitude or the pulse duty factor of the switching voltage U GS is hereby limited, so that the field effect transistor FET either only allows a small current or no current to pass through.

Gemäß Fig. 3 wird der Meßstrom IM in der Laststromüberwachungseinheit LU über den Vorwiderstand RV, über den diesem nachgeschalteten Aktivierungs­ schalter AS und über den dem Aktivierungsschalter AS nachgeschalteten Meß­ widerstand RM sowie über den zum Meßwiderstand RM parallel geschalteten Glättungskondensator CG zum zweiten Versorgungsanschluß V geleitet. Der Ak­ tivierungsschalter AS wird dabei mittels der dem Aktivierungseingang LUE zu­ geführten zweiten Komparatorausgangsspannung UK2 geschaltet.Referring to FIG. 3, the measurement current I m in the load current monitoring unit LU via the series resistor R V on the downstream thereof activation switches AS and about the activation switch AS downstream measuring resistor R M and on the with the measuring resistor R M connected in parallel with smoothing capacitor C G for second supply terminal V passed. The activation switch AS is switched by means of the second comparator output voltage U K2 which is fed to the activation input LU E.

Die erste und die zweite Komparatorausgangsspannung UK1 und UK2 können schon bei geringem Rauschen der Oszillatorspannung UOSC, insbesondere bei der Verwendung von einfach ausgeführten Komparatoren K1, K2, während des Umschaltens des jeweiligen Komparators K1 bzw. K2, d. h. dann, wenn die Oszil­ latorspannung UOSC die Stellspannung UST bzw. UST' überschreitet oder unter­ schreitet, schwingen. Derartige Schaltschwingungen, die in Fig. 2b und 2c als gestrichelte Linien angedeutet sind, werden in der Treiberstufe T durch die er­ ste Schwingungsunterdrückungseinheit SU und in der Laststromüberwa­ chungseinheit LU durch die zweite Schwingungsunterdrückungseinheit SU' un­ terdrückt. Mit den Schwingungsunterdrückungseinheiten SU, SU' erreicht man, daß der Feldeffekttransistor FET und der Aktivierungsschalter AS eindeutig, hysteresefrei und schwingungsfrei schalten.The first and the second comparator output voltage U K1 and U K2 can already with low noise of the oscillator voltage U OSC , in particular when using simply designed comparators K 1 , K 2 , during the switching of the respective comparators K 1 or K 2 , ie then , when the oscillator voltage U OSC exceeds or falls below the control voltage U ST or U ST ', oscillate. Such switching vibrations, which are indicated in FIGS. 2b and 2c as dashed lines, are suppressed in the driver stage T by the he vibration suppression unit SU and in the load current monitoring unit LU by the second vibration suppression unit SU '. With the vibration suppression units SU, SU 'it is achieved that the field effect transistor FET and the activation switch AS switch clearly, hysteresis-free and vibration-free.

Die Schwingungsunterdrückungseinheiten SU, SU' weisen ein erstes bzw. zwei­ tes Flip-Flop FF bzw. FF' auf, deren Setz- und Rücksetzeingänge S und R bzw. S' und R' über die erste bzw. zweite Gatterschaltung G bzw. G' mit dem Ausgang K1A bzw. K2A des ersten bzw. zweiten Komparators K, bzw. K2 verbunden sind. Am Setzeingang S bzw. S' des ersten bzw. zweiten Flip-Flops FF bzw. FF' steht dabei ein Signal an, das eine Und-Verknüpfung der ersten bzw. zweiten Kompa­ ratorausgangsspannung UK1 bzw. UK2 mit einem negierten Rechtecksignal darstellt, welches während der abfallenden Flanke der Oszillatorspannung UOSC einen H-Pegel und während der steigenden Flanke der Oszillatorspannung UOSC einen L-Pegel annimmt. Am Rücksetzeingang R bzw. R' des ersten bzw. zweiten Flip-Flops FF bzw. FF' steht ein Signal an, das eine Und-Verknüpfung des negier­ ten ersten bzw. des negierten zweiten Komparatorausgangssignals bzw. mit dem Rechtecksignal UOSCX darstellt. Auf diese Weise wird sichergestellt, daß der Signalpegel des Ausgangssignals des ersten bzw. zweiten Flip-Flops FF bzw. FF', d. h. der Signal-Pegel des von der jeweiligen Schwingungsunter­ drückungseinheit SU bzw. SU' gelieferten Signals, sich während der steigenden bzw. fallenden Flanke des Oszillatorsignals UOSC höchstens einmal ändert.The vibration suppression units SU, SU 'have a first or two th flip-flop FF or FF', the set and reset inputs S and R or S 'and R' via the first or second gate circuit G or G ' are connected to the outputs K 1A and K 2A of the first and second comparators K and K 2 , respectively. At the set input S or S 'of the first or second flip-flop FF or FF', a signal is present which represents an AND operation of the first or second comparator output voltage U K1 or U K2 with a negated square wave signal, which assumes an H level during the falling edge of the oscillator voltage U OSC and an L level during the rising edge of the oscillator voltage U OSC . At the reset input R or R 'of the first or second flip-flop FF or FF', a signal is present which represents an AND operation of the negated first or negated second comparator output signal or with the square-wave signal U OSCX . This ensures that the signal level of the output signal of the first or second flip-flop FF or FF ', ie the signal level of the signal supplied by the respective vibration suppression unit SU or SU', changes during the rising or falling edge of the oscillator signal U OSC changes at most once.

Der Aktivierungseingang LUE der Laststromüberwachungseinheit LU ist über die zweite Schwingungsunterdrückungseinheit SU' an den Aktivierungssteuerein­ gang SE des Aktivierungsschalters AS angeschlossen. Die zweite Schwingungsun­ terdrückungseinheit SU' erzeugt dabei aus der zweiten Komparatorausgangs­ spannung UK2 das Aktivierungssignal sA, welches dem in Fig. 2c mit durch­ gezogener Linie gezeigten, von Schaltschwingungen befreiten zweiten Kom­ paratorausgangssignal UK2 entspricht und durch welches der Aktivierungs­ schalter AS geschaltet wird. Der Aktivierungsschalter AS ist dabei bei einem H- Pegel des Aktivierungssignals sA geschlossen und bei einem L-Pegel des Aktivie­ rungssignals sA offen, d. h. er ist während des Überwachungszeitintervalls tU geschlossen. Der Aktivierungsschalter AS wird somit je fallende bzw. steigende Flanke der Oszillatorspannung UOSC nur einmal ein- bzw. ausgeschaltet. Durch das Einschalten wird die Laststromüberwachungseinheit LU zur Überwachung des Laststromes IL aktiviert. Der Meßstrom IM, der dann durch den Akti­ vierungsschalter AS fließt, wird durch den Meßwiderstand RM und durch den Glättungskondensator CG in eine geglättete Meßspannung UM gewandelt. Diese wird durch den dritten Komparator K3, dessen Ausgang K3A mit dem Ausgang LUA der Laststromüberwachungseinheit LU und über diesen mit dem Steu­ ereingang TS der Treiberstufe T verbunden ist, mit einer vorgebbaren Refe­ renzspannung URef verglichen. Die Meßspannung UM wird hierzu dem als nicht­ invertierenden Eingang ausgeführten zweiten Eingang K3+ und die Referenz­ spannung URef dem als invertierenden Eingang ausgeführten ersten Eingang K3- des dritten Komparators K3 zugeführt. Der Laststrom IL wird dabei über das vom dritten Komparator K3 als Vergleichsergebnis erzeugte Begrenzungssignal sB dann begrenzt, wenn die Meßspannung UM die Referenzspannung URef über­ schreitet. Die Referenzspannung URef entspricht dabei dem Grenzwert des Last­ stromes IL, beispielsweise dem zulässigen Maximalwert des Laststromes IL. The activation input LU E of the load current monitoring unit LU is connected via the second vibration suppression unit SU 'to the activation control input SE of the activation switch AS. The second Schwungungsun suppression unit SU 'generates from the second comparator output voltage U K2 the activation signal s A , which corresponds to the second comparator output signal U K2 shown in FIG . The activation switch AS is the activation signal s A closed at a H level and an L level of the signal S A activa approximately open, he is that during the monitoring time interval t U closed. The activation switch AS is thus only switched on or off once for each falling or rising edge of the oscillator voltage U OSC . By switching on, the load current monitoring unit LU is activated for monitoring the load current I L. The measuring current I M , which then flows through the activation switch AS, is converted into a smoothed measuring voltage U M by the measuring resistor R M and by the smoothing capacitor C G. This is compared by the third comparator K 3 , whose output K 3A is connected to the output LU A of the load current monitoring unit LU and via this to the control input T S of the driver stage T, with a predefinable reference voltage U Ref . For this purpose, the measuring voltage U M is supplied to the second input K 3+ , which is designed as a non-inverting input, and the reference voltage U Ref is fed to the first input K 3, which is designed as an inverting input, of the third comparator K 3 . The load current I L is then limited by the limit signal s B generated by the third comparator K 3 as a comparison result when the measuring voltage U M exceeds the reference voltage U Ref . The reference voltage U Ref corresponds to the limit value of the load current I L , for example the permissible maximum value of the load current I L.

Die Treiberstufe T weist neben der ersten Schwingungsunterdrückungseinheit SU einen Ausgangsverstärker VA und eine Laststrombegrenzungseinheit LB auf. Der Ausgang K1A des ersten Komparators K1 ist dabei über die erste Schwin­ gungsunterdrückungseinheit SU und über den dieser nachgeschalteten Aus­ gangsverstärker VA mit dem Gateanschluß FETG des Feldeffekttransistors FET verbunden und der Steuereingang TS der Treiberstufe T über die Laststrombe­ grenzungseinheit LB mit dem Eingang VAE des Ausgangsverstärkers VA verbun­ den. Die Laststrombegrenzungseinheit LB wird durch das Begrenzungssignal sB zur Begrenzung des Laststromes IL aktiviert. Durch diese Aktivierung wird über den Ausgangsverstärker VA die Amplitude oder das Tastverhältnis der Schaltspannung UGS reduziert. Der hierdurch reduzierte Laststrom IL wird so­ lange begrenzt, bis die Laststrombegrenzungseinheit LB durch eine Rückset­ zung deaktiviert wird, wobei die Rücksetzung zeitgesteuert oder durch einen Schaltvorgang, beispielsweise durch das Aus- und Wiedereinschalten der Ver­ sorgungsspannung US, erfolgen kann.In addition to the first vibration suppression unit SU, the driver stage T has an output amplifier VA and a load current limiting unit LB. The output K 1A of the first comparator K 1 is connected via the first oscillation suppression unit SU and the output amplifier VA connected downstream from this to the gate connection FET G of the field effect transistor FET and the control input T S of the driver stage T via the load current limiting unit LB to the input VA E of the output amplifier VA connected. The load current limiting unit LB is activated by the limit signal s B to limit the load current I L. This activation reduces the amplitude or the duty cycle of the switching voltage U GS via the output amplifier VA. The resulting reduced load current I L is limited until the load current limiting unit LB is deactivated by a reset, the reset being time-controlled or by a switching process, for example by switching the supply voltage US off and on again.

Das Stellglied SG weist zur Erzeugung der ersten Stellspannung UST einen Span­ nungsteiler mit einem einstellbaren Widerstand P auf, dessen Schleifenabgriff PA über den Impedanzwandler IW mit dem zweiten Eingang K1+ des ersten Komparators K1 verbunden ist. Der zweite Eingang K1+ des ersten Komparators K1 ist des weiteren mit dem Stellwiderstand RS und über diesen mit dem zwei­ ten Eingang K2+ des zweiten Komparators K2 und mit einer Stellstromquelle IS verbunden. Durch die Stellstromquelle IS wird dabei die am Stellwiderstand RS anliegende Differenzspannung UDiff festgelegt.The actuator SG has a voltage divider with an adjustable resistor P for generating the first control voltage U ST , the loop tap P A of which is connected via the impedance converter IW to the second input K 1+ of the first comparator K 1 . The second input K 1+ of the first comparator K 1 is further connected to the variable resistor R S and via this to the second input K 2 + of the second comparator K 2 and to a control current source IS. By adjusting current source I S while the voltage present at variable resistor R S differential voltage U Diff is set.

Der Oszillator OSC ist in bekannter Weise ausgeführt. Der Oszillatorkondensator COSC wird durch die erste Oszillatorstromquelle IOSC1 so lange aufgeladen, bis die am Oszillatorkondensator COSC anliegende Oszillatorspannung UOSC die Maximal­ wertspannung UTO erreicht hat. Anschließend wird er über den Oszillatorschal­ ter SOSC und über die dazu in Reihe geschaltete zweite Oszillatorstromquelle IOSC2, deren Strom doppelt so groß wie der Strom der ersten Oszillatorstrom­ quelle IOSC1 ist, bis zur Minimalwertspannung UTU entladen. Der Oszillatorschalter SOSC wird hierzu durch das Oszillator-Flip-Flop FF", das während des Aufladens des Oszillatorkondensators COSC rückgesetzt ist und das während des Entladens des Oszillatorkondensators COSC gesetzt ist, gesteuert. Das Oszillator-Flip-Flop FF' wird dabei durch den vierten Komparator K4, an dessen invertierendem Ein­ gang die Oszillatorspannung UOSC und an deren nichtinvertierendem Eingang die Minimalwertspannung UTU anliegt, rückgesetzt und durch den fünften Komparator K5, an dessen invertierendem Eingang die Maximalwertspannung UTO und an dessen nichtinvertierendem Eingang die Oszillatorspannung UOSC an­ liegt, gesetzt. Das Rechtecksignal UOSCX, das das Oszillator-Flip-Flop FF" als Aus­ gangssignal liefert, wird den Gatterschaltungen G, G' zur Bildung der an den Setz- und Rücksetz-Eingängen des ersten und zweiten Flip-Flops FF und FF' an­ liegenden Signale zugeführt.The oscillator OSC is designed in a known manner. The oscillator capacitor C OSC is charged by the first oscillator current source I OSC 1 until the voltage applied to the oscillator capacitor C OSC oscillator voltage U OSC worth the maximum voltage U TO has reached. He is the oscillator scarf ter SOSC and the second oscillator connected in series with current source I OSC2 Subsequently, the current twice as large as the current of the first oscillator OSC1 is current source I, to the minimum value voltage U TU discharged. For this purpose, the oscillator switch SOSC is controlled by the oscillator flip-flop FF ", which is reset during the charging of the oscillator capacitor C OSC and which is set during the discharging of the oscillator capacitor C OSC . The oscillator flip-flop FF 'is thereby controlled by the fourth comparator K 4 , at the inverting input of the oscillator voltage U OSC and at the non-inverting input of the minimum value voltage U TU, is reset and by the fifth comparator K 5 , at the inverting input of the maximum value voltage U TO and at the non-inverting input of the oscillator voltage U OSC is to be set. the rectangular signal U OSCX that provides the oscillator flip-flop FF "output signal as a stop, is the gate circuits G, G 'for the formation of the set and reset inputs of the first and second flip- Flops FF and FF 'fed to lying signals.

Die Schaltungsanordnung weist des weiteren eine zur Last L parallel geschalte­ te Freilaufdiode D und eine Z-Diode DZ auf. Mit der Freilaufdiode D wird die Drain-Source-Spannung UDS des Feldeffekttransistors FET auf werte, die um eine Diodenflußspannung über der Versorgungsspannung US liegen, begrenzt. Auf diese Weise wird der Feldeffekttransistor FET vor zu hohen, beim Ausschal­ ten der Last L entstehenden Spannungen geschützt. Mit der Z-Diode wird hingegen die Meßspannung UM begrenzt und somit der Aktivierungsschalter AS und der Meßwiderstand RM vor zu hohen Spannungen geschützt.The circuit arrangement further has a freewheeling diode D connected in parallel with the load L and a Zener diode DZ. With the free-wheeling diode D, the drain-source voltage U DS of the field effect transistor FET is limited to values which are one diode forward voltage above the supply voltage U S. In this way, the field effect transistor FET is protected from excessive voltages that arise when the load L is switched off. The Z-diode, on the other hand, limits the measuring voltage U M and thus protects the activation switch AS and the measuring resistor R M from excessive voltages.

Claims (7)

1. Schaltungsanordnung zur Leistungssteuerung einer Last (L) durch Pulsweiten­ modulation eines durch die Last (L) fließenden Laststromes (IL),
  • 1. - die zur Pulsweitenmodulation des Laststromes (IL) einen Feldeffekttran­ sistor (FET) mit einem ersten Schaltanschluß (FETo) mit einem zweiten Schaltanschluß (FETS) und mit einem Gateanschluß (FETG), aufweist, wo­ bei der erste Schaltanschluß (FETD) über die Last (L) mit einem ersten Ver­ sorgungsanschluß (V+) verbunden ist, der zweite Schaltanschluß (FETS) mit einem zweiten Versorgungsanschluß (V-) verbunden ist und am Gate­ anschluß (FETG) eine pulsweitenmodulierte Schaltspannung (UGS) anliegt, durch die der Feldeffekttransistor (FET) zu bestimmten Einschaltzeit­ punkten (tE) in einen leitenden und zu bestimmten Ausschaltzeitpunk­ ten (tA) in einen sperrenden Zustand schaltbar ist,
  • 2. - die zur Steuerung des Tastverhältnisses der Schaltspannung (UGS) einen ersten Komparator (K1) mit einem ersten Eingang (K1-), an dem eine drei­ eckförmige Oszillatorspannung (UOSC) anliegt, mit einem zweiten Ein­ gang (K1+), an dem eine erste Stellspannung (UST) anliegt, und mit einem Ausgang (K1A), an dem eine pulsweitenmodulierte erste Komparator­ ausgangsspannung (UK1) ansteht, aufweist,
  • 3. - die zur Ansteuerung des Feldeffekttransistors (FET) eine Treiberstufe (T) mit einem mit dem Ausgang (K1A) des ersten Komparators (K1) verbunde­ nen Treibereingang (TE), mit einem mit dem Gateanschluß (FETG) des Feldeffekttransistors (FET) verbundenen Treiberausgang (TA) und mit ei­ nem Steuereingang (TS) zur Begrenzung des Laststromes (IL) aufweist,
  • 4. - und die zur Überwachung des Laststromes (IL) eine Laststromüberwa­ chungseinheit (LU) mit einem an den ersten Schaltanschluß (FETD) des Feldeffekttranistors (FET) angeschlossenen Meßeingang (LUM) und mit ei­ nem an den Steuereingang (TS) der Treiberstufe (T) angeschlossenen Be­ grenzungsausgang (LUA) aufweist, an welchem im Falle eines einen vor­ gebbaren Grenzwert überschreitenden Wert des Laststromes (IL) ein Be­ grenzungssignal (SB) zur Begrenzung des Laststromes (IL) ansteht,
dadurch gekennzeichnet,
  • 1. - daß die Schaltungsanordnung einen zweiten Komparator (K2) mit einem ersten Eingang (K2-), an dem die Oszillatorspannung (UOSC) anliegt, mit ei­ nem zweiten Eingang (K2+), an dem eine an die erste Stellspannung (UST) festgekoppelte zweite Stellspannung (UST') anliegt, und mit einem Aus­ gang (K2A), an dem eine pulsweitenmodulierte zweite Komparatoraus­ gangsspannung (UK2) ansteht, aufweist,
  • 2. - und daß die Laststromüberwachungseinheit (LU) einen mit dem Aus­ gang (K2A) des zweiten Komparators (K2) verbundenen Aktivierungsein­ gang (LUE) aufweist, über den Sie mittels der zweiten Komparatoraus­ gangsspannung (UK2) während um eine konstante Aktivierungsverzöge­ rungszeit (tUE) nach den Einschaltzeitpunkten (tE) beginnenden und um eine konstante Deaktivierungsverzögerungszeit (tUA) vor dem darauffol­ genden Ausschaltzeitpunkt (tA) endenden Überwachungszeitintervallen (tU) zur Überwachung des Laststromes (IL) aktiviert wird.
1. Circuit arrangement for power control of a load (L) by pulse width modulation of a load current (I L ) flowing through the load ( L ),
  • 1. - which for pulse width modulation of the load current (I L ) has a field effect transistor (FET) with a first switching connection (FETo) with a second switching connection (FET S ) and with a gate connection (FET G ), where the first switching connection ( FET D ) is connected to a first supply connection (V + ) via the load (L), the second switching connection (FET S ) is connected to a second supply connection (V - ) and a pulse-width-modulated switching voltage (FET G ) at the gate connection ( U GS ), by means of which the field effect transistor (FET) can be switched to a conductive state at certain switch-on times (t E ) and into a blocking state at specific switch-off times (t A ),
  • 2. - to control the duty cycle of the switching voltage (U GS ) a first comparator (K 1 ) with a first input (K 1- ), to which a three-cornered oscillator voltage (U OSC ) is applied, with a second input (K 1+ ), at which a first actuating voltage (U ST ) is present, and with an output (K 1A ), at which a pulse-width-modulated first comparator output voltage (U K1 ) is present,
  • 3. - to drive the field effect transistor (FET) a driver stage (T) with a connected to the output (K 1A ) of the first comparator (K 1 ) NEN driver input (T E ), with one to the gate terminal (FET G ) of the Field-effect transistor (FET) connected driver output (T A ) and with a control input (T S ) for limiting the load current (I L ),
  • 4 - and the monitoring of the load current (I L) is a Laststromüberwa monitoring unit (LU) having an input connected to the first switching terminal (FET D) of the Feldeffekttranistors (FET) measuring input (LU M) and with egg nem to the control input (T S ) the driver stage (T) has connected limit output (LU A ), at which a limit signal (S B ) for limiting the load current (I L ) is present in the event of a value of the load current (I L ) that exceeds a predeterminable limit value,
characterized by
  • 1. - That the circuit arrangement has a second comparator (K 2 ) with a first input (K 2- ) to which the oscillator voltage (U OSC ) is applied, with a second input (K 2+ ), at which one to the first Control voltage (U ST ) coupled second control voltage (U ST ' ) is present, and with an output (K 2A ), at which a pulse width modulated second comparator output voltage (U K2 ) is present,
  • 2. - and that the load current monitoring unit (LU) has an activation input (LU E ) connected to the output (K 2A ) of the second comparator (K 2 ), via which you can use the second comparator output voltage (U K2 ) for one constant activation delay (t UE ) after the switch-on times (t E ) and by a constant deactivation delay time (t UA ) before the subsequent switch-off time (t A ), the monitoring time intervals (t U ) for monitoring the load current (I L ) are activated.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Last (L) als Gleichstrommotor ausgeführt ist.2. Circuit arrangement according to claim 1, characterized in that the Load (L) is designed as a DC motor. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Treibereingang (TE) und der Treiberausgang (TA) der Treiberstufe (T) über eine zur Unterdrückung von Schaltschwingungen der ersten Komparatoraus­ gangsspannung (UK1) vorgesehene erste Schwingungsunterdrückungseinheit (SU) miteinander verbunden sind.3. A circuit arrangement according to claim 1 or 2, characterized in that the driver input (T E ) and the driver output (T A ) of the driver stage (T) via a first voltage suppression unit (U K1 ) provided for suppressing switching oscillations of the first comparator output voltage (U K1 ) ) are connected. 4. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch ge­ kennzeichnet, daß die Laststromüberwachungseinheit (LU) zur Überwachung des Laststromes (IL) einen dritten Komparator (K3) mit einem ersten Eingang (K3-), an dem eine dem Grenzwert des Laststromes (IL) entsprechende Referenz­ spannung (URef) anliegt, mit einem mit dem Meßeingang (LUM) verbundenen zweiten Eingang (K3+) und mit einem mit dem Begrenzungsausgang (LUA) ver­ bundenen Ausgang (K3A) aufweist. 4. Circuit arrangement according to one of the preceding claims, characterized in that the load current monitoring unit (LU) for monitoring the load current ( IL ) a third comparator (K 3 ) with a first input (K 3- ), at which one of the limit value Load current (I L ) corresponding reference voltage (U Ref ) is present, having a second input (K 3+ ) connected to the measuring input (LU M ) and having an output (K 3A ) connected to the limiting output (LU A ). 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Meßeingang (LUM) der Laststromüberwachungseinheit (LU) und der zweite Ein­ gang (K3+) des dritten Komparators (K3) über einen zur Aktivierung der Last­ stromüberwachung vorgesehenen Aktivierungsschalter (AS), der einen mit dem Aktivierungseingang (LUE) verbundenen Aktivierungssteuereingang (SE) aufweist, miteinander verbunden sind.5. Circuit arrangement according to claim 4, characterized in that the measuring input (LU M ) of the load current monitoring unit (LU) and the second input (K 3+ ) of the third comparator (K 3 ) via an activation switch provided for activating the load current monitoring (AS ), which has an activation control input (S E ) connected to the activation input (LU E ), are connected to one another. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Aktivierungseingang (LUE) der Laststromüberwachungseinheit (LU) und der Akti­ vierungssteuereingang (SE) des Aktivierungsschalters (AS) über eine zur Unter­ drückung von Schaltschwingungen der zweiten Komparatorausgangsspannung (UK2) vorgesehene zweite Schwingungsunterdrückungseinheit (SU') miteinander verbunden sind.6. Circuit arrangement according to claim 5, characterized in that the activation input (LU E ) of the load current monitoring unit (LU) and the activation control input (S E ) of the activation switch (AS) via a for suppressing switching oscillations of the second comparator output voltage (U K2 ) provided second vibration suppression unit (SU ') are connected to one another. 7. Schaltungsanordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der zweite Eingang (K3+) des dritten Komparators (K3) über einen zum Aktivie­ rungsschalter (AS) in Reihe geschalteten Vorwiderstand mit dem Meßeingang (LUM) der Laststromüberwachungseinheit (LU) und über einen Meßwiderstand (RM) mit dem zweiten Versorgungsanschluß (V-) verbunden ist.7. Circuit arrangement according to claim 5 or 6, characterized in that the second input (K 3+ ) of the third comparator (K 3 ) via a series-connected to the activation switch (AS) series resistor with the measuring input (LU M ) of the load current monitoring unit ( LU) and via a measuring resistor (R M ) to the second supply connection (V - ).
DE19548270A 1995-12-22 1995-12-22 Circuit arrangement for power control of a load Expired - Fee Related DE19548270C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19548270A DE19548270C2 (en) 1995-12-22 1995-12-22 Circuit arrangement for power control of a load

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19548270A DE19548270C2 (en) 1995-12-22 1995-12-22 Circuit arrangement for power control of a load

Publications (2)

Publication Number Publication Date
DE19548270A1 DE19548270A1 (en) 1997-06-26
DE19548270C2 true DE19548270C2 (en) 1998-05-28

Family

ID=7781104

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19548270A Expired - Fee Related DE19548270C2 (en) 1995-12-22 1995-12-22 Circuit arrangement for power control of a load

Country Status (1)

Country Link
DE (1) DE19548270C2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69908825T2 (en) * 1999-04-15 2004-05-19 Nagares, S.A., Motilla del Palancar SPEED REGULATOR FOR MODULATING THE PULSE WIDTH IN DC MOTORS
DE19958529A1 (en) * 1999-12-04 2001-06-07 Daimler Chrysler Ag Method to determine motor current through motor; involves defining parameter comparison with motor current as function of parameters motor characteristic data, such as rpm and operation voltage
DE102011055626B4 (en) 2011-11-23 2023-10-19 Robert Bosch Gmbh PHASE SEPARATION IN EPS SYSTEMS

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3643221A1 (en) * 1986-12-18 1988-06-30 Braun Ag DC CONTROLLER
DE3743866C1 (en) * 1987-12-23 1989-07-27 Lenze Gmbh & Co Kg Aerzen Circuit arrangement for protecting a switching transistor
DE4340769A1 (en) * 1993-11-30 1995-06-01 Bosch Gmbh Robert Method and device for controlling electrical devices by means of a pulse width modulation device
DE4410738A1 (en) * 1994-03-28 1995-10-05 Bosch Gmbh Robert Clocked voltage converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3643221A1 (en) * 1986-12-18 1988-06-30 Braun Ag DC CONTROLLER
DE3743866C1 (en) * 1987-12-23 1989-07-27 Lenze Gmbh & Co Kg Aerzen Circuit arrangement for protecting a switching transistor
DE4340769A1 (en) * 1993-11-30 1995-06-01 Bosch Gmbh Robert Method and device for controlling electrical devices by means of a pulse width modulation device
DE4410738A1 (en) * 1994-03-28 1995-10-05 Bosch Gmbh Robert Clocked voltage converter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Datenbuch "TELEFUNKEN electronic": integrated Circuits Automotive Applications, 1990/91, S.171-179 *
JP 60-98867 A., In: Patents Abstracts of Japan, E-348,Oct. 8,1985,Vol.9, No.251 *

Also Published As

Publication number Publication date
DE19548270A1 (en) 1997-06-26

Similar Documents

Publication Publication Date Title
DE2917926C2 (en) Push-pull switching power amplifier
EP1754069B1 (en) Current sensor
DE102015103134B4 (en) Linear high-speed tracking current measuring system with positive and negative current
DE102006009419A1 (en) Pulse width modulation circuit, class D audio amplifier and pulse width modulation method
DE2933854C2 (en) Oscillator circuit
DE1512210B2 (en) PULSE DURATION MODULATOR
DE102009029322A1 (en) Arrangement and method for power conversion
DE3914863A1 (en) Control system for a motor vehicle charging generator
DE3226001C2 (en)
DE3625091A1 (en) POWER STAGE IN BRIDGE CONTROL
DE19527736C1 (en) Control circuit for MOSFET in series with switched load
DE19548270C2 (en) Circuit arrangement for power control of a load
DE102020124345A1 (en) System and method for monitoring a switched-mode power supply
DE3626088C2 (en)
EP2582044B1 (en) Measurement of the output current of an amplifier circuit
EP0707377B1 (en) Current supply device
DE10345235B4 (en) Power supply circuit and method for powering a load
DE19736338A1 (en) Power stage switch with PWM operation and continuous switch-on operation
EP0509343B1 (en) Method for operating a switching regulator and its arrangement
DE3334592C2 (en) Function generator
DE19707707C2 (en) Pulse width modulator
DE4007953C2 (en) DC-DC converter with switched capacitors
AT503477B1 (en) SWITCHERS, ESPECIALLY DOWNWRITERS
EP3556019A1 (en) Linearization circuit and method for linearizing a measurement signal
EP0345624B1 (en) Circuit arrangement for drawing a practically sinusoidal current with network frequency from the network and for transferring this electric energy into a galvanically coupled DC/DC system

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE

8327 Change in the person/name/address of the patent owner

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee