DE1954135A1 - Method for manufacturing a semiconductor device - Google Patents

Method for manufacturing a semiconductor device

Info

Publication number
DE1954135A1
DE1954135A1 DE19691954135 DE1954135A DE1954135A1 DE 1954135 A1 DE1954135 A1 DE 1954135A1 DE 19691954135 DE19691954135 DE 19691954135 DE 1954135 A DE1954135 A DE 1954135A DE 1954135 A1 DE1954135 A1 DE 1954135A1
Authority
DE
Germany
Prior art keywords
insulating layer
opening
metal
semiconductor
metal mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691954135
Other languages
German (de)
Inventor
Hans-Peter Schiller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19691954135 priority Critical patent/DE1954135A1/en
Publication of DE1954135A1 publication Critical patent/DE1954135A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

"Verfahren zum Herstellen einer Halbleiteranordnung" Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung aus einem EIalbleiterkörper mit mindestens zwei Zonen unterschiedlichen Leitungstyps, wobei der an einer Oberflächenseite des Halbleiterkbrpers an die Oberfläche tretende pn-Übergang mit einer lsolierschicht abgedeckt ist, in der Isolierschicht über der vom pn-Übergang umgebenen Zone eine Öffnung vorgesehen ist und in der Öffnung an die darin freigelegte Halbleiterzono ein Anschlußkontakt angebracht ist. "Method of Manufacturing a Semiconductor Device" The present The invention relates to a method for producing a semiconductor arrangement from a EIalbleiterkkörper with at least two zones of different conductivity types, where the pn junction that comes to the surface on a surface side of the semiconductor body is covered with an insulating layer, in the insulating layer above that of the pn junction Surrounded zone an opening is provided and in the opening to the exposed therein Semiconductor zono a connection contact is attached.

Eine solche Halbleiteranordnung ist im einfachsten Fall eine Diode und im aufwendigsten Fall eine komplexe integrierte Festicörperschaltung. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, auf einfache Art und Weise eine Halbleiteranordnung herzustellen, bei der die Elektroden des Halbleiterbauelementes nicht über dünne Drähte mit weiteren Anschlußelementen in Verbindung gebracht werden müssen, sondern bei denen eine drahtfreie Kontaktierung der Halbleiterelektroden möglich ist.In the simplest case, such a semiconductor arrangement is a diode and in the most complex case a complex integrated solid-state circuit. The present The invention is based on the object in a simple manner one Manufacture semiconductor arrangement in which the electrodes of the semiconductor component not be brought into connection with other connection elements via thin wires must, but where a wire-free contacting of the semiconductor electrodes is possible.

Gemäß der vorliegenden Erfindung wird eine derartige Halbleiteranordnung dadurch hergestellt, daß nach der Herstellung der Öffnung in der Isolierschicht auf die Isolierschicht eine Metallmaske aufgebracht wird, die über der Öffnung in der Isolierschicht gleichfalls mit einer Öffnung versehen ist, deren Querschnitt an der der Isolierschicht zugewandten Oberflächenseite größer ist als an der der-Isolierschicht abgewandten Oberflächenseite der Metallmaske, und daß durch diese Öffnung in der Metallmaske auf den Halbleiterkörper ein Metallberg aufgedampft wird, der die Öffnung in der Metallmaske teilweise ausfüllt und über die Isolierschicht hinausragt.According to the present invention, such a semiconductor device produced in that after the opening in the insulating layer has been made a metal mask is applied to the insulating layer and is placed over the opening in the insulating layer is also provided with an opening, the cross section of which is larger on the surface side facing the insulating layer than on that of the insulating layer remote surface side of the metal mask, and that through this opening in the Metal mask a metal mountain is vapor-deposited onto the semiconductor body, which forms the opening partially fills in the metal mask and protrudes beyond the insulating layer.

Durch dieses Verfahren lassen sich Halbleiterbauelemente mit großer Zuverlässigkeit auf extrem einfache Weise herstellen. Beim Aufdampfen des Metalls ist wesentlich, daß der Streuwinkel der Verdampfungsquelle an der Aufdampfstelle kleiner gewählt wird als der Neigungswinkel der Öffnungswandung in der Metallmaske. Die Metallmaske weist vorzugsweise eine Öffnung auf, deren Querschnitt, ausgehend von der der Isolierschicht zugewandten Oberflächenseite zu der gegenüberliegenden Oberflächenseite hin stetig abnimmt.With this method, semiconductor components with large Establish reliability in an extremely simple way. When evaporating the metal is essential that the scattering angle of the evaporation source at the Vapor deposition is chosen smaller than the angle of inclination of the opening wall in the metal mask. The metal mask preferably has an opening, the cross section of which starting from the surface side facing the insulating layer to the opposite one The surface side decreases steadily.

Das erfindungsgemäße Verfahren und seine weitere vorteilhafte Ausgestaltung soll im weiteren noch anhand der Figuren i bis 4 näher erläutert werden.The method according to the invention and its further advantageous embodiment is to be explained in more detail below with reference to FIGS.

Die Figuren 1 und 2 zeigen verschiedene Fertigungsphasen der Metallmasken, mit S-axn Hilfe die Metallberge, die die Kontakte an Halbleiterzonen bilden, auf vorteilhafte Weise hergestellt werden. Es wird beispielsweise von der Metallfolie 1 ausgegangen, die i C:i pielsweise aus Molybdän besteht. Eine derartige Metallfolie weist beispielsweise eine Dicke von da. ffO/um auf. Diese Metallfolie wird auf beiden Seiten mit einer Lackschicht 2 bzw. 4 bedeckt.Figures 1 and 2 show different manufacturing phases of the metal masks, with the help of S-axn, the metal mountains that form the contacts on the semiconductor zones can be produced in an advantageous manner. It is made of the metal foil, for example 1 assumed, the i C: i typically consists of molybdenum. Such a metal foil for example has a thickness of da. ffO / um on. This metal foil is on both of them Pages covered with a layer of varnish 2 or 4.

An einander koaxial gegenüberliegenden Stellen wird in die Lackschicht je eine Öffnung 3 und 5 eingebracht.The lacquer layer is applied at coaxially opposite points an opening 3 and 5 each introduced.

Hierbei ist der Querschnitt der Öffnung 5 größer als der der Öffnung 3. So weist die kreisrunde Öffnung 3 in einem Ausführungsbeispiel einen Durchmesser von 10^/uZ auf, während für die gleichfalls kreisrunde Öffnung 5 ein Durchmesser von 18/um gewählt wurde. Von beiden Oberflächenseiten aus wird nun die Metallmaske in den beiden Öffnungen 3 und 5 einerÄtzlösung ausgesetzt, die solange auf das Metallmaterial einwirkt, bis im Metall beispielsweise Ätztiefen von 10 bis 20/um erreicht sind. Danach wird die Lackschicht 2 auf der mit der kleineren Öffnung versehenen Oberflächenseite der Metallfolie wieder vervollständigt.Here, the cross section of the opening 5 is larger than that of the opening 3. Thus, in one embodiment, the circular opening 3 has a diameter of 10 ^ / oZ, while for the likewise circular opening 5 a diameter of 18 / um was chosen. The metal mask is now made from both sides of the surface in the two openings 3 and 5 exposed to an etching solution, which as long as on the metal material acts until, for example, etching depths of 10 to 20 μm are reached in the metal. Thereafter, the lacquer layer 2 is applied to the surface side provided with the smaller opening the metal foil is completed again.

Dieser Vorgang ist in der Figur 2 dargestellt, bei der die eine Oberflächenseite der Metallmaske vollständit mit einer gegen Ätzlösungen resistenten Lackschicht 7 bedeckt ist. Durch die Öffnung 5 in der der Lackschicht 7 gegenüberliegenden Lackschicht wird nun die Metallmaske solange einer geeigneten Ätzlösung ausgesetzt, bis die durch den Ätzvorgang entstehende Vertiefung 8 mit der von der anderen Oberflächenseite ausgehenden, bereits bestehenden Vertiefung 3 zusammentrifft. Auf diese Weise entsteht in der Maske eine durchgehende Öffnung, deren Querschnitt sich von einer Oberflächenseite zur anderen Oberflächenseite hin stetig erweitert.This process is shown in FIG. 2, in which one surface side the metal mask completely with a lacquer layer resistant to etching solutions 7 is covered. Through the opening 5 in the lacquer layer opposite the lacquer layer 7 the metal mask is now exposed to a suitable etching solution until the through the etching process resulting recess 8 with that of the other surface side outgoing, already existing recess 3 meets. This is how it arises a through opening in the mask, the cross section of which extends from one surface side steadily expanded to the other side of the surface.

Nach dem Entfernen der Lackabdeckschichten af den Oberflächenseiten der Metallmaske wird diese -märJ figur 3 auf einen Halbleiterkörper 11 aufgelegt, der beispielsweise aus zwei, eine Diode bildenden Zone unterschiedlichen Leitungstyps besteht. Der Halbleitergrundkörper ist beispielsweise n-dotiert und weist eine p-leitende Zone 12 auf, die von einem sich zu einer Oberflächenseite hin erstreckenin n-Übergang umgeben ist. Diese Oberflächenseite des Halbleiterkörpers ist mit einer Isolierschicht 13, beispielsweise aus Siliziumdioxyd, bedeckt, die über der Zone 12 ein Kontaktierungsöffnung aufweist. Die Maske 1 wird so auf die mit der Isolierschicht bedeckten Halbleiteroberfläche aufgelegt, daß die Maskenöffnung 8 über die Öffnung in der Isolierschicht zu liegen kommt, wobei der größere Querschnitt der Maskenöffnung 8 der Isolierschicht 13 auf der Halbleiteroberfläche zugewandt ist.After removing the varnish cover layers from the surface sides the metal mask, this figure 3 is placed on a semiconductor body 11, of, for example, two zones of different conductivity types forming a diode consists. The semiconductor base body is, for example, n-doped and has a p-type conductivity Zone 12 extending from an n-junction to a surface side is surrounded. This surface side of the semiconductor body is covered with an insulating layer 13, for example made of silicon dioxide, covers the contacting opening above the zone 12 having. The mask 1 is thus placed on the semiconductor surface covered with the insulating layer placed that the mask opening 8 to lie over the opening in the insulating layer comes, wherein the larger cross section of the mask opening 8 of the insulating layer 13 on facing the semiconductor surface.

Von einer Verdampfungsquelle 10 wird nun Metall durch die Öffnungen in der Isolierschicht 13 und in der Metallmaske 1 auf den Halbleiterkörper aufgedampft. Die Aufdampfquelle wird dabei in einem solchen Abstand vom Halbleiterkörper angeordnet, daß der Streuwinkel an der Aufdampfstelle kleiner ist als der Neigungswinkel der Wandung in der Öffnung der Metallmaske. Auf diese Weise erhält man in der Metallmaske mit fortschreitendem Aufdampfprozess einen Metallberg. 14, der an keiner Stelle die Berandung der Maskenöffnung 8 berührt.Metal is now from an evaporation source 10 through the openings in the insulating layer 13 and in the metal mask 1 on the semiconductor body. The vapor deposition source is arranged at such a distance from the semiconductor body that that the scattering angle at the vapor deposition point is smaller than the angle of inclination the wall in the opening of the metal mask. This way you get in the metal mask a mountain of metal as the evaporation process progresses. 14, of nowhere the edge of the mask opening 8 touches.

So lassen sich leicht Metallberge mit einer Höhe von 60 bis 8C,um herstellen, wenn man von einer Maske mit einer Dicke ~ n ca. iOO/um ausgeht.So you can easily get metal mountains with a height of 60 to 8C produced, assuming a mask with a thickness of ~ n approx. 100 μm.

Das aufgedampfte Metall besteht beispielsweise aus Silber.The vapor-deposited metal consists of silver, for example.

Das geschilderte Verfahren eignet sich beispielsweise zur Herstellung von Halbleiteranordnungen, deren Elektroden drahtfrei mit entsprechenden Anschlußelementen durch Aufsetzen dieser Anschlußelemente auf die Metallberge in elektrische Verbindung gebracht werden.The described method is suitable, for example, for production of semiconductor arrangements, the electrodes of which are wire-free with corresponding connection elements by placing these connection elements on the metal mountains in electrical connection to be brought.

Ein derartiges Bauelement ist im aufgebauten Zustand in der Figur 4 dargestellt. Es besteht aus einer in der Figur 3 dargestellten, in ein Gehäuse eingebauten Diode. Die dem Metallberg 14 abgewandte Oberflächenseite des Halbleiterkörpers li wird auf einen stempelförmigen Trägerkörper 16 aufgesetzt, während auf der gegenüberliegenden Seite der über die Isolierschicht des Halbleiterbauelementes hinausragende Metallberg 14 mit einem weiteren stempelförmigen Anschlußelement i5 in Verbindung gebracht wird.Such a component is in the assembled state in the figure 4 shown. It consists of a shown in Figure 3, in a housing built-in diode. The surface side of the semiconductor body facing away from the metal mountain 14 li is placed on a stamp-shaped support body 16, while on the opposite Side of the over the insulating layer of the semiconductor component protruding Metal mountain 14 with a further stamp-shaped connection element i5 in connection is brought.

Die Metallmaske i wurde inzwischen selbstverständlich von der Halbleiteroberfläche abgenommen. Die in die Stempel 14 und 15 mündenden Elektrodenzuleitungen 18 und 19 sind koaxial in einem langgestreckten, kolbenförmigen Diodengehäuse 17, das beispielsweise aus Glas besteht, angeordnet. Die Stempel 15 und 16 werden vorzugsweise an die Elektroden des Halbleiterbauelementes angelötet. Druckverbindungen sin jedoch gleichfalls denkbar.The metal mask i has meanwhile become a matter of course from the semiconductor surface removed. The electrode leads 18 and 15 opening into the stamps 14 and 15 19 are coaxial in an elongated, bulb-shaped diode housing 17, which for example made of glass, arranged. The punches 15 and 16 are preferably attached to the electrodes of the semiconductor component soldered on. However, pressure connections are also conceivable.

Es ist selbstverständlich, daß für die Massenfertigung Masken mit einer Vielzahl von Öffnungen verwendet werden, so daß in einem Arbeitsprozess aus einer Halbleiterscheibe gleichzeitig eine Vielzahl gleichartiger Anordnungen gewonnen werden kann. Das erfindungsgemäße Verfahren eignet sich auch vorzüglich zur Herstellung von Halbleiteranordnungen, die auf einer Oberflächenseite eine Vielzahl von als Anschlußelektroden dienenden Metallkontaktbergen aufweisen.It goes without saying that masks are used for mass production a variety of openings can be used, so that in one working process a semiconductor wafer simultaneously gained a large number of similar arrangements can be. The method according to the invention is also eminently suitable for production of semiconductor arrangements, which on one surface side a plurality of as Have connecting electrodes serving metal contact pads.

Dies sind zum Beispiel integrierte Festkörperschaltungen, bei denen alle Anschlußkontakte als Metallberge ausgebildet sind, die über die auf der Halbleiteroberfläche verlaufende Isolierschicht hinausragen. Diese Metallberge werden durch Auflegen der Halbleiteranordnungen auf eine Trägerplatte mit den auf dieser Trägerplatte verlaufenden Leitbahnen in elektrische Verbindung gebracht. Die Metallberge werden dabei vorzugsweise an die Kontaktflächen auf der Trägerplatte angelötet.These are, for example, integrated solid-state circuits in which all connection contacts are formed as metal mountains, which over the on the semiconductor surface extending insulating layer protrude. These mountains of metal are going through hang up of the semiconductor arrangements on a carrier plate with those on this carrier plate running interconnects brought into electrical connection. The mountains of metal will preferably soldered to the contact surfaces on the carrier plate.

Claims (8)

Patent ansprüchePatent claims 1) Verfahren zum Herstellen einer Halbleiteranordnung, aus einem Halbleiterkörper mit mindestens zwei Zonen unterschiedlichen Leitungstyps, wobei der an einer Oberflächenseite des Halbleiterkörpers an die Oberfläche tretende pn-Übergang mit einer Isolierschicht abgedeckt ist, in der Isolierschicht über der vom pn-Übergang umgebenen Zone eine Öffnung vorgesehen ist und in der Öffnung an die darin freigelegte Halbleiterzone ein Anschlußkontakt angebracht ist, dadurch gekennzeichnet, daß nach der Herstellung der Öffnung in der Isolierschicht auf die Isolierschicht eine Metallmaske aufgebracht wird, die über der Öffnung in der Isolierschicht gleichfalls mit einer Öffnung versehen ist, deren Querschnitt an der der Isolierschicht zugewandten Oberflächenseite größer ist als an der der Isolierschicht abgewandten Oberflächenseite der Metallmaske, und daß durch diese Öffnung in der Metallmaske auf den Halbleiterkörper ein Metallberg aufgedampft wird, der die Öffnung in der Metallmaske teilweise ausfüllt und über die Isolierschicht hinausragt.1) Method for producing a semiconductor arrangement from a semiconductor body with at least two zones of different conductivity types, the one on one surface side of the semiconductor body coming to the surface pn junction with an insulating layer is covered, in the insulating layer over the zone surrounded by the pn junction Opening is provided and in the opening to the semiconductor zone exposed therein a connection contact is attached, characterized in that after manufacture the opening in the insulating layer, a metal mask is applied to the insulating layer is also provided with an opening above the opening in the insulating layer whose cross section is larger on the surface side facing the insulating layer is than on the surface side of the metal mask facing away from the insulating layer, and that through this opening in the metal mask on the semiconductor body a metal mountain is evaporated, which partially fills the opening in the metal mask and over the insulating layer protrudes. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Metallmaske verwendet wird, deren. Querschnitt, ausgehend von der der Isolierschicht zugewandten Oberflächenseite zu der gegenüberliegenden Oberflächenseite hin stetig abnimmt.2) Method according to claim 1, characterized in that a metal mask is used whose. Cross-section, starting from the one facing the insulating layer Surface side steadily decreases towards the opposite surface side. 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Metallmasken mit einer Dicke von ca. 100 um verwendet werden.3) Method according to claim 1 or 2, characterized in that metal masks with a thickness of about 100 µm can be used. 4) Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß auf den Halbleiterkörper durch die Metallmaske Kontaktberge mit einer Höhe von ca. 60 bis 80 /um aufgedampft werden.4) Method according to claim 3, characterized in that on the Semiconductor body through the metal mask contact peaks with a height of about 60 to 80 / um to be vapor deposited. 5) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekenszeichnet, daß der Streuwinkel der Verdampfungsquelle an der Aufdampfstelle kleiner gewählt wird als der Neigungswinkel der Öffnungswandung in der Metallmaske.5) Method according to one of the preceding claims, characterized in that that the scattering angle of the evaporation source at the evaporation point is chosen to be smaller is called the angle of inclination of the opening wall in the metal mask. 6) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Öffnungen in der Metallmaske durch Ätzen hergestellt werden.6) Method according to one of the preceding claims, characterized in that that the openings in the metal mask are made by etching. 7) Verfahren nach einem der vorangehenden Ansprüche gekennzeichnet durch die Verwendung zur Herstellung von Halbleiteranordnungen, deren Elektroden drahtfrei mit entsprechenden Anschlußelementen durch Aufsetzen dieser Anschlußelemente auf die Metallberge in elektrische Verbindung gebracht werden.7) Method according to one of the preceding claims through the use for the production of semiconductor devices, their electrodes wire-free with corresponding connection elements by placing these connection elements be brought into electrical connection with the mountains of metal. 8) Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch seine Verwendung zum Herstellung von Halbleiteranordnungen, die auf einer Oberflächenseite eine Vielzahl von als Anschlußelektroden dienenden Metallkontaktbergen aufweisen, die durch Auflegen der Halbleiteranordnungen auf eine Trägerplatte mit den auf dieser Trägerplatte verlaufenden Leitbahnen in elektrische Verbindung gebracht werden.8) Method according to one of the preceding claims, characterized through its use in the manufacture of semiconductor devices based on a On the surface side, a multiplicity of metal contact peaks serving as connection electrodes have, which by placing the semiconductor arrangements on a carrier plate with brought the interconnects running on this carrier plate into electrical connection will.
DE19691954135 1969-10-28 1969-10-28 Method for manufacturing a semiconductor device Pending DE1954135A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19691954135 DE1954135A1 (en) 1969-10-28 1969-10-28 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691954135 DE1954135A1 (en) 1969-10-28 1969-10-28 Method for manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
DE1954135A1 true DE1954135A1 (en) 1971-05-06

Family

ID=5749419

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691954135 Pending DE1954135A1 (en) 1969-10-28 1969-10-28 Method for manufacturing a semiconductor device

Country Status (1)

Country Link
DE (1) DE1954135A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2099654A1 (en) * 1970-07-29 1972-03-17 Siemens Ag
EP0004289A2 (en) * 1978-03-27 1979-10-03 International Business Machines Corporation Method for connecting a first integrated circuit device with a plurality of connection points to a second integrated circuit device
FR2480034A1 (en) * 1980-04-04 1981-10-09 Thomson Csf Planar diode mounting with copper pad - has copper blocks vibrated into registration with molybdenum grid on silicon substrate and welded before dicing and mounting

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2099654A1 (en) * 1970-07-29 1972-03-17 Siemens Ag
EP0004289A2 (en) * 1978-03-27 1979-10-03 International Business Machines Corporation Method for connecting a first integrated circuit device with a plurality of connection points to a second integrated circuit device
EP0004289A3 (en) * 1978-03-27 1979-10-17 International Business Machines Corporation Method for connecting a first integrated circuit device with a plurality of connection points to a second integrated circuit device
FR2480034A1 (en) * 1980-04-04 1981-10-09 Thomson Csf Planar diode mounting with copper pad - has copper blocks vibrated into registration with molybdenum grid on silicon substrate and welded before dicing and mounting

Similar Documents

Publication Publication Date Title
DE1514818C3 (en)
DE60033901T2 (en) Package for semiconductor device and its manufacturing method
DE4000089C2 (en)
DE1933547B2 (en) CARRIER FOR SEMI-CONDUCTOR COMPONENTS
DE1299767B (en)
WO2017009285A1 (en) Component and method for manufacturing components
DE1766879B1 (en) ELECTRONIC BLOCK
DE2315710B2 (en) Method for manufacturing a semiconductor device
DE102015214228A1 (en) Method for producing a component and a component
DE1614829C3 (en) Method for manufacturing a semiconductor component
DE1289188B (en) Metal base transistor
DE2458410C2 (en) Manufacturing method for a semiconductor device
DE1954135A1 (en) Method for manufacturing a semiconductor device
DE1812130B2 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR OR THICK FILM ARRANGEMENT
EP0111181B1 (en) Semiconductor component with a contact hole
DE2608813C3 (en) Low blocking zener diode
DE112011105215B4 (en) Component carrier composite and method for producing a plurality of component carrier regions
DE10209204B4 (en) Electronic component comprising a stack of semiconductor chips and method of making the same
DE2945385A1 (en) Multilayer substrate for semiconductor chip esp. integrated circuit - with conducting zones sepd. by insulating layers
DE1285581C2 (en) Carrier with a microcircuit and method for its manufacture
WO2003100854A2 (en) Electronic component module and method for the production thereof
DE2855972A1 (en) SEMICONDUCTOR ARRANGEMENT
DE1591751C3 (en) Circuit arrangement
DE19800566A1 (en) Method for producing a semiconductor component and a semiconductor component produced in this way
DE1800193A1 (en) Method of making contacts