DE19533414C1

DE19533414C1 - High-resolution time-amplitude converter

Info

Publication number: DE19533414C1
Application number: DE1995133414
Authority: DE
Inventors: Rolf Schulze
Original assignee: GSI Gesellschaft fuer Schwerionenforschung mbH
Current assignee: GSI Helmholtzzentrum fuer Schwerionenforschung GmbH
Priority date: 1995-09-09
Filing date: 1995-09-09
Publication date: 1997-01-30
Anticipated expiration: 2015-09-10

Description

Die Erfindung betrifft einen hochauflösenden Zeit-Amplituden-Kon verter (TAC) in integrierter Bauweise gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a high-resolution time-amplitude con verter (TAC) in an integrated design according to the generic term of claim 1.

Ein solcher TAC ist durch die dem Oberbegriff zugrundeliegende Druckschrift IEEE Journal of Solid-State Circuits Volume 28, No. 8, August 1993, page 887-894, "The Use of Stabilized CMOS Delay Lines for the Digitization of Short Time Inter valls" by T. M. Rahnkonen et al. bekannt. In diesem Aufsatz werden die grundsätzlichen Vorteile und Beschränkungen des Ge brauchs integrierter digitaler CMOS-Verzögerungsleitungen für die Digitalisierung von kurzen Zeitintervallen diskutiert.Such a TAC is based on the underlying of the generic term Publication IEEE Journal of Solid-State Circuits Volume 28, No. 8, August 1993, pages 887-894, "The Use of Stabilized CMOS Delay Lines for the Digitization of Short Time Inter valls "by T. M. Rahnkonen et al. In this Review the basic advantages and limitations of Ge needs integrated digital CMOS delay lines for the digitization of short time intervals is discussed.

Der Erfindung liegt die Aufgabe zugrunde, einen schnellen, in tegrierbaren TAC in geometrisch kleiner Bauweise für Experi mente an Beschleunigern bereitzustellen, der eine hohe Auflö sung mit geringer Linearitätsabweichung < 50 ps hat und der sehr kostengünstig für hohe Kanalzahlen gebaut werden kann.The invention has for its object a quick, in integrable TAC in a geometrically small design for Experi to provide accelerators with a high resolution solution with low linearity deviation <50 ps and the can be built very inexpensively for large numbers of channels.

Diese Aufgabe wird durch die in Anspruch 1 gekennzeichneten Merkmale gelöst.This object is characterized by those in claim 1 Features resolved.

Der erfindungsgemäße Aufbau kommt mit Ausnahme des Filters mit bekannten digitalen Komponenten aus. Das sind nach den Un teransprüchen 2 und 3 identische Flip-Flops, Gates und Trip state Gatter. Aufgrund der Anordnung ergibt sich am Summationspunkt in Abhängigkeit von der Zeit ein gerippelter Spannungsverlauf. Ein Reak tanzfilter mit geringem Aufwand kann die Welligkeit beseiti gen. Es kann als rückwärtig oder als beidseitig abgeschlos senes Filter dimensioniert werden ohne die Linearität zu stö ren. RC-Kombination würden die Linearität exponentiell verbie gen. The structure of the invention comes with the exception of the filter known digital components. These are after the Un claims 2 and 3 identical flip-flops, gates and trip state gate. Due to the arrangement at the summation point in A rippled voltage curve depending on the time. A reak Dance filters with little effort can eliminate the ripple gen. It can be closed as a rear or as bilateral This filter can be dimensioned without disturbing the linearity RC combination would exponentially distort linearity gene.

Diese Art von Tiefpaßfiltern hat meist am Ausgang einen Kon densator gegen Masse. An diesem entsteht der lineare Span nungsverlauf. Damit die dem linearen Verlauf entsprechende Spannung nach dem Stoppen des TACs erhalten bleibt, muß der letzte Filterkondensator genau zeitlich mit den Tristate Gates abge schaltet werden. Die Wahl des Schalters und der Stelle hat da bei technologische Bedeutung. Möglich ist ein Tristate Gate im Fußpunkt des Haltekondensators oder Transmission Gate im Hoch punkt.This type of low-pass filter usually has a con at the output capacitor to ground. The linear chip is created on this history. So that the corresponding to the linear course The voltage must be maintained after stopping the TAC Filter capacitor precisely timed with the tristate gates be switched. The choice of switch and location is there with technological importance. A tristate gate is possible in the Base of the holding capacitor or transmission gate in the high Point.

Der Haltekondensator am Filterausgang kann relativ groß ge macht werden (30 pF), das wirkt sich sehr günstig auf alle Pa rameter des Konverters aus. Im Gegensatz zu bekannten Analog verfahren nimmt dieser TAC im gestoppten Zustand, dem Stand-by-Betrieb, nur einen verschwindend kleinen Reststrom auf.The holding capacitor at the filter output can be relatively large be made (30 pF), this has a very favorable effect on all Pa parameters of the converter. In contrast to known analog This TAC takes the process in the stopped state, the Stand-by operation, only a tiny residual current.

Bei diesem Verfahren kann infolge des niederohmigen Summati onspunktes eine Störladung schnell gegen Masse abfließen, wäh rend ein integrierender Rampengenerator Störladungen akkumu liert.Due to the low-impedance summati an interfering charge can flow off quickly against ground, rend an integrating ramp generator accumulates interfering charges liert.

Die Erfindung wird nachstehend anhand der in der Zeichnung dargestellten Ausführungsform erläutert.The invention is described below with reference to the drawing illustrated embodiment explained.

Es zeigen:Show it:

Fig. 1 den Zeit-Amplituden-Konverter schematisch und Fig. 1 shows the time-amplitude converter schematically and

Fig. 2 das Filter. Fig. 2 the filter.

Die Ausgangssituation ist die in CMOS-Technik aufgebaute Ver zögerungsleitung, die in Fig. 1 der Übersicht halber nur aus sechs hintereinander geschaltete Flip-Flops besteht. Jedes Flip-Flop treibt das nachfolgende. Das erste wird durch den Start-Impuls gesetzt, der das Zeitintervall initiiert. Die Verzögerungszeit bis zum Auftreten des Stopp-Impulses ist mit der maximalen Meßzeit identisch. An jedes Flip-Flop ist ein Buffer angeschlossen, der ein Drei-Zustands-Logikbaustein (Tri-State-Gate) ist. Der Ausgang jeden Gatters ist über den zugehörigen Ausgangs- oder auch Summationswiderstand R_1-6 auf den Summations- oder auch Sternpunkt SP geführt.The initial situation is the delay line constructed in CMOS technology, which for the sake of clarity in FIG. 1 consists of only six flip-flops connected in series. Each flip-flop drives the next one. The first is set by the start pulse that initiates the time interval. The delay time until the stop pulse occurs is identical to the maximum measuring time. A buffer, which is a three-state logic module (tri-state gate), is connected to each flip-flop. The output of each gate is led via the associated output or summation resistor R _1-6 to the summation or star point SP.

Ein wesentliches Merkmal des Konverters ist, daß die drei grundsätzlichen Baukomponenten, wie Flip-Flop, Gatter und Aus gangswiderstand, jeweils identisch zueinander sind. Dies ist auch sehr sorgfältig zu beachten, soweit es die jeweilige Aus gangskapazität der Gatter betrifft. Die erwünschte Linearität im zeitlichen Spannungsanstieg am Summationspunkt SP macht das zwingend notwendig. Zunächst wird ja am Summationspunkt SP wegen der identischen Stufen eine zeitlich linear ansteigende Treppenspannung erzeugt.An essential feature of the converter is that the three basic components such as flip-flop, gate and off gearing resistance, are identical to each other. This is also to be observed very carefully, insofar as it is the respective off gear capacity of the gates concerns. The desired linearity in the temporal voltage increase at the summation point SP does that mandatory. First of all, at the summation point SP because of the identical steps, a stair voltage that increases linearly in time generated.

Ein Verschleifen der Treppen flanken kann durchaus für die nachfolgende Glättung erwünscht sein. Es ist daher zweckmäßig, die Verzögerungszeit der Tri-State-Gatter um ca. 50% größer als die Anstiegszeit der Verzögerungselemente zu wählen. Für geringe Ansprüche an Welligkeit könnte das Filter dann einfach durch einen Kondensator ersetzt werden.A sanding of the stairs can be a good thing for them subsequent smoothing may be desirable. It is therefore advisable the delay time of the tri-state gates is approx. 50% longer to choose as the rise time of the delay elements. For the filter could then easily meet low demands on ripple to be replaced by a capacitor.

Die Laufzeitkette wird über ein Stoppsignal am Stoppeingang durch Versetzen der Gatter in den High-Z-Zustand sofort an gehalten. Die Spannung am Summationspunkt SP bleibt in ihrer zu diesem Zupunkt erreichten Höhe unmittelbar stehen, obwohl noch Ausgleichsströme fließen, die exponentiell mit der durch die Ausgangskapazität der Tri-State-Buffer gebildeten Kapazität und einem Summationswiderstand erzeugten Zeitkonstanten ab fallen.The runtime chain is via a stop signal at the stop input by putting the gates in the high-Z state immediately held. The tension at the summation point SP remains in its this point reached immediately, although still Equalization currents flow exponentially with that through the Output capacity of the tri-state buffer formed capacity and a time constant generated from a summation resistance fall.

Zur Glättung des treppenförmigen Spannungsverlaufs in einen gleichartig zeitlinear ansteigenden Spannungsverlauf dient das Filter, das am Summationspunkt SP angeschlossen ist. For smoothing the step-like voltage curve into one this serves the same time-linearly increasing voltage curve Filter connected to the summation point SP.

Dieses Filter ist in Fig. 2 als solches alleine dargestellt. Die digitale Verzögerungsleitung ist darin nur noch als Si gnalquelle V mit ihrem Innenwiderstand R_z und der Ausgangska pazität C₄ repräsentiert. Der Innenwiderstand R_z soll niederohmig gehalten werden und beträgt daher typischerweise 50 Ω. Die Eckfrequenz des Filters ergibt sich aus der Verzögerungszeit t_a eines Delayelements und ist in diesem Durchführungsbeispiel f_g = 1/(2_*t_d), also etwa 300 MHz. Das ist eine theoretische Bandbreite, die für den Anwendungsfall überflüssig groß ist, da bei 300 MHz keine wesentlichen Frequenzkomponenten mehr sind.This filter is shown as such in FIG. 2 alone. The digital delay line is only represented as a signal source V with its internal resistance R _z and the output capacitance C₄. The internal resistance R _z should be kept low and is therefore typically 50 Ω. The cut-off frequency of the filter results from the delay time t _{a of} a delay element and in this exemplary embodiment is f _g = 1 / (2 _* t _d ), that is about 300 MHz. This is a theoretical bandwidth that is unnecessarily large for the application, since at 300 MHz there are no longer any significant frequency components.

Um zu zeigen, welche Anforderungen an das Filter gestellt wer den, folgt hier eine Abschätzung nach oben:
Bei n = 30 Flip-Flops beträgt die Treppenamplitude bezogen auf die maximal mögliche Amplitude 3,3%. Das ergibt eine Wellenamplitude der Grundwelle von ungefähr 1,1%. Das Verhältnis von Zeitwel ligkeit zur Meßzeit ist dann 0,1%. Der nötige Unterdrückungs faktor, den das Filter haben muß, ist damit 21 dB. Diese For derung kann leicht erfüllt werden, da die Treppenfrequenz f_d etwa 3 mal höher ist als die Grenzfrequenz des Filters. Das Filter kann großzügig dimensioniert werden und verträgt auch große Bauteileschwankungen von 20%. Es ist nicht notwendig beidseitig zu terminieren. Der Haltekondensator C₃ kann über eine der beiden angedeuteten Abschaltmöglichkeiten in Fig. 2 abgeschaltet werden.In order to show which requirements are placed on the filter, an estimate is made here:
With n = 30 flip-flops, the staircase amplitude is 3.3% based on the maximum possible amplitude. This results in a wave amplitude of the fundamental wave of approximately 1.1%. The ratio of Zeitwel time to measurement time is then 0.1%. The necessary suppression factor that the filter must have is 21 dB. This requirement can easily be met because the stair frequency f _{d is} about 3 times higher than the cutoff frequency of the filter. The filter can be dimensioned generously and also tolerates large component fluctuations of 20%. It is not necessary to schedule on both sides. The holding capacitor C₃ can be switched off via one of the two switch-off options indicated in FIG. 2.

Die Dimensionierung der analogen Bandbreite für dieses Durch führungsbeispiel ist beispielhaft in den beiden Figuren einge zeichnet, als auch die Digitalcharakterisierung der Digital bausteine angedeutet ist. Es sei noch darauf hingewiesen, daß die Induktivitäten als SMD-Bauteile erhältlich sind.The dimensioning of the analog bandwidth for this through example is shown in the two figures records, as well as the digital characterization of the digital building blocks is indicated. It should also be noted that the inductors are available as SMD components.

Claims

1. High-resolution time-to-amplitude converter (TAC) in an integrated design with a delay line constructed in CMOS technology, which consists of strung together, similar logic delay elements with which, by a start pulse on the first delay element, activates according to the number successively set delay elements at a summation point produces a voltage curve which rises in a linear manner and ripples in the form of steps, the height of which can be determined between 0 and a maximum delay time corresponding to the number of delay elements by a stop pulse on the converter input, characterized in that that
an analog interpolation device is connected to the summation point TAC, which smoothes the rippled voltage rise,
the interpolation device has a holding capacitor at its output, which can be switched off with the stop pulse on the converter input either at its high point or base point,
each output, as well as the input of the chain of delay elements via a tristate buffer and associated output resistor is connected in series with the summation point.

2. Time-amplitude converter according to claim 1, characterized records that the delay elements as flip-flops or Gates formed and the associated gate tristate Ga tes are those in their delay behavior or their type rose behavior are adjusted so that the ripple on the staircase curve appearing at the summation point is minimal is without the linear voltage rise ver is faked.

3. Time-amplitude converter according to claim 2, characterized shows that all leading to the summation point levels are the same and same gate resistances in high and low switching level.

4. Time-amplitude converter according to claim 3, characterized records that the analog interpolation device a Re current low pass is.

5. Time-amplitude converter according to claim 4, characterized shows that the last capacitor of the filter Haltkon capacitor and at the base via Tristate gate or at the high point via a transmission gate to change the status with is connected to the stop input.