DE19527486A1

DE19527486A1 - MOS transistor for high performance

Info

Publication number: DE19527486A1
Application number: DE19527486A
Authority: DE
Inventors: Frank Fattori; Walter Bucksch; Erich Bayer; Kevin Scoones
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 1995-07-27
Filing date: 1995-07-27
Publication date: 1997-01-30
Anticipated expiration: 2015-07-28
Also published as: JPH1079654A; DE19527486C2; US5952869A

Description

Die Erfindung bezieht sich auf einen MOS-Transistor für hohe Leistung, bestehend aus einer großen Anzahl von parallel geschalteten Teiltransistoren.The invention relates to a MOS transistor for high Performance consisting of a large number of parallel switched sub-transistors.

MOS-Transistoren für hohe Leistung werden dadurch herge stellt, daß Teiltransistoren, die jeweils für eine kleinere Leistung ausgelegt sind, parallelgeschaltet werden. Durch die Parallelschaltung der Source-, Drain- und Gate-Anschlüsse der Teiltransistoren verhält sich der Leistungs-MOS-Transistor in einer Anwendungsschaltung wie ein Bau element mit den drei üblichen Anschlüssen, nämlich einem Source-Anschluß, einem Drain-Anschluß und einem Gate-Anschluß.This makes MOS transistors for high performance represents that sub-transistors, each for a smaller Power are designed to be connected in parallel. By the parallel connection of the source, drain and gate connections the sub-transistors behave the power MOS transistor in an application circuit like a construction element with the three usual connections, namely one Source connection, a drain connection and a gate connection.

In Fig. 2 ist dargestellt, wie nach dem Stand der Technik die Parallelschaltung von Teiltransistoren zur Bildung eines Leistungs-MOS-Transistors durchgeführt ist. In dieser Figur sind nur sechs Teiltransistoren T1 bis T6 dargestellt, ob wohl ein Leistungs-MOS-Transistor aus einer wesentlich höheren Anzahl von Teiltransistoren zusammengesetzt sein kann. Herstellungsbedingt liegt in der Verbindung zum jeweiligen Gate-Anschluß jeweils ein Widerstand R1 bis R6, der durch den Widerstand des aus polykristallinem Silicium bestehenden Gatematerials gebildet ist. Außerdem ist zwi schen dem jeweiligen Gate-Anschluß und dem zugehörigen Source-Anschluß eine Kapazität CGS1 bis CGS6 vorhanden, die in Fig. 2 zur Verdeutlichung dargestellt ist. Wenn an den Gate-Anschluß G eines solchen Leistungs-MOS-Transistors eine Durchlaß-Vorspannung angelegt wird, dann schalten nicht alle Teiltransistoren gleichzeitig in den Durchlaßzustand um, da die Vorspannung durch die von den Widerständen R1 bis R6 und den Kondensatoren CGS1 bis CGS6 gebildete Verzögerungslei tung jeweils um eine Zeitkonstante aus dem Gate-Widerstand und der Gate-Source-Kapazität verzögert an die Gate-Elektroden der aufeinanderfolgenden Teiltransistoren gelangt, was zur Folge hat, daß die Einschaltflanke des Leistungs-MOS-Transistors abgeflacht wird. Auch das Ausschalten des Leistungs-MOS-Transistors kann nicht mit steiler Flanke durchgeführt werden, sondern es ergibt sich ebenfalls eine abgeflachte Ausschaltflanke. Dieses verzögerte Einschalten und Ausschalten des Leistungs-MOS-Transistors kann zwar in gewissen Anwendungsfällen erwünscht sein, doch stellt es eine Einschränkung dar, die störend ist, wenn steile Ein schalt- und Ausschaltflanken erzielt werden sollen. Insbe sondere dann, wenn beispielsweise eine von dem Leistungs-MOS-Transistor gesteuerte Last sehr schnell in den strom losen Zustand geschaltet werden soll, dann kann ein solches schnelles Ausschalten wegen der erwähnten Verzögerung nicht erreicht werden. FIG. 2 shows how, according to the prior art, partial transistors are connected in parallel to form a power MOS transistor. In this figure, only six sub-transistors T1 to T6 are shown as to whether a power MOS transistor can be composed of a significantly higher number of sub-transistors. Due to the manufacturing process, there is a resistor R1 to R6 in the connection to the respective gate connection, which resistor is formed by the resistance of the gate material consisting of polycrystalline silicon. In addition, a capacitance CGS1 to CGS6 is present between the respective gate connection and the associated source connection, which is shown in FIG. 2 for clarification. If a forward bias voltage is applied to the gate terminal G of such a power MOS transistor, then not all subtransistors switch to the on state at the same time, since the bias voltage is formed by the resistors R1 to R6 and the capacitors CGS1 to CGS6 Delay line each delayed by a time constant from the gate resistor and the gate-source capacitance reaches the gate electrodes of the successive partial transistors, with the result that the switch-on edge of the power MOS transistor is flattened. The switching off of the power MOS transistor can also not be carried out with a steep edge, but also results in a flattened switching off edge. This delayed switching on and switching off of the power MOS transistor may be desirable in certain applications, but it is a limitation that is troublesome if steep switch-on and switch-off edges are to be achieved. In particular, if, for example, a load controlled by the power MOS transistor is to be switched to the currentless state very quickly, then such a rapid switch-off cannot be achieved because of the delay mentioned.

Ein weiterer Nachteil des anhand von Fig. 2 erläuterten Leistungs-MOS-Transistors besteht darin, daß er in seiner Gesamtheit unbrauchbar wird, wenn das Gate-Oxid an einem Transistor durchbricht und einen Kurzschluß erzeugt.Another disadvantage of the power MOS transistor explained with reference to FIG. 2 is that it becomes unusable in its entirety if the gate oxide breaks down on a transistor and generates a short circuit.

Der Erfindung liegt die Aufgabe zugrunde, einen MOS-Transistor für hohe Leistung zu schaffen, der schnelle Einschalt- und Abschaltflanken ermöglicht und nicht unbrauchbar wird, wenn es zu einem Gate-Oxid-Durchbruch kommt.The invention has for its object a MOS transistor to create for high performance, the fast Switch-on and switch-off edges enabled and not becomes unusable if there is a gate oxide breakdown is coming.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Gate-Elektroden der Teiltransistoren über steuerbare Schaltelemente einzeln ansteuerbar sind.This object is achieved in that the Gate electrodes of the sub-transistors via controllable Switching elements can be controlled individually.

Aufgrund dieser einzelnen Ansteuerbarkeit der Gate-Elektroden ist es möglich, die das Durchschalten oder Abschalten der Teiltransistoren bewirkenden Vorspannungen gleichzeitig, also verzögerungsfrei, an alle Gate-Elektroden anzulegen, so daß der Leistungs-MOS-Transistor sehr schnell den gewünsch ten Zustand (gesperrt oder durchgeschaltet) annimmt. Die einzelne Ansteuerbarkeit der Gate-Elektroden ermöglicht aber auch, die Vorspannungen zur Erzielung eines gewünschten Einschalt- oder Ausschaltverhaltens an die Gate-Elektroden anzulegen, so daß der Transistor geeignet ist, auch in Anwendungsfällen eingesetzt zu werden, in denen bestimmte Einschalt- und Ausschaltflanken erwünscht sind.Because of this individual controllability of the gate electrodes it is possible to switch on or off of the bias voltages causing partial transistors at the same time, so without delay to apply to all gate electrodes, so that the power MOS transistor very quickly the desired assumes th state (blocked or switched through). The individual controllability of the gate electrodes allows also, the biases to achieve a desired one Switch-on or switch-off behavior at the gate electrodes to apply so that the transistor is suitable, also in Use cases to be used in which certain Switch-on and switch-off edges are desired.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.Advantageous developments of the invention are in the Subclaims marked.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigen:The invention will now be described by way of example with reference to the drawing explained. Show it:

Fig. 1 einen Teil der Einzeltransistoren eines aus vielen derartigen Transistoren aufgebauten MOS-Transistors für große Leistung gemäß der Erfindung, Fig. 1 shows a part of the individual transistors of one of many such transistors constructed MOS transistor for large power according to the invention,

Fig. 2 einen MOS-Transistor für große Leistung nach dem Stand der Technik, und Fig. 2 shows a MOS transistor for high performance according to the prior art, and

Fig. 3 eine weitere Ausführungsform des erfindungsgemäßen MOS-Transistors. Fig. 3 shows a further embodiment of the MOS transistor according to the invention.

Der in Fig. 1 dargestellte MOS-Transistor für hohe Leistung besteht aus einer großen Anzahl von Teiltransistoren, von denen aus Platzgründen in Fig. 1 nur die Transistoren T1 bis T6 dargestellt sind. Wie zu erkennen ist, sind die Source- und Drain-Elektroden der Teiltransistoren miteinander ver bunden und über einen Source-Anschluß S bzw. einen Drain-Anschluß D zugänglich. Die Gate-Elektroden sind jeweils über ein steuerbares Schaltelement SW1 bis SW6 mit einer gemein samen Gate-Leitung GL verbunden, die über den Gate-Anschluß G zugänglich ist. Es sei darauf hingewiesen, daß diese ge meinsame Verbindung der Gate-Elektroden über die Schaltele mente SW1 bis SW6 nur eine Möglichkeit darstellt, die Gate-Elektroden anzusteuern. Es ist ohne weiteres auch möglich, jeden einzelnen Teiltransistor oder ausgewählte Gruppen von Teiltransistoren einzeln oder gruppenweise durch Anlegen entsprechender Spannungen an die Gate-Elektroden zu steuern.The MOS transistor for high power shown in FIG. 1 consists of a large number of sub-transistors, of which only the transistors T1 to T6 are shown in FIG. 1 for reasons of space. As can be seen, the source and drain electrodes of the partial transistors are connected to one another and are accessible via a source connection S and a drain connection D. The gate electrodes are each connected via a controllable switching element SW1 to SW6 to a common gate line GL, which is accessible via the gate connection G. It should be noted that this common connection of the gate electrodes via the switching elements SW1 to SW6 is only one possibility of driving the gate electrodes. It is also easily possible to control each individual sub-transistor or selected groups of sub-transistors individually or in groups by applying corresponding voltages to the gate electrodes.

Im Ausführungsbeispiel von Fig. 1 können die Teiltransisto ren T1 bis T6 durch Anlegen einer entsprechenden Vorspannung an den Gate-Anschluß G nahezu verzögerungsfrei entweder in den leitenden oder in den gesperrten Zustand versetzt wer den. Sollte bei einem der Teiltransistoren das Gate-Oxid durchgebrochen sein, dann ist es möglich, mit Hilfe des steuerbaren Schaltelements die Gate-Elektrode dieses Tran sistors an ein geeignetes Potential, beispielsweise an Masse, zu legen, das diesen Teiltransistor unwirksam macht, so daß er keinen Einfluß mehr auf das Gesamtverhalten des durch alle Teiltransistoren gebildeten MOS-Transistors hat. Beim Teiltransistor T2 ist angenommen, daß er einen Gate-Oxid-Durchbruch aufweist; das Schaltelement SW2 ist daher so umgeschaltet, daß Masse an die Gate-Elektrode angelegt wird.In the embodiment of Fig. 1, the Teiltransisto ren T1 to T6 by applying a corresponding bias to the gate terminal G almost without delay either in the conductive or in the locked state who the. Should the gate oxide be broken through in one of the sub-transistors, then it is possible, with the help of the controllable switching element, to put the gate electrode of this transistor at a suitable potential, for example to ground, which renders this sub-transistor ineffective, so that it no longer has any influence on the overall behavior of the MOS transistor formed by all sub-transistors. The partial transistor T2 is assumed to have a gate oxide breakdown; the switching element SW2 is therefore switched so that ground is applied to the gate electrode.

Eine weitere Ausführungsform des zu beschreibenden MOS-Transistors für hohe Leistung ist in Fig. 3 dargestellt. Dabei wird der Einfachheit halber angenommen, daß der MOS-Leistungstransistor aus fünf Teiltransistoren T1 bis T5 besteht und dazu verwendet wird, den durch einen Verbraucher 10 fließenden Strom zu steuern. Durch die in Fig. 3 darge stellte Verbindung zwischen der Gate-Elektrode des Tran sistors T2 und der gemeinsamen Source-Leitung ist angegeben, daß bei diesem Teiltransistor T2 ein Durchbruch des Gate-Oxids vorhanden ist.Another embodiment of the MOS transistor for high power to be described is shown in FIG. 3. It is assumed for the sake of simplicity that the MOS power transistor consists of five sub-transistors T1 to T5 and is used to control the current flowing through a load 10 . By in Fig. 3 Darge set connection between the gate electrode of the Tran sistors T2 and the common source line is indicated that in this part transistor T2 breakdown of the gate oxide is present.

Die Ansteuerung der Gate-Elektroden der Teiltransistoren erfolgt im Ausführungsbeispiel von Fig. 3 über steuerbare Stromquellen SQ1 bis SQ5. Je nachdem von einer Ansteuer schaltung 12 gelieferten Steuersignal führen diese Strom quellen SQ1 bis SQ5 den Gate-Elektroden Strom zu oder leiten Strom von diesen Gate-Elektroden ab.The gate electrodes of the partial transistors are controlled in the exemplary embodiment from FIG. 3 via controllable current sources SQ1 to SQ5. Depending on the control signal supplied by a control circuit 12 , these current sources SQ1 to SQ5 conduct current to the gate electrodes or derive current from these gate electrodes.

Wie dem Fachmann bekannt ist, handelt es sich bei Stromquel len um Elemente mit sehr hohem Innenwiderstand, so daß im Ansteuerweg der Gate-Elektroden Elemente mit hoher Impedanz vorhanden sind. Wegen dieser hochohmigen Ansteuerung der Gate-Elektroden bleibt ein Durchbruch des Gate-Oxids, der zu einem Kurzschluß zwischen der Gate-Elektrode und der Source-Leitung führt, ohne nachteilige Auswirkung auf das Gesamt verhalten des MOS-Leistungstransistors. Der Kurzschluß hat lediglich eine geringfügige Herabsetzung des Durchlaßwider standes des MOS-Transistors zur Folge, beispielsweise um 1%, wenn der MOS-Leistungstransistor aus insgesamt 100 Teiltransistoren zusammengesetzt ist.As is known to the person skilled in the art, it is current source len around elements with very high internal resistance, so that in Drive path of the gate electrode elements with high impedance available. Because of this high-resistance control of the Gate electrodes remains a breakthrough of the gate oxide, too a short circuit between the gate electrode and the source line leads without adversely affecting the overall behavior of the MOS power transistor. The short circuit has only a slight reduction in forward resistance state of the MOS transistor, for example 1% if the MOS power transistor consists of a total of 100 Subtransistors is composed.

Dieses vorteilhafte Verhalten hat günstige Auswirkungen auf die Ausbeute bei der Herstellung der MOS-Leistungstransistoren, da selbst bei Ausfall eines oder mehrerer Teil transistoren der hergestellte MOS-Transistor immer noch für die meisten Anwendungszwecke eingesetzt werden kann. Auch wenn im Verlauf des Betriebs ein Durchbruch des Gate-Oxids eintritt, wird der MOS-Transistor nicht sofort unbrauchbar, sondern kann weiterhin seine Steuerfunktionen ausüben.This beneficial behavior has beneficial effects on the yield in the production of the MOS power transistors, because even if one or more parts fail transistors the MOS transistor still manufactured for most applications can be used. Also if the gate oxide breaks through during operation occurs, the MOS transistor does not become unusable immediately, but can continue to exercise its control functions.

Für den Fachmann ist erkennbar, daß zur Steuerung der Tran sistoren T1 bis T5 die Stromquellen so ausgebildet sein müssen, daß sie den Gate-Elektroden Strom zuführen können und auch von diesen Gate-Elektroden Strom ableiten können. It can be seen by the person skilled in the art that the Tran sistors T1 to T5 the current sources can be designed in this way must be able to supply current to the gate electrodes and can also derive current from these gate electrodes.

Die Stromzuführung und Stromableitung kann über eine in Fig. 3 nicht dargestellte Ladungspumpe erfolgen, die mit dem gemeinsamen Anschluß aller Stromquellen SQ1 bis SQ5 verbun den ist. Der Aufbau einer solchen Ladungspumpe und der Auf bau von geeigneten Stromquellen sind dem Fachmann bekannt und bedürfen hier keiner näheren Erläuterung.The power supply and current drain can be done via a charge pump, not shown in Fig. 3, which is connected to the common connection of all current sources SQ1 to SQ5. The structure of such a charge pump and the construction of suitable current sources are known to the person skilled in the art and do not require any further explanation here.

Claims

1. MOS transistor for high power, consisting of a large number of partial transistors connected in parallel, characterized in that the gate electrodes of the partial transistors can be controlled individually via controllable switching elements.

2. MOS transistor according to claim 1, characterized in that that the controllable switching elements are switches, with which the gate electrodes can be optionally connected to a reverse bias voltage or a forward bias can be applied.

3. MOS transistor according to claim 1, characterized in that the controllable switching elements controllable current sources are trained to be the one with her connected to or supply current from the connected gate electrode Gate electrode can derive current.

4. MOS transistor according to claim 3, characterized in that that the power sources via a common control line together or separately via separate control connections are controllable from each other.