DE19512803C2

DE19512803C2 - Control and evaluation circuit for tilt switch

Info

Publication number: DE19512803C2
Application number: DE1995112803
Authority: DE
Inventors: Claus Hoehn
Original assignee: MANFRED HOEHN SCHALT und MELDE
Current assignee: MANFRED HOEHN SCHALT und MELDE
Priority date: 1995-04-05
Filing date: 1995-04-05
Publication date: 1999-07-01
Anticipated expiration: 2015-04-06
Also published as: DE19512803A1

Description

State of the art

Die Erfindung geht aus von einer Steuer- und Auswerteschaltung nach der Gattung des Hauptanspruches. Aus der DE 91 06 526 U1 ist bekannt, zu einem Neigungsschalter, bzw. Lageschalter, vorzugsweise mit einem wäßrigen Elektrolyt als Schaltflüssigkeit, beidseitig Widerstände und Dioden zu schalten, und den Lageschalter zur Auswertung des Schaltzustandes zwischen die Steuerstrecken zweier vorzugsweise antiparalell geschalteter Halbleiterschalter zu schalten. In einer Ausführungsvariante ist vorgesehen, die Reihenschaltung des Lageschalters mit den Widerständen, bzw. Dioden zwischen die antivalenten Ausgänge eines Wechselspannungsgenerators zu schalten, und den Spannungsabfall an den Widerständen einem NAND-Gatter zuzuführen. Die Halbleiterschalter, bzw. die dem NAND-Gatter nachgeschalteten Verstärkerstufen geben den direkten und/oder invertierten Schaltzustand des Lageschalters an ihren Ausgängen wieder. Dem Ausgang des NAND-Gatters ist zur Glättung des Ausgangssignales ein RC-Glied nachgeschaltet.The invention relates to a control and evaluation circuit according to the genus Main claim. From DE 91 06 526 U1 it is known for an inclination switch or Position switch, preferably with an aqueous electrolyte as switching fluid, on both sides Switch resistors and diodes, and the position switch to evaluate the Switching state between the control sections of two preferably anti-parallel Switch semiconductor switches. In one embodiment, the Series connection of the position switch with the resistors or diodes between the to switch equivalent outputs of an AC voltage generator, and the Supply voltage drop across the resistors to a NAND gate. The Semiconductor switch, or the amplifier stages downstream of the NAND gate the direct and / or inverted switching state of the position switch at its outputs again. The output of the NAND gate is an RC element for smoothing the output signal downstream.

Aus der DE 42 18 560 C2 und der DE 42 40 870 A1 ist bekannt, einem Flüssigkeits- Neigungsschalter direkt, oder in Reihe mit einem Widerstand an eine Gleichspannungsquelle, oder an den Ausgang eines Wechselrichters anzuschließen, und das Schaltsignal dem Steuereingang eines Transistors oder FETs zuzuführen. Die Steuereingänge der Halbleiterbauelemente sind teilweise durch vorgeschaltete Widerstände und/oder Kondensatoren nach Masse abgeschlossen.From DE 42 18 560 C2 and DE 42 40 870 A1 it is known to use a liquid Tilt switch directly, or in series with a resistor to one DC voltage source, or to connect to the output of an inverter, and to supply the switching signal to the control input of a transistor or FET. The Control inputs of the semiconductor components are partially upstream Resistors and / or capacitors closed to ground.

Aus der DE 93 14 686 U1 ist bekannt, einen Lageschalter mit einer elektronischen Anordnung zu versehen, die einen Wechselspannungsgenerotor bzw. Oszillator höherer Frequenz, z. B. einen Rechteckgenerator enthält, und einen der Schaltröhre nachgeschalteten Schaltstromverstärker. Der die Schaltröhre durchfließende Strom ist vorzugsweise ein periodischer Wechselstrom, der frei von Gleichstromanteilen ist. Letzteres wird erreicht, indem in Reihe mit der Schaltröhre ein Kondensator (sog Koppelkondensator) geschaltet wird.DE 93 14 686 U1 discloses a position switch with an electronic arrangement to provide an AC voltage generator or higher frequency oscillator, e.g. B. contains a rectangular generator, and one downstream of the switching tube Switching current amplifier. The current flowing through the switching tube is preferably a periodic alternating current that is free of direct current components. The latter is achieved by connecting a capacitor (so-called coupling capacitor) in series with the switching tube becomes.

Hauptzweck der o. st. Anmeldungen ist, mit elektronischen Mitteln den Lage- bzw. Neigungsschalter statt direkt mit hohen Schaltströmen, indirekt mit hinreichend kleinen Steuerströmen zu beaufschlagen, um das Schaltsystem zu schonen, und insbesonders bei quecksilberfreien Flüssigkeitsschaltern die Zersetzung bzw. Elektrotyse der Schaltflüssigkeit zu minimieren. Ferner werden mit den o. g. elektronischen Mitteln die Steuerströme so verstärkt bzw. umgesetzt, daß mittelbar hohe Schalt- bzw Arbeitsströme im Ausgangs- bzw. Lastkreis geschaltet werden können.Main purpose of the o. St. Registration is, with electronic means the location or Tilt switch instead of directly with high switching currents, indirectly with sufficiently small ones To apply control currents to protect the switching system, and especially at mercury-free liquid switches to the decomposition or electrotysis of the switching fluid minimize. Furthermore, with the o. G. electronic means, the tax flows amplified or implemented that indirectly high switching or working currents in the output or load circuit can be switched.

Eine weitergehende Aufbereitung, Selektion, oder Bewertung der Schaltsignale der Lage- bzw. Neigungsschalter findet bei den o. g. Anmeldungen nicht statt.Further processing, selection, or evaluation of the switching signals of the position or tilt switch takes place at the above. Registrations do not take place.

Advantages of the invention

Die erfindungsgemäße Steuer-und Auswerteschaltung ist für den Gleichstrombetrieb konzipiert. Sie erfüllt gegenüber den bekannten Lösungen in vorteilhafter Weise mehrere komplexe Aufgaben.The control and evaluation circuit according to the invention is for direct current operation designed. Compared to the known solutions, it advantageously fulfills several complex tasks.

Zum Ersten wird die Belastung der Schaltstrecke des Flüssigkeits-Neigungsschalters gegenüber den bekannten Lösungen sehr wirksam dadurch weiter verringert, daß der durch den Schalter fließende Wechselstrom von der ursprünglichen, generatorisch erzeugten Rechteckform in eine Impulsform umgewandelt wird, und daß bei diesem impulsförmigen Wechselstrom die Periodendauer groß gemacht wird gegenüber der Impulsdauer. Dies verringert den Effektivwert des Wechselstromes drastisch, und die tatsächlich Stromflusszeit durch die Schaltflüssigkeit kann gegenüber der Rechteckform nochmals um wenigstens eine Größenordnung kleiner gemacht werden. Die Zersetzung der Schaltflüssigkeit wird dadurch auch bei Lagzeitbeanspruchung vollständig verhindert. First, the load on the switching path of the liquid tilt switch compared to the known solutions very effectively further reduced by the fact that the switch flowing alternating current from the original, generator generated Rectangular shape is converted into a pulse shape, and that in this pulse-shaped AC the period is made large compared to the pulse duration. This drastically reduces the RMS value of the alternating current, and the actual current flow time due to the switching fluid, the rectangular shape can again be increased by at least one Order of magnitude smaller. This causes the decomposition of the switching fluid Completely prevented even in the case of storage time.

Weil die Stromminimierung nicht, wie bei den bekannten Lösungen, über die Amplitude erreicht wird, braucht die elektronische Schaltung auch nicht so hochohmig gemacht werden. Dies verbessert die Störfestigkeit der gesamten Anordnung gegenüber elektromagnetischer und elektrostatischer Enstrahlung von Außen (EMV-Festigkeit).Because the current minimization is not, as with the known solutions, via the amplitude is achieved, the electronic circuit does not need to be made so high impedance will. This improves the immunity to interference of the entire arrangement electromagnetic and electrostatic radiation from outside (EMC resistance).

Zum Zweiten werden durch elektronische Mittel die Schaltsignale einer Prüfung bzw. Bewertung unterzogen, und zwar auf zweifache Weise.Second, the switching signals of a test or Subjected to evaluation in two ways.

Erstens wird geprüft, ob nach einer Integration der Wechselstromimpulse mit einer vorgegebenen Zeitkonstante diese eine bestimmte Schwellenspannung erreichen. Wenn dies der Fall ist, wird ein DC-Schaltsignal erzeugt, das dann zweitens auf ausreichende Dauer bzw. Länge geprüft wird. In einer Ausführungsform wird diese zweite Prüfung auch noch für den Ein- und Ausschaltvorgang getrennt vorgenommen.First, it is checked whether, after an integration of the AC pulses with a predetermined time constant they reach a certain threshold voltage. If if this is the case, a DC switching signal is generated, which then secondly for a sufficient duration or length is checked. In one embodiment, this second check is also for the switching on and off carried out separately.

Beide Prüfungen zusammen ergeben eine wirksame Selektion der Schaltimpulse bzw. der Schaltvorgänge des Neigungsschalters, so daß fehlerhaftes Schaltverhalten, z. B. durch ungewollte Schaukelbewegungen der Schaltflüssigkeit, mit hoher Sicherheit vermieden wird. Die Prüfung auf Dauer bzw. Länge wird zusätzlich einstellbar gemacht, dadurch ist eine individuelle Anpassung des Neigungsschalters an den Arbeitsfall durch den Anwender möglich.Both tests together result in an effective selection of the switching impulses or the Switching operations of the tilt switch so that faulty switching behavior, e.g. B. by unwanted rocking movements of the switching fluid, is avoided with a high degree of certainty. The test for duration or length is also made adjustable, which makes it a individual adjustment of the tilt switch to the work situation by the user possible.

Zum Dritten wird das aufbereitete bzw. geprüfte Schaltsignal in einem Speicher abgespeichert, bei dem das Rücksetzen nicht automatisch mit dem Verschwinden des Schaltsignals erfolgt. Dies erfolgt anderweitig, z. B. willentlich. Erforderlich ist dies, wenn der Neigungsschalter z. B. als Sicherheitselement zur Vermeidung von gefährlichen Schieflagen bei mobilen Maschinen eingesetzt wird. Zusätzliche Sicherheit wird erreicht, indem das Rücksetzen nur möglich ist, wenn die den Setzvorgang auslösende Ursache zuvor beseitigt wurde. Third, the processed or tested switching signal is stored in a memory stored, in which the reset does not automatically with the disappearance of the Switching signal. This is done otherwise, e.g. B. Willingly. This is necessary if the Tilt switch z. B. as a security element to avoid dangerous imbalances is used in mobile machines. Additional security is achieved by the Resetting is only possible if the cause that triggered the setting process has been eliminated has been.

Zum Vierten ist eine Vorteilhafte Ausgestaltung dadurch gegeben, daß wenigstens eine zweifache Anzeige des Signalzustands erfolgt, und zwar eine Erste, unverzögert und ohne Speicherung, z. B. zur Justage des Schaltwinkels bei der Montage des Neigungsschalters, und eine zweite, verzögert und/oder gespeichert, zur Optimierung der Stör- bzw. Funktionssicherheit der gesamten Anordnung im praktischen Einsatz.Fourth, an advantageous embodiment is given in that at least one The signal status is displayed twice, namely a first, without delay and without Storage, e.g. B. for adjusting the switching angle when mounting the tilt switch, and a second, delayed and / or saved, to optimize the interference or Functional reliability of the entire arrangement in practical use.

Weitere Vorteile sind noch in den Ausführungbeschreibungen ausgeführt. Further advantages are explained in the design descriptions.

Drawings.

Fig. 1 zeigt im Blockschaltbild das Funktionsprinzip der Steuer-und Auswerteschaltung gemäß der Erfindung, in Fig. 1 shows a block diagram of the operating principle of the control and evaluation circuit according to the invention, in

Fig. 2, 3 und 4 sind Ausführungsbeispiele dargestellt. Fig. 2, 3 and 4 embodiments are shown.

Description Fig. 1

Von einer Minus- bzw. Masseschiene 2 und einer Plus-Schiene 3 und ihren Verzweigungen werden paralell folgende Funktionsblöcke mit Betriebsspannung versorgt:The following function blocks are supplied with operating voltage in parallel by a minus or ground rail 2 and a plus rail 3 and their branches:

Ein Rechteckgenerator 4, ein Schaltstromverstärker 9, ein Schaltverstärker 15, ein Zeitverzögerungsglied 18, ein Speicher 22, und ein Endverstärker 25. Zwischen dem Rechteckgenerator 4 und dem Schaltstromverstärker 9 ist der Neigungsschalter 1 in Reihe mit dem Differenzierglied 5 + 6 geschaltet. Der Neigungsschalter 1 wird als im Ruhezustand offen angenommen, d. h. die Kontakte 7 + 8 sind nicht verbunden. Zwischen die Verstärker 9 + 15 ist ein kombinierter Funktionsblock Gleichrichter 12 + Integrator 13 eingeschoben. Vom Rechteckgenerator 4 beginnend, bis zum Endverstärker 25 sind alle Funktionsblöcke durch einen Signalpfad verbunden, dargestellt durch die obere der horizontalen Linien zwischen den Versorgungsschienen 3 und 2. Vom invertierenden Ausgang 17 des Schaltverstärkers 15 führt ein zweiter Signalpfad über eine Taste 23 zum Rücksetzeingang R des Speichers 22. Das Zeitverzögerungsglied 18 ist über die Leitung 20 mit einem Stellglied 19 verbunden. Am Ausgang 10 des Schaltstromverstärkers 9 ist ein erstes Anzeigeelement 11, an dem Ausgang des Endverstärkers 25 ein zweites Anzeigeelement 26 angeschlossen.A square wave generator 4 , a switching current amplifier 9 , a switching amplifier 15 , a time delay element 18 , a memory 22 , and a power amplifier 25 . Between the square wave generator 4 and the switching current amplifier 9 , the inclination switch 1 is connected in series with the differentiating element 5 + 6 . The tilt switch 1 is assumed to be open in the idle state, ie the contacts 7 + 8 are not connected. A combined function block rectifier 12 + integrator 13 is inserted between the amplifiers 9 + 15 . Starting from the rectangular generator 4 to the final amplifier 25 , all function blocks are connected by a signal path, represented by the upper of the horizontal lines between the supply rails 3 and 2 . A second signal path leads from the inverting output 17 of the switching amplifier 15 via a button 23 to the reset input R of the memory 22 . The time delay element 18 is connected to an actuator 19 via the line 20 . A first display element 11 is connected to the output 10 of the switching current amplifier 9 , and a second display element 26 is connected to the output of the output amplifier 25 .

Für die Erfindung unwesentlich ist die praktische Ausführung der einzelnen Funktionsblöcke. Diese sind weitgehend Stand der Technik, und dem Fachmann bekannt. Die Erfindung erstreckt sich vielmehr auf die typische Formgebung des Schaltstromes, das spezifische Zusammenwirken der der Funktionsblöcke, und die Auswertung und Optimierung des Schaltsignals für Steuerungszwecke und Überwachungszwecke.The practical implementation of the individual function blocks is insignificant for the invention. These are largely state of the art and known to the person skilled in the art. The invention rather extends to the typical shape of the switching current, the specific Interaction of the function blocks, and the evaluation and optimization of the Switching signal for control and monitoring purposes.

Die Rechteckspannung des Generators 4 wird durch Differentiation umgewandelt in einen impulsförmigen Wechselstrom. Die Differentiation wird bewirkt durch den Kondensator 5 und den Widerstand 6. Diese bilden zusammen das Differenzierglied. Der Vorteil der Impulsform gegenüber der Rechteck-, oder ggf. Sinus- oder Dreieckform besteht darin, daß der für die Schädigung der Schaltflüssigkeit vor allem maßgebliche Effektivwert des über den Schalter einfließenden Stroms allein schon damit sehr klein gehalten werden kann, daß die Impulsdauer gegenüber der Periodendauer klein gemacht wird. Kann, wie bei den bekannten Lösungen, der Effektivwert nur über die Amplitude niedrig gehalten werden, dann muß der Schaltstromverstärker 9 sehr empfindlich und der gesamte Schaltstrompfad sehr hochohmig gemacht werden. Dies stellt nicht nur höhere Anforderungen an den Verstärker, den Neigungsschalter und die Isolation (Kriechstromfestigkeit, Feuchteeinfluss) sondern verschlechtert vor allem auch die Störfestigkeit. Bei der vorliegenden Lösung ist die Anfälligkeit z. B. gegenüber Brumm-Einstreuungen minimal, es ist hier z. B. ohne Weiteres möglich, den Neigungsschalter 1 räumlich getrennt über längere Zuleitungen zur Schaltung zu betreiben.The square wave voltage of the generator 4 is converted into a pulsed alternating current by differentiation. The differentiation is brought about by the capacitor 5 and the resistor 6 . Together they form the differentiator. The advantage of the pulse shape compared to the rectangular, or possibly sine or triangular shape is that the effective value of the current flowing in via the switch, which is particularly important for the damage to the switching fluid, can be kept very small by the fact that the pulse duration compared to the Period is made small. If, as in the known solutions, the effective value can only be kept low via the amplitude, then the switching current amplifier 9 must be made very sensitive and the entire switching current path must be made very high-resistance. This not only places higher demands on the amplifier, the tilt switch and the insulation (tracking resistance, influence of moisture), but above all also worsens the immunity to interference. In the present solution, the vulnerability is e.g. B. compared to hum interference, it is here z. B. readily possible to operate the tilt switch 1 spatially separated over longer leads to the circuit.

Ein weiterer Vorteil der Anordnung mit dem in Reihe zum Schalter 1 geschalteten Differenzierglied ist, daß der über den Schalter fließernde Strom in jedem Fall völlig frei ist von Gleichstromanteilen, die sonst z. B. bereits bei geringfügiger Unsymmetrie der Rechteckspannung, oder bei Ungleichheit von Dioden- oder Transistorbasisstrecken im Schaltstromkreis auftreten. Gleichstromanteile im Schaltstrom begünstigen die Schädigung der Schaltflüssigkeit außerordentlich. Der Schaltstromverstärker 9 liefert an seinem Ausgang 10 ein positives und/oder negatives Spannungsäquivalent zum Eingangsstrom. Dieses Spannungsäquivalent wird einer Gleichrichter-Integrator-Kombination 12 + 13 zugeführt. Der Gleichrichter ist vorzugsweise ein Einweg-Gleichrichter. Der Intergrator kann passiv oder aktiv, z. B. mit Operationsverstärkern, aufgebaut sein. Seine Lade- und Entlade-Zeitkonstanten sind vorzugsweise verschieden voneinander, letztere größer als die erste. Der Schaltverstärker 15 schaltet erst, wenn die Integrator-Ausgangsspannung dessen Schaltschwelle übersteigt. Der Integrator 13 integriert die Impulse zu einem statisch auswertboren DC-Pegel. Another advantage of the arrangement with the differentiator connected in series with the switch 1 is that the current flowing through the switch is in any case completely free of direct current components which would otherwise occur, for. B. already occur with slight asymmetry of the square wave voltage, or in the case of inequality of diode or transistor base paths in the switching circuit. DC components in the switching current favor damage to the switching fluid. The switching current amplifier 9 supplies a positive and / or negative voltage equivalent to the input current at its output 10 . This voltage equivalent is fed to a rectifier-integrator combination 12 + 13 . The rectifier is preferably a one-way rectifier. The integrator can be passive or active, e.g. B. with operational amplifiers. Its charge and discharge time constants are preferably different from one another, the latter larger than the first. The switching amplifier 15 only switches when the integrator output voltage exceeds its switching threshold. The integrator 13 integrates the pulses to a statically evaluable DC level.

Zusätzlich werden durch die Ladezeitkonstante bereits die Fehlimpulse am Integrator abgefangen, die auf kurzzeitiges fehlerhaftes Schließen des Neigungsschalters 1 zurückgehen, oder anderweitig durch Einstreuung auftreten.In addition, the incorrect impulses on the integrator are trapped by the charging time constant, which are due to brief faulty closing of the inclination switch 1 , or otherwise occur due to interference.

Durch die Entladezeitkonstante wird bereits das Fehlverhalten abgefangen, das durch kurzzeitiges fehlerhaftes Öffnen des Neigungsschalters entstehen kann. Die beiden Zeitkonstanten bilden das erste Prüfkriterium für das Schaltsignal. Mit dem nichtinvertierten Ausgangssignal des Schaltverstärkers 15 wird das Zeitverzögerungsglied 18 gesetzt. Es ist beispielsweise aufgebaut aus retriggerbaren, rücksetzbaren Monoflops, oder aus einem rücksetzbaren Schieberegister. Das Schaltsignal erscheint an dessen Ausgang 21 um eine Zeit versetzt, die mit dem Stellglied 19 einstellbar ist. Das Stellglied ist entweder direkt ein Potentiometer, oder z. B. ein Taktgenerator, dessen Taktfrequenz einstellbar ist.The faulty behavior that can arise from briefly faulty opening of the tilt switch is already intercepted by the discharge time constant. The two time constants form the first test criterion for the switching signal. The time delay element 18 is set with the non-inverted output signal of the switching amplifier 15 . For example, it is made up of retriggerable, resettable monoflops, or a resettable shift register. The switching signal appears offset at its output 21 by a time that can be set with the actuator 19 . The actuator is either directly a potentiometer, or z. B. a clock generator whose clock frequency is adjustable.

Mit dem invertierten Ausgangssignal des Schaltverstärkers wird das Zeitverzögerungsglied 18 zurückgesetzt. Die Kombination des Zeitverzögerungsglieds mit dem Schaltverstärker in dieser Weise ergibt für das Schaltsignal eine Prüfstrecke, mit der Prüfung auf Zeit- bzw. auf ausreichende Länge. Nur wenn das Schaltsignal auf der Leitung 16 länger absteht, als die eingestellte Verzögerungszeit, erscheint es auf der Leitung 21 und setzt den Speicher 22 über dessen S-Eingang. Die Verzögerungszeit ist somit das zweite Prüfkriterium für das Schaltsignal. Ist das Signal kürzer, wird es durch das Signal auf Leitung 17 und den R-Eingang von 18 wieder gelöscht, solange es sich noch auf dem Durchmarsch befindet. Diese Prüfung des Schaltsignals lässt sich grundsätzlich auch noch mit anderen, hier nicht dargestellten Anordnungen erreichen, indem z. B. dem Schaltverstärker 15 direkt ein JK-Flipflop nachgeschaltet wird, dessen Takteingang von einem durch das Schaltsignal getriggerten Monoflop angesteuert wird.The time delay element 18 is reset with the inverted output signal of the switching amplifier. The combination of the time delay element with the switching amplifier in this way results in a test path for the switching signal, with the test for time or for a sufficient length. Only if the switching signal on line 16 is longer than the set delay time does it appear on line 21 and sets memory 22 via its S input. The delay time is therefore the second test criterion for the switching signal. If the signal is shorter, it is deleted by the signal on line 17 and the R input of 18 as long as it is still on the march. This test of the switching signal can in principle also be achieved with other arrangements not shown here, for example by B. the switching amplifier 15 is followed directly by a JK flip-flop, the clock input of which is driven by a monoflop triggered by the switching signal.

Mit dieser Prüfung auf Zeit erreicht man eine sehr effektive Auswertung bzw. Selektion der Schaltsignale hinsichtlich ihres zufälligen oder gewollten Zustandekommens, indem als Meldeelement, inbesondere im mobilen Einsatz, wird durch diese Aus- bzw. Bewertung wesentlich gesteuert. Gegenüber anderen Lösungen, z. B. der Filterung des Schaltsignals o. ä. hat diese Methode zusätzlich den Vorzug, daß sie vorgeschichtsunabhängig arbeitet. Es können z. B. vor einem "richtigen" Impuls beliebig viele "falsche" kommen, ohne daß sich an dem Prüfkriterium irgend etwas ändert, d. h., es kann kein falsches Signal durchschlüpfen, weil vorher schon ein paar Signale mit vorbereitender, d. h. das Prüfkriterium ändernder Wirkung da waren.With this temporary check, a very effective evaluation or selection of the Switch signals with regard to their accidental or deliberate occurrence by as Reporting element, particularly in mobile use, is based on this evaluation or assessment essentially controlled. Compared to other solutions, e.g. B. the filtering of the switching signal or the like. This method also has the advantage that it works independently of the prehistory. It can e.g. B. before a "right" impulse, any number of "wrong" come without anything changes the test criterion, d. that is, it cannot slip through the wrong signal, because a few signals with preparatory, i.e. H. changing the test criterion Effect there were.

Ist der Speicher 22 durch ein solchermaßen geprüftes Signal gesetzt, steuert dieser über Leitung 24 den Endverstärker 25, und damit das Anzeigeelement 26 an. Dieses kann außer einer Lampe zusätzlich oder alternativ z. B. sein, eine Hupe, ein Relais, ein Magnetventil, ein Hubmagnet o-ä-.If the memory 22 is set by a signal tested in this way, it controls the power amplifier 25 , and thus the display element 26, via line 24 . In addition to a lamp, this can additionally or alternatively, for. B. be a horn, a relay, a solenoid valve, a solenoid or the like.

Das Rücksetzen des Speichers 22 geschieht vorzugsweise nicht automatisch mit dem Öffnen des Neigungsschalters 1. Insbesonders beim Einsatz des Neigungsschalters als Gefahrenmelder, z. B. beim Erreichen einer unzulässigen Schieflage einer mobilen Maschine, ist es aus Sicherheitsgründen angezeigt, das Rücksetzen der Gefahrenmeldung erst nach einer willentlichen Prüfung vorzunehmen. Um Irrtümer bei der Prüfung oder Mißbrauch auszuschließen, muß aber gleichzeitig gewährleistet sein, daß der Speicher 22 tatsächlich erst dann zurückgesetzt werden kann, nachdem die Gefahr beseitigt wurde. Erst dann darf das Anzeigelement erlöschen. Dies wird erreicht, indem in den Rücksetzpfad des Speichers 22 ein Schalter 23 eingefügt wird, dieser aber erst aktiv werden kann, wenn der Neigungsschalter wieder in der Ausgangslage, d. h. im Ausgangszustand ist. Dem Schalter wird hierzu das invertierte Ausgangssignal des Schaltverstärkers 15 zugeführt. Leitung 17 bleibt solange spannungslos, und damit der Schalter 23 inaktiv, bis der Schaltverstärker tatsächlich zurückgeschaltet hat.The memory 22 is preferably not reset automatically when the tilt switch 1 is opened . Especially when using the tilt switch as a hazard detector, e.g. B. when an impermissible skew of a mobile machine is reached, it is advisable for safety reasons to reset the hazard message only after a voluntary check. In order to rule out errors during the test or misuse, it must be ensured at the same time that the memory 22 can actually only be reset after the risk has been eliminated. Only then can the display element go out. This is achieved by inserting a switch 23 into the reset path of the memory 22 , but this switch can only become active when the tilt switch is again in the initial position, ie in the initial state. For this purpose, the switch is supplied with the inverted output signal of the switching amplifier 15 . Line 17 remains de-energized and switch 23 inactive until the switching amplifier has actually switched back.

Eine andere Methode ist, das Rücksetzsignal für den Speicher 22 gegenüber dem Setzsignal nachrangig zu machen. Eine Lösung hierzu wird im Ausführungsbeispiel Fig. 3 gezeigt. Bei der Anwendung der gesamten Anordnung Fig. 1 in der Praxis muß der Neigungsschalter bezüglich seiner Winkellage und die Auswerteschaltung bezüglich ihrer Selektionseigenschaften dem Individualfall angepasst werden können. Letzteres geschieht mit dem Stellglied 19 unter Beobachtung der Anzeige 26. Die Einstellung der Winkellage, ebenfalls mit der Anzeige 26 ist unbefriedigend, weil der Schaltzustand des Neigungsschalters stets nur nach der Selektion, d. h. verzögert angezeigt wird. Another method is to make the reset signal for memory 22 subordinate to the set signal. A solution to this is shown in the exemplary embodiment in FIG. 3. When the entire arrangement shown in FIG. 1 is used in practice, it must be possible to adapt the tilt switch with regard to its angular position and the evaluation circuit with regard to its selection properties to the individual case. The latter is done with the actuator 19 while observing the display 26 . The setting of the angular position, also with the display 26, is unsatisfactory because the switching state of the tilt switch is always only displayed after the selection, ie with a delay.

Erfindungsgemäß ist deshalb ein zweites Anzeigeelement 11 vorgesehen, das vor dem Integrator 13 vorzugsweise am Ausgang des Schaltstromverstärkers angeschlossen wird, und das den Schaltzustand spontan, bzw. unverzögert anzeigt.According to the invention, a second display element 11 is therefore provided, which is preferably connected in front of the integrator 13 at the output of the switching current amplifier and which indicates the switching state spontaneously or without delay.

Bei Anwendungen, bei denen z. B. keine schnellen Bewegungen, Erschütterungen, Stöße, Schwingungen o. ä. auf den Neigungsschalter einwirken, kann auf das Zeitverzögerungsglied 18 verzichtet werden. Zur Beseitigung "falscher" Schaltimpulse genügt dann der Integrator 13 allein. In diesem Fall wird der Setzeingang S des Speichers 22 mit dem Ausgang des Schaltverstärkers 15 direkt verbunden, dargestellt durch die gestrichelte Linie 16.In applications where e.g. B. no rapid movements, shocks, shocks, vibrations or the like act on the tilt switch, the time delay element 18 can be dispensed with. The integrator 13 alone is then sufficient to eliminate "incorrect" switching pulses. In this case, the set input S of the memory 22 is connected directly to the output of the switching amplifier 15 , represented by the dashed line 16 .

Die nachfolgenden Ausführungsbeispiele sind im Wesentlichen und für den Fachmann verständlich auf das Blockschema Fig. 1 rückführbar. Die weitere Beschreibung der Ausführungsbeispiele beschränkt sich deshalb auf das Wesentliche, Neue oder Vorteilhafte.The following exemplary embodiments are essentially traceable to the person skilled in the art and can be traced back to the block diagram in FIG. 1. The further description of the exemplary embodiments is therefore limited to the essential, new or advantageous.

Description Fig. 2

Das Schaltbild Fig. 2 ist das genaue, realisierte Äquivalent zum Blockschaltbild Fig. 1 Zwischen den Plus- und Masseschienen 3 u. 2 sind angschlossen, bzw. angeordnet:
The circuit diagram Fig. 2 is the exact, realized equivalent to the block diagram Fig. 1 Between the plus and ground rails 3 u. 2 are connected or arranged:

1. 1.) The rectangular generator, consisting of two inverters 40 and 41 , the capacitor 42 and the resistors 43 and 44 , in a known standard circuit (see also prior art, G 91 06 526.7, Fig. 4).
The square wave generator supplies a square wave voltage,
2. 2.) the differentiator, consisting of the series connection of capacitor 5 with resistor 6 , and resistor 47 . If the contacts 7 and 8 of the inclination switch 1 are bridged by the switching fluid (corresponds to the working position), the differentiator supplies AC switching pulses to the input of the switching current amplifier 48 .
3. 3.) The switching current amplifier 48 . It also consists of an inverter.
All inverters in FIG. 2 are expediently implemented with a commercially available IC, preferably a 6-way inverter in CMOS technology. Since its inputs are in the megohm range, and because of the inverter function, the input resistance of the inverter 48 is designed as a real resistor 47 and is switched to plus.
In this arrangement, the switching current amplifier delivers positive voltage pulses.
4. 4.) the rectifier-integrator combination, consisting of the series connection of the resistor 49 with the diode 50 and the capacitor 52 to ground. Resistor 51 is parallel to resistor 49 and diode 50 . Resistor 49 essentially determines the charge time constant, resistor 51 the discharge time constant of the integrator, provided that it is advantageous and advantageous that resistor 51 <versus resistor 49 .
With a suitable choice of these resistors, the integrating capacitor 52 of regular, periodically arriving pulses after t = ∞ to its maximum value, z. B. charged to 60% of the supply voltage. If no, or only a few false pulses arrive, the integrating capacitor does not reach this voltage level.
5. 5.) The switching amplifier 59 . It consists of two inverters 55 and 56 and two resistors, 54 and 57 , has a defined switching threshold, which, for. B. is 50% of the supply voltage. The circuit of the elements 54 to 57 shown results in a standard Schmitt trigger circuit, which is known to the person skilled in the art, and the further description of which will be omitted.
The switching amplifier, or here Schmitt trigger 59, outputs an H signal to the subsequent time delay element 60 when the integrating capacitor 52 has reached its switching threshold (50% of Ub).
6. 6.) The delay element 60 . It consists of two monoflops, which are connected in series as a delay line in a known circuit. The switching time of the first monoflop results in the delay time t. This is also determined in a known manner by the capacitor 61 and the resistor 62 . The latter is designed as a potentiometer and serves as a transmitter for specifying the time t. The reset input R, common to both monoflops, is connected to the inverting output 58 of the switching amplifier 59 . As soon as this switches back, the output 58 goes high and sets the monoflop chain to output signal low without delay. If the time t is not reset, the tested switching signal appears as a positive pulse at output Q of the second monoflop.
7. 7.) The memory 63 . It consists of two NOR gates 64 and 65 , and the resistors 67 and 68 , which are also connected in a known manner to form the RS flip-flop. The memory is set via its set input S by output Q, but cannot be reset by it. (high dominance of the NOR inputs). L signal appears permanently at memory output 66 .
The reset takes place via input R. This is connected via switch 23 to inverting output 58 of switching amplifier 59 . If the switch 23 is actuated, this has no effect as long as the output 58 is low, ie the tilt switch 1 . has not reopened. You can only reset after opening it.
8. 8.) The power amplifier. It consists of the pnp transistor 71 and the resistor 70 , which is connected between the base of the transistor and the output 66 of the memory 63 . The transistor becomes conductive as soon as the memory 63 is set, ie the low signal appears at the output 66 . The amplifier output is the collector.
9. 9.) The display elements. They are designed once as an incandescent lamp 26 and once as a light-emitting diode 46 with a series resistor 45 . The former lies between the collector of transistor 71 and ground, the latter lie as a series connection between the output of switching current amplifier 48 and ground.
The overall function of the circuit in FIG. 2 and the representation of the unselected and the selected switching signals with the two display elements have already been sufficiently explained in the description of FIG. 1.

Description Fig. 3.

Die Schaltung Fig. 3 ist geeignet für Anwendungen, bei denen der Neigungsschalter keine, oder nur wenige fehlerhafte Schaltimpulse produziert, d. h., also kaum Stößen, Schwingungen oder Ä. ausgesetzt ist. Das Zeitverzögerungsglied zur sekundären Selektion der Schaltimpulse kann deshalb entfallen.The circuit Fig. 3 is suitable for applications in which the tilt switch produces no or only a few faulty switching pulses, that is, hardly any shocks, vibrations or Ä. is exposed. The time delay element for the secondary selection of the switching pulses can therefore be omitted.

Vorteil der Schaltung ist, daß sie mit sehr geringem Bauelementeaufwand auskommt, d. h. kostengünstig ist. An aktiven Bauelementen, bzw. Halbleitern werden nur ein IC, zwei Dioden und zwei Transistoren benötigt. Da das Zeitverzögerungsglied fehlt, kann auch auf das Anzeigeelement hinter dem Schaltstromverstärker 81 verzichtet werden. The advantage of the circuit is that it requires very little components, ie it is inexpensive. Only one IC, two diodes and two transistors are required for active components or semiconductors. Since the time delay element is missing, the display element behind the switching current amplifier 81 can also be dispensed with.

Bis zu Neigungsschalter 1 ist die Schaltung mit Fig. 2 identisch. Der Schaltverstärker 86 ist mit nur einem Inverter realisiert. Wegen der dadurch bedingten Inversion des Schaltsignals ist zur Korrektur der vorangehende Teil, nämlich der Schaltstromverstärker 81 mit Widerstand 80, und die Gleichrichter-Integrator-Kombination 82-84 negativ aufgebaut. Die Funktion dieses Teils ist jedoch sinngemäß wie bei der Schaltung Fig. 2.Up to the tilt switch 1 , the circuit is identical to FIG. 2. The switching amplifier 86 is realized with only one inverter. Because of the inversion of the switching signal caused thereby, the preceding part, namely the switching current amplifier 81 with resistor 80 , and the rectifier-integrator combination 82-84 are constructed negatively for correction. However, the function of this part is analogous to that of the circuit in FIG. 2.

Als Speicher und gleichzeitig Endverstärker dienen zwei Transistoren in Selbsthalteschaltung, Elemente 87 bis 94. Diese Schaltung ist dem Fachmann ebenfalls bekannt, auf eine detaillierte Beschreibung wird daher verzichtet.Two transistors in self-holding circuit, elements 87 to 94, serve as the memory and at the same time as the output amplifier. This circuit is also known to the person skilled in the art, and a detailed description is therefore omitted.

Der Speicher wird über den Widerstand 87, der zwischen die Basis von Transistor 89 und den Ausgang des Schaltverstärkers geschaltet ist, gesetzt, und über die Rückführung Widerstand 93 und Diode 94, im gesetzten Zustand gehalten. Die Diode 94 erfüllt die Funktion einer ODER-Verknüpfung an der Basis des Transistors 89 für das Schalt- und für das rückgeführte Signal. Vorzugsweise wird noch Widerstand 93< Widerstand 87 gemacht, der Speicher kann dann vom Schaltverstärker 86 nicht rückgesetzt werden. Das Rücksetzen erfolgt durch Schließen des Schalters 23. Punkt R wird auf Masse gesetzt, d. h. das Rückführungssignal kurzgeschlossen. Dies führt jedoch tatsächlich nur dann zum Rücksetzvorgang, wenn gleichzeitig das Setzsignal verschwunden ist. Wegen Diode 94 ist dieses bevorrechtigt, bzw. im H-Zustand dominant.The memory is set via resistor 87 , which is connected between the base of transistor 89 and the output of the switching amplifier, and via the feedback resistor 93 and diode 94 , kept in the set state. The diode 94 performs the function of an OR operation at the base of the transistor 89 for the switching and for the returned signal. Resistor 93 <resistor 87 is preferably also made, the memory cannot then be reset by switching amplifier 86 . The reset is carried out by closing the switch 23 . Point R is set to ground, ie the feedback signal is short-circuited. However, this actually only leads to the reset process if the set signal has disappeared at the same time. Because of diode 94 , this is preferred or dominant in the H state.

Das Anzeigeelement 26 und seine Funktion ist mit Schaltung Fig. 2 wiederum indentisch. The display element 26 and its function is again identical with the circuit in FIG. 2.

Description Fig. 4.

Die Schaltung Fig. 4 ist geeignet für Anwendungen, bei denen das Rücksetzen des Speichers nicht willentlich, vorzugsweise manuell erfolgen soll, wie in den vorangegangenen Beispielen, sondern automatisch, d. h. gesteuert vom Neigungsschalter bei dessen Rückkehr in die Ruhelage. Vorteilhafterweise werden dabei die Rücksetz-Schaltimpulse dem gleichen Prüfprinzip unterworfen, wie die Setzimpulse im Beispiel der Fig. 2.The circuit Fig. 4 is suitable for applications in which the memory should not be reset intentionally, preferably manually, as in the previous examples, but automatically, ie controlled by the tilt switch when it returns to the rest position. The reset switching pulses are advantageously subjected to the same test principle as the set pulses in the example in FIG. 2.

Bis zum Schaltverstärker 59 ist die Schaltung mit Fig. 2 identisch, ebenfalls identisch mit Fig. 2 ist der Speicher 63, der Endverstärker 70 +-71 und die Anzeigeelemente 26, 45 + 46 und deren Funktion. Neu sind der gesteuerte Rücksetzpfad und nunmehr zwei Zeitverzögerungsglieder 100 und 101, die mit Schieberegistern realisiert sind, sowie die Erzeugung von zwei Verzögerungszeiten mit 2 Taktgebern 104 bis 108 und 110 bis 114. . Up to the switching amplifier 59, the circuit 2 is identical, also identical to Figure 2, the memory 63, the power amplifier 70 + -. 71 and the display elements 26, 45 + 46 and their function. New are the controlled reset path and now two time delay elements 100 and 101 , which are implemented with shift registers, and the generation of two delay times with two clock generators 104 to 108 and 110 to 114 .

Das Schieberegister 100 liegt mit seinem Data-Eingang D am Ausgang 103, mit seinem Rücksetzeingang R am invertierenden Ausgang 102 des Schaltverstärkers 59. Sein Ausgang Q ist mit dem Setzeingang S des Speichers 63 verbunden.The shift register 100 has its data input D at the output 103 and its reset input R at the inverting output 102 of the switching amplifier 59 . Its output Q is connected to the set input S of the memory 63 .

Das Schieberegister 101 ist mit seinem Data- und mit seinem Rücksetzeingang komplementär zum Schieberegister 100 an den Ausgängen des Schaltverstärkers 59 angeschlossen. Sein Ausgang Q ist mit dem Rücksetzeingang R des Speichers 63 verbunden.The shift register 101 is connected with its data input and with its reset input complementary to the shift register 100 at the outputs of the switching amplifier 59 . Its output Q is connected to the reset input R of the memory 63 .

Die Clock-Eingänge C der beiden Schieberegister werden über die Leitung 109 und 115 von den beiden Takt-Generatoren 104 bis 108, bzw. 110 bis 114 als Geber angesteuert. Diese Taktgeneratoren sind zweckmäßigerweise gleich aufgebaut wie der Rechteckgenerator 40 bis 44, in der Frequenz jedoch nicht fest, sondern mit den Potentiometern 107 und 113 einstellbar.The clock inputs C of the two shift registers are controlled via line 109 and 115 by the two clock generators 104 to 108 and 110 to 114 as transmitters. These clock generators are expediently constructed in the same way as the square-wave generator 40 to 44 , but their frequency is not fixed, but can be adjusted with the potentiometers 107 and 113 .

Die mit den Schieberegistern 100 und 101 erzeugten Verzögerungszeiten ergeben sich unmittelbar aus der Periodenzeit der Takte, dividiert durch die Stellenzahl des jeweils benutzten Q-Ausgangs des Schieberegisters. Damit besteht bei dieser Schaltung die Möglichkeit, die Verzögerungszeiten digital darzustellen, bzw. anzuzeigen.The delay times generated with shift registers 100 and 101 result directly from the period time of the clocks, divided by the number of digits of the Q output of the shift register used in each case. This circuit enables the delay times to be displayed or displayed digitally.

Ist die Verzögerungszeit, bzw. Prüfzeit für das Setz- und das Rücksetzsignal stets gleich, genügt ein Taktgenerator. Die Clock-Eingänge C der Schieberegister 100 und 101 werden dann zusammen an den Ausgang eines Taktgenerators angeschlossen. If the delay time or test time for the set and the reset signal is always the same, a clock generator is sufficient. The clock inputs C of shift registers 100 and 101 are then connected together to the output of a clock generator.

Die Prüfung bzw. Selektion der Schaltsignale erfolgt sinngemäß gleich wie bei der Monoflop- Kette 60 in Fig. 2. Ein in den Data-Eingang D des Schieberegisters 100 eingespeistes Schaltsignal durchläuft dieses im Rhythmus des eingegeben Takts. Schaltet der Schaltverstärker 59 wieder zurück, bevor das in der Kette befindliche Signal den Ausgang Q erreicht, erhält dessen Rücksetzeingang R des Schieberegisters 100 vom Ausgang 102 H- Signal. Das im Schieberegister befindliche Signal wird dann gelöscht, analog zur Fig. 2 hat es somit die Prüfung nicht bestanden.The switching signals are checked or selected in a manner analogous to that of the monoflop chain 60 in FIG. 2. A switching signal fed into the data input D of the shift register 100 runs through this in the rhythm of the input clock. If the switching amplifier 59 switches back again before the signal in the chain reaches the output Q, its reset input R of the shift register 100 receives an H signal from the output 102 . The signal in the shift register is then deleted, analogously to FIG. 2, it has therefore not passed the test.

In derselben Weise geschieht die Prüfung des Rücksetzsignals mit dem Schieberegister 101. Geht der Neigungsschalter 1 in seine Ruhelage zurück, setzen die Stromimpulse aus, und der integrierende Kondensator 52 wird über den Widerstand 51 entladen. Ist dessen Spannung unter die Schaltschwelle des Schaltverstärkers 59 gefallen, schaltet dieser zurück, d. h., Ausgang 102 wird high, Ausgang 103 low. Das jetzt am Dataeingang D des Schieberegisters 101 entstehende H-Rücksetzsignal durchläuft dieses im Rhythmus des Takts, der über die Leitung 115 eingegeben wird. Behält der Neigungsschalter 1 bzw. der Schaltverstärker 59 den Aus-Zustand solange bei, bis das H. Signal den Ausgang Q des Schieberegisters erreicht hat, wird der Speicher 63 über dessen Eingang R zurückgesetzt,' die Anzeige 26 erlischt. Dauert der Auszustand des Neigungsschalters 1, z. B. aufgrund eines Stoßes oder einer Schwingung nur kurzzeitig, d. h. kürzer als die Laufzeit des H-Rücksetzsignals im Schieberegister 101, dann wird dieses über den Ausgang 103 weiterlaufende H-Setzsignal gelöscht, bevor es den Ausgang Q erreicht. Analog zu oben hat es dann die Prüfung nicht bestanden, das Rücksetzen des Speichers 63 unterbleibt, die Anzeige 26 erlischt nicht. Insgesamt erreicht man damit sowohl für die Einschalt-, als auch für die Ausschalt-Funktion der Schaltung nach Fig. 4 eine optimale qualitative Verbesserung gegenüber Fehlverhalten. bzw. Störungen des Neigungsschalters 1.The reset signal 101 is checked in the same way with the shift register 101 . When the tilt switch 1 returns to its rest position, the current pulses are suspended and the integrating capacitor 52 is discharged via the resistor 51 . If its voltage has fallen below the switching threshold of switching amplifier 59 , it switches back, that is, output 102 goes high, output 103 low. The H reset signal which now arises at data input D of shift register 101 passes through this in the rhythm of the clock which is input via line 115 . If the tilt switch 1 or the switching amplifier 59 maintains the off state until the H. signal has reached the output Q of the shift register, the memory 63 is reset via its input R, the display 26 goes out. If the tilt switch 1 is off , e.g. B. due to a shock or an oscillation only briefly, ie shorter than the running time of the H reset signal in the shift register 101 , then this H setting signal which continues through the output 103 is deleted before it reaches the output Q. Analogously to the above, it then failed the test, the memory 63 was not reset, the display 26 does not go out. Overall, an optimal qualitative improvement over malfunction is achieved both for the switch-on and the switch-off function of the circuit according to FIG. 4. or malfunctions of the tilt switch 1 .

Claims

1. Control and evaluation circuit for tilt switch with an AC voltage generator, preferably a square wave generator, and a switching current amplifier connected downstream of the tilt switch, the tilt switch preferably having a periodic alternating current flowing through it, characterized in that the alternating current flowing through the tilt switch is pulse-shaped.

2. Control and evaluation circuit according to claim 1, characterized in that the output (the outputs) of the AC voltage generator is followed by at least one differentiator ( 5 + 6 ).

3. Control and evaluation circuit according to claim 2, characterized in that the differentiating element consists of the series connection of a capacitor ( 5 ) and a discrete ohmic resistor ( 6 ).

4. Control and evaluation circuit according to one of the preceding claims, characterized in that the switching current amplifier ( 9 ) is followed by an integrator ( 12 + 13 ).

5. Control and evaluation circuit according to claim 4, characterized in that the integrator a further switching current amplifier with a defined threshold voltage, for. B. a Schmitt trigger ( 59 ) is connected downstream.

6. Control and evaluation circuit according to one of the preceding claims, characterized featured, that for evaluation or selection of the switching signals, this is a test for signal duration be subjected.

7. Control and evaluation circuit according to claim 6, characterized in that the evaluation circuit for selection or testing of the switching signals has at least one time delay element ( 18 ), and that the delay time of the time delay element with an actuator ( 19 ) is variable.

8. Control and evaluation circuit according to claim 6 or 7, characterized in that the time delay element ( 18 ) consists of one or more resettable monoflops ( 60 ) ( 60 ), and their reset input (R) with the Q output ( 58 ) of the switching amplifier ( 59 ) is connected.

9. Control and evaluation circuit according to claim 7 or 8, characterized in that the actuator ( 19 ) is a potentiometer ( 62 ).

10. Control and evaluation circuit according to claim 6 or 7, characterized in that the time delay element ( 18 ) is a shift register ( 100 ), the data input (D) with the Q output ( 103 ) and the reset input (R) with the Q. - Output ( 102 ) of the switching amplifier ( 59 ) is connected.

11. Control and evaluation circuit according to claim 10, characterized in that the shift register ( 100 ) is controlled by a clock generator ( 104-108 ), the cycle time of which can be changed using a potentiometer ( 107 ).

12. Control and evaluation circuit according to one of the preceding claims, characterized in that the evaluation circuit for storing the switching signal has a memory ( 22 ) with a reset input (R).

13. Control and evaluation circuit according to claim 12, characterized in that the memory consists of an RS flip-flop ( 63 ), which is preferably constructed from two NOR ( 64 , 65 ) or NAND gates.

14. Control and evaluation circuit according to claim 12, characterized in that the memory is constructed with transistors in a self-holding circuit ( 88-94 ).

15. control and evaluation circuit according to claim 12, characterized, that the memory is implemented with a GTO thyristor.

16. Control and evaluation circuit according to claim 12 to 15, characterized, that a reset signal is only available at the reset input (R) or gate or takes effect when the tilt switch has returned to its initial or rest position.

17. Control and evaluation circuit according to claim 16, characterized in that the reset signal at the inverting output Q ( 17 , 58 , 102 ) of the switching amplifier ( 15 , 59 ) is removed.

18. Control and evaluation circuit according to claim 16, characterized, that the set signal for the memory is dominant over the reset signal or is privileged.

19. Control and evaluation circuit according to claim 18, characterized in that the input of the memory ( 88-94 ) is preceded by an OR operation ( 87 , 94 ).

20. Control and evaluation circuit according to one of claims 12 to 19, characterized in that the reset signal is supplied to the memory via a contact ( 23 ) which is independent of the rest of the circuit.

21. Control and evaluation circuit according to one of claims 12 to 17, characterized in that the reset signal is supplied to the memory with a time delay via a second delay element ( 101 ).

22. Control and evaluation circuit according to claim 21, characterized in that the second time delay element ( 101 ) and its actuator ( 110 to 114 ) is basically constructed the same as the first ( 100 ) that its setting or data input (D) and its reset input (R) complementary to the inputs of the first time delay element ( 100 ) at the Q and Q outputs ( 103 and 102 ) of the switching amplifier ( 59 ), and that its output (Q) with the reset input (R) of the memory ( 63 ) is connected.

23. Control and evaluation circuit according to claim 21 or 22, characterized in that the delay time of the second delay element ( 101 ) is adjustable independently of that of the first ( 100 ).

24. Control and evaluation circuit according to one of claims 4 to 22, characterized in that the switching state of the tilt switch is displayed at least twice by display elements ( 11 , 26 ), the first display element ( 11 ) on a, in front of the integrator ( 12 ) lying circuit point, and the last is connected to a circuit point of the signal path lying after the memory ( 26 ).