DE1945899B2 - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same

Info

Publication number
DE1945899B2
DE1945899B2 DE19691945899 DE1945899A DE1945899B2 DE 1945899 B2 DE1945899 B2 DE 1945899B2 DE 19691945899 DE19691945899 DE 19691945899 DE 1945899 A DE1945899 A DE 1945899A DE 1945899 B2 DE1945899 B2 DE 1945899B2
Authority
DE
Germany
Prior art keywords
semiconductor
main surface
intermediate piece
plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691945899
Other languages
German (de)
Other versions
DE1945899A1 (en
Inventor
Yuichiro Sakai Kaname Ko daira Homma Makoto Suginami Oya, (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1945899A1 publication Critical patent/DE1945899A1/en
Publication of DE1945899B2 publication Critical patent/DE1945899B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

fio Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Unterlage mit einer isolierenden Hauptoberfläche und einer auf dieser angebrachten Mehrzahl von leitenden Flächenteilen, einem Halbleiterplättchen mit einer ersten und einer zweiten Hauptoberfläche und einer auf der ersten, der Hauptoberfläche der Unterlage zugewandten Hauptoberfläche angebrachten Mehrzahl von mit den zugehörigen leitenden Flächenteilen verbundenen Elektroden und einer Platte mit einer gegenüber der zweiten Hauptoberfläche des Halbleiteiplättchens größeren und dieser zugewandten Hauptoberfiäche in einem bestimmten, von einer mit der Platte verlöteten Zwischenschicht eingenommenen Abstand vom Halbleiterplättchen und ein Verfahren zu ihrer Herstellung, wobei es besonders um eine integrierte Schaltkreisvorrichtung geht.fio The invention relates to a semiconductor device with a base with an insulating main surface and one attached to it A plurality of conductive surface parts, a semiconductor die having a first and a second Main surface and one on the first, the main surface of the base facing main surface attached plurality of electrodes connected to the associated conductive surface parts and a plate with a larger than the second main surface of the semiconductor die and this facing main surface in a certain, of one soldered to the plate Interlayer spaced from the semiconductor wafer and a process for its production, more particularly, an integrated circuit device.

Bisher ist einerseits bereits die Flächenverbindungstechnik bekannt, bei der allgemein eine HaIbleiterplattc mit einer Oberfläche, auf der eine große Zahl von Elektroden angebracht ist. umgekehrt auf einer Trägerplatte mit einer Mehrzahl von leitenden Flächenteilen derart angeordnet wird, daß die Elektroden entsprechend mit den leitenden Flächcntcilen auf der Trägerplatte verbunden werden.So far, on the one hand, the surface connection technology is already known, in which a semiconductor plate in general with a surface on which a large number of electrodes are attached. reversed on a carrier plate with a plurality of conductive surface parts is arranged such that the electrodes be connected accordingly to the conductive surface parts on the carrier plate.

Eine solche Flächenverbindungstechnik ist insofern vorteilhaft, als sich ein guter Arbeitswirkungsgrad und eine hohe Verläßlichkeit der hergestellten Vorrichtung erzielen lassen, da keine feinen Ziiführungsclrähtc zur Verbindung eines Halbleiterplättchens und einer Verdrahtungsbasisplatte erforderlich sind, hat jedoch den Nachteil, daß der Temperaturanstieg des Halbleiterplättchens groß wird, da die Basisplatte und das Halbleiterplättchen nur über kleine Elektrodcnzoncn verbunden sind, der Wärmewiderstand zwischen dem Halbleiterplättchen und der Verdrahtungsbasisplatte daher groß wird und die im Halbleiterplättchen erzeugte Wärme nicht gut abgeleitet werden kann. Daliei ist auch der elektrische Leistmgsvcrbrauch in dem Halbleilerplätlchen begrenzt, und es wird schwierig, ''ine große Zahl von Schaltkreiselemenlen in einem Halbleiterplättchen zu integrieren (Ciroßz.ihlintciiration). Außerdem ist. wenn eine Verdrahtimjisbasisplatte init einer großenSuch a surface joining technique is advantageous in that it results in good working efficiency and can achieve a high reliability of the manufactured device, since no fine feed wires are required to connect a semiconductor die and a wiring base plate, however, has a disadvantage that the temperature rise of the semiconductor die becomes large because of the base plate and the semiconductor wafer only via small electrode zones are connected, the thermal resistance between the semiconductor die and the wiring base plate therefore, it becomes large and the heat generated in the semiconductor die does not dissipate well can be. Daliei is also the electrical power consumption limited in the semiconductor chip, and it becomes difficult to `` fit a large number of circuit elements to be integrated in a semiconductor wafer (Ciroßz.ihlintciiration). Also is. when a wired imjis base plate with a large

/;ihi χ .hi Halhleiterplättehen in einem Kasten aime-Hr1Ii:.·ι ά ird. die Zahl der unterzubringenden HaHv |,.ji,-i pi;,lichen nut" Grund diese-, Mangels an Würme-[ibl'il·:: Ivgrenzt./; ihi χ .hi semiconductor plates in a box aime-Hr 1 Ii:. · ι ά ird. the number of HaHv |, .ji, -i pi;, lichen nut "reason this-, lack of worms- [ibl'il · :: Iv limits.

An. ihrerseits ist aus der USA.-Patentschrift 3 3-1'. '; !S eine Halbleitervorrichtung des eingang gen;i!i! in Aufbaues bekannt, wohei die Zwischensilo' : aus Isolierstoff sein kann, doch befaßt sich ilio. v,..ö|Tentliehung nicht mit dem Problem der \\ ;,i . -Meiuinu, sondern betrifft nur die hermetische Hin'· '--eluna des Halbleiterbauelements und eine tc'i .ugsweise. bei der der Einschluß von aus dem \L-: .deten Dichtungsmaterial austretenden Gasen \i.·,. Ion werden soll.At. in turn, from U.S. Patent 3 3-1 '. '; ! S a semiconductor device of the input gen; i! I! Known in the structure where the intermediate silo ': can be made of insulating material, but ilio is concerned. v, .. ö | Loaning not with the problem of \\;, i. -Meiuinu, but only affects the hermetic Hin '·' --eluna of the semiconductor component and a tc'i. in which the inclusion of gases escaping from the \ L -: .deten sealing material \ i. · ,. Ion is supposed to be.

! . ahnliche Halbleitervorrichtung ist auch aus den· ,ansehen Gebrauchsmuster 1 ^22 112 bekannt, won. ν·Ιι jedoch ein Keramikisolatorkörper über aufnieK'iiisierte Flächen direkt mit der Oberfläche des Hau . iierelements verbunden ist. Auf den Fall der Un.-'!iringung mehrerer Halbleiterbauelemente in eiiui l'mkapselung und deren Wärmeableitung geht dic^ Veröffentlichung nicht ein.! . Similar semiconductor device is also known from the utility model 1 ^ 22 112, where. ν · Ιι, however, a ceramic insulator body directly with the surface of the skin by means of non-stick surfaces. iierelements is connected. The publication does not go into the case of the un.- ' ! I ringing of several semiconductor components in an encapsulation and their heat dissipation.

Ais dem deutschen Gebrauchsmuster I 789 305 ist es bekannt, die öffnung eines Kastens mit einer Platte zu ■ ^schließen, die mit dem zu umkapselnden Halbleiu bauelement verbunden ist.Ais is the German utility model I 789 305 it is known to be the opening of a box with a plate to close that with the semiconducting to be encapsulated component is connected.

In der USA.-Patentschrift 3 202 888 sind Lötkugeln zum Verbinden von Kontaktzonen an einem Halbleite; bauelement mit den Zuleitungen beschrieben.In U.S. Patent 3,202,888 there are solder balls for connecting contact zones on a semiconductor; component described with the supply lines.

Nach dem Vorschlag der deutschen Offenlegungssclirii't 1044 098 soll die Wärmeableitung umkapselie. Halbleiterbauelemente im wesentlichen über die ·, !ektrodenseitige Hauptoberfläche des Halbieiterplär.chens zu einem Metallsubstratkörper bewirkt werden.According to the proposal of the German Disclosure Clirii't 1044 098 should encapsulate the heat dissipation. Semiconductor components essentially over the electrode-side main surface of the semi-conductor surface into a metal substrate body.

Per Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung der eingangs genannten Art so auszubilden, daß sie verbesserte Wärmeableiteigenschatten für mehrere Halbleiterplättcheii aufweist und gleichzeitig gegenüber einer äußeren mechanisehen Belastung sehr widerstandsfähig ist. Außerdem soll die Erfindung auch ein Verfahren zur industriellen Herstellung einer solchen Halbleitervorrichtung untei möglichst weitgehender Ausschaltung einer mechanischen Beanspruchung der Halbleiterplättchen aufzeiuen. The invention is based on the object of providing a semiconductor device of the type mentioned at the beginning to train that they have improved heat dissipation properties for several semiconductor wafers and simultaneously compared to an external mechanisehen Load is very resistant. In addition, the invention is also intended to provide a method for industrial Manufacture of such a semiconductor device with the greatest possible elimination of a mechanical Record the stress on the semiconductor wafers.

Diese Aufgabe wird erfindungsgemäß dadurch gelost, daß oie Vorrichtung eine Mehrzahl von Haib-Iciterplättchcn mit mit den leitenden Flächenteilen verbundenen Elektroden enthält, daß als Zwischenschicht zwischen der Platte und der zweiten Hauptoberlläche eines jeden Halblcitcrplättchcns je ein gesondertes Zwischen·-luck hoher Wärmeleitfähigkeit angebracht ist und daß jedes Zwischenstück sowohl mit der Ilauptobcrflächc der Platte als auch mit der zweiten Hauptoherflächc des zugehörigen HalhleitcrpHiltchcns durch Lötwerkstoff fest und gut wärmeleitend verbunden ist.According to the invention, this object is achieved by that the device comprises a plurality of Haib-Iciterplättchcn with electrodes connected to the conductive surface parts contains that as an intermediate layer between the plate and the second main surface of each half-plate there is a separate one Between · -luck high thermal conductivity is attached and that each intermediate piece with both the Ilauptobcrflächec of the plate and with the second main upper surface of the associated semiconductor element is firmly and thermally connected by soldering material.

Auf diese Weise läßt sich zusätzlich zu dem W ärmeleitweg von den Malbleiterplättchenelcktrodcn zur Unterlage ein besonders wirksamer Wärmeleitweg vdti der Rückseite der Halbleitcrplällchen durch je ein gesondertes /wischenstück /u der al'- Wärnieablcilkörpcr dienenden Platte /weeks Ableitung der in den I laiblciierpHitk'ien erzeugten Wärme schalten. der Wiinnewiderstand Hißt sich so senken, und der dann auftretende Fehler, wenn ein I lalbleiterpliittchen mit i'ini'in inoßen Wärmeentwickluniiswert nach der Flachemer!iinduiijiileelinik an einer Unterlage befestigt wird, läßt sich vermeiden. Sn läßt sieh die tatsächliche Eiiirichtungsdichle jedes Halhleiierpiä'tchens in dem Kasten verringern, und die Integraldichte der Schaltkreiselelemente im Halbleiterplättchen läßt sich gleichzeitig verbessern, wobei zusätzlich eine ausgezeichnete mechanische Widerstandsfähigkeit erzielt ist.In this way, in addition to the heat path, leakage from the conductor plates can be trodden a particularly effective heat conduction path vdti the back of the semiconductor chips through each a separate / wipe piece / u of the al'- Wärnieablcilkkörcr serving plate / weeks discharge of the heat generated in the I laiblciierpHitk'ien switch. the resistance to winnings is so lowered, and the Errors that occur when a semiconductor split with i'ini'in inoss heat development value according to the Flachemer! Iinduiijiileelinik attached to a base can be avoided. Sn lets see the actual Decrease the directional density of each halide disk in the box, and the integral density the circuit elements in the die can be improved at the same time, with additional excellent mechanical resistance is achieved.

Die Unterlage ist zweckmäßig am Bodenteil eines Kastens mit einer durch die Platte verschlossenen Öffnung angeordnet.The pad is expediently on the bottom part of a box with a closed by the plate Arranged opening.

Nach einer vorteilhaften Ausführungsart der Erfindung ragen die am Halbleiterplättchen angebrachten Elektroden über dessen Umfang parallel zu seiner L5 ersten Hauptoberfläche hinaus und sind an ihrem freien Ende mit den leitenden Flächenteilen auf der Unterlage <erbunden.According to an advantageous embodiment of the invention the electrodes attached to the semiconductor wafer protrude over its circumference parallel to its L5 first main surface and are at their free end with the conductive surface parts on the Document <bound.

Die Zwischenstücke sind vorzu^/weise kugelförmig und aus Metall, können aber auch aus relativ gut wärmeleitendem Isolierstoff bestehen. Es ist in Weiterbildung der Erfindung auch möglich, die Zwischenstücke elastisch zu gestalten.The intermediate pieces are preferably spherical and made of metal, but can also consist of insulating material that conducts heat relatively well. It's in training the invention also possible to make the intermediate pieces elastic.

Das Verfahren zur Herstellung einer erfindungsgemäßen Halbleitervorrichtung weist vorzugsweise die Merkmale auf. daß manThe method for manufacturing a semiconductor device according to the invention preferably has the characteristics on. that he

a) eine Unterlage mit einer isolierenden Hauptoberfläche und einer auf dieser angebrachten Mehrzahl von getrennten leitenden Flächenteilen schafft;a) a base with an insulating main surface and a plurality attached to it creates of separate conductive surface parts;

V) auf die isolierende Hauptoberfläche eine erste Hauptoberfläche eines Halbleiterplättchens mit einer ersten und einer zweiten Hauptoberfläche und einer auf der ersten angebrachten Mehrzahl von Elektroden auflegt und dadurch die leitenden Flächenteile mit den zugehörigen Elektroden verbindet;V) on the insulating main surface with a first main surface of a semiconductor die first and second major surfaces and a plurality mounted on the first of electrodes and thereby the conductive surface parts with the associated electrodes connects;

c) an der zweiten Hauptoberfläche des Halbleiterplättchens ein Zwischenstück mit einer größeren Wärmeleitfähigkeit als Luft befestigt;
d) eine Platte auf einer gegenüber der zweiten Hauptoberfläche größeren Hauptoberfläche mit einer Schicht aus Lötwerkstoff versieht;
e) die Schicht aus Lötwerkstoff zum Schmelzen bringt undc) an intermediate piece with a greater thermal conductivity than air is attached to the second main surface of the semiconductor die;
d) a plate is provided with a layer of soldering material on a main surface that is larger than the second main surface;
e) melts the layer of soldering material and

f) die Platte unter Herstellung eines Kontaktes zwischen dem Zwischenstück und der geschmolzenen Schicht aus Lötwerkstoff über der Unterlage anordnet.f) the plate making contact between the intermediate piece and the molten one Layer of solder arranged over the base.

Dabei befestigt man vorteilhaft die Unterlage im voraus am Bodenteil eines Kastens mit einer Öffnung und dichtet diese mittels der Platte ab. indem der Lötwerkstoff und das Zwischenstück in Kontakt kommen.It is advantageous to attach the pad in advance to the bottom part of a box with an opening and seals it by means of the plate. by placing the solder and the spacer in contact come.

Die Erfindung wird an Hand der in der Zeichnung veranschaulich!.η Ausführungsbeispiele näher erläutert; darin zeigtThe invention is illustrated by means of the exemplary embodiments illustrated in the drawing; in it shows

F i g. I einen Schnitt durch eine integrierte Schaltkreisvorrichtung gemäß einem Ausführungsbeispiel der Erfindung.F i g. I is a section through an integrated circuit device according to an embodiment of the invention.

I'ig. 2 einen Schnitt durch eine integrierte Schaltkreisvorriehtuna nach iinem gegenüber der Fig. I modifizierten Atisführungsbeispicl.I'ig. 2 shows a section through an integrated circuit device after iinem compared to FIG modified Atisführungbeispicl.

Fig. 3 einen Schnitt durch ein Halbleiterplättchen zur Erläuterung des Anbringungsvorganges des HaIbleiterplättchens nach einem Ausführungsbcispiel der Erfindung.3 shows a section through a semiconductor wafer to explain the process of attaching the semiconductor plate according to an exemplary embodiment of the invention.

Fig. 4a eine Aufsicht und 4b eine Schnittallsicht nach der Linie IYh-IVb in Fi si. 4 a eines Halbleiter-Fig. 4a is a plan view and 4b is a sectional view after the line IYh-IVb in Fi si. 4 a of a semiconductor

plattchens zur Erläuterung des Anbringungsvorganges des Halbleiterplättchens nach einem anderen Ausfiihrungsbeispiel der Erfindung.plate to explain the attachment process of the semiconductor wafer according to another embodiment of the invention.

Fig. 5a und 5b Schnittansichten zur Darstellung einer ersten und einer zweiten Ausführungsart des Wärmeableitkörperbefestigungsaufbaues nach der Erfindung. 5a and 5b are sectional views for illustration a first and a second embodiment of the Heat sink mounting structure according to the invention.

F i g. <S a und 6 b Schnittansichten von Ausführungsbeispielen je einer Abwandlung eines Zwischenstückes. F i g. <S a and 6 b sectional views of exemplary embodiments one modification of an intermediate piece each.

Fig. 7a und 7b Schnittansichten einer Flächenverbindungs - Integriertschaltkreisvorrichtung nach noch einem weiteren Ausführungsbeispiel der Erfindung und7a and 7b are sectional views of a surface connection Integrated circuit device according to yet another embodiment of the invention and

F i g. 8 einen Schnitt durch einen VVärmeableitkörperaufbau nach einem anderen Ausführungsbeispiel der Erfindung.F i g. 8 is a cross-sectional view of a heat sink assembly according to another embodiment of the invention.

In F i g. 1 ist ein Fall einer integrierten Schaltkreisvorrichtung entsprechend einem Ausführungsbeispiel der Erfindung dargestellt. In einem Kasten aus einem keramischen Bodenteil 1, einem auf dem Bodenteil 1 angeordneten keramischen Rahmen 2 und einem am Rahmen 2 mittels einer Schicht aus Lötwerkstoff 14 befestigten Deckel 3 ist eine keramische Unterlage 4 eingeschlossen, und eine Mehrzahl von leitenden Flächenteilen 8a. 8 b. 8c und 8rf ist auf einer Hauptoberfläche der Unterlage 4 angebracht. Halbleiterplättchen 5« und Sb mit zwei Hauptoberflächen und einer Mehrzahl von Elektroden 6a. 6b. 6c und 6rf auf einer dieser Oberflächen sind der Hauptoberfläche der Unterlage 4 gegenübergestellt, wobei die eine Hauptoberfläche nach unten gerichtet ist. und die Elektroden sind mit entsprechenden leitenden Flächenteilen elektrisch verbunden. Kugelförmige Metallzwischenstücke Ta und Tb sind mittels der Lötwerkstoffe 11 α und 11 b an der Rückseite jedes Halbleiterplättchens befestigt, und ein Teil jedes kugelförmigen Zwischenstückes ist mit einer Schicht aus Lötwerkstoff 12 bedeckt, die auf der Innenwand des Deckels 3 angebracht ist. damit dieser als Wärmeleitkörper wirkt, wie F i g. 1 zeigt. Eine Lötwerkstoffschicht 13 und Zuführungen 10a und 10 b. die sich durch die Lötwerkstoffschicht 13 erstrecken, sind zwischen dem Rahmen 2 und dem Unterteil 1 angeordnet. Die leitenden Flächenteile 8 a und 8 rf in dem Kasten sind über feine Drähte 9 α und 9 b elektrisch mit den Zuführungen 10 a und 10 b verbunden. In Fig. 1 shows a case of an integrated circuit device according to an embodiment of the invention. A ceramic base 4 is enclosed in a box made of a ceramic base part 1, a ceramic frame 2 arranged on the base part 1 and a cover 3 fastened to the frame 2 by means of a layer of soldering material 14, and a plurality of conductive surface parts 8a. 8 b. 8c and 8rf are attached to a main surface of the base 4. Semiconductor wafers 5 ″ and Sb with two main surfaces and a plurality of electrodes 6a. 6b. 6c and 6rf on one of these surfaces face the main surface of the base 4, one main surface facing downwards. and the electrodes are electrically connected to corresponding conductive surface parts. Spherical metal intermediate pieces Ta and Tb are α by means of the soldering materials 11 and 11 b on the back side of each semiconductor die mounted and a portion of each ball-shaped intermediate piece is covered with a layer of brazing material 12 which is mounted on the inner wall of the lid. 3 so that it acts as a heat conduction body, as shown in FIG. 1 shows. A solder material layer 13 and leads 10a and 10b. which extend through the soldering material layer 13 are arranged between the frame 2 and the lower part 1. The conductive surface parts 8 a and 8 rf in the box are electrically connected to the leads 10 a and 10 b via fine wires 9 α and 9 b.

Natürlich kann lediglich ein Transistor in dem Halbleiterplättchen enthalten sein, doch können sich darin auch eine Kombination von zwei oder mehr Schaltkreiselementen, wie Transistor. Diode. Widerstand und Kondensator, darin befinden. Auch können Filmwidersiände oder Filmkondensatoren in der gleichen Weise, wie die leitenden Flächenteile erzeugt sind, nach der bekannten Vakuumverdampfungsoder Fotoätztechnik auf der Unterlage 4 erzeugt werden. Die Zwischenstücke 7 σ und Ib bestehen aus einem festen Werkstoff, der bei der Temperatur, wo der Lötwerkstoff 12 schmilzt, nicht schmilzt, urn seine vorher gefertigte Form beizubehalten, und z. B. verwendet man hierzu Cu-Kugeln. Der keramische Unterteil 1 und die keramische Unterlage 4 sind getrennt hergestellt, und ihre leitenden Zonen sind durch Zufühningsdrähte 9 α und 9 b verbunden. Je nach den Umständen können jedoch die leitenden Flächenteile auf der Unterlage 4 direkt mit den Zuführungen 10a und 10b verbunden werden, wo die Zuführungsdrähte 9 ο und 9 b nicht unbedingt erforderlich sind.Of course, only one transistor can be included in the semiconductor die, but it can also contain a combination of two or more circuit elements, such as a transistor. Diode. Resistor and capacitor, are located in it. Film resistors or film capacitors can also be produced on the substrate 4 using the known vacuum evaporation or photo-etching technique in the same way as the conductive surface parts are produced. The intermediate pieces 7 σ and Ib consist of a solid material that does not melt at the temperature at which the soldering material 12 melts in order to maintain its previously manufactured shape, and z. B. is used for this purpose Cu balls. The ceramic base 1 and the ceramic base 4 are made separately, and their conductive zones are connected by feed wires 9 α and 9 b . Depending on the circumstances, however, the conductive surface parts on the base 4 can be connected directly to the leads 10a and 10b, where the lead wires 9 o and 9 b are not absolutely necessary.

Der Zusammenbau des bevorzugten Ausführungsbeispiels HiBt sich wirksam /. B.. wie folgt, durchführen: The assembly of the preferred embodiment has proven to be effective. B. perform as follows:

1. Durch Lötwerkstoffmengen 11 a. 11 b mit einem verhältnismäßig hohen Schmelzpunkt werden die Cu-Kugeln la. Tb auf den rückwärtigen Oberflächen der Halbleiterplättchen 5 a und Sb entgegengesetzt1. By amounts of soldering material 11 a. 11 b with a relatively high melting point are the Cu balls la. Tb on the rear surfaces of the semiconductor wafers 5 a and Sb opposite

>o zu den Oberflächen befestigt, wo die Elektroden 6a. 6 b. 6 r und 6rf ausgebildet sind.> o attached to the surfaces where the electrodes 6a. 6 b. 6 r and 6rf are formed.

2. Die Lage der Mehrzahl von Elektroden jedes der Halbleiterplättchen ist auf eine bestimmte Stellung der entsprechenden leitenden Flächenteile auf der Unterlage 4 festgesetzt, und sie werden daran nach der Ultraschall-Schweißtechnik befestigt. Neben dieser Ausführungsart kann eine solche Verbindung nach verschiedenen Arten der Flächenverbindungstechnik ausgeführt werden, bei der die Verbindung ausgeführt wird, indem man die Oberfläche, an der die Elektroden angebracht sind, und die Unterlage aufeinanderlegt, z. B. nach einem Verfahren unter Verwendung von Lötwerkstoffkugeln. einem Verfahren unter Verwendung von Sockeln oder einem Veras fahren unter Verwendung von Strahlenzuführungen.2. The position of the plurality of electrodes of each of the semiconductor wafers is at a certain position of the corresponding conductive surface parts set on the base 4, and they are attached to it attached according to the ultrasonic welding technique. In addition to this embodiment, such a connection be carried out according to different types of surface connection technology, in which the connection is done by looking at the surface to which the electrodes are attached and the backing placed on top of each other, e.g. B. by a method using solder balls. one procedure using pedestals or a process using radiation feeds.

3. Der Rahmen 2 wird auf einer Oberfläche des Bodenteils 1 angeordnet, wo die Schicht 13 aus Lötwerkstoff oder einem Verbindungsmittel zwischen ihnen zusammen mit den Zuführungen 10a und 10 b eingebracht werden. Metallisierte Schichten 15,14 werden in der Vertiefung des Bodenteils 1 und dem oberen Teil des Rahmens 2 gebildet.3. The frame 2 is placed on a surface of the bottom part 1 where the layer 13 of soldering material or a connecting means between them together with the inlets 10a and 10b be introduced. Metallized layers 15,14 are in the recess of the bottom part 1 and the upper part of the frame 2 is formed.

4. Die Unterlage 4 wird über die metallisierte Schicht 15 als Verbindungsschicht am Boden der Vertiefung des Kastenbodenteils 1 befestigt.4. The base 4 is over the metallized layer 15 as a connecting layer at the bottom of the Well of the box bottom part 1 attached.

5. Die leitenden Flächenteile 8a und 8rf der Unterlage 4 und die nach außen führenden Zuführungsdrähte 10 a und 10 b. die sich zwischen dem Rahmen 2 und dem Bodenteil 1 erstrecken, werden5. The conductive surface parts 8a and 8rf of the base 4 and the lead wires leading to the outside 10 a and 10 b. which extend between the frame 2 and the bottom part 1, will

♦o jeweils mit Zuführungsdrähten 9 a und 9 b eines Durchmessers von etwa 25 bis 38 μ verbunden.♦ o each connected to lead wires 9 a and 9 b with a diameter of about 25 to 38 μ .

6. Der Lötwerkstoff 12 mit einem verhältnismäßig niedrigen Schmelzpunkt wird auf einer Oberfläche des Deckels 3 angebracht, der Deckel wird auf einem Halter mit der Oberfläche nach oben angeordnet, und dann wird der gemäß dem Verfahrensschritt 3. vorbereitete Bodenteil 1 auf den Deckel 3 aufgesei t. Der Lötwerkstoff 12 schmilzt bei einer niedrigerer Temperatur als die Schmelzpunkte der Lötwerk-6. The solder 12 with a relatively low melting point is on a surface of the lid 3 attached, the lid is placed on a holder with the surface up, and then the base part 1 prepared according to method step 3 is opened onto the cover 3. The soldering material 12 melts at a lower temperature than the melting points of the soldering

5C stoffe 11 α und 11b und der Elektroden, die kugelförmigen Zwischenstücke auf den rückwärtigen Oberflachen der HalMeiterplättchen werden mit dem se schmolzenen Lötwerkstoff 12 in Berührung gebracht und andererseits wird der Rahmen 2 auf den Umfani des Deckels 3 ausgerichtet. Dabei kann die Abdich tune des Kastens auch durchgeführt werden, inden man gleichzeitig die metallisierte Schicht 14 auf de oberen Oberfläche des Rahmens 2 schmilzt, wenn de Lötwerkstoff 12 geschmolzen wird.5 C materials 11 α and 11b and the electrodes, the spherical spacers on the rear surfaces of the HalMeiterplättchen are brought into contact with the melted solder material 12 and, on the other hand, the frame 2 is aligned on the periphery of the cover 3. The sealing of the box can also be carried out by simultaneously melting the metallized layer 14 on the upper surface of the frame 2 when the soldering material 12 is melted.

7. Dann wird durch Erstarrung des geschmolzene Lötwerkstoffs eine gewünschte integrierte Schaltkreh vorrichtung vollendet. In einer solchen Halbleitei vorrichtung addiert sich ein Wrärmeleitweg von dt RückoberfTäche des Halbleiterplättchens zum Del kel 3 zu dem Wärmelei tsv eg von den Halbleite plättchen 5 α und 5 b durch die Elektroden rar ker; mischen Unterlage 4. so daß die Wärmeableitung e leichtert wird und man eine wirksame Flächenve7. Then a desired integrated switching device is completed by solidification of the molten solder material. In such Halbleitei device adds a W r ärmeleitweg of RückoberfTäche dt of the semiconductor chip 3 to the angle Wärmelei TSV eg of the semiconductor single platelet-5 α and 5 b rar ker to Del by the electrodes; mix pad 4. so that the heat dissipation e is easier and you have an effective surface ve

rer
k-rer
k-

bindungs-HalhleitervorrichUing erhalten kann. Allgemein tritt jedoch, wenn das Halhleiterplättchen direkt iim Wärmeableitkörper befestigt wird oder man eine dünne I.ötwerkstoffsehicht zwischenfügt. eine Oefiihr au1", daß das Halbleiterplättchen auf Grund einer mechanischen Beanspruchung nder einer Wärmebeansprucluing beschädigt wird, die auf das Plättchen liber den Wärmeableitkörper oder Deckel von außen einwirkt, doch im Fall vorliegender Erfindung sind die Zwischenstücke 7a. 7 b zwischen den Halbleiterplättchen und dem Wärmeableitkörper oder dem Deckel 3 angebracht, so daß diese Gefahr fast überhaupt nicht "auftritt. Wenn nämlich z. B. ein Wärmeableitkörper direkt an die Rückseite eines HaIbleiterplättchens angelötet wird, besteht die Möglichkeit, daß das Halbleiterplättchen zerbricht, falls eine Biegebeanspruchung durch eine äußere Kraft entweder während des Zusammenbaues oder nach der Fertigstellung darauf einwirkt, da die Dicke des Halbleiterplättchens meistens zwischen 100 und 300 ι/ liegt. Außerdem treten dabei viele Nachteile auf. die den Zusammenbauvorgang schwierig machen, da der Abstand zwischen der Unterlage und dem Wärmeableitkörper gering ist und die Gefahr besteht, daß beim Verlöten des Halbleiterplättchens mit dem Wärmeableitkörper der Lötwerkstoff mit dem Verd.ahtungsweg der Unterlage an der Seite des dünnen Plättchens in Berührung kommt oder ein unvollkommener Kontakt zwischen dem Plättchen und dem Wärmeableitkörper auftreten kann, und diese Nachteile werden zu einem ersten Problem, wenn der Wärmeableitkörper groß ist, eine Vielzahl von Halbleiterplättchen mit einem Wärmeableitkörper verbunden wird oder viel Lötwerkstoff zwischen dem Halbleiterplättchen und dem Wärmeableitkörper verwendet werden muß. Im Gegensatz dazu wird erfindungsgemäß das Zwischenstück von etwa der gleichen Dicke wie die Breite des Halbleiterplättchens zwischen dem Halbleiterplättchen und dem Wärmeableitkörper eingefügt, so daß die mechanische Festigkeit des Plättchens durch das Zwischenstück wesentlich verstärkt wird und ein Zerbrechen des Plättchens nicht nur während des Zusammenbaues, sondern auch nach der Fertigstellung verhindert werden kann. Besonders ergibt sich dabei der Vorteil, daß der Lötvorgang zwischen dem Deckel und dem Zwischenstück erleichtert wird, da der Abstand zwischen der Unterlage und dem Wärmeableitkörper durch das Zwischenstück größer gemacht werden kann. Auch läßt sich, selbst, wenn eine erheblich eroße Menge von Lötwerkstoff beim Verlöten des Halbleiterplättchen^ mit dem Zwischenstück oder des Zwischenstücks mit dem Wärmeableitkörper verwendet wird, der Fluß von Lötwerkstoff an der Seitenfläche des Zwischenstücks abfanden, da das Zwischenstück von kugelförmiger Gestalt nicht schmilzt, und die Probleme eines Kurzschlusses Awkchen dem Lötwerkstoff 12 und den leitenden Flächenteilen an der Unterlage sowie eines unvollkommenen Kontakts zwischen dem Zwischenstück und dem Wärmeableitkörper lassen sich so vermeiden. Bonding semiconductor device can get. In general , however, occurs when the semiconductor plate is attached directly to the heat sink or a thin layer of solder material is inserted between them. a Oe fiihr au 1 "indicates that the semiconductor die Direction a Wärmebeansprucluing is damaged due to mechanical stress acting on the wafer liber the heat-dissipating or cover from the outside, but in the case of the present invention, the intermediate pieces 7 are a. 7 b between the semiconductor die and attached to the heat sink or cover 3 so that this danger almost does not occur at all. Namely, if z. If, for example, a heat sink is soldered directly to the back of a semiconductor chip, there is a possibility that the semiconductor chip will break if it is subjected to bending stress from an external force either during assembly or after completion, since the thickness of the semiconductor chip is usually between 100 and 300 ι / lies. There are also many disadvantages. which make the assembly process difficult because the distance between the base and the heat sink is small and there is a risk that when soldering the semiconductor die to the heat sink, the soldering material comes into contact with the wire path of the base on the side of the thin plate imperfect contact between the die and the heat sink can occur, and these disadvantages become a first problem when the heat sink is large, a plurality of semiconductor dies are connected to one heat sink, or a large amount of solder must be used between the semiconductor die and the heat sink. In contrast to this, according to the invention, the intermediate piece of approximately the same thickness as the width of the semiconductor chip is inserted between the semiconductor chip and the heat sink, so that the mechanical strength of the chip is significantly increased by the intermediate piece and the chip is not only broken during assembly, but can also be prevented after completion. In particular, there is the advantage that the soldering process between the cover and the intermediate piece is facilitated, since the distance between the base and the heat dissipating body can be made larger by the intermediate piece. Also, even if a considerably large amount of solder is used in soldering the semiconductor die ^ to the spacer or the spacer to the heat sink, the flow of solder on the side surface of the spacer can be stopped because the spacer of spherical shape does not melt, and the problems of a short circuit between the soldering material 12 and the conductive surface parts on the substrate and of imperfect contact between the intermediate piece and the heat dissipating body can thus be avoided.

Es soll nun ein weiteres verbessertes Ausführungsbeispiel der Erfindung im einzelnen beschrieben werden.Another improved embodiment of the invention will now be described in detail will.

Im Fall eines Halbleiterplättchens mit einer großen Hauptoberfläche im Vergleich zu seiner Dicke, wie z. B. insbesondere eines Plättchens für eine integrierte Schaltung, ist es erwünscht, vorher ein Zwischenstück auf der Rückseite des Plättchens anzubringen, um das Zerbrechen des Plättchens auf Grund einer äußeren Kraft beim Befestigen des Plättchens an der Unterlage zu verhindern, und dafür läßt sich das folgende Verfahren anwenden. Die Vielzahl von Zwischenstücken wird auf einer Halbleitersvaffel von großer Fläche unter Festlegung ihrer Stellung mittels einer Einspannvorrichtung (Schablone) befestigt, und »o danach wird die Waffel zerschnitten, um die einzelnen Plättchen zu erhalten; dieses Verfahren ist in industriellem Maßstab anwendbar. Bei einem anderen industriellen Verfahren wird das Zwischenstück auf der ganzen Oberfläche der Halbleiterwaffel angebracht und gleichzeitig dann mit durchgeschnitten, wenn die Waffel in einzelne Plättchen zerschnitten wird, so daß man eine Mehrzahl von Plättchen erhält, auf deren Rückseiten Zwischenstücke angebracht sind. In the case of a semiconductor die having a large major surface area compared to its thickness, e.g. B. in particular a chip for an integrated circuit, it is desirable to previously attach a spacer on the back of the chip to prevent breakage of the chip due to an external force when attaching the chip to the substrate, and the following can be done Apply procedure. The large number of spacers are fixed on a semiconductor wafer with a large area , their position being determined by means of a jig (template), and then the wafer is cut up in order to obtain the individual wafers; this method is applicable on an industrial scale. In another industrial method, the spacer is attached to the entire surface of the semiconductor wafer and at the same time it is cut through when the wafer is cut into individual wafers, so that a plurality of wafers are obtained with spacers attached to the rear sides.

ao Wenn ein Teil des Kastens als Wärmeableiter wirkt und die Stellung relativ zum Halbleiterplättchen festgelegt ist. wie F i g. 1 zeigt, wird der Abstand zwischen der Rückseite des Plättchens und dem Wärmeableitkörper durch die Dicke der Unterlage und des »5 Kastenrahmens bestimmt. Es ist industriell schwierig und nicht erwünscht, die Genauigkeit des Abstandes extrem in die Höhe zu treiben. Außerdem ist die Dicke des an einzelnen Plättchen befestigten Zwischenstücks nicht fest bestimmt. Da die Abstände zwischen den Zwischenstücken und den Deckeln bei den einzelnen Plättchen nicht konstant sind, besteht die Gefahr, daß der Deckel in direkte Berührung mit dem Zwischenstück kommen könnte und daher eine äußere Kraft auf ein Plättchen einwirken müßte. Daher ist. wie F i g. 2 zeigt, in der für gleiche Teile die gleichen Bezugszeicben wie in F i g. 1 verwendet sind, die Höhe /ι des Zwischenstücks 7 b etwas kleiner als der Abstand H zwischen der Rückseite des Plättchens 5 b und dem Wärmeableitkörper 3 gemacht. damit keine direkte Berührung zwischen dem Zwischenstück 7 b und dem Wärmeableitkörper 3 auftritt. Man kann dann durch Ausfüllen des Raumes mit einer Menge von Lötwerkstoff 12 vermeiden, daß die auf den Deckel oder den Wärmeableitkörper während des Zusammenbaues ausgeübte Kraft direkt auf das Halbleiterplättchen einwirkt. Es ist ein Merkmal dieses Ausführungsbeispiels, daß dabei der eine Vertiefung aufweisende Wärmeableitdeckel 3 als Wärmeableitkörper verwendet wird. Das HcrM.ellungsverfahren ist das gleiche wie bei dem ersten Alisführungsbeispiel, doch es tritt hierbei nicht 'ic Gefahr auf. daß der Lötwerkstoff 12 bis zu dem Verdrahtungsteil an der Unterlage 4 vordringt, selbst wenn eine aus-eichend große Mence von Lötwerkstoff verwendet wird, da die Zwischenstücke la und lh zwischengefügt werden, und so läßt sich eine sehr einfache und wirksame Verbinduns herstellen. ao If a portion of the box as a heat dissipating it we kt and the position is fixed relative to the semiconductor wafer. like F i g. 1 shows, the distance between the back of the plate and the heat sink is determined by the thickness of the pad and the box frame. It is industrially difficult and undesirable to extremely increase the accuracy of the distance. In addition, the thickness of the spacer attached to individual platelets is not fixed. Since the distances between the intermediate pieces and the lids are not constant for the individual platelets, there is a risk that the lid could come into direct contact with the intermediate piece and an external force would therefore have to act on a platelet. Thats why. like F i g. 2 shows, in which the same reference numerals as in FIG. 1 are used, the height / ι of the intermediate piece 7 b made slightly smaller than the distance H between the back of the plate 5 b and the heat sink 3. so that there is no direct contact between the intermediate piece 7 b and the heat sink 3. One can then avoid that the force exerted on the cover or the heat sink during assembly acts directly on the semiconductor die by filling the space with a quantity of soldering material 12. It is a feature of this embodiment that the heat dissipating cover 3 having a recess is used as the heat dissipating body. The management procedure is the same as in the first example, but there is no danger. that the soldering material 12 penetrates up to the wiring part on the base 4, even if a sufficiently large mence of soldering material is used, since the intermediate pieces la and lh are inserted between them, and so a very simple and effective connection can be made.

Wenn die Dicke des Zwischenstücks größer al? So dor Abstand zwischen dem Plättchen und derri Deckel ist. wird ein Teil des Zwischenstückes ζ. Β mittels Abschleifen entfernt, um seine Dicke geringer ais diesen Abstand zu machen, bevor dei Wärme ableitkörper. d. h. der Deckel befestigt wird und dann wird das Zwischenstück verwendet.If the thickness of the spacer is greater than? So the distance between the plate and the derri Lid is. becomes part of the intermediate piece ζ. Β removed by grinding to reduce its thickness ais to make this distance before the heat dissipator. d. H. the lid is attached and then the spacer is used.

Was die Form des Zwischenstücks angeht, s< lassen sich eine Form wie die schon beschrieben! Kugelform, die Form eines Kegels, einer ScheibAs far as the shape of the intermediate piece is concerned, a shape like the one already described can be used! Spherical shape, the shape of a cone, a disk

209 517/21209 517/21

ίοίο

oder einer Halbkugel und verschiedene andere Formen verwenden, doch unter Berücksichtigung der Leichtigkeit der Herstellung und der Verbindung mit einem rechteckigen Plättchen ist eine Kugelform. Scheibenform oder Halbkreisform für das Zwischenstück sehr vorteilhaft. Wenn ein kugelförmiges Zwiscli Mistiick verwendet wird, macht man seinen Durchmesser nahezu gleich der größten Breite des HaIbleiterplättchens oder etwas geringer, da es erwünschtor a hemisphere and various other shapes use, but taking into account the ease of manufacture and connection with a rectangular plate is a spherical shape. Disc shape or semicircular shape for the intermediate piece very advantageous. If a spherical pin is used, one makes its diameter almost equal to the largest width of the semiconductor plate or a little less, as desired

größer als die geringste Breite des Plättchens 40 ist, und bei einem solchen Verfahren wird das Plättchen 40 in einer bestimmten Stellung auf der Unterlagenoberfläche angeordnet, indem man das Plättchen an den Seiten mittels Träger 42a, 42h hält. In den Fig. 3. 4a und 4b sind für gleiche Teile gleiche Bezugsziffern wie in F i g. 1 verwendet. Dieses Verfahren hat den Vorteil, daß kein Problem des Zerbrechens des Plättchens beim Hantieren gemäß dieis greater than the smallest width of the plate 40, and in such a method the plate 40 is arranged in a certain position on the support surface by holding the plate on the sides by means of supports 42a, 42h . In FIGS. 3, 4a and 4b, the same reference numerals are used for the same parts as in FIG. 1 used. This method has the advantage that there is no problem of the chip breaking when handling according to the

lst, bei der Verbindung zwischen dem Zwischenstück io sen Fi g. 3. 4 a und 4 b auftritt, da das Zwischenstück lind dem Plättchen mittels einer großen Menge von vorher mit dem Halbleiterplättchen verbunden und Lötwerkstoff eine große Berührungsfläche zu erhal- das Halbleiterplättchen so verstärkt wird. Die Lehre len, um eine bessere Wärmeableitung zu ermöglichen. nach der Erfindung bedeutet, daß dieses Verfahren Wenn jedoch der Durchmesser zu klein ist, konzen- vorteilhaft bei einem Halbleiterplättchen von großer friert sich die vom Deckel übertragene äußere Kraft i5 Fläche, z. B. einem integrierten Schaltungsplättchen nuf einen Punkt der Halbleiterplättchenoberfläche. anwendbar ist, das leicht brechen könnte, wenn man weshalb der Durchmesser vorzugsweise größer als die kein Zwischenstück verwendete,
kleinste Breite des Halbleilerplättchens gemacht wer- Gemäß einem anderen Ausführungsbeispiel nachlst, in the connection between the intermediate piece io sen Fi g. 3. 4 a and 4 b occurs because the intermediate piece is connected to the wafer by means of a large amount of previously connected to the semiconductor wafer and solder material to obtain a large contact area- the semiconductor wafer is thus reinforced. The teaching len to allow better heat dissipation. according to the invention means that this method, however, if the diameter is too small, concen- tratively advantageous with a large semiconductor wafer freezes the external force transmitted by the cover i 5 area, z. B. an integrated circuit die nuf a point on the semiconductor die surface. is applicable, which could easily break if the diameter is therefore preferably larger than the no spacer used,
According to another exemplary embodiment, the smallest width of the semiconductor wafer can be made

den sollte, um eine solche Situation zu vermeiden. der Erfindung, das in Fig. 5a dargestellt ist (wobei Wenn das Zwischenstück mit der Rückfläche des 20 wiederum gleiche Teile wie in Fi g. 1 gleiche Bezugs-Halbleiterplättchens verlötet wird, saugt sich der zeichen tragen), ist ein Wärmeableitkörper 51 im Lötwerkstoff in den Raum zwischen dem kugelförmi- Kasten getrennt vom Deckel 3 vorgesehen und dazu gen Zwischenstück und der Rückfläche des Halb- so klein, daß er sich im Kasten unterbringen läßt, wo leiterplättchens. und es wird vermieden, daß der Lot- er sich im wesentlichen parallel zum Deckel 3 erwerkstoff zur Seitenfläche des Plättchens fließt, indem 25 streckt. Dabei beginnt der Wärmefluß vom Zwiman den Durchmesser in der beschriebenen Weise schenstück aus. geht leicht zu diesem Wärmeableitkörper über und wird von der gesamten Oberfläche des Wärmeableitkörpers auf den Deckel übertragen.the should to avoid such a situation. of the invention, which is shown in Fig. 5a (if the intermediate piece is soldered to the rear surface of the 20 again the same parts as in Fig. 1 the same reference semiconductor chip, the sign sucks), a heat sink 51 is in the soldering material in The space between the spherical box is provided separately from the cover 3 and for this purpose the intermediate piece and the rear surface of the half are so small that it can be accommodated in the box where there is a small conductor plate. and it is avoided that the solder flows essentially parallel to the cover 3 material to the side surface of the plate by 25 stretching. The flow of heat begins from the Zwiman, the diameter in the manner described. easily goes over to this heat sink and is transferred from the entire surface of the heat sink to the cover.

so daß die Wärmeableitfunktion weiter verstärkt ist.so that the heat dissipation function is further enhanced.

festlegt.specifies.

Beim vorstehenden Ausführungsbeispiel wird das
Zwischenstück durch Anlöten eines vorgeformten
Körpers an der Rückseite des Plättchens hergestellt. 30 da die Fläche des Deckels groß ist. Um die Wärmedoch nach einem anderen Verfahren wird eine Me- ableitfunktion weiter zu fördern, bringt man zwischen tallschicht auf der Rückseite des Plättchens durch
Vakuumverdampfung, Plattierung oder AnklebenIn the above embodiment, the
Intermediate piece by soldering a preformed
Body made on the back of the plate. 30 because the area of the lid is large. In order to further promote the heat after a different process, a metal dissipation function is brought through between a metal layer on the back of the plate
Vacuum evaporation, plating or gluing

erzeugt, und auch die so erhaltene Metallschicht läßtgenerated, and also leaves the metal layer thus obtained

dem Deckel und dem Wärmeableitkörper etwas elastisches Material 52 mit einer größeren Wärmeleitfähigkeit als der von Luft (z. B. Silicongummi, sich als Zwischenstück verwenden. Es ist zweck- 35 Schaumharz oder ein durch Mischen von Pulver mäßig, die Rückseite des Plättchens nach einem eines Materials mit guter Wärmeleitfähigkeit, wiethe cover and the heat-dissipating somewhat elastic material 52 such having a greater thermal conductivity than that of air (. as a silicone rubber be used as a spacer. It is expedient 35 foam resin or a moderately by mixing powder, the back of the wafer for a one Materials with good thermal conductivity, such as

Metall. Berylliumoxyd oder Aluminiumoxydkeramil· mit Silicongummi oder Schaumharz herbestelltes MaMetal. Beryllium oxide or Aluminiumoxydkeramil · with silicone rubber or foam resin ago b estelltes Ma

terial) an. Die Wärmeablcitfunktion kann auch damaterial). The heat stop function can also be there

einemone

Verfahren wie Plattieren oder Verdampfen vorher
zu metallisieren, um das Verlöten des Zwischenstücks mit der Unterlaß zu erleichtern, oder eine
Isolierschicht, z. B. aus SiO, oder Si3S4, am Umfang 40 durch erleichtert werden, daß man ein flüssiges Füll des Plättchens anzubringen" um das Abfließen des material, wie Siliconöl in den Kasten einbringt. IrProcess like plating or evaporation beforehand
to metallize in order to facilitate the soldering of the intermediate piece to the omission, or a
Insulating layer, e.g. B. made of SiO, or Si 3 S 4 , to be facilitated on the circumference 40 by applying a liquid filling of the plate "to the drainage of the material, such as silicone oil in the box. Ir

F i g. 5 b (in der gleiche Bezugszeichen gleiche "Teil ι wie in F i g. 5 a bezeichnen) bedeutet die BezugsF i g. 5 b (in the same reference numerals the same "part ι as in Fig. 5 a) means the reference

LötwerkstofTs zu verhindern. Der Schmelzpunkt des Verbindungswerkstoffs, der bei dem jeweiligen Verbindungsvorgang verwendet wird, sollte in Abhängigziffer 53 einen stoßdämpfenden Teil, der am Umfan>To prevent soldering materials. The melting point of the joining material used in the respective joining process is used, depending on number 53, a shock-absorbing part should be attached to the>

keit von der Reihenfolge der Verbindungsvorgänge 45 des Wärmeleitkörpers 3 ausgebildet ist. Die Wärmespeed of the sequence of the connection processes 45 of the heat conducting body 3 is formed. The heat

festgelegt werden, und es ist natürlich vorteilhaft, den Schmelzpunkt des Werkstoffes, der beim letzten Verbindungsvorgang verwendet wird, als niedrigsten zu wählen. Insbesondere der Schmelzpunkt des Lot-Merkstoffes, der an der inneren Oberfläche des Dekfcels verwendet wird, sollte zweckmäßig niedriger als der Schmelzpunkt des Metalls sein. f>us dem die Elektrode des Halbleiterplättchens gemacht ist. Das an Fig. 3 gezeigte Verfahren ist für die Ausführung der Flächenverbindung des Halbleiterplättchens mit der Unterlage vorteilhaft. Das heißt, dieses Verfahren ist günstig anwendbar, wenn das Zwischenstück etwas kleiner als die kleinste Breite des Halbleiterplättchens ist. Das Zwischenstück Ta wird in einem Lochcan be set, and it is of course advantageous to choose the melting point of the material used in the last joining process as the lowest. In particular, the melting point of the solder marker used on the inner surface of the lid should suitably be lower than the melting point of the metal. f> of which the electrode of the semiconductor die is made. The method shown in FIG. 3 is advantageous for carrying out the surface connection of the semiconductor wafer to the substrate. This means that this method can be used favorably when the spacer is somewhat smaller than the smallest width of the semiconductor wafer. The intermediate piece Ta is in a hole

belastung, die durch die Differenz der Wärmeaus dehnungskoeffizienten hervorgerufen wird, win durch den stoßdämpfenden Teil 53 aufgenommenload caused by the difference in thermal expansion coefficients, win added by the shock absorbing part 53

und außerdem kann auch ein elastisches Material 5: diese Belastung abfangen.and also an elastic material 5: to absorb this burden.

Ein weiteres Ausführungsbeispiel bezieht sich aj einen verbesserten Aufbau, bei dem ein Wärmeabki: material mit der Funktion der Wärmebelastungsart' nähme als Zwischenstück 60 verwendet wird, wi Fig. 6a zeigt, und beispielsweise ist ein scheibe:" oder kugelförmiges Zwischenstück aus Metall, wi Schwammetall. Weichmetall oder aus dem genannte elastischen Material hierfür zu empfehlen. Weiter kan man auch ein Zwischenstück verwenden, das auAnother embodiment relates to aj an improved structure in which a heat ski: material with the function of the type of heat load 'would be used as an intermediate piece 60, wi Fig. 6a shows, and for example a disk is: " or spherical intermediate piece made of metal, such as sponge metal. Soft metal or from the aforementioned elastic material is recommended for this. You can also use an adapter that also

chenchen

einer Vakuumspannvorrichtung 30 angeordnet, und 60 einem mehrfach abgebogenen elastischen Körper 6 die Seitenflächen des Plättchens werden von der Ein- besteht, wie in Fig. 6b gezeigt ist. Nach einer spannvorrichtung gehalten. Dann werden die Elektroden 6a une 6/; des Plättchens 5a mit den ent-a vacuum clamping device 30 is arranged, and 6 0 a multiple bent elastic body 6, the side surfaces of the plate are made of the one, as shown in Fig. 6b. Held after a jig. Then the electrodes 6a and 6 /; of the plate 5a with the

troden
sprechendentrodden
speaking

ieiienden Flächenteilen 8a und 8b anieiienden surface parts 8a and 8b

solchen Verfahren kann die Wärmebelastung in vei schiedenen Richtungen aufgefangen werden. In dt FLg. 6 a bedeuten die Bezugsziffern 61a und 6)such procedures can reduce the heat load in vei be absorbed in different directions. In German FLg. 6 a denotes the reference numerals 61a and 6)

der Unterlage 4 nach dem bekannten Verfahren ver- 65 metallisierte Schichten, die auf der Oberfläche deof the base 4 according to the known method 65 metallized layers which are deposited on the surface

bunden. Das in den Fig. 4a und 4b gezeigte Verfahren ist zweckmäßig anwendbar, wo die Abmessung des Zwischenstücks 14 nahezu gleich oder etwasbound. The method shown in Figures 4a and 4b is conveniently applicable where the dimension of the intermediate piece 14 almost the same or something

Zwischenstückmaterials ausgebildet sind und die Ve bindungen des Zwischenstücks mit dem Wärmeat leitkörper 3 und dem Halbleiterplättchen 5 a eIntermediate piece material are formed and the connections of the intermediate piece with the heat breath conductive body 3 and the semiconductor wafer 5 a e

IiIi

leichten. Eine der Verbindungen des Zwischenstücks mit dem Wärmeableitkörper oder dem HaIbleiterplättchen kann auch durch Druckkontakt hergestellt werden. Dabei ist es zweckmäßig, zwischen den Berührungszonen ein weiches Klebematerial, wie z. B. Pb, In oder ein flüssiges Material, wie Siliconöl anzubringen, um den Wärmesviderstand an der Beriihrungszone zu verringern. Weiter läßt sich die Verbindung auch durch teilweises Schmelzen oder andere Wärmebehandlung eines Teils des Zwischenstücks, Und zwar des den Wärmeableitkörpers berührenden Teils herstellen, indem man Wärme einwirken laß.', Um einen Kontakt zwischen dem Deckel und dem kastenrahmen herzustellen. Aufmerksamkeit muß hierbei auf die Tatsache gelenkt werden, daß es notwendig ist, die Deformation auf ein solches Ausmaß tu beschranken, daß das Zwischenstück im wesentlichen cV.n Zustand und die Form von vorher beibehält, ohne daß ein größerer Teil oder das ganze Zwischenstückmaterial schmilzt.light. One of the connections between the intermediate piece and the heat sink or the semiconductor plate can also be made by pressure contact. It is useful between the contact zones a soft adhesive material, such as. B. Pb, In or a liquid material such as silicone oil to attach to the thermal resistance at the contact zone to reduce. The connection can also be made by partial melting or others Heat treatment of a part of the intermediate piece, namely that which is in contact with the heat sink Produced partly by allowing heat to act. ', To make contact between the lid and the box frame. Attention must hereby be drawn to the fact that it is necessary to reduce the deformation to such an extent tu limit that the intermediate piece essentially retains its state and shape from before, without melting any or all of the spacer material.

Noch ein weiteres Ausführungsbeispiel der Erfindung bedeutet eine zusätzliche Verbesserung, wonach ilas Halbleiterplättchen und seine Verbindungszone nicht zerbrechen, selbst wenn der Wärmeausdehnungskoeffizient des Zwischenstücks verhältnismäßig groß ist. In Fig. 7a hat das Halbleiterplättchen 5a Elektroden 70a und 70 b, die von der Oberfläche des Halbleiterplättchens parallel zu dieser und über ihren Umfang herausragen. Jede Elektrode umfaßt einen Zwischenschichtaufbau aus z. B. Pt-Au und ist eine strahlenförmige Zuführung mit Abmessungen von etwa 50 μ Breite, 10 bis 20 μ Dicke und 200 // Länge. Das Verfahren zur Herstellung einer Strahlenzuführungs-Halbleitervorrichtung ist in Fachkreisen an sich bekannt. Das Zwischenstück 7a wird mit der Rückseite des Halbleiterplättchens 5 a verbunden. Fig. 7b gibt eine Darstellung des Hauptteils einer unter Verwendung des Halbleiterplättchens 5 α hergestellten Halbleitervorrichtung, wo die strahlenförmige Elektrode 70a mit einer Verdrahtung 8a anYet another embodiment of the invention represents an additional improvement, according to which the semiconductor die and its connection zone do not break, even if the coefficient of thermal expansion of the intermediate piece is relatively large. In Fig. 7a, the semiconductor wafer 5a has electrodes 70a and 70 b which protrude from the surface of the semiconductor die parallel to it and over its circumference. Each electrode comprises an interlayer structure of e.g. B. Pt-Au and is a radial feed with dimensions of about 50 μ wide, 10 to 20 μ thick and 200 // length. The method of making a semiconductor beam delivery device is well known in the art. The intermediate piece 7a is connected to the back of the semiconductor wafer 5a. FIG. 7b is a representation of the main part of a 5 α using the semiconductor wafer manufactured semiconductor device where the radiating electrode 70a with a wiring 8a

einer weit genug außerhalb der Elektrodenverbindungszone des Halbleiterplättchens 5a (Umfang des Halbleiterplättchens 5λ) befindlichen Stelle verbunden ist. Das Zwischenstück "α ist mit dem Wärmeableitkörper 3 durch den Lötwerkstoff 12 im Kasten verbunden. Die Wärmebelastung, insbesondere des Zwischenstücks 7 a, wird beim Zusammenbau oder im Betrieb durch die Zuführungen 70a und 706 aufgenommen. one far enough outside the electrode connection zone of the semiconductor wafer 5a (circumference of the semiconductor wafer 5λ) located point connected is. The intermediate piece "α is with the heat sink 3 through the soldering material 12 in the box tied together. The heat load, in particular of the intermediate piece 7 a, is during assembly or absorbed by feeders 70a and 706 during operation.

Fig. 8 zeigt ein Ausführungsbeispiel, bei dem ein keramischer Werkstoff als Wärmeableitkörper 80 verwendet ist, um seinen Wärmeausdehnungskoeffizienten in Übereinstimmung mit dem Wärmeausdehnungskoeffizienten eines keramischen Rahmens 2 zu bringen. Was das keramische Material betrifft, so ist hier ein Werkstoff mit guter Wärmeleitfähigkeit, wie Berylliumoxyd, erwünscht. Metallisierte Schichten 81 und 82 sind auf der Oberfläche des keramischen Wärmeableitkörpers ausgebildet, um ein Löten bei ao diesem Aufbau möglich zu machen. Eine me'allisierte Schicht 83 ist auch auf der oberen Fläche des Rahmens 2 angebracht.8 shows an exemplary embodiment in which a ceramic material is used as the heat dissipation body 80 is used to set its coefficient of thermal expansion in accordance with the coefficient of thermal expansion a ceramic frame 2 to bring. As for the ceramic material, so is a material with good thermal conductivity, such as beryllium oxide, is desirable here. Metallized layers 81 and 82 are formed on the surface of the ceramic heat sink to facilitate soldering ao to make this structure possible. A me'allized Layer 83 is also applied to the upper surface of the frame 2.

Bei einem anderen Verfahren zur elektrischen Isolierung zwischen dem Halbleiterplättchen und dem »5 Deckel wird zweckmäßig eine Isolierschicht, wie z. B. SiO, oder Si3N4 auf der Rückoberfläche des Halbleiterplättchens angebracht, und dabei kann eine metallisierte Schicht auf dieser Schicht erzeugt werden, um die Befestigung des Zwischenstücks zu erleichtern. Es ist vorteilhaft, die ganze Oberfläche des Halbleiterplättchens mit einer Isolierschicht abzudecken, um einen stabilen Betrieb der Schaltkreiselemente im Plättchen zu sichern.In another method of electrical insulation between the semiconductor die and the cover, an insulating layer, such as, for. B. SiO, or Si 3 N 4 attached to the back surface of the semiconductor die, and a metallized layer can be produced on this layer to facilitate the attachment of the intermediate piece. It is advantageous to cover the entire surface of the semiconductor die with an insulating layer in order to ensure stable operation of the circuit elements in the die.

Um eine Halbleitervorrichtung für ultrahohe Frequenz vorzusehen, kann man eine Streifentypübertragungslinie aufbauen, die den leitenden Flächenteil auf der Unterlage und den Deckel oder den Wärmeableitkörper umfaßt, indem man den Erdanschluß im Halbleiterplättchen mit dem Deckel oder dem Wärmeableitkörper verbindet.In order to provide an ultra-high frequency semiconductor device, a stripe type transmission line can be used build up the conductive surface part on the base and the cover or the Heat sink comprises by making the ground connection in the semiconductor die with the lid or the heat sink connects.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Λ.Λ.

Claims (8)

I 945 Patentansprüche:I 945 claims: 1. Halbleitervorrichtung mit einer Unterlage mit einer isolierenden Hauptoberfläche und einer auf dieser angebrachten Mehrzahl von leitenden Flächenteilen, einem Halbleiterplättchen mit einer ersten und einer zweiten Hauptoberfläche und einer auf der ersten, der H:>uptoberfläche der Unterlage zugewandten Haupioberfläehe angebrachten Mehrzahl von mit den zugehörigen leitenden Flächenteilen verbundenen Elektroden und einer Platte mit einer gegenüber der zweiten Hauptoberfläche des Halbleiterplättchens größeren und dieser zugewandten Hauptoberfläche in einem bestimmten, von einer mit der Platte ver- '5 löt-ten Zwischenschicht eingenommenen Abstand vom Halbleite/ylättchen, dadurch gekennzeichnet, daß die Vorrichtung eine Mehrzahl von Halbleiterplättchen (z.B. 5a; Sb) mit mit den leitenden Flächenteilen (z.B. Sa, 8b bzw. Sb, Sc) verbundenen Elektroden (z.B. 6a, 6b; 6 c, 6d) enthält, daß als Zwischenschicht zwischen der Platte (z. B. 3) und der zweiten Hauptoberfläche eines jeden Halbleiterplättchens (z. B. Sa; 5b) je ein gesondertes Zwischenstück (z.B. 7a;7b) hoher Wärmeleitfähigkeit angebracht ist und daß jcJes Zwischenstück sowohl mit der Hauptoberfläche der Platte (z. B. 3) als auch mit der zweiten HauptoberPäche Jes zugehörigen Halbleiterplättchens durch Lötwerkstoff (z. B. 12; Ha bzw. 12: Wb) fest und gt; wärmeleitend verbunden ist.1. Semiconductor device with a base with an insulating main surface and a plurality of conductive surface parts mounted thereon, a semiconductor die with a first and a second main surface and a plurality of with the associated surface parts mounted on the first main surface facing the H:> upt surface of the base Electrodes connected to conductive surface parts and a plate with a larger surface than the second main surface of the semiconductor wafer and facing the latter at a certain distance from the semiconductor wafer occupied by an intermediate layer soldered to the plate, characterized in that the device a plurality of semiconductor wafers (eg 5a; Sb) with electrodes (eg 6a, 6b; 6c, 6d ) connected to the conductive surface parts (eg Sa, 8b or Sb, Sc) . B. 3) and the second major surface of each semiconductor die ens (e.g. B. Sa; 5b) each have a separate intermediate piece (eg 7a, 7b) of high thermal conductivity is attached and that jcJes intermediate piece for both the main surface of the plate (example 3) and with the second HauptoberPäche J there z corresponding semiconductor chip by soldering (B... 12; Ha or 12: Wb) fixed and> is thermally connected. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Unterlage (4) am Bodenteil (1) eines Kastens (1, 2) mit einer durch die Platte (3) verschlossenen Öffnung angeordnet ist.2. Semiconductor device according to claim 1, characterized in that the base (4) on The bottom part (1) of a box (1, 2) is arranged with an opening closed by the plate (3) is. 3. Halbleitervorrichtung nach Anspruch I. dadurch gekennzeichnet, daß die am Halbleiterplättchen (5a) angebrachten Elektroden (70 fl, 70b) über dessen Umfang parallel zu seiner ersten Hauptoberfläche hinausragen und an ihrem freien Ende mit den leitenden Flächenteilen (80, 8/)) auf der Unterlage (4) verbunden sind.3. Semiconductor device according to claim I. characterized in that the electrodes (70 fl, 70 b ) attached to the semiconductor wafer (5a) protrude beyond its circumference parallel to its first main surface and at their free end with the conductive surface parts (80, 8 /) ) are connected to the base (4). 4. Halbleitervorrichtung nach Anspruch I, dadurch gekennzeichnet, daß das Zwischenstück (7. B. Ία) kugelförmig und aus Metall ist.4. Semiconductor device according to claim I, characterized in that the intermediate piece (7. B. Ία) is spherical and made of metal. 5. Halbleitervorrichtung nach Anspruch 1. dadurch gekennzeichnet, daß das Zwischenstück {7., B. 60) aus Isolierstoff ist.5. Semiconductor device according to claim 1, characterized in that the intermediate piece {7, B. 60) is made of insulating material. (1. Halbleitervorrichtung nach Anspruch I. dadurch gekennzeichnet, daß das Zwischenstück (z. B. 62) elastisch ist. (1. Semiconductor device according to claim I. characterized in that the intermediate piece (z. B. 62) is elastic. 7. Verfahren zur Herstellung einer Halbleitcr- \orrichlung nach Anspruch 1 oder folgenden, dadurch gekennzeichnet, daß man7. A method for producing a semiconductor device according to claim 1 or the following, characterized marked that one a) eine Unterlage mit einer isolierenden Hauptobcrflächc und einer auf dieser angebrachten Mehrzahl von getrennten leitenden Flächenteilen schafft:a) a pad with an insulating main surface and a plurality of separate conductive patches mounted thereon creates: b) auf die isolierende Hauptoherlläche eine erste I laiiptoberlläche eines Halbleiterplättchens mit einer ersten und einer /weiten Hauptoberfläche und einer auf der ersten angebrachten Mehrzahl von Elektroden auflegt und dadurch die !eilenden Flächenteile mil den zugehörigen Elektroden verbindet;b) a first elliptical surface of a semiconductor wafer with a first and a wide main surface and a plurality of electrodes attached to the first is placed on the insulating main surface and thereby connects the rapid surface parts with the associated electrodes; c) an der zweiten Hauptoberfläche des HaIIileiterpliiiichens ein Zwischenstück mil --iiicr urößeren Wärmeleitfähigkeit als Luft befestigt; c) on the second major surface of the semiconductor layer an intermediate piece mil --iiicr greater thermal conductivity than air attached; d) eine Platte auf einer gegenüber der zweiten Hauptoberfläche größeren Hauptobe-lläclK mit einer Schicht aus Lötwerkstoff versiehi:d) a plate on a main surface larger than the second main surface with a layer of soldering material: e) die Schicht aus Lötwerkstoff zum Schmelzen bringt unde) melts the layer of soldering material and f) die Platte unter Herstellung eines Kontaktzwischen dem Zwischenstück und der geschmolzenen Schicht aus Lötwerkstoff über der Unterlage anordnet.f) the plate making contact between the intermediate piece and the molten one Layer of solder arranged over the base. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß man die Unterlage im voraus am Bodenteil eines Kastens mit einer öffnung befestigt und die öffnung mittels der Platte abdichtet, indem der Lötwerkstoff und das Zwischenstück in Kontakt kommen.8. The method according to claim 7, characterized in that that you have the pad in advance on the bottom part of a box with an opening attached and the opening is sealed by means of the plate, by the brazing material and the spacer coming into contact.
DE19691945899 1968-09-11 1969-09-10 Semiconductor device and method for manufacturing the same Withdrawn DE1945899B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43064967A JPS51292B1 (en) 1968-09-11 1968-09-11

Publications (2)

Publication Number Publication Date
DE1945899A1 DE1945899A1 (en) 1970-03-26
DE1945899B2 true DE1945899B2 (en) 1972-04-20

Family

ID=13273309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691945899 Withdrawn DE1945899B2 (en) 1968-09-11 1969-09-10 Semiconductor device and method for manufacturing the same

Country Status (4)

Country Link
JP (1) JPS51292B1 (en)
DE (1) DE1945899B2 (en)
FR (1) FR2017780A1 (en)
GB (1) GB1276682A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3521572A1 (en) * 1985-06-15 1986-12-18 Brown, Boveri & Cie Ag, 6800 Mannheim PERFORMANCE SEMICONDUCTOR MODULE WITH CERAMIC SUBSTRATE
GB9218233D0 (en) * 1992-08-27 1992-10-14 Dsk Technology International L Cooling of electronics equipment
US20080128895A1 (en) * 2006-12-05 2008-06-05 Oman Todd P Wafer applied thermal-mechanical interface
CN108995505B (en) * 2015-03-20 2022-04-12 翰昂汽车零部件有限公司 Electric compressor converter cooling device and converter assembly provided with same
US10403594B2 (en) * 2018-01-22 2019-09-03 Toyota Motor Engineering & Manufacturing North America, Inc. Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same

Also Published As

Publication number Publication date
FR2017780A1 (en) 1970-05-22
GB1276682A (en) 1972-06-07
DE1945899A1 (en) 1970-03-26
JPS51292B1 (en) 1976-01-07

Similar Documents

Publication Publication Date Title
DE10066446B4 (en) Method for producing an electronic component with two emission components
DE19720275B4 (en) Substrate for a semiconductor device, manufacturing method for the same and a stackable semiconductor device using the substrate
DE102007025950B4 (en) Semiconductor device and its manufacturing method
DE3814469C2 (en)
DE102016108060B4 (en) Chip Carrier Packages With Void Based Feature And Process For Their Manufacture
DE4126043C2 (en) Encapsulated semiconductor device
DE1640457C2 (en)
DE3233195A1 (en) Semiconductor device
DE102008047416A1 (en) Semiconductor arrangement and method for the production of semiconductor devices
DE1564491A1 (en) Semiconductor electric device and method for manufacturing the same
DE19709295A1 (en) Semiconductor assembly
DE2041497B2 (en) Method for manufacturing a semiconductor component
DE4230030A1 (en) Chip housing with thin inner leads - has reduced vol. of housing body esp. composed of cast epoxide] material
DE102013205138A1 (en) Semiconductor device, semiconductor module and method for producing a semiconductor device and a semiconductor module
DE2109191A1 (en) Semiconductor component and method for its manufacture
DE2248303A1 (en) SEMICONDUCTOR COMPONENT
DE2806099A1 (en) SEMICONDUCTOR ASSEMBLY
DE1052572B (en) Electrode system which contains a semiconducting single crystal with at least two parts of different types of conduction, e.g. B. crystal diode or transistor
DE1279201B (en) Semiconductor device
DE1945899B2 (en) Semiconductor device and method for manufacturing the same
DE1564107A1 (en) Encapsulated semiconductor device
DE112018007782T5 (en) Semiconductor device
DE2136201C3 (en) Method for attaching metallic leads to an electrical solid-state component
DE102015204915B4 (en) Wärmeleitkörper with a coupling surface with recess and heat transfer device
DE1262388B (en) Method for generating a non-rectifying transition between an electrode and a doped thermo-electrical semiconductor for a thermoelectric device

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee