DE1943300C3

DE1943300C3 - Monolithically integrated semiconductor device

Info

Publication number: DE1943300C3
Application number: DE19691943300
Authority: DE
Inventors: David Poughkeepsie; Gates Harlan Rogene Wappingers Falls; Platt Alan La-Grangeville; N.Y. DeWitt (V.StA.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1968-09-05
Filing date: 1969-08-26
Publication date: 1976-08-12

Description

Die vorliegende Erfindung bezieht sich auf eine +5 monolithisch integrierte Halbleitervorrichtung mit mindestens einem in einer oberen Fläche eines Halbleiterkörpers ausgebildeten, durch einen Isolationskanal seitlich sowie nach unten ganz umschlossenen Transistor, bei der sich in einem Halbleiter-Substrat eine den Transistor nach unten gegen das Substrat isolierende Halbleiterschicht befindet, deren Leitungstyp dem des Substrats entgegengesetzt ist, und bei der auf dieser Schicht eine erste epitaktische Halbleiterschicht aufgebracht ist, deren Leitungstyp gleich dem des Substrats ist und in der eine den Transistor seitlich isolierende Zone des dem Leitungstyp des Substrats entgegengesetzten Leitungstyps erzeugt ist, die sich durch die epitaktische Schicht hindurch bis zu der den Transistor gegen das Substrat isolierenden Schicht erstreckt und mit dieser den Isolationskanal bildet.The present invention relates to a +5 A monolithically integrated semiconductor device comprising at least one in a top surface of a semiconductor body trained, laterally and completely enclosed by an isolation channel Transistor in which, in a semiconductor substrate, the transistor insulates itself downward against the substrate Semiconductor layer is whose conductivity type is opposite to that of the substrate, and in the a first epitaxial semiconductor layer is applied to this layer, the conductivity type of which is the same as that of the The substrate is and in the one the transistor laterally insulating zone of the conductivity type of the substrate opposite conduction type is generated, which extends through the epitaxial layer through to the Transistor extends against the substrate insulating layer and forms with this the isolation channel.

Bei monolithisch integrierten Halbleitervorrichtungen tritt bisweilen die Notwendigkeit auf, die einzelnen Schaltungselemente innerhalb der Vorrichtung voneinander elektrisch zu isolieren. Um das Problem zu lösen, wurden bereits sogenannte Isolationsdiffusionen vorgeschlagen. Dazu wurden ein oder mehrere PN-Übergänge innerhalb des Monoliths zwischen den einzelnen Schaltungselementen angeordnet, die jedoch unerwünschte parasitäre elektrische Effekte mit sich bringen. Auch haben die PN-Übergänge im allgemeinen hohe Leckströme und zudem große Kapazitäten, die beide unerwünschte Kopplungen zwischen den Schaltungselementen sowie nach Erde erzeugen.In the case of monolithically integrated semiconductor devices, there is sometimes a need for the individual To electrically isolate circuit elements within the device from one another. To the problem to solve, so-called isolation diffusions have already been proposed. To do this, one or more PN junctions are arranged within the monolith between the individual circuit elements, however bring unwanted parasitic electrical effects with it. Also, the PN junctions generally have high leakage currents and also large capacities, both of which are undesirable couplings between the circuit elements as well as to earth.

Eine Halbleitervorrichtung mit eine verbesserte Isolation mittels zweier entgegengesetzt gerichteter PN-Übergänge aufweisenden Schaltungselementen ist bereits aus der französischen Patentschrift 1535 920 bekannt. Auf einem Halbleiter-Substrat befindet sich eine das jeweilige Schaltungselement nach unten gegen das Substrat isolierende Halbleiterschicht, deren Leitungstyp dem des Substrats entgegengesetzt ist. Auf dieser Schicht ist eine epitaktische Halbleiterschicht aufgebracht, deren Leitungstyp gleich dem des Substrats ist. In dieser epitaktischen Halbleiterschicht ist eine das Schaltungselement, wie z.B. einen Transistor, seitlich isolierende Zone des dem Leitungstyp des Substrats entgegengesetzten Leitungstyps erzeugt, die sich durch die epitaktische Schicht hindurch bis zu der den Transistor gegen das Substrat isolierenden Schicht erstreckt und mit dieser den Isolationskanal bildet.A semiconductor device with improved isolation by means of two oppositely directed Circuit elements having PN junctions is already from the French patent 1535 920 known. Located on a semiconductor substrate a semiconductor layer insulating the respective circuit element downwards against the substrate, whose conductivity type is opposite to that of the substrate. On top of this layer is an epitaxial one Semiconductor layer applied, the conductivity type is the same as that of the substrate. In this epitaxial Semiconductor layer is a laterally isolating zone of the circuit element, such as a transistor The conductivity type opposite to the conductivity type of the substrate is generated, which extends through the epitaxial Layer through up to and with the layer that isolates the transistor from the substrate forms the isolation channel.

Aus der USA.-Patentschrift 3335 341 ist eine Halbleitervorrichtung bekannt, bei der sich die aus PN-Übergängen bestehenden Isolationskanäle durch zwei übereinanderliegende Teilschichten einer epitaktischen, auf das Substrat aufgebrachten Halbleiterschicht erstrecken.From US Pat. No. 3335 341 a semiconductor device is known in which the from PN junctions existing isolation channels through two superimposed sub-layers of an epitaxial, extend on the substrate applied semiconductor layer.

Auch dielektrische Isolationten innerhalb der integrierten Vorrichtungen wurden schon vorgeschlagen. Vergleiche z.B. »Transactions of IEEE on Electron Devices«, Januar 1965, Seiten 20 bis 24. Die dort aufgezeigte Technik hat sich jedoch als schwer durchführbar erwiesen.Also dielectric isolations within the integrated Devices have been proposed. Compare e.g. »Transactions of IEEE on Electron Devices ”, January 1965, pages 20 to 24. However, the technology shown there has proven to be difficult to implement proven.

Es ist die der Erfindung zugrundeliegende Aufgabe, eine monolithisch integrierte Halbleitervorrichtung anzugeben, bei der die Isolationskanäle jeweils zwei entgegengesetzt gerichtete PN-Übergänge gegen das sie umgebende Halbleitermaterial bilden und bei der sich gleichzeitig Transistorstrukturen mit hochdotierten, extrem kapazitätarmen und als Subkollektoren dienenden Halbleiterschichten verwirklichen lassen. Außerdem sollen zur Herstellung nur Verfahrensschritte erforderlich sein, die ohnehin bei der Herstellung der Halbleitervorrichtung benützt werden.It is the object of the invention to provide a monolithically integrated semiconductor device in which the isolation channels each have two oppositely directed PN junctions against the they form surrounding semiconductor material and in which transistor structures with highly doped, Realize extremely low capacitance and serving as sub-collectors semiconductor layers. In addition, only process steps should be required for the production that are already in the production of the semiconductor device can be used.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß sich die den Transistor bildenden Zonen in einer auf der ersten epitaktischen Schicht aufgebrachten zweiten epitaktischen Halbleiterschicht des dem Substrat entsprechenden Leitungstyps, in der ebenfalls eine der den Transistor seitlich isolierenden Zone hinsichtlich des Leitungstyps entsprechende, diese berührende und sich im wesentlichen oberhalb dieser erstreckenden Zone gebildet ist, befinden, und daß in die erste epitaktische Schicht eine hochdotierte, als Subkollektor dienende Zone des dem Substrat entsprechender· Leitungstyps derart eingebracht ist, daß diese von der den Transistor gegen das Substrat isolierenden Schicht durch Halbleitermaterial der ersten epitaktischen Schicht getrennt ist und mit der Basiszone des Transistors einen PN-Übergang bildet.According to the invention, this object is achieved in that the zones forming the transistor in a second epitaxial semiconductor layer applied to the first epitaxial layer of the conductivity type corresponding to the substrate, in which also one of the laterally isolating the transistor Zone corresponding to the type of conduction, touching and essentially above each other this extending zone is formed, and that in the first epitaxial layer a highly doped, Zone serving as a subcollector of the conductivity type corresponding to the substrate is introduced in such a way that these from the layer that isolates the transistor from the substrate through the semiconductor material of the first epitaxial layer is separated and forms a PN junction with the base zone of the transistor.

Die vorliegend beschriebene . monolithisch integrierte Halbleitervorrichtung weist demgemäß einen Isolationskanal auf, dessen Leitfähigkeitstyp dem des Substrats entgegengesetzt ist und der somit zwischen den einzelnen Schaltungselementen zwei PN-Über-The one described here. monolithically integrated semiconductor device accordingly has a Isolation channel, the conductivity type of which is opposite to that of the substrate and thus between the individual circuit elements two PN over-

gänge bildet. Der Isolationskanal umschließt das Halbleiterelement seitlich sowie nach unten ganz. Er schafft daher sozusagen eine abgeschlossene Elementinsel aus Halbleitermaterial innerhalb des Monolithen. forms corridors. The isolation channel encloses that Semiconductor element laterally and completely at the bottom. He therefore creates, so to speak, a self-contained element island made of semiconductor material within the monolith.

Der Subkollektor ist nicht wie bei sämtlichen anderen bekannten Strukturen in eine Zone entgegengesetzten !,eitungstyps, sondern in eine Zone gleichen Leitungstyps eingebracht. Dadurch ist der Subkollektor, der ja Teil des zugehörigen Transistors ist, von *° dem Isolationskaßal durch eine Zone getrennt, deren Leitungstyp mit dem des Substrats identisch ist. Der Subkollektor bildet bei der erfindungsgemäßen Halbleitervorrichtung also keinen isolierenden Übergang hoher Kapazität, sondern der isolierende Übergang wird von der niedrigdotierten epitaktischen Schicht, in der der Subkollektor liegt, gebildet und weist deshalb eine geringe Kapazität auf.The sub-collector is not opposite in a zone as in all other known structures !, line type, but introduced into a zone of the same line type. This is the sub-collector, which is part of the associated transistor, separated from the Isolationskassal by a zone, whose Conductivity type is identical to that of the substrate. The sub-collector forms in the semiconductor device according to the invention so not an isolating junction of high capacitance, but the isolating junction is formed by the low-doped epitaxial layer in which the subcollector is located and therefore has a small capacity.

Die Halbleitervorrichtung nach der Erfindung wird im folgenden an Hand von Ausführungsbeispielen und ^ao Zeichnungen näher erklärt. Es zeigtThe semiconductor device according to the invention is explained in more detail ^{below with reference to exemplary embodiments and ao drawings.} It shows

Fig. 1 im Schnitt einen Teil einer monolithischen Halbleiterstruktur, der einen einen Transistor umgebenden Isolierkanal zeigt,1 shows in section a part of a monolithic semiconductor structure, the one surrounding a transistor Isolation channel shows

Fig. 2a bis 2e im Schnitt der Hauptschritte des Herstellungsverfahrens für die in Fig. 1 gezeigte isolierte Einheit.2a to 2e in section of the main steps of the Manufacturing process for the isolated unit shown in FIG.

Fig. 1 zeigt einen Transistor 50 als Teil einer monolithischen Halbleitervonrichtung 52. Der Transistor 50 weist die üblichen Zonen, nämlich Emitter-, Basis- und Kollektorzone auf, und hat die zugehörigen Anschlußleitungen. Um diese Einheit von den benachbarten Einheiten zu isolieren, ist der Transistor 50 vollständig von dem Isolierkanal 54 umgeben. Der Isolierkanal grenzt eine »Einheitsinsel« 56 ab. Die Herstellung des Isolierkanals bedarf keiner besonderen Verfahrensschritte, sondern kann gleichzeitig mit der Ausbildung anderer erforderlicher Zonen, im folgenden auch als Bereiche bezeichnet, im Monolithen durchgeführt werden.1 shows a transistor 50 as part of a monolithic semiconductor device 52. The transistor 50 has the usual zones, namely emitter, base and collector zones, and has the associated connecting lines. In order to isolate this unit from the neighboring units, transistor 50 is used completely surrounded by the insulating channel 54. The isolation channel delimits a "unit island" 56. the Production of the insulating channel does not require any special process steps, but can be carried out at the same time the formation of other required zones, hereinafter also referred to as areas, in the monolith be performed.

In den Fig. 2a bis 2e ist ein Ausführungsbeispiel für ein Verfahren zur Erzeugung des in Fig. 1 gezeigten Isolationskanals dargestellt. Die Herstellungstechnik für mehrere integrierte Schaltungselemente, die im Ausführungsbeispiel für den Transistor 50 dargestellt werden, ist hinreichend bekannt und wird daher nur in ihren Hauptschritten erwähnt. Zur Erzeugung der gewünschten Maskierungsmuster für die Diffusion geeigneter Verunreinigungen wird die herkömmliche Photolithographie auf der isolierten Oberfläche eines Plättchens oder Substrates angewandt. In mehreren aufeinanderfolgenden Diffusionsschritten werden die räumlich voneinander getrennten Einzelteile im Monolithen ausgebildet. Die erforderliche Metallisierung für die Anschlüsse und die Verbindung der einzelnen Teile wird ebenfalls mit Hilfe der Photolithographie vorgenommen.FIGS. 2a to 2e show an exemplary embodiment of a method for producing that shown in FIG Isolation channel shown. The manufacturing technique for multiple integrated circuit elements, which are shown in the exemplary embodiment for transistor 50 is well known and is therefore mentioned only in their main steps. To generate the desired masking pattern for the Diffusion of suitable impurities is the traditional photolithography on the isolated Surface of a plate or substrate applied. In several successive diffusion steps the spatially separated individual parts are formed in the monolith. the required metallization for the connections and the connection of the individual parts is also with Made with the help of photolithography.

Die in Fig. 2 gezeigte Scheibe oder das Substrat 10 besteht aus monokristallinem Silicium mit N-Leitfähigkeit, welches mit einer Verunreinigung in der Größenordnung von 5 X 10¹⁴ Atomen/ccm dotiert ist. Das Substrat trägt auf seiner Oberfläche 14 einen isolierenden Überzug. Dieser wird z.B. durch eine Oxydation während 60 Minuten bei 970° C in Dampf hergestellt, wobei sich ungefähr 0,5 μπι Siliciumdioxyd auf der Oberfläche des Substrates bildet.The wafer or substrate 10 shown in FIG. 2 consists of monocrystalline silicon with N conductivity, which ^{is doped with an impurity in the order of magnitude of 5 × 10 14} atoms / ccm. The substrate has an insulating coating on its surface 14. This is produced, for example, by oxidation for 60 minutes at 970 ° C. in steam, with approximately 0.5 μm silicon dioxide forming on the surface of the substrate.

Im isolierenden Überzug sind öffnungen vorgesehen, um den Bereich 12 auszubilden. Die P-Diffusion erreicht eine Oberflächenkonzentration von etwa 4 X 10¹⁹ Atomen/ccm eines geeigneten Diffusionsmittels und eine Verbindungstiefe von etwa 1 μπι. Sie wird in einem evakuierten Gefäß vorgenommen, worin das Substrat 3 Stunden lang bei einer Temperatur von etwa 1200° C den Dämpfen von einer Siliciumpulverquelle ausgesetzt wird, die entsprechend der gewünschten Oberflächenkonzentration dotiert ist. Danach wird das Substrat während 60 Minuten bei 970° C in Dampf oxydiert und dann das Oxyd abgeätzt. Openings are provided in the insulating cover in order to form the region 12. The P diffusion reaches a surface ^{concentration of about 4 × 10 19} atoms / ccm of a suitable diffusion agent and a connection depth of about 1 μm. It is carried out in an evacuated vessel, in which the substrate is exposed for 3 hours at a temperature of about 1200 ° C. to the vapors from a silicon powder source which is doped according to the desired surface concentration. The substrate is then oxidized in steam at 970 ° C. for 60 minutes and the oxide is then etched off.

Eine Schicht 16, Fi g. 2 b, ungefähr derselben Leitfähigkeit und desselben Leitungstyps (N-) wie das Substrat 10 wird epitaktisch auf dessen Oberfläche aufgebracht. Diese Schicht hat dieselbe kristalline Orientierung wie das Substrat und enthält z.B. 10¹⁵ Fremdatome pro ecm. Die Schicht kann durch halide Reduktion oder einen ähnliche Prozeß, z. B. eine hydrogene Reduktion von SiCl₄, erreicht durch Erwärmung auf 1200° C für 10 Minuten mit einer Wachstumsrate von 0,7 /im Minute, hergestellt werden. Danach wird das Substrat zur Bildung der nächsten Maskierungsschicht von ungefähr 0,5 μΐη Dicke bei einer Temperatur von 970° C oxydiert.A layer 16, Fig. 2 b, approximately the same conductivity and the same conductivity type (N-) as the substrate 10 is applied epitaxially to its surface. This layer has the same crystalline orientation as the substrate and contains, for example, 10 ¹⁵ foreign atoms per cm. The layer can be formed by halide reduction or a similar process, e.g. B. a hydrogen reduction of SiCl ₄ , achieved by heating to 1200 ° C for 10 minutes with a growth rate of 0.7 / per minute, can be produced. The substrate is then oxidized at a temperature of 970 ° C. to form the next masking layer of approximately 0.5 μm thickness.

In Fig. ic ist der nächste Diffusionsschritt gezeigt, der wieder mit Hilfe der Photolithographie gesteuert wird. Die Oberfläche der gewachsenen Schicht 16 ist mit einer isolierenden Maske versehen, durch deren öffnungen Verunreinigungen diffundiert werden, um den Bereich 18 mit gleicher Leitfähigkeit wie der Bereich 12 zu erzeugen. Diese P-Diffusion erfolgt genauso wie bei der Erzeugung des Bereichs 12 mit der Ausnahme, daß die Diffusionszeit hier 105 Minuten beträgt. Der Diffusionsschritt wird so ausgeführt, daß der Bereich 18 nach innen genügend tief vordringt, so daß ein Kontakt zwischen dem Bereich 12 und dem Bereich 18 entsteht, wie in Fig. 2c dargestellt.The next diffusion step is shown in FIG. 1C, which is again controlled with the aid of photolithography will. The surface of the grown layer 16 is provided with an insulating mask through which Openings impurities are diffused to the area 18 with the same conductivity as the area 12 to generate. This P diffusion takes place in the same way as when the region 12 was generated with the Exception that the diffusion time here is 105 minutes. The diffusion step is carried out so that the area 18 penetrates deep enough inwardly so that a contact between the area 12 and the Area 18 is created as shown in FIG. 2c.

Nach der oben beschriebenen Diffusion zur Erzeugung des Bereichs 18 folgt ein weiterer in Fig. 2d dargestellter Diffusionsschritt. Zunächst wird durch Oxydation während 60 Minuten in Dampf eine 0,5 μπι dicke Schicht aus Siliciumdioxyd, die als Diffusionsmaske dient, hergestellt. Darauf wird der Bereich 20 mit der Leitfähigkeit N + erzeugt, der einen sogenannten Subkollektor darstellt. Wie beschrieben, erfolgt diese Diffusion in einem evakuierten abgedichteten Gefäß, in dem das Substrat 30 Minuten lang bei einer Temperatur von 1100° C den Dämpfer einer Siliciumpulverquelle ausgesetzt werden, die entsprechend der gewünschten Konzentration, z.B. K)²¹ Atome/ccm, dotiert ist.After the above-described diffusion to produce the region 18, there follows a further diffusion step shown in FIG. 2d. First, a 0.5 μm thick layer of silicon dioxide, which serves as a diffusion mask, is produced by oxidation in steam for 60 minutes. The area 20 with the conductivity N +, which represents a so-called sub-collector, is then generated. As described, this diffusion takes place in an evacuated, sealed vessel in which the substrate is exposed for 30 minutes at a temperature of 1100 ° C to the damper of a silicon ^{powder source doped according to the desired concentration, eg K) 21} atoms / ccm.

Danach wird eine weitere epitaktische Schicht 22, Fig. 2e, auf der Oberfläche des Halbleiters abgeschieden, die N - leitfähig und mit einem Dotierungsstoff in der Größenordnung von 10¹⁵ Atomen/ccm dotiert ist. Die Herstellung ist gleich der Schicht 16. In der Schicht 22 wird der letzte Bereich 28 zur Vervollständigung des Isolierkanals für die gegebene Einheit und weitere Bereiche für die Vervollständigung der Einheit selbst einduffundiert. Hier wird wiederum durch geeignete Maskierung der N+ -Bereich 24 gebildet, der so tief eindringen soll, daß er Verbindung mit dem N + -Subkollektorbereich 20 bekommt oder durch diesen hindurchreicht. Genauer gesagt, dringt der Bereich 24 in den Bereich 20 hinein durch Aus-Diffundieren der Verunreinigungen aus dem in der epitaktischen Schicht 16 gebildeten Bereich 20 in die zweite epitaktische Schicht 22.Then a further epitaxial layer 22, FIG. 2e, is deposited on the surface of the semiconductor, which is N-conductive and doped with a dopant in the order of magnitude of 10 ¹⁵ atoms / ccm. The manufacture is the same as for layer 16. In layer 22, the last area 28 is infused to complete the insulating channel for the given unit and further areas to complete the unit itself. Here again, by suitable masking, the N + region 24 is formed, which is intended to penetrate so deeply that it is connected to the N + subcollector region 20 or extends through it. More specifically, the region 24 penetrates into the region 20 by diffusing out the impurities from the region 20 formed in the epitaxial layer 16 into the second epitaxial layer 22.

Der Bereich 24 wird vorzugsweise hergestellt durch Diffusion von POCl₃ in einem offenen Reaktionsgerät bei 790° C während 30 Minuten und einer anschließenden 60 Minuten dauernden Oxydation in O₂ bei 1050° C, während der Kontakt zum Bereich 20 entsteht. The region 24 is preferably produced by diffusion of POCl ₃ in an open reaction device at 790 ° C. for 30 minutes and a subsequent oxidation in O ₂ at 1050 ° C. for 60 minutes while contact with the region 20 is established.

In einem weiteren Diffusionsschritt, der ähnlich verläuft wie die bereits beschriebenen, werden der Basisbereich 26 und der Bereich 28 ausgebildet. Die Parameter werden so gewählt, daß der Basisbereich das oben beschriebene Aus-Diffundieren des Subkollektors trifft, d.h., der Basisbereich 26 trifft mit der Diffusionsfront aus dem Bereich 20 zusammen, wodurch der Kollektor-Basis-Übergang 30 entsteht. Zweckmäßigerweise werden etwa 5 X 10^lv Atome/ ecm, bei 1075° C während 75 Minuten eindiffundiert, wobei eine Schicht von etwa 1 μπι Dicke entsteht.In a further diffusion step, which proceeds in a similar way to that already described, the base region 26 and the region 28 are formed. The parameters are selected so that the base region meets the out-diffusion of the subcollector described above, that is, the base region 26 meets the diffusion front from the region 20, whereby the collector-base transition 30 is formed. Expediently, about 5 ^{× 10 lv} atoms / ecm are diffused in at 1075 ° C. for 75 minutes, a layer about 1 μm thick being formed.

In einem weiteren Oxydationsschritl: werden die Verunreinigungen auf die gewünschte endgültige Basis-Übergangstiefe von etwa 2 μπι und eine Oberflächenkonzentration von etwa 1 x I0¹⁹ Atomen/ccm gebracht. Diese Oxydation erfolgt bei 1150° C undIn a further oxidation step: the impurities are brought to the desired final base transition depth of about 2 μm and a surface concentration of about 1 x 10 ¹⁹ atoms / ccm. This oxidation takes place at 1150 ° C and

erzeugt eine etwa 4000 Ä dicke Schicht aus SiO₂ an der Oberfläche des Substrats.creates an approximately 4000 Å thick layer of SiO ₂ on the surface of the substrate.

Wie bereits gesagt, wird der Kollektor-Reihenwiderstand wesentlich reduziert, einmal durch die besondere Anordnung und zum anderen durch die hohe Dotierung im Kollektor. Außerdem wird die Kollektorkapazität klein, da der Basis-Kollektorübergang 30 sehr klein ist.As already said, the collector series resistance is significantly reduced, once by the special Arrangement and on the other hand due to the high doping in the collector. It also increases the collector capacity small, since the base-collector junction 30 is very small.

Der letzte Schritt zur Vervollständigung des Transistors 50 ist die Ausbildung des Emitterbereiches 32 durch eine weitere Diffusion. Dieser Bereich soll eine hohe N-Leitfähigkeit, also eine Leitfähigkeit N + , aufweisen. Die Ausbildung des Emitterbereiches 32 erfolgt vorzugsweise durch Diffusion von POCl, bei 970° C während 30 Minuten und erzeugt eine Öberflächenkonzentration von 10²¹ Atomen/ccm und eine Diffusionstiefe von etwa 1 μπι. Eine nachfolgende oxydierende Eindiffusion erfolgt bei 970° C und erzeugt eine endgültige Diffusionstiefe von etwa 1,5 μτη. The last step in completing the transistor 50 is the formation of the emitter region 32 by a further diffusion. This area should have a high N conductivity, i.e. an N + conductivity. The emitter region 32 is preferably formed by diffusion of POCl at 970 ° C. for 30 minutes and produces a surface concentration of 10 ²¹ atoms / ccm and a diffusion depth of approximately 1 μm. A subsequent oxidizing diffusion takes place at 970 ° C and creates a final diffusion depth of about 1.5 μm.

Die Bildung des Bereichs 28 erfolgt durch Aus-Diffundieren aus dem Bereich 18. Damit ist der Isolierkanal vollständig.The area 28 is formed by diffusing out from the area 18. This is the insulating channel Completely.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Claim:

Monolithically integrated semiconductor device with at least one transistor formed in an upper surface of a semiconductor body, laterally and completely enclosed by an insulation channel, in which there is a semiconductor layer in a semiconductor substrate which insulates the transistor downwards from the substrate Conduction type is opposite to that of the substrate, and in which a first epitaxial semiconductor layer is applied on this layer, the conduction type of which is the same as that of the substrate and in which a transistor laterally insulating zone of the conduction type opposite to the conduction type of the substrate is generated, which is created by the epitaxial layer through up to extending the transistor from the substrate insulating layer and with this the Isola- ^ao tion channel-forming, characterized in that the transistor forming regions (24, 26, 32) in an epitaxial on the first layer (16 ) applied second epitaxial semiconductor layer (22) of the substrate (10) corresponds ^a 5 speaking conductivity type, in which also one of the transistor side insulating region (18) with respect to the conductivity type corresponding to this contact and substantially above this extending zone (28) is formed, are located, and that in the first epitaxial layer (16) a highly doped zone serving as a subcollector (20) of the conductivity type corresponding to the substrate (10) is introduced in such a way that it is separated from the layer (12 ) is separated by semiconductor material of the first epitaxial layer (16) and forms a PN junction (30) with the base zone (26) of the transistor.

4040