DE1939266C3

DE1939266C3 - Logic circuit

Info

Publication number: DE1939266C3
Application number: DE19691939266
Authority: DE
Inventors: Borys Somerville N.J. Zuk (V.St.A.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1968-08-06
Filing date: 1969-08-01
Publication date: 1976-04-29

Description

(24) mit seiner Hauptstromstrecke geschaltet ist, 20 fähigkeitstyp wie die Transistoren in der unteren d dß d i T Bükhälft id Zwischen zwei Bük i(24) is connected with its main current path, 20 capability type like the transistors in the lower one d dß d i T Bük half id Between two Bük i

und daß der Steuerelektrode des zweiten Transistors (16) ein Binärsignal (A) der zweiten Gruppe zugeführt ist, welches das Komplement eines der Steuerelektrode des ersten Transistors (10) zugeführten Binärsignals (A) der ersten Gruppe ist, während der Steuerelektrode des dritten bzw. des vierten Transistors (22 bzw. 24) zwei weitere Binärsignale (B, C) zugeführt sind, die in beiden Gruppen vorhanden sind.and that the control electrode of the second transistor (16) is supplied with a binary signal (A) of the second group which is the complement of a binary signal (A) of the first group supplied to the control electrode of the first transistor (10), while the control electrode of the third or of the fourth transistor (22 or 24) two further binary signals (B, C) are supplied, which are present in both groups.

Brückenhälfte sind. Zwischen zwei Brückenarme ist ein zusätzlicher Transistor geschaltet, der in beiden Richtungen leitfähig ist, wodurch die Anzahl der zur Realisierung mehrerer verschiedener logischer Funktionen erforderlichen Transistoren reduziert wird. Wenn man den verschiedenen Transistoren beispielsweise fünf binäre Eingangssignale zuführt, kann die Verknüpfungsschaltung 31 der 32 möglichen logischen Funktionen dieser Eingangssignale realisieren. Die be-Are half of the bridge. An additional transistor is connected between two bridge arms, which works in both Directions is conductive, thereby increasing the number of realizing several different logical functions required transistors is reduced. If you look at the different transistors for example supplies five binary input signals, the logic circuit 31 of the 32 possible logical Realize the functions of these input signals. Thieves-

2. Verknüpfungsschaltung nach Anspruch 1, da- 30 kannte Verknüpfungsschaltung bildet aber jeweils nur2. Logic circuit according to claim 1, but only 30 known logic circuit forms in each case

durch gekennzeichnet, daß parallel zur Haupt- eine Funktion aus jeweils nur einer einzigen Gruppecharacterized in that parallel to the main one function from only a single group

zusätzlicheradditional

stromstrecke des ersten Transistors stromstrecken einer ganzen Zahl N Transistoren geschaltet sind, deren Steuerelektroden je eines von N anderen variablen Binärsignalen der ersten Gruppe zugeführt sind, und daß parallel zur Hauptstromstrecke des zweiten Transistors N weitere Transistoren mit ihren Hauptstromstrecken geschaltet sind, deren Steuerelektroden je eines von von Binärsignalen, die in keiner Beziehung zueinander stehen.current path of the first transistor current paths of an integer number of N transistors are connected, the control electrodes of which are each supplied with one of N other variable binary signals of the first group, and that parallel to the main current path of the second transistor N further transistors are connected with their main current paths, the control electrodes of which are each one of of binary signals that are unrelated to each other.

Aus dem Datenblatt MC 1031/MC 1231 der Fa. Motorola vom März 1968 ist ferner eine Kaskodeschaltung von Transistoren bekannt, in der die Anzahl der Transistoren von Stufe zu Stufe um den Faktor 2 zunimmt. Der Transistor der untersten Stufe und die Hälfte der Transistoren jeder folgenden Stufe emp-From the data sheet MC 1031 / MC 1231 from Motorola from March 1968 is also a cascode circuit of transistors known in which the number of transistors increases by a factor of 2 from stage to stage. The lowest level transistor and the Half of the transistors of each subsequent stage

N weiteren variablen Binärsignalen der zweiten 40 fangen Referenzeingangssignale, während den übrigen G f l Ti biä Eiil fh N further variable binary signals of the second 40 catch reference input signals, while the remaining G fl Ti biä Eiil fh

Gruppe zugefühn sind, welche die Komplementwerte der N Binärsignale der ersten Gruppe sind.Group, which are the complement values of the N binary signals of the first group.

3. Verknüpfungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß alle Transistoren Feldeffekttransistoren mit isolierter Steuerelektrode sind.3. Linking circuit according to claim 1 or 2, characterized in that all transistors Field effect transistors with an isolated control electrode are.

4. Verknüpfungsschaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß diese zum Aufbau einer Dekodierschaltung angewandt wird.4. logic circuit according to claim 1, 2 or 3, characterized in that this is for Structure of a decoding circuit is applied.

4545

6060

Die Erfindung betrifft eine Verknüpfungsschaltung zur Bildung von zwei logischen Funktionen aus zwei Gruppen von variablen Binärsignalen, die den Steuerelektroden von drei Transistoren zugeführt sind, von denen der erste bzw. zweite Transistor mit seiner Hauptstromstrecke zwischen eine erste Betriebsspannungsklemme und einen ersten bzw. zweiten Schaltungspunkt und der dritte Transistor, der in beiden Richtungen leitfähig ist, mit seiner Hauptstrorristrecke zwischen die beiden Schaltungspunkte geschaltet ist, mit zwei zwischen eine zweite Betriebsspannungsklemme und den ersten bzw. zweiten Schaltungspunkt geschalteten Lastgliedern.The invention relates to a logic circuit for forming two logical functions from two Groups of variable binary signals applied to the control electrodes of three transistors from those of the first or second transistor with its main current path between a first operating voltage terminal and a first and second node, respectively, and the third transistor in both Directions is conductive, with its main current path is connected between the two switching points, with two between a second operating voltage terminal and the first or second circuit point switched load links.

Transistoren binäre Eingangssignale zugeführt sind. Hierbei soll ein Stromweg von einer Spannungsklemme durch einen ausgewählten Transistor jeder Stufe nach Masse gebildet werden. Diese bekannte Schaltung realisiert nur die sogenannte Exclusiv-NOR-Funktion. Aufgabe der Erfindung ist, eine Verknüpfungsschaltung anzugeben, welche zur Realisierung von zwei verschiedenen logischen Funktionen aus zwei Gruppen von Binärsignalen, von denen wenigstens einige Binärsignale in den beiden Gruppen identisch oder zueinander komplementär sind, mit weniger Bauelementen auskommt als bisher.Transistors are fed binary input signals. Here is a current path from a voltage terminal be formed by a selected transistor of each stage to ground. This known circuit is implemented only the so-called exclusive NOR function. The object of the invention is to provide a logic circuit indicate which to implement two different logical functions from two groups of binary signals, of which at least some binary signals in the two groups are identical or to one another are complementary, use fewer components than before.

Die Erfindung löst diese Aufgabe bei einer Verknüpfungsschaltung der eingangs genannten Art dadurch,The invention solves this problem in a logic circuit of the type mentioned at the outset in that

daß parallel zur Hauptstromstrecke des dritten Tansistors ein in beiden Richtungen leitfähiger vierter Transistor mit seiner Hauptstromstrecke geschaltet ist und daß der Steuerelektrode des zweiten Transistors ein Binärsignal der zweiten Gruppe zugeführt ist, welches das Komplement eines der Steuerelektrode des ersten Transistors zugeführten Binärsignals der ersten Gruppe ist, während der Steuerelektrode des dritten bzw. des vierten Transistors zwei weitere Binärsignale zugeführt sind, die in beiden Gruppen vorhanden sind.that parallel to the main current path of the third transistor is a fourth, which is conductive in both directions The main current path of the transistor is connected and that the control electrode of the second transistor a binary signal of the second group is fed, which is the complement of one of the control electrode of the first transistor applied binary signal of the first group, while the control electrode of the third or fourth transistor two further binary signals are supplied, which are present in both groups are.

Die Erfindung nutzt die Tatsache aus, daß zwei Funktionen wie die eingangs genannten Funktionen Y₁ und Υ_λ, die sich durch alternative Formen ausdrückenThe invention makes use of the fact that two functions, such as the functions Y ₁ and Υ _λ mentioned at the beginning, which are expressed by alternative forms

lassen (d. h. als NOR- oder ODER-Funktion), die folgenden Eigenschaften haben.let (i.e., as a NOR or OR function), the following Have properties.

1. Sie haben die gleiche Anzahl vcm Variablen, nämlich drei;1. They have the same number of vcm variables, namely three;

2 _sie haben zwei Variable gemeinsam, nämlich B und C; 2 _s ie have two variables in common, namely B and C;

3 die übrigen Variablen einer Funktion sind die Komplemente der übrigen Variablen der anderen Funktion, nämlich A und A. 3 the remaining variables of one function are the complements of the remaining variables of the other function, namely A and A.

Die zweite Eigenschaft ist der Kernpunkt für die Minimalisierung der Bauelemente. Wie im vorigen Fall wird jeder Variablen ein Transistor zugeordnet, aber an Stelle, daß für die beiden Funktionen die Zahl der Transistoren verdoppelt wird, wie es bisher der Fall war, benutzen zwei Funktionsschaltungen denjenigen Transistor gemeinsam, der in beiden Fällen die deiche Funktion ausübt. Hierbei läßt sich in vorteilhafter Weise die Eigenschaft eines Transistors, in beiden Richtungen zu leiten, ausnutzen, so daß ein Strompfad zwischen zwei Ausgangsanschlüssen hergestellt werden kann. Die dritte Eigenschaft ermöglicht es daß zwei Funktionsschaltungen sich in einen gemeinsamen Strompfad teilen, und zwar nach der allgemeinen Regel:The second property is the key point for minimizing the components. As in the previous one In this case, a transistor is assigned to each variable, but instead of that for the two functions, the number of the transistors is doubled, as has previously been the case, two functional circuits use that one Common transistor that performs the dike function in both cases. This can be advantageous Way to use the property of a transistor to conduct in both directions, so that a Current path can be established between two output connections. The third property enables it is that two functional circuits merge into one common Split the current path according to the general rule:

_{A +} AX = A + XnndA + AX = A-] X, _{A +} AX = A + XnndA + AX = A-] X,

wobei A eine Variable und X entweder eine Variable oder ein Produkt oder eine Summe von Variablen ist. Aus der nachfolgenden Beschreibung geht hervor, daß die beiden vorgenannten Funktionen Y₁ und Y₂ sich mit Hilfe einer Verknüpfungsschaltung bilden lassen, welche nur vier Transistoren verwendet, so daß gegenüber Schaltungen, welche einen Transistor pro Variable benötigen, zwei Transistoren eingespart werden. Im allgemeinen können zwei Ausgangsfunktionen, die sich aus N Variablen zusammensetzen und je k gemeinsame Tenne haben, k Transistoren gemeinsam benutzen, so daß für jeden paarweisen Ausgang k Transistoren eingespart werden, wobeiwhere A is a variable and X is either a variable or a product or a sum of variables. The following description shows that the two aforementioned functions Y ₁ and Y ₂ can be formed with the aid of a logic circuit which uses only four transistors, so that two transistors are saved compared to circuits which require one transistor per variable. In general, two output functions which are composed of N variables and k each have common antenna, using k transistors together such that k transistors are saved for each pairwise output,

1 = Ic = (N - 1)1 = Ic = (N - 1)

Die Erfindung eignet sich insbesondere für Decodierschaltungen, wo viele gleiche Kombinationen derselben Variablen vorkommen. Auch bei einer Anwendung der Erfindung auf Decodierschaltungen mit komplementären Transistoren bestehen die Vorteile der Verminderung der großen Anzahl von gegenwärtig benötigten Bauelementen, ohne daß irgendein Transistor als Emitterfolgeausgangstransistor arbeiten müßte. Dieser Vorteil trägt zu geringerem Leistungsverbrauch und höherer Arbeitsgeschwindigkeit des Decodieren bei. Da sich dabei die Anzahl der pro Funktion beaötigten Bauelemente verringert und da bei der Heritellung die Anzahl der brauchbaren Verknüpfungsichaltungen und deren Zuverlässigkeit umgekehrt proportional zur Anzahl der verwendeten Bauelemente ist, läßt sich mit Hilfe der Erfindung der Ausschuß verringern und die Zuverlässigkeit der Schaltungen erhöhen. The invention is particularly suitable for decoding circuits where many identical combinations thereof Variables occur. Even when the invention is applied to decoding circuits with complementary Transistors have the advantage of reducing the large number currently needed Components without any transistor having to work as an emitter follower output transistor. This advantage contributes to lower power consumption and higher decoding speed at. Because the number of components required per function is reduced and because during manufacture the number of usable linkages and their reliability is inversely proportional is the number of components used, the reject can be reduced with the help of the invention and increase the reliability of the circuits.

Die Erfindung ist im folgenden an Hand von Daritellungen eines Ausführungsbeispiels beschrieben. Es leigtThe invention is shown below on the basis of representations an exemplary embodiment described. It doesn't matter

F i g. 1 die Schaltung einer NOR-Verknüpfungsnach dem Stande der Technik, F i g. 2 eine Verknüpfungsschaltung nach der Erfindung, F i g. 1 the circuit of a NOR logic operation according to the state of the art, F i g. 2 a logic circuit according to the invention,

F i g. 3 eine Decodierschaltung unter Anwendung eier Erfindung, bei der sämtliche Kombinationen von drei Variablen decodiert werden, undF i g. 3 shows a decoder circuit employing an invention in which all combinations of three variables are decoded, and

F i g. 4 die Schaltung eines Binär-Dezimal-Konverters, bei welchem die Variabler durch einen binärcodierten Dezimalzähler erzeugt werden.F i g. 4 the circuit of a binary-decimal converter, in which the variables are generated by a binary-coded decimal counter.

Die erfindungsgemäße Verknüpfungsschaltung verarbeitet zwei verschiedene, aber miteinander zusammenhängende Funktionen mit denselben Variablen unter Verwendung einer minimalen Anzahl von Bauelementen. Zur Realisierung der Schaltung werden vorzugsweise Feldeffekttransistoren mit isoliertem Gate vom Stromerhöhungstyp verwendet. Jedoch können auch andere bekannte Transistortypen angewandt werden, wie Sperrschicht-Feldeffekttransistoren oder bipolare Transistoren. Die Transistoreigenschaften sind bekannt und brauchen daher nicht im einzelnen beschrieben zu werden. Es genügt festzustellen, daß zwischen zwei Elektroden der verwendeten Bauelemente ein Leitungsweg gebildet wird und daß eine einer Steuerelektrode zugeführte Spannung den Leitungszustand des Leitungsweges bestimmt. Außerdem wird das Leitungsvermögen der Bauelemente in beiden Richtungen ausgenutzt, so daß bei Anlegen eines Signals an die Steuerelektrode Strom in beiden Richtungen durch den Leitungsweg zwischen der ersten und der zweiten Elektrode fließen kann. In der folgenden Beschreibung des Betriebes werden die Basleschen Symbole benutzt. Es wird willkürlich vereinbart, daß die am stärksten positive Spannung im System eine binäre O und die am wenigsten positive Spannung eine binäre 1 darstellen soll. Zur weiteren Vereinfachung wird gelegentlich für die Beschreibung, daß eine Spannung eine binäre 1 oder O darstellt, welche der Schaltung zugeführt oder von ihr abgenommen wird, lediglich gesagt, daß eine binäre 1 oder O zugeführt oder abgenommen wird. F i g. 1 veranschaulicht zwei bekannte NOR-Verknüpfungsschaltungen, mit Hilfe deren die vorerwähnten Funktionen F₁ und Y_t erhalten werden. Dabei sind Transistoren 10,12 und 14 parallel zwischen einen Anschluß 4 und einen Ausgangspunkt 11 und Transistoren 16,18 und 20 parallel zwischen den Anschluß 4 und einen Ausgangspunkt 13 geschaltet. Jeder Ausgangspunkt ist mit einem Anschluß 2 über je eine Last verbunden, und der Anschluß 4 liegt an einer Spannungsquelle V⁺, der Anschluß 2 an einer Spannungsquelle V~, Die Spannungsquellen können beispielsweise Batterien sein, deren einer Pol geerdet ist. Die Funktionsweise der Schaltung nach F 1 g. 1 ist bekannt. Die Transistoren sind p-leitende MOS-Transistoren vom Stromerhöhungstyp, und bei Zuführen einer Spannung V~ an die Gateelektrode verringert sich der Widerstand des zwischen Emitter und Kollektor gebildeten Stromweges, so daß er gut leitet. Die Spannung am Ausgangspunkt 11 ist daher V⁺ (logischer Wert 0) wenn eines oder sämtliche der den Gates 60 der Transistoren 10, 12 oder 14 zugeführten Signale den Wert V- (logischer Wert 1) hat. Da die Ausgangsfunktion eine inverse alternative Form der Eingangsvariablen ist, wird diese Schaltung als NOR-Verknüpfungsschaltung bezeichnet. Die Ausgangsfunk-65 tion läßt sich ausdrücken als Y₁ = A + B + C. Entsprechend hat die Spannung am Ausgangspunkt U den Wert V⁺ (Binärwert 0), wenn eines oder alle der den Gates der Transistoren 16, 18 oder 20 zugeführtenThe logic circuit according to the invention processes two different but interrelated functions with the same variables using a minimum number of components. Insulated gate field effect transistors of the current increasing type are preferably used to implement the circuit. However, other known transistor types can also be used, such as junction field effect transistors or bipolar transistors. The transistor properties are known and therefore do not need to be described in detail. It is sufficient to state that a conduction path is formed between two electrodes of the components used and that a voltage applied to a control electrode determines the conduction state of the conduction path. In addition, the conductivity of the components is used in both directions, so that when a signal is applied to the control electrode, current can flow in both directions through the conduction path between the first and the second electrode. In the following description of the operation, the Basle symbols are used. It is arbitrarily agreed that the most positive voltage in the system should represent a binary 0 and the least positive voltage should represent a binary 1. To further simplify the description that a voltage represents a binary 1 or 0 which is fed to or taken from the circuit, it is sometimes merely said that a binary 1 or 0 is fed to or taken off. F i g. 1 illustrates two known NOR logic circuits with the aid of which the aforementioned functions F ₁ and Y _t are obtained. Transistors 10, 12 and 14 are connected in parallel between a connection 4 and a starting point 11 and transistors 16, 18 and 20 are connected in parallel between connection 4 and a starting point 13. Each starting point is connected to a connection 2 via a load, and connection 4 is connected to a voltage source V ⁺ , connection 2 to a voltage source V ~. The voltage sources can be, for example, batteries, one pole of which is grounded. The mode of operation of the circuit according to F 1 g. 1 is known. The transistors are p-channel MOS transistors of the current increasing type, and when a voltage V ~ is applied to the gate electrode, the resistance of the current path formed between emitter and collector is reduced so that it conducts well. The voltage at the starting point 11 is therefore V ⁺ (logical value 0) if one or all of the signals fed to the gates 60 of the transistors 10, 12 or 14 has the value V- (logical value 1). Since the output function is an inverse alternative form of the input variable, this circuit is referred to as a NOR logic circuit. The output function can be expressed as Y ₁ = A + B + C. Accordingly, the voltage at the starting point U has the value V ⁺ (binary value 0) if one or all of the transistors 16, 18 or 20 fed to the gates

Signale den Wert V- (Binärwert 1) hat. Die Ausgangs- hängende logische Funktionen mit einer minimalenSignals has the value V- (binary value 1). The output hanging logical functions with a minimum

funktion läßt sich dann als Y₂ = A + B + C aus- Anzahl von Bauelementen zu realisieren gestattet,function can then _{be realized as Y 2} = A + B + C from number of components,

drücken. In F i g. 2 ist nur ein Transistor zwischen jeden Aus-to press. In Fig. 2 there is only one transistor between each output

Die Ausführungsform der Erfindung nach F i g. 2 gangspunkt und den Verbindungspunkt 4 geschaltet,The embodiment of the invention according to FIG. 2 starting point and connecting point 4 switched,

benötigt zur Ableitung der obenerwähnten Funk- 5 Dies ist die wirkungsvollste Schaltung, da für zweirequired for deriving the above mentioned radio 5 This is the most efficient circuit, since for two

tionen nur vier Transistoren. Die Emitter der Tran- Funktionen mit je jV Variablen, von denen (N — I) only four transistors. The emitters of the Tran functions with jV variables each, of which (N - I)

sistoren 10 und 16 sind an den Anschluß 4 angeschal- Variable gemeinsam sind (N — 1) Transistoren zwi-Transistors 10 and 16 are connected to terminal 4, variables are common (N - 1) transistors between

tet, ihre Kollektoren an die Anschlüsse 11 bzw. 13. sehen den paarigen Ausgängen gemeinsam benutzttet, their collectors to the connections 11 and 13, respectively, see the paired outputs used together

Das Binärsignal A wird dem Gate des Transistors 10 werden, so daß (N — \) Bauteile eingespart werden.The binary signal A will be the gate of the transistor 10, so that (N - \) components are saved.

und das Komplement dieser Variablen A dem Gate io Die Erfindung läßt sich aber auch auf solche Funk-and the complement of this variable A to the gate io The invention can also be applied to such func-

des Transistors 16 zugeführt. tionenpaare anwenden, bei denen weniger als (N — 1)of transistor 16 is supplied. Use ion pairs for which less than (N - 1)

Kollektor und Emitter der Transistoren 22 und 24 Komponenten gemeinsam vorkommen. Jedoch würden können untereinander vertauscht werden, wie es für die den nicht gemeinsamen Ausdrücken zugeordneten p-leitende-Transistoren durch die beiden Elektroden- Transistoren parallel zwischen die Ausgangspunkte pfeile angedeutet ist. Eine der Kollektor- und Emitter- 15 und den Anschluß 4 geschaltet, elektroden der Transistoren 22 und 24 ist mit einem Eine Anwendung der Erfindung zum Aufbau einer Anschluß 11, die andere mit einem Anschluß 13 ver- Dekodierschaltung ist in F i g. 3 dargestellt. Sie weist bunden. Zwischen einen Anschluß 2 und Ausgangs- eine Mehrzahl von Ausgangspunkten 0 bis 7 auf, die punkte 11 bzw. 13 ist je eine Last 15 bzw. 17 ge- mit Hilfe der Bauelemente im Abschnitt 3 und im Abschaltet, ao schnitt 5 mit den Anschlüssen 2 bzw. 4 verbundenCollector and emitter of the transistors 22 and 24 components occur together. However, would can be interchanged, as is the case for the non-common expressions assigned p-type transistors through the two electrode transistors in parallel between the starting points is indicated by arrows. One of the collector and emitter 15 and terminal 4 connected, electrodes of the transistors 22 and 24 is an application of the invention to the construction of a Terminal 11, the other with a terminal 13, the decoding circuit is shown in FIG. 3 shown. She knows bound. Between a terminal 2 and output a plurality of starting points 0 to 7 on, the Points 11 and 13 are each a load 15 and 17 with the help of the components in section 3 and in disconnection, ao section 5 connected to ports 2 and 4, respectively

Eine Betrachtung der Schaltung nach F i g. 2 läßt sind. Die Transistoren im Abschnitt 3 sind n-leitende erkennen, daß das Ausgangspotential am Anschluß 11 MOS-Transistoren, im Abschnitt 5 p-leitende MOS-auf die Spannung F⁺ (Binärwert 0) geklemmt wird, Transistoren; in beiden Fällen handelt es sich um Tranwenn sistoren vom Stromerhöhungstyp.A consideration of the circuit according to FIG. 2 lets are. The transistors in section 3 are n-conductive recognize that the output potential at terminal 11 is MOS transistors, in section 5 p-conductive ^{MOS- is clamped to the voltage F +} (binary value 0), transistors; in both cases it is transistors of the current increase type.

1. die Gatespannung des Transistors 10 niedrig ist *⁵ J^"*¹*!? ^¹*⁸"* ^eine Mehrpegel-Decodier- ,. __ y- _ η j schaltung, die mit Verzweigungen aufgebaut ist und ^ _ — j ο jeden Ausgang mit einer unterschiedlichen Serienkom-1, the gate voltage of the transistor 10 is low * ⁵ J ^ "* ¹ * ¹ * !? ^ ^8" * ^a multi-level decoding. __ y- _ η j circuit that is built up with branches and ^ _ - j ο each output with a different series com-

2. die Gatespannung des Transistors 16 niedrig ist bination dreier Transistoren mit dem Anschluß 2 ver- (A = V-; A = F+ = 0) und entweder die bindet. Die Anzahl der Pegel in dieser Verzweigungs-Gatespannung des Transistors 24 niedrig ist 30 schaltung ist gleich der Anzahl der zu decodierenden (B = V- = 1) oder die Gatespannung des Tran- Binärvariablen. Zur Decodierung von drei Variablen sistors 22 niedrig ist (C = V~ = 1). stehen drei logische Pegel zur Verfügung. Die Anzahl2. The gate voltage of transistor 16 is low bination of three transistors with terminal 2 (A = V-; A = F + = 0) and either binds. The number of levels in this branch gate voltage of transistor 24 is low 30 circuit is equal to the number of to be decoded (B = V- = 1) or the gate voltage of the Tran binary variable. To decode three variables sistor 22 is low (C = V ~ = 1). three logic levels are available. The number

der Transistoren für jeden Pegel ist gleich 2 hoch einerof the transistors for each level is equal to 2 to the power of one

Die Boolesche Gleichung für die Funktion am Aus- Zahl, welche gleich dem betreffenden Pegel ist. SoThe Boolean equation for the function on the out number, which is equal to the level in question. So

gangspunkt 11 lautet Y₁ = A + A (B + C), welche 35 werden für den ersten Pegel 2¹ oder zwei Transistorenstarting point 11 is Y ₁ = A + A (B + C), which 35 are for the first level 2 ¹ or two transistors

sich reduziert zu Y₁ — A + B + C. (200 und 202) benötigt. Für den zweiten Pegel werdenreduced to Y ₁ - A + B + C. (200 and 202) required. For the second level will be

Die Ausgangsspannung am Anschluß 13 läßt sich 2² gleich vier Transistoren (212, 214, 216 und 218) be-The output voltage at connection 13 can be 2 ² equal to four transistors (212, 214, 216 and 218)

auf den Wert V⁺ (Binärwert 0) klemmen, wenn nötigt, und für den dritten Pegel 2³ oder acht Tran-clamp to the value V ⁺ (binary value 0), if necessary, and for the third level 2 ³ or eight tran-

. _ . sistoren (222 bis 229). Der Kollektor jedes der zum. _. sistors (222 to 229). The collector of each of the

1. die Gatespannung des Transistors 16 niedrig ist ₄₀ dritten Pegel gehörigen Transistoren ist mit einem (A-V = 1; A = 0) oder anderen Ausgangsanschluß verbunden, und sein1. The gate voltage of transistor 16 is low. ₄₀ third level transistors are connected to one (AV = 1; A = 0) or other output terminal, and be

2. die Gatespannung des Transistors 10 niedrig ist Emitter ist mit dem Emitter eines anderen Transistors (A = V~ = 1) und entweder die Gatespannung ^{des dritten} Pegels paarweise zusammengescha'.tet und des Transistors 20 niedrig ist (B = V~ = 1) ^mit J^{e einem} anderen der Kollektoren der vier zum2. the gate voltage of transistor 10 is low, the emitter is connected to the emitter of another transistor (A = V ~ = 1) and either the gate voltage of ^{the third} level is connected in pairs and of transistor 20 is low (B = V ~ = 1 ) ^with J ^{e to} another of the collectors of the four

oder die Gatespannung des Transistors 22 niedrig ⁴⁵ zweiten Pegel gehörigen Transistoren 212 bis 218 ver-or the gate voltage of transistor 22 low ⁴⁵ second level associated transistors 212 to 218

ist (C = V- = 1). bunden. Die Emitter der vier zum zweiten Pegel gehörigen Transistoren sind paarweise zusammengeschaltetis (C = V- = 1). bound. The emitters of the four transistors belonging to the second level are connected together in pairs

Die Boolesche Gleichung für die Funktion am Aus- und mit je einem anderen der Kollektoren der Trangangspunkt 13 lautet Y₁ = A + A (B + C), welche sistoren des ersten Pegels verbunden. Die Emitter der sich reduziert zu F₂ — A + B + C. Die Ausgangs- 50 Transistoren 200 und 202 sind zusammen an den Angleichungen Y₁ und Y₂ stellen das gleiche Ergebnis dar, schluß 2 geschaltet Auf diese Weise ist jeder Ausgang welches die bekannte Schaltung liefert. Die Transisto- über eine andere Kombination von drei Transistoren, ren 22 und 24 können Strom vom Anschluß 4 durch deren Leitungswege in Reihe geschaltet sind, mit dem den Transistor 16 zum Anschluß 11 führen, wenn A Anschluß 2 verbunden.The Boolean equation for the function at the exit and each with a different one of the collectors of the range point 13 is Y ₁ = A + A (B + C), which connected sistors of the first level. The emitter that reduces to F ₂ - A + B + C. The output 50 transistors 200 and 202 are connected together at the alignments Y ₁ and Y ₂ represent the same result, circuit 2. In this way, each output is whichever known circuit supplies. The transistor via another combination of three transistors, ren 22 and 24, current can be connected from terminal 4 through their conduction paths in series, with which the transistor 16 leads to terminal 11 when A terminal 2 is connected.

einen niedrigen und A einen hohen Wert hat, und sie 55 Jeder Ausgang 0 bis 7 ist ferner über den Leitungskönnen einen Strom in umgekehrter Richtung vom weg eines jeweils verschiedenen Transistors 100 bis 107 Anschluß 4 über den Transistor 10 zum Anschluß 13 mit dem Anschluß 4 verbunden. Die Ausgänge sind führen, wenn A einen niedrigen und A einen hohen paarweise über die Leitungswege zweier parallelge-Wert hat. Auf diese Weise wirken die Transistoren 22 schalteter Koppeltransistoren verbunden. Die Aus- und 24 als Übertragungsglieder, welche zwei Ausgangs- 60 gängeO und 1 sind durch die Emitter-Kollektorpunkte zusammenschalten, und sie bilden einen Über- Strecken der Transistoren 120 und 121 zusammentragungsweg für die Bildung der in jeder der beiden geschaltet, die Ausgangspunkte 2 und 3 sind über die Ausgangsfunktionen gemeinsam vorkommenden Transistoren 122 und 123 zusammengeschaltet, die Tenne. Ausgangspunkte 4 und 5 sind über die Transistoren 124A low value and A high value, and they 55 Each output 0 to 7 is furthermore connected via the conduction can a current in the opposite direction from the path of a respectively different transistor 100 to 107 connection 4 via transistor 10 to connection 13 to connection 4 . The outputs are lead when A has a low and A a high value in pairs via the conduction paths of two parallel values. In this way, the transistors 22 of switched coupling transistors act connected. The outputs and 24 as transmission elements, which two output 60 gears O and 1 are interconnected through the emitter-collector points, and they form an over-stretching of the transistors 120 and 121 together for the formation of the output points 2 connected in each of the two and 3 are interconnected via the common output functions of transistors 122 and 123, the threshing floor. Starting points 4 and 5 are via transistors 124

Nutzt man die Eigenschaft der Transistoren, in 65 und 125 zusammengeschaltet und die Ausgangspunkte 6If one uses the property of the transistors in 65 and 125 connected together and the starting points 6

beiden Richtungen zu leiten, für die Boolesche Glei- und 7 sind über die Transistoren 126 und 127 zusam-to conduct both directions, for the Boolean equation and 7 are connected via the transistors 126 and 127

chung, daß A + AX = A -\- X ist, aus, so erhält man mengeschaltetIf A + AX = A - \ - X , you get switched

eine Schaltung, welche verschiedene, jedoch zusammen- Da die Koppeltransistoren als Übertragungsgliedera circuit, which different, but together- Since the coupling transistors as transmission elements

AA. BB. CC. Dczimal-Dczimal ausgangexit OO OO OO OO H-*H-* OO OO 11 OO 11 OO 22 11 11 OO 33 OO OO 11 44th 11 OO 11 55 OO 11 11 66th 11 11 11 77th

^b 8 ^b 8

verwendet sind und Strom in beiden Richtungen leiten Anschluß 2 geklemmt, wenn den Gates der Trankonnen, sind ihre Emitter und Kollektoren austausch- sistoren 200. 212 und 213 Steuersignale zugeführt bar, wie die beiden Elektrodenpfeile der p-leitenden werden: Dies ist der Fall für A = B — C — V⁺ Transistoren veranschaulichen. (Binärwert 0). Für alle anderen Kombinationen derare used and conduct current in both directions. Terminal 2 is clamped when the gates of the trank tubs, their emitters and collectors are exchangeable A = B - C - V ⁺ transistors illustrate. (Binary value 0). For all other combinations of the

Die Reihenfolge der decodierten Ausgangssignale 5 drei Binärvariablen hat die Reihenschaltung der Tranwird durch die entsprechenden Gatespannungen be- sistoren 200. 212 und 223 eine sehr hohe Impedanz, stimmt, da die Gatespannung maßgebend dafür ist, Der Ausgang 1 wird auf den Anschluß 4 geklemmt, welcher Transistor in seinem gut oder schlecht leiten- wenn dem Gate des Transistors 101 ein Binärsigna! 1 den Zustand ist. Unter Verwendung der Folge für drei zugeführt wird, oder wenn dem Gate des Transistors Binärvariable gemäß Tabelle 1 und mit Bezug auf io 100 und dem Gate eines der Transistoren 120 oder 121 F i g. 3 sei nun die Betriebsweise der Schaltung be- ein Binärsignal 1 zugeführt wird. In Boolescher Terschrieben. minologie ausgedrückt ist das Signal am Ausgang 1The sequence of the decoded output signals 5 three binary variables has the series connection of the Tranwird due to the corresponding gate voltages, resistors 200, 212 and 223 have a very high impedance, correct, because the gate voltage is decisive for this, output 1 is clamped to connection 4, which transistor conduct in its good or bad - if the gate of transistor 101 is a binary signal! 1 the state is. Using the sequence for three is fed, or if the gate of the transistor Binary variable according to Table 1 and with reference to io 100 and the gate of one of the transistors 120 or 121 F i g. 3, let us now assume the mode of operation of the circuit when a binary signal 1 is supplied. In Boolean writing. Expressed in miniature, the signal at output 1 is

gleich A + A (B + C) bzw. in reduzierter Form Tabelle I 1 = A A- B + C. equals A + A (B + C) or in reduced form Table I 1 = A A- B + C.

15 Da die Übertragung der Signale B und C sowohl für 0 als auch für 1 eintritt, läßt sich an Hand von F i g. 3 erkennen, wie eine Kreuzkopplung zur Einsparung von zwei (JV — 1) Transistoren für jedes decodierte Ausgangspaar angewendet werden kann,
ao Die Decodierung der anderen Ausgangssignale erfolgt in der genau der gleichen Weise, wie es für die Ausgänge 0 und 1 beschrieben ist und braucht daher nicht näher erläutert zu werden. Es genügt zu sagen, daß für eine Decodierschaltung für drei Variable zwei as Transistoren pro decodiertes Signalpaar eingespart werden können.15 Since the transmission of signals B and C occurs both for 0 and for 1, it can be seen from FIG. 3 recognize how cross coupling can be applied to save two (JV - 1) transistors for each decoded output pair,
ao The other output signals are decoded in exactly the same way as described for outputs 0 and 1 and therefore need not be explained in more detail. Suffice it to say that for a decoding circuit for three variables, two as transistors per decoded signal pair can be saved.

F i g. 4 zeigt eine weitere Anwendung der Erfin-F i g. 4 shows a further application of the invention

Wäh'i man den Ausgang 0 als Beispiel zur Beschrei- dung zum Aufbau einer Dekodierschaltung, bei der bung der Betriebsweise, so wird gezeigt, daß dieser die Ausgangssignale eines binärcodierten Dezimal-Ausgang 0, ebenso wie alle anderen Ausgänge, immer 3° Zählers in Dezimal-Ausgangssignale umgewandelt auf einen der beiden Logikpegel positiv geklemmt werden. Da der Zähler beim zehnten Impuls zurückwird. Wenn die Variablen A = B=C= V' (Bi- gestellt wird, sind gemäß Tabelle II nur zehn Komnärwert 1) sind, dann sind ihre inversen oder komple- binationen der vier Variablen möglich,
mentären Werte A = B=C= V⁺ (Binärwert 0".
Wird den Gates der N Kanaltransistoren 200, 212 und 35 Tabelle II
222 der Binärwert 0, A = B = C = K⁺ zugeführt,
dann werden diese Transistoren eingeschaltet, und der
Ausgang 0 auf das Potential des Anschlusses 2 geklemmt (Anschluß 2, der mit V~ verbunden ist, bedeutet den logischen Binärpegel 1). Nur wenn die drei 40 «
Eingangssignale A, B und C den Wert V⁺ annehmen,
wird der Ausgang 0 auf V~ geklemmt. Somit bleibt zu
zeigen, daß für den vorbeschriebenen Zustand die
Transistoren im Abschnitt 5 keinen Leitungsweg zwischen dem Ausgang 0 und dem Anschluß 4 darstellen 45
und daß für alle anderen Kombinationen der drei
Variablen die Transistoren im Abschnitt 5 eine niedrige Impedanz, also einen gut leitenden Weg zwischen
dem Ausgang 0 und dem Anschluß 4 bilden.If you choose output 0 as an example to describe the structure of a decoder circuit when practicing the operating mode, it will be shown that this is the output signals of a binary-coded decimal output 0, like all other outputs, always a 3 ° counter in Decimal output signals converted to one of the two logic levels are clamped positive. Because the counter goes back on the tenth pulse. If the variables A = B = C = V ' (Bi-, according to Table II there are only ten common values 1), then their inverses or combinations of the four variables are possible,
mental values A = B = C = V ⁺ (binary value 0 ".
Will the gates of the N channel transistors 200, 212 and 35 Table II
222 the binary value 0, A = B = C = K ⁺ supplied,
then these transistors are turned on, and the
Output 0 clamped to the potential of connection 2 (connection 2, which is connected to V ~ , means the logical binary level 1). Only if the three 40 «
Input signals A, B and C assume the value V ^+,
output 0 is clamped to V ~. So it stays closed
show that the
Transistors in section 5 do not represent a conduction path between output 0 and connection 4 45
and that for all other combinations of the three
Variables the transistors in section 5 to have a low impedance, i.e. a good conductive path between
the output 0 and the connection 4 form.

Eine Untersuchung der Schaltung zeigt, daß der 50An examination of the circuit shows that the 50th

Ausgang 0 mit dem Anschluß 4 über den Leitungsweg Eine Betrachtung der Tabelle zeigt, daß nur dieOutput 0 to connection 4 via the cable path A consideration of the table shows that only the

der Transistoren 100 verbunden ist oder alternativ Dezimal 0 und die Dezimal 1 vier Variablen erfordert, über den Leitungsweg, welcher durch den Transistor um von den anderen Kombinationen unterschieden zu 101 und den Leitungsweg eines der Transistoren 120 werden. Die Dezimalen 3 bis 7 einschließlich benö- oder 121 gebildet wird. Somit ist das Signal am Aus- 55 tigen nur drei Binärvariablen zu ihrer eindeutigen Degang 0 gleich V⁺ (Binärwert 0) wenn A = 1 ist oder finition, und die Dezimalwerte 8 und 9 erfordern nui wenn A = I und entweder B oder = 1 ist. In zwei Variablen zur eindeutigen Definition. Demnacl Booleschen Gleichungen ausgedrückt muß das Signal erfordern die Zahlen 0 und 1 eine Vier-Bit-Decodieam Ausgang 0 gleich [A + A (B + C)] sein, wobei rung, während die Zahlen 3 bis 7 eine Drei-Bit-Decosich diese Gleichung auf A + B + C = 0 reduziert. 60 dierung und die Zahlen 8 und 9 nur eine Zwei-Bit· So wird der Ausgang 0 vom Anschluß 4 abgetrennt, Decodierung benötigen.of the transistors 100 is connected or alternatively decimal 0 and the decimal 1 requires four variables, via the conduction path, which through the transistor to be distinguished from the other combinations to 101 and the conduction path of one of the transistors 120. The decimals 3 to 7 inclusive are required or 121 is formed. Thus, the signal at the exit is only three binary variables for their unambiguous degang 0 equal to V ⁺ (binary value 0) if A = 1 or finition, and the decimal values 8 and 9 only require if A = I and either B or = 1 is. In two variables for a clear definition. Expressed in Boolean equations, the signal requiring the numbers 0 and 1 must have a four-bit decoding at output 0 equal to [A + A (B + C)] , whereas the numbers 3 through 7 require a three-bit decoding Equation reduced to A + B + C = 0. 60 dation and the numbers 8 and 9 only a two-bit · So the output 0 is separated from the connection 4, need decoding.

wenn, und nur wenn A = B=C=V⁺ (Binär- In F i g. 4 ist ein zusätzlicher Transistor 131 zwiif, and only if A = B = C = V ⁺ (binary- In Fig. 4 is an additional transistor 131 betw

wert 0) ist, was gleichbedeutend mit dem Zustand ist, sehen die Ausgänge 0 und 1 parallel zu den Tran daß der Ausgang 0 für diese Kombination von A, B sistoren 120 und 121 des Abschnitts 5 geschaltet, unc und C auf den Anschluß 2 geklemmt wird. Für jede 65 ein zusätzlicher Transistor 190 liegt in Reihe mit dei andere Kombination von A, B oder C ist der Ausgang 0 Transistoren des Abschnitts 3, so daß die Decodierunj auf den Anschluß 4 geklemmt. der Werte 0 und 1 erfindungsgemäß mit vier Bivalue 0) is, which is synonymous with the state, see the outputs 0 and 1 parallel to the Tran that the output 0 for this combination of A, B sistors 120 and 121 of section 5 is connected, unc and C clamped to the connection 2 will. For every 65 an additional transistor 190 is in series with the other combination of A, B or C, the output 0 is transistors of section 3, so that the decoding unit is clamped to terminal 4. of the values 0 and 1 according to the invention with four Bi

Das decodierte Signal am Ausgang 1 wird auf den (4 Binarvariable) erfolgt. Die Spannungsquelle V The decoded signal at output 1 is sent to (4 binary variables). The voltage source V

609 618/12(1609 618/12 (1

DezimalDecimal AA. BB. CC. DD. ausgangexit OO OO OO OO OO 11 11 OO OO OO 22 OO 11 OO OO 33 11 11 OO OO 44th OO OO 11 OO 55 11 OO 11 OO 66th OO 11 H-*H-* OO 77th OO OO OO 11 88th OO OO OO 11 99 11 OO OO 11

liegt am Anschluß 7, welcher mit den Emittern der Transistoren 190 und 192 zusammengeschaltet ist. Der Ausgangswert 0 reduziert sich aufis connected to terminal 7, which is connected to the emitters of transistors 190 and 192 . The initial value 0 is reduced to

0=A+B+C+D0 = A + B + C + D

und der Ausgang 1 auf 1 = A + B + C + D. Die beiden Ausgänge benutzen einen Übertragungsweg gemeinsam, der durch die drei Transistoren 120, 121 und 131 gebildet wird, welche den Variablen B, C und D zugeordnet sind, so daß drei Transistoren für jedes decodierte Wertepaar eingespart werden, wobei jedes Ausgangssignal eine Funktion von vier Variablen ist. Die Decodierung der Dezimalwerte 2 bis 7 erfolgt in gleicher Weise wie bei den F i g. 1 und 2. Die Zufügung des Transistors 190 ist für diese Werte nicht notwendig, da das dem Gate des Transistors 190 zugeführte Signal sich für die acht Kombinationen 0 bis 7 nicht ändert. Die Werte 8 und 9 erhält man durch Decodierung der beiden Variablen A und D, welche in dem gestrichelt umrandeten Kästchen 9 herausgezeichnet sind. Für eine Zwei-Bit-Decodierung wird nur ein Kreuzkoppeltransistor 128 zwischen die Ausgangspunkte 8 und 9 geschaltet. Der Kollektor des Transistors 192 ist mit den Emittern der Transistoren 230 und 231 verbunden, deren Kollektoren entsprechend mit den Ausgangspunkten 8 und 9 verbunden sind, so daß sie eine Reihenschaltung zwischen der Spannung V~ und jedem der beiden Ausgangspunkte bilden. In der Zwei-Bit-Decodierung stellt sich die Erfindung in ihrer einfachsten Form dar. Da die Variable D nur für die Dezimalen 8 und 9 als nicht angehobener Wert vorliegt (unprimed form), sind diese beiden Werte durch die Decodierung zweier Variabler unterschiedlich definiert. Die Ausgangsgröße 8 reduziert sich zu 8 = A -f- D und die Ausgangsgröße 9 reduziert sich zu 9 = A + D. and the output 1 to 1 = A + B + C + D. The two outputs share a transmission path formed by the three transistors 120, 121 and 131 , which are assigned to the variables B, C and D , so that three Transistors can be saved for each decoded value pair, with each output signal being a function of four variables. The decimal values 2 to 7 are decoded in the same way as in FIGS. 1 and 2. The addition of the transistor 190 is not necessary for these values, since the signal fed to the gate of the transistor 190 does not change for the eight combinations 0 to 7. The values 8 and 9 are obtained by decoding the two variables A and D, which are shown in the box 9 surrounded by a dashed line. For two-bit decoding, only one cross-coupling transistor 128 is connected between the starting points 8 and 9. The collector of transistor 192 is connected to the emitters of transistors 230 and 231 , the collectors of which are connected to starting points 8 and 9, respectively, so that they form a series circuit between voltage V ~ and each of the two starting points. The invention is presented in its simplest form in two-bit decoding. Since the variable D is only available as an unprimed value for the decimals 8 and 9 (unprimed form), these two values are defined differently by the decoding of two variables. The output variable 8 is reduced to 8 = A -f- D and the output variable 9 is reduced to 9 = A + D.

ίο Somit ist nachgewiesen, daß die zur Bildung zweier miteinander verbundener Funktionen erforderliche Schaltung nach der Erfindung mit weniger Bauelementen aufgebaut werden kann, wenn die beiden Funktionen insofern zusammenhängen, daß sie einigeίο It is thus shown that the two interconnected functions required circuit according to the invention with fewer components can be built if the two functions are related to the extent that they have some

»5 Terme gemeinsam haben und die nicht gemeinsamen Terme einer Funktion die Komplementärwerte der nicht mit der ersten Funktion gemeinsamen Terme der zweiten Funktion sind.»Have 5 terms in common and those not in common Terms of a function are the complementary values of the terms not common to the first function second function are.

Die Schaltung ist unter Verwendung von p-leitenden Transistoren beschrieben worden, jedoch läßt sie sich ebensogut mit η-leitenden Transistoren aufbauen, wenn die Gate- und Versorgungsspannungen umgekehrt werden.The circuit has been described using p-type transistors, but it can be Build with η-conducting transistors just as well if the gate and supply voltages are reversed will.

Die willkürliche Wahl de? Ausdruckes »negative Logik« zur Beschreibung des Betriebs der Schaltung und die sich daraus ergebende Beschreibung der Verknüpfungsschaltung als NOR-Schaltung statt als NAND-Schaltung oder UND-Schaltung ist nicht als Einschränkung des Erfindungsgedankens aufzufassen.The arbitrary choice de? Term "negative logic" to describe the operation of the circuit and the resulting description of the logic circuit as a NOR circuit instead of as NAND circuit or AND circuit should not be interpreted as a restriction of the inventive concept.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Logic circuit for the formation of two logical functions from two groups of variable binary signals, which are fed to the control electrodes of three transistors, of which the first or second transistor with its main current path between a first operating voltage terminal and a first or second circuit point and the third Transistor, which is conductive in both directions, is connected with its main current path between the two switching points, with two load elements connected between a second operating voltage terminal and the first or second switching point, characterized in that an in Fourth transistor conductive in both directions The aim is to keep the number of components required to carry out logical functions in an electrical circuit as minimal as possible because the sensitivity of such circuits is inversely related to the number of Ba units used uelemente behaves. The possibility of reducing the compo elements has been limited so far. If you want to scarf lines according to the prior art z. B. the NOR functions Y ₁ = A ! + B + C and Y ₂ = A + B + C

ίο realize (where the variables A, B and C and its complements are given), then you need at least one transistor per variable in every function. A total of six transistors are therefore required to determine the values Y ₁ and Y ₂

From FR-PS 15 07 763 (corresponding to DT-OS 15 12 39C) a logic circuit is known, which contains a number of bridged transistors, of which the transistors in the dei the upper half of the bridge from the opposite

gg t