DE1936512B2

DE1936512B2 - DIFFERENTIAL PROTECTION DEVICE

Info

Publication number: DE1936512B2
Application number: DE19691936512
Authority: DE
Inventors: Karl Dipl Ing 8520 Erlangen Nimes
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1969-07-18
Filing date: 1969-07-18
Publication date: 1972-06-22
Also published as: DE1936512A1; SE357110B; CH514947A

Description

——— Fig. 1 zeigt eine bekannte Schaltung für einen——— Fig. 1 shows a known circuit for a

Differentialschutz mit zwei Enden. In die zu schüt-Differential protection with two ends. In the to be protected

Die Erfindung bezieht sich auf eine Differential- 65 zende Leitung 1 fließen Ströme /1 und /2 hinein, schutzeinrichtung mit einem Schaltglied in derartiger Diese Ströme werden in Wandlern Wl und W 2 abAnordnung, daß dem Schaltglied als Auslösegröße gebildet. Die Sekundärwicklungen dieser Wandler eine der vektoriellen Summe der in das zu schul- sind zueinander in Reihe und in Reihe zu weiterenThe invention relates to a differential line 1, currents / 1 and / 2 flow in, protective device with a switching element in such a way that the switching element is formed as a trigger variable in converters W1 and W 2. The secondary windings of these converters are one of the vectorial sum of those to be schooled in series with one another and in series with others

Wandlern H'3 und W4 geschaltet, Zwischen den Sekundärwicklungen der Wandler IfI. und Wl und den damit verbundenen Wicklungen der Wandler W3 und W4 liegt ein weiterer Wandler WS, dessen Sekundärwicklung an einen Gleichrichter G 5 geschaltßt ist. Der Gleichrichter G 5 ist so gepolt, daß er einen Strom in Auslöserichtung über ein Relais R schickt, das an die Gleichstromklemmen des Gleichrichters G 5 angeschlossen ist. Die zweiten Wicklungen der Wandler W 3 und W 4 sind in entsprechender Weise an Gleichrichter G 3 und G 4 geführt, die parallel zu dem Relais R liegen und antiparallel zu dein Gleichrichter G 5 geschaltet sind.Converters H'3 and W4 connected, between the secondary windings of the converter IfI. and Wl and the windings of the converters W 3 and W 4 connected to it, there is a further converter WS, the secondary winding of which is connected to a rectifier G 5. The rectifier G 5 is polarized so that it sends a current in the tripping direction via a relay R which is connected to the direct current terminals of the rectifier G 5. The second windings of the converters W 3 and W 4 are led in a corresponding manner to rectifiers G 3 and G 4, which are parallel to the relay R and are connected anti-parallel to the rectifier G 5.

Nimmt man an, daß sich ein Fehler außerhalb des Schutzbereiches befindet, so ist z.B. der StromJ2 negativ. Es ergibt sich dann für den Strom J1 der in Fi?. 2 a dargestellte Kurvenverlauf, für / 2 der in F i u. 2 b dargestellte Kurvenverlauf, wenn man annimmt, daß keiner der Wandler H 1 oder Wl gesüitigi ist. Die als Sperrgröße wirksame Summe der Beträge beider Ströme/1 und /2 ist in Fig. 2c durgestellt. Als Auslösestrom erhält man die geometri. ehe Summe aus dem Strom /1 und dem Strom J 2. wie Fig. 2d zeigt. F ig. 2 läßt also erkennen, d:iß bei einem außenliegenden Fehler und nicht gesättigtem Wandler zwar ein Sperrstrom, aber kein Sirom in Auslöserichtung über das Relais R fließt.If one assumes that there is a fault outside the protected area, the current J 2, for example, is negative. It then results for the current J 1 that in Fi ?. 2 a, for / 2 the curve shown in F i and 2 b, assuming that none of the transducers H 1 or Wl is healthy. The sum of the amounts of the two flows / 1 and / 2, effective as a blocking variable, is shown in FIG. 2c. The tripping current is the geometri. before the sum of the current / 1 and the current J 2. as FIG. 2d shows. Fig. 2 shows that in the event of an external fault and an unsaturated converter, a reverse current flows through the relay R, but no sirom in the tripping direction.

lis wird angenommen, daß sich wiederum ein Fehler außerhalb des Schutzbereiches befindet, jedoch infolge des fließenden Fehlerstromes des W'.iiidlers W 1 gesättigt wird. In diesem Fall — und b.·. angenommenem Gleichstromglied im fließenden Strom — ergibt sich für den Strom J1 der in Γ i ι:. 3 a dargestellte Kurvenverlauf. Hierbei ist anpuiommen, daß nach Sättigung des Wandlerkerns der Sekundärstrom Null ist. Der Stromverlauf — wie er sich bei ungesättigtem Wandler W1 einstellen würde — ist in Fig. 3a gestrichelt dargestellt. Entsprechend der Annahme ergibt sich für den Strom 3 2 bei nicht gesättigtem Wandler W2 der in Fig. 3b dargestellte Verlauf. Wiederum ist / 2 negativ, so daß also ein Fehler außerhalb des Schutzbereiches vorliegt. Bildet man von den beiden in Fig. 3a und 3 b dargestellten Kurvenvei laufen zunächst den Betrag und danach die Summe der Beträge, so erhält man als Strom, der in Sperrichtung wirksam ist, den in Fig. 3c dargestellten Verlauf. Fig. 3d zeigt entsprechend Fig. 2d den Strom, der über den Gleichrichter G 5 fließt und in Auslöserichtung auf das Relais R wirkt. Dieser Strom ergibt sich aus der geometrischen Summe der Ströme J 1 und /2, wie sie in den Fig. 3 a und 3 b dargestellt sind. Aus Fig. 3 d ist zu ersehen, daß ein Auslösestrom fließt, obgleich sich der Fehler außerhalb des Schutzbereiches befindet. Man sieht außerdem, daß dieser Auslösestrom erst dann auftritt, wenn der Wandler W1 in Sättigung gegangen ist. Da das Relais R nur den Mittelwert des über ihn fließenden Stromes registriert, stellt dieses Relais fest, daß der Auslösestrom fast so groß ist wie der Sperrstrom. Andererseits muß das Relais so eingestellt sein, daß es bei gleichen Größen von Auslösestrom und Sperrstrom bereits sicher angesprochen hat, da — gleiches übersetzungsverhältnis der Wandler vorausgesetzt — der Auslösestrom und der in Sperrichtung fließende Strom bei innenlic^endem Fehler einander gleich sind. It is assumed that there is again a fault outside the protected area, but that W 1 is saturated as a result of the fault current flowing through the W'.iiidler. In this case - and b. ·. assumed direct current element in the flowing current - results for the current J 1 in Γ i ι :. 3 a curve shown. It is assumed here that the secondary current is zero after the transformer core is saturated. The current curve - as it would occur with an unsaturated converter W 1 - is shown in dashed lines in FIG. 3a. Corresponding to the assumption, the curve shown in FIG. 3b results for the current 3 2 when the converter W2 is not saturated. Again, / 2 is negative, so that there is an error outside the protection area. If one forms from the two curves shown in Fig. 3a and 3b run first the amount and then the sum of the amounts, you get the curve shown in Fig. 3c as the current that is effective in the reverse direction. FIG. 3d shows, corresponding to FIG. 2d, the current which flows via the rectifier G 5 and acts on the relay R in the tripping direction. This current results from the geometric sum of the currents J 1 and / 2, as shown in FIGS. 3 a and 3 b. From Fig. 3 d it can be seen that a tripping current flows, although the fault is outside the protection area. It can also be seen that this tripping current only occurs when the converter W 1 has gone into saturation. Since the relay R only registers the mean value of the current flowing through it, this relay determines that the tripping current is almost as large as the reverse current. On the other hand, the relay must be set in such a way that it has already responded reliably with the same magnitudes of tripping current and reverse current, since - assuming the converter has the same transmission ratio - the tripping current and the current flowing in the reverse direction are the same in the event of an internal fault.

Dieser Effekt, daß nämlich der durch WandlerThis effect, namely that of the converter

fehler vorgetäuschte Strom erst eine bestimmte Zeit nach Auftreten eines Nullpunktes im Eingangfistrom wirksam wird, wird beim Gegenstand der vorliegenden Erfindung ausgenutzt, um den Unterschied zwis sehen innen- und außenliegendem Fehler größer zu machen und um so Fehlauslosungen auch bei ungünstigen Stromverhältnissen in einem zu schützenden System zu vermeiden. fake current only becomes effective a certain time after the occurrence of a zero point in the input current, is exploited in the subject matter of the present invention to make the difference between internal and external errors greater and so that false tripping even with unfavorable current conditions in a system to be protected to avoid.

Beim Gegenstand der Erfindung wird also imWhen the subject of the invention is so in

ίο Gegensatz zur bisherigen Dirferentialschutzeinrichtung für jeden Eingangsstrom ein Integrator vorgesehen, und die Ausgänge dieser Generatoren sind über ein »Und«-Glied erst zn dem Ausgang der Ditferentialschutzeinrichtung geführt. Hierdurch wirdίο In contrast to the previous dirferential protection device an integrator is provided for each input current, and the outputs of these generators are only led to the output of the differential protection device via an "and" element. This will

erreicht, daß eine Auslösung nur dann stattfindet, wenn für jeden Eingangsstrom beim Vergleich des Auslöse- und Sperrstromes durch einen Integrator festgestellt wird, daß ein Fehler innerhalb des zu schürenden Bereiches vorliegt. Da bei einer Wand-achieves that tripping only takes place if for each input current when comparing the Tripping and reverse current is determined by an integrator that an error within the to stoking area is present. Since a wall

lersättigung mindestens ein .«uegralor zu dem Zeitpunkt eingeschaltet wird, bei Jem der zugehörige Eingangsstrom der Differentialschutzeinrichtung später in Sättigung geht, wird mindestens bei einem Integrator die an Hand der Fig. 3 geschilderteAt least one saturation. «uegralor at the time is switched on, with Jem the associated input current of the differential protection device later goes into saturation, at least one integrator that is described with reference to FIG. 3

Unterdrückung oder erhebliche Verminderung des Auslösestromes ohne Beeinflussung des Sperrstromes auftreten, so daß das Verhältnis zwischen dem möglichen Auslösestrom bei außenliegendcm Fehler und dem vorhandenen Auslösestrom bei innenliegendem Fehler wesentlich vergrößert und damit die Einstellung des Differentialschutzes erleichtert ist.Suppression or considerable reduction of the tripping current without influencing the reverse current occur, so that the ratio between the possible tripping current in the case of external errors and the existing tripping current in the event of an internal fault is significantly increased, and thus the setting the differential protection is facilitated.

Weitere Einzelheiten der Erfindung sind dem Ausführungsbeispiel nach Fig. 4 zu entnehmen. Hier sind die Sekundärwicklungen der Wandler Wl, Wl Further details of the invention can be found in the exemplary embodiment according to FIG. Here are the secondary windings of the converters Wl, Wl

und W 5 dargestellt. Auf Einfügung der Zwischenwandler wie in F i g. 1 wurde hierbei verzichtet. Die Sekundärwicklungen dieser Wandler Wi, Wl und WS sind wiederum an die Wechselstromanschlüsse von Gleichrichtern G5, G6 und Gl angeschlossen.and W 5 shown. On insertion of the intermediate transformers as in FIG. 1 was waived here. The secondary windings of these converters Wi, Wl and WS are in turn connected to the AC connections of rectifiers G5, G6 and Gl .

In Reihe zu den Gleichrichtern G 6 und G 7 liegt je ein Widerstand R 1 und R 2. In den Sekundärwicklungen der Wandler WX und Wl fließen die in das zu schützende System hineinfließenden Ströme /1 und J2, während die in Fig. 3 nicht dargestellte Schaltung des Differentialschutzes so getroffen ist, daß in der Sekundärwicklung des Wandlers WS die geometrische Summe aller in das zu schützende System hineinfließenden Ströme fließt. Falls mehr als zwei Eingangsströme vorhanden sind, müssen die anIn series with the rectifiers G 6 and G 7 there is a resistor R 1 and R 2. The currents / 1 and J 2 flowing into the system to be protected flow in the secondary windings of the converters WX and Wl , while those in FIG. 3 do not The differential protection circuit shown is such that the geometric sum of all currents flowing into the system to be protected flows in the secondary winding of the converter WS. If there are more than two input currents, they must be connected to

die Sekundärwicklungen der Wandler Wi und Wl angeschlossenen Schaltungen für die übrigen Ströme ebenfalls einmal in der Schaltung vorhanden sein.the secondary windings of the transducers Wi and Wl connected circuits for the remaining currents also be present once in the circuit.

Die Gleichstromanschlüsse der Gleichrichter G S, G6 und Gl sind unter Berücksichtigung der Richtung zur Bildung des Auslöse- und Sperrstromes einander parallel geschaltet und liegen parallel ;'u einem Widerstand R 3. an dem die Differenz des Auslöse- und Sperrstromes als Spannungsabfall abfällt. Parallel zum Widerstand R 3 sind in Reihe zu je einem Schalttransistor Tl bis TA Integratoren/1 bis /4 geschaltet. Den Ausgängen der Integratoren /1 bis /4 sind Oruizwertstufen 51 bis 54 nachgeschaltet. Die Ausgänge der Orenzwertstufen S 2 und S 4 sind an ein »Und«-Glied Vl und die Ausgänge The direct current connections of the rectifiers GS, G6 and Gl are connected in parallel to each other, taking into account the direction in which the tripping and reverse currents are formed, and are parallel to a resistor R 3 . In parallel with the resistor R 3, one switching transistor T1 to TA integrators / 1 to / 4 are connected in series. The outputs of the integrators / 1 to / 4 are followed by Oruizwert stages 51 to 54. The outputs of the orence value stages S 2 and S 4 are connected to an "and" element Vl and the outputs

der Orenzwertstufen S1 und 5 3 an ein »Und«-Glied Vl geschaltet. Die Ausgänge beider »Und«-Glieder Vl und Vl sind an den Eingang eines »Oder«- Gliedes 01 geschaltet, dessen Ausgang dem Relais R of the orenz value stages S 1 and 5 3 are connected to an "and" element Vl . The outputs of both "And" elements Vl and Vl are connected to the input of an "Or" element 0 1, the output of which is connected to relay R

angeführt ist, Das Ausgangssignal des »Ödef«-Ölie* stimmten Wert Ubersehreitet. Dies kann während der des 01 kann auch in anderer geeigneter Weise zum Ititegrationszeit jedoeh nicht zu einem Ansprechen Aussehalten def das zu schützende System begren* der Öretiz wertstuf en 52 oder 54 fuhren, da während zenden Leistungssehalter oder zur Meldung eines dieser Zeit über den zweiten an den Ausgang der von der DifferentialsehutzeinriGhtung erkannten Feh- s Kippstufen K1 und K 4 angeschlossenen Eingang lers ausgewertet werden. Jede Grenzwertstufe S1 bis diese Grenzwertstufen gesperrt sind. Erst naeh Ab' 54 hat außer dem Eingang, der an den Ausgang des lauf der Kippzeit der monostabilen Kippstufen # 2 zugehörigen Integrators angeschlossen ist. einen wei- und K 4 verschwindet das Ausgangssignal, dieSchaltteren Eingang, der in den Steuerkreis des jeweils transistoren T 2 und T 4 sperren, und die Grenzwertzugehörigen Schalttransistors T1 bis T 4 eingeführt i₀ stufen 51 und 54 werden über ihren zweiten Einist und die Grenzwertstufe 51 bis 54 erst dann gang freigegeben. Nach dem Zurückkippen der wirksam werden läßt, wenn an diesem Eingang kein Kippstufen Kl und K 4, das zeitlich nacheinander Signal mehr ansteht. Zum zeitgerechten Schalten der entsprechend der Phasenverschiebung erfolgen kann. Schalttransistoren Tl bis T 4 sind an die Wider- entscheidet der Ausgang der Grenzwertstufen 52 stände R 1 und Rl weitere Grenzwertstufen 5 5 bis _1S und 54 über da* Und-Glied Vi, ob eine Auslösung 58 angeschlossen, denen monostabile Kippstufen Al der Differentialschutzeinrichtung erfolgen kann, bis K4 nachgeschaltet sind. In Fig. 3 sind nur die Die Löscheingänge der Integratoren/2 und /4 wesentlichen, für das Verständnis der Fenktions- sind an den Ausgang der für die andere Halbwelle weise notwendigen Schaltungselemente eingezeichnet. vorgesehenen Grenzwertstufen 55 und 57 ange-Zwischeng]ieder zur Signalumkehr und Verstärkung _ao schlossen, so daß nach Umkehrung der Spannung an sind hierbei weggelassen worden. Die Ausginge der den Widerständen R 1 oder R1 die Integratoren / 2 monostabilen Kippstufen K1 bis K 4 sind dann an und / 4 wieder gelöscht werden. In der zweiten HaIbdie Basisanschlüsse der Transistoren Π bis 7" 4 ge- WeISe übernehmen die Grenzwertstufen 5 5 und 57 führt. Die Emitter der jeweils einem Eingangsstrom die Abgabe eines Ausgangssignals, und die Integrazugeordneten Transistoren T1 und Tl sowie T 3 45 toren/1 und /3 sind wirksam. Bei diesem Ausfüh- und 7" 4 sind zusammengefaßt und sowohl mit einem rungbeispiel sind also für jeden Eingangsstrom zwei Anschluß A 1 des Widerstandes R 3 als iiuch mit Integratoren vorgesehen woiden, und außerdem wird einem Anschluß A 1 bzw. A 3 verbunden. Der An- jeder Integrator nur in jeder zweiten Halbwelle einschluß A 2 ist über Dioden D 1 und P 2 mit den geschaltet. Dies bringt den Vorteil, daß eine volle Anschlüssen des Widerstandes R 1 verbunden. 30 Halbwelle zur Löschung des Integrators zur Ver-Die Wirkungsweise der beschriebenen Schaltung fügung steht. Die Anordnung des zweiten Integraist folgende: Bei einer bestimmten Halbwelle der tors für den gleichen Eingangsstrom bewirkt eine Ströme J1 und / 2 und innen liegendem Fehler (bei Verkürzung der Meßzeit, da dann in jeder Halbwelle innenliegendem Fehler beträgt die Phasendifferenz gemessen wird. is listed, the output signal of the "Ödef" oil * correct value exceeded. During the 0 1 this can also in another suitable manner at the integration time but not lead to a response looking out def the system to be protected * the Öretiz rating levels 52 or 54, since during the power watcher or to report one of these times about the second to the output of the input signal connected to the faulty flip-flops K1 and K 4 recognized by the differential protection device. Each limit value level S 1 until these limit value levels are blocked. Only after Ab '54 has, in addition to the input, which is connected to the output of the integrator belonging to the monostable multivibrator # 2 over the course of the flip-flop . a white and K 4 disappears the output signal, the switched input, which locks into the control circuit of the respective transistors T 2 and T 4 , and the limit value associated switching transistor T 1 to T 4 is introduced i ₀ stages 5 1 and 54 are via their second one and the limit value stage 51 to 54 is only then released. After tilting back, which can take effect if there are no flip-flops Kl and K 4 at this input, the signal is no longer pending one after the other. For timely switching that can take place according to the phase shift. Switching transistors Tl to T 4 are connected to the decides the output of the limit value stages 52 stands R 1 and Rl further limit value _{stages 5 5 to 1S} and 54 via the AND element Vi, whether a trip 58 is connected, which monostable multivibrators Al of the differential protection device take place can be followed by K4 . In Fig. 3 only the clearing inputs of the integrators / 2 and / 4 are essential, for understanding the fencing are shown at the output of the circuit elements necessary for the other half-wave. provided limit value stages 55 and 57 connected intermediates for signal _{reversal and amplification ao are} closed, so that after reversal of the voltage an have been omitted here. The outputs of the resistors R 1 or R1 the integrators / 2 monostable multivibrators K 1 to K 4 are then on and / 4 are deleted again. In the second HaIbdie base terminals of transistors Π to 7 "4 overall, the limit value stages take 5 5 and 57 performs. The emitters of each of an input current, the output of an output signal, and the Integra associated transistors T1 and Tl and T 3 45 tors / 1 and / 3 are effective. In this embodiment and 7 "4 are combined and with an example, two terminals A 1 of the resistor R 3 are provided as two with integrators for each input current, and one terminal A 1 or A 3 connected. The inclusion A 2 at each integrator only in every second half-wave is connected to the via diodes D 1 and P 2 . This has the advantage that a full connection of the resistor R 1 is connected. 30 half-wave to delete the integrator available. The mode of operation of the circuit described is available. The arrangement of the second integra is as follows: At a certain half-wave the gate for the same input current causes currents J 1 and / 2 and an internal error (if the measurement time is shortened, since the phase difference is then measured in every half-wave with an internal error.

zwischen den Strömen JI und Jl weniger als 90^c) 35 Es ist aber genausogut denkbar, nur einen werden gleichzeitig die Grenzwertstufen 5 6 und 58 Integrator für einen Eingangsstrom zu verwenden, angesteuert und geben während dieser Halbwelle ein man muß dann die Grenzwertstufe im Steuerkreis Ausgangssignal ab. Die Kippzeit der nachgeschalte- dieses Integrators bei jeder Halbwelle wirksam werten monostabilen Kippstufen K1 und K 4 ist geringer den lassen und dem Integrator einen schnell zu als die Zeit für eine Halbwelle, so daß diese für 40 löschenden Speicher nachschalten. Die Verwendung einen bestimmten einstellbaren Teil der Halbwelle iweier Und-Glieder bei Anwendung einer Schaltung ein Ausgangssignal abgeben und für diesen Teil der mit zwei Integratoren pro Eingangsstrom bringt Halbwelle die Transistoren Tl und T 4 durch- zusätzlich den Vorteil, daß bei einer Phasenlage von steuern, so daß die Integratoren /1 und /4 wirksam etwa 180° zwischen dem zugehörigen Abzweigstrom sind und das Integral der in dieser Zeit an dem 45 land den übrigen Abzweigströmen, wie sie für einen Widerstand R 3 abfallenden Spannung bilden. Die Emgangsstrom bei außenliegendem Felder vor-Grenzwertstufen 5 2 und 5 4 sind nun so gestaltet, kommt, nicht alle Integratoren, die einem Und-Glied daß sie dann ein Ausgangssignal abgeben würden, vorgeschaltet sind, gleichzeitig wirksam werden, so wenn die Ausgangsspannung des zugehörigen Inte- daß man zusätzlich noch eine Sicherheit gegen Fehlgrators 12 oder 14 in Auslöserichtung einen be- 50 ansprechen erhält.between the currents J I and Jl less than 90 ^c ) 35 But it is just as well conceivable to use only one of the limit value stages 5, 6 and 58 integrator for an input current at the same time, and to enter the limit value stage in the control circuit during this half-wave Output signal. The breakover time of the downstream integrator, which is effective for each half-wave, monostable multivibrators K1 and K 4 is less than the time for a half-wave, so the integrator can get one faster than the time for a half-wave, so that they follow up for 40 erasing memories. The use of a certain adjustable part of the half-wave iweier AND-elements emit an output signal when using a circuit and for this part of the half-wave with two integrators per input current brings the transistors T1 and T 4 through the additional advantage that with a phase position of control, so that the integrators / 1 and / 4 are effective about 180 ° between the associated branch current and the integral of the remaining branch currents in this time at the 45 land, as they form for a resistor R 3 falling voltage. The output current for external fields before limit value stages 5 2 and 5 4 are now designed so that not all integrators, which are connected upstream of an AND element that they would then give an output signal, become effective at the same time, so when the output voltage of the associated inte- to obtain responsive loading 50 in addition, a security against Fehlgrators 12 or 1 4 in a tripping direction.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

1 2 patent claims · zen ^ c system flowing in currents and as a blocking variable one of the sum of the amounts of these currents

1. Differentialschutzeinrichtung mit einem proportionale Größe zuflihrbar ist,1. Differential protection device with a proportional size can be supplied,

Switching element in such an arrangement that such a differential protection device is be-switching element as a tripping variable is one of the vectorial 5 (Austrian patent specification 271 610).
The sum of the differential protection devices known in the system to be protected have currents flowing into them and, as a blocking variable, a sum of the amounts of these currents flowing into the system to be protected, proportional to the current of a current transformer and can be supplied internally that a switching element (protective relay ) indicates that the switching element (relay R) io as a trigger variable one of the vectorial sum of the currents flowing into at least one "and" element (t / l, t / 2) for the system to be protected The differential protection device is supplied and as a blocking variable one of the sum of the input currents (/ 1, J '£) at least one value proportional to these currents is supplied, integrator stage (/ 1 to / 4) is connected upstream, which has the introduction of the blocking variable it makes sense, in turn, in series with a switching transistor (Tl 15 a false response of the differential protection device up to Γ 4) at one of the difference voltage source (R 3) proportional to the voltage source (R 3) that is proportional to the voltage source (R 3) that is to be avoided when a converter saturates due to converter errors and converter errors, since this is connected when a converter is saturated, and that in the control circuit of each converter there is at least too little current to the differential switching transistors (Tl to T4) a protective device emits, so that even with outside limit value (S 5 to S 8) and a monostable 20 lying error, the vector sum of the currents flip-flop (K 1 to K 4) are arranged so that on the secondary side of the converter no longer the the switching transistor (T 1 to T 4) ^{results from a NuI 1} value of zero.

passage of the associated input current (J 1, especially with differential protection devices

or 7 2) on for part of the current half-wave with more than two inputs exists in one

remains switched on. 25 external faults, there is a risk of a current

2. Differential protection device according to converter relatively low nominal amperage by the claim 1, characterized in that between the output of each integrator (/ 1 to / 4) and the output of each integrator (/ 1 to / 4) and is very heavily overloaded, without such the input of the current flowing between an external error the integrator is overloaded with the remaining current transformer element (51 to 54) that is subject to only one part of the "and" element (t / l, U2) and which is present in this way. With such extreme conditions, the switch-on dependency of the monostable is often sufficient stabilization by introducing a flip-flop (/ C1 to K 4) in the control circuit of the switching a blocking variable proportional to the sum of the transistors (Tl to T 4) is that the limit amounts of the in the system value element to be protected (S 1 to 54) only no longer switches off after the incoming currents have expired, since despite the crosstalk time of the monostable multivibrator (Kl to load a converter, the sum of K 4 is not yet effective). must assume an excessively high value.

3. Differential protection device according to the invention is based on the object of a Claim 1 or 2, characterized in that to create the differential protection device in the Control circuit of each switching transistor (Tl to T 4) 40 measurement errors occurring due to transducer saturation Rectifiers (G 1 to G 4) are arranged in such a way that they can only be compensated by supplying a blocking variable, that only every second zero crossing takes effect, but also this through transducers is, and that the erase input of any inte- saturation occurring error from the measurement wcitgrators (/ l to / 4) going to one of the boundary elements is eliminated.

(5 S to S 8) is connected in such a way that only the 45

Differential protection device of the type mentioned at the beginning lying between every second zero crossing

Zero crossing is effective. Type solved in that the switching element via min-

4. Differential protection device according to arrival destcns an "And" -circuit for each of the differentia - demanding 3, characterized in that for each protection device supplied input power minde input current (/ 1; Jl)! Two integrators (71, 50 least upstream of an integrator stage their / 2; / 3, / 4) are provided and that the control side is connected in series with a switching transistor to one of the circuits of the switching transistors connected in series. connected via the monostable nale voltage source. and that in the flip-flops (K 1 to K 4) at least one (S 5 to S 8) are connected to the limit value elements Stcucrkreis each switching transistor in such a way that different zero crossings are effective while being arranged that the switching transistor of one of the outputs of the integrators (71 to / 4) - zero crossing of the associated input sttoines, possibly via the further limit value - for part of the current half-wave elements (51 to 54) - remains via two "and" elements.

(Ul, Ut) mit dem Schaltglied (Relais R) der 60 Der Grundgedanke der Erfindung sei an Hand Differentialschutzeinrichtung verbunden sind. eines einfachen Beispiels in den Fig. 1, 2 und 3 (Ul, Ut) with the switching element (relay R) of the 60. The basic idea of the invention is connected to the differential protection device. a simple example in FIGS. 1, 2 and 3

näher erläutert.explained in more detail.