DE1963130A1 - Circuit arrangement for forming the mean value of several input voltages - Google Patents

Circuit arrangement for forming the mean value of several input voltages

Info

Publication number
DE1963130A1
DE1963130A1 DE19691963130 DE1963130A DE1963130A1 DE 1963130 A1 DE1963130 A1 DE 1963130A1 DE 19691963130 DE19691963130 DE 19691963130 DE 1963130 A DE1963130 A DE 1963130A DE 1963130 A1 DE1963130 A1 DE 1963130A1
Authority
DE
Germany
Prior art keywords
voltage
resistor
resistance
circuit arrangement
branches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691963130
Other languages
German (de)
Inventor
Edgar Dipl-Ing Matejka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bodenseewerk Geratetechnik GmbH
Original Assignee
Bodenseewerk Geratetechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bodenseewerk Geratetechnik GmbH filed Critical Bodenseewerk Geratetechnik GmbH
Priority to DE19691963130 priority Critical patent/DE1963130A1/en
Priority to GB5781170A priority patent/GB1325027A/en
Priority to US98364A priority patent/US3697776A/en
Priority to FR707046352A priority patent/FR2070907B1/fr
Publication of DE1963130A1 publication Critical patent/DE1963130A1/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/25Arrangements for performing computing operations, e.g. operational amplifiers for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05DSYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D1/00Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots
    • G05D1/0055Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots with safety arrangements
    • G05D1/0077Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots with safety arrangements using redundant signals or controls
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/14Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction 

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Description

Schaltungsanordnung zur Bildung des Mittelwertes mehrerer Eingangs spannungen. Circuit arrangement for forming the mean value of several inputs tensions.

Die Erfindung betrifft eine Schaltungsanordnung zur Bildung des Mittelwertes mehrerer Eingangsspannungen, bei welcher die Eingangs spannungen über Widerstands zweige auf einen gemeinsamen Lastwiderstand aufge-schaltet sind, an welchem die Mittelwert-Ausgangsspannung abfällt, und bei welcher jeder der Widerstands zweige in Abhängigkeit von der Differenz zwischen der Ausgangs spannung an dem Lastwiderstand und der zugehörigen Eingangsspannung derart gesteuert ist, daß diese Eingangsspannung unterdrückt wird, wenn sie um mehr als ein vorgegebenes Maß von der Ausgangsspannung abweicht0 Schaltungsanordnungen dieser Art werden bei Geräten verwendet, bei denen aus Gründen der Sicherheit Meßwertgeber mehrfach vorgesehen sind, beispielsweise bei Flugreglern, bei denen ein und dasselbe Steuersignal durch drei voneinander unabhängige Kreise in drei voneinander unabhängigen Kanälen erzeugt wird, wobei die Ausgangs signale der einzelenn Kanäle dann einer mittelwertbildenden Schaltung zugeführt werden. Die Steuerung z,B, des Flugzeugs erfolgt dann in Abhängigkeit von dem Mittelwert, d.h. dem arithmetischen Mittel, der von den verschiedenen Kanälen gelieferten Signale, Durch eine solche Mittelwertbildung wird erreicht, daß sich Fehler, die in den einzelnen Kanälen auftreten, nur in geringerem Maße auf dem Mittelwert auswirken. Eine solche mittelwertbildende Schaltungsanordnung hat jedoch den Nachteil, daß starke Abweichungen einer Eingangsspannung von dem "richtigen" Wert, wie sie durch Ausfall oder Defekt einer Komponente in einem Meßkanal auftreten können, doch zu einer großen Fälschung des arithmetischen Mittelwertes führen. Man hat daher Auswahl-Logikschaltungen vorgesehen, die als Ausgangsspannung nicht den arithmetischen Mittelwert der Eingangsspannungen liefern, sondern -unabhängig von der Größe der Abweichungen der Eingangsspannungen voneinander- den jeweils mittleren Wert, also bei drei Eingangsspannungen diejenige Eingangsspannung, die der Größe nach zwischen den beiden anderen Eingangsspannungen liegt. Wenn eine Eingangsspannung durch Ausfall einer Komponente in einem Kanal sehr stark von den anderen beiden Eingangsspannungen und der "richtigen" Spannung abweicht, so wird dann noch jeweils eine der beiden anderen Spannungen angezeigt, die in der Nähe des richtigen Wertes liegt, wenn man annimmt, daß jeweils nur ein Fehler auf einmal eintritt. Solche bekanntefr Auswahlschaltungen haben den Nachteil, daß der Ubertragungswirkungsgrad schlecht ist. Sie erzeugen ferner ein fehlerhaftes Ausgangssignal, wenn an der Auswahlschaltung selbst ein Ausfall eintritt. Außerdem ist bei normalem Betrieb das arithmetische Mittel mit der geringsten Fehlerwahrscheinlichkeit behaftet. Es ist aus diesem Grund angestrebt worden, eine Schaltungsanordnung zu schaffen, die einerseits den arithmetischen Mittelwert der Eingangsspannungen bildet, andererseits aber Eingangsspannungen, die sehr stark von dem Mittelwert abweichen, unterdrückt0 Dabei sind die Eingangsspannungen über Widerstands zweige auf einen gemeinsamen Lastr widerstand aufgeschaltet, an welchem die Mittelwert- Ausgangsspannung abfällt. In jedem der Widerstands zweige ist ein mechanischer Kontakt vorgesehen. Dieser Kontakt wird von Relais in Abhängigkeit von der Differenz zwischen Ausgangs spannung an dem Lastwiderstand und zugehöriger Eingangsspannung derart gesteuert, daß der Kontakt öffnet, wenn die Spannungsdifferenz einen bestimmten Grenzwert überschreitet. Auf diese Weise wird jede Eingangsspannung unterdrückt, die um mehr als ein vorgegebenes Maß von der Ausgangsspannung abweicht.The invention relates to a circuit arrangement for forming the mean value several input voltages, at which the input voltages via resistance branches are connected to a common load resistor to which the Average output voltage drops, and at which each of the resistor branches depending on the difference between the output voltage across the load resistor and the associated input voltage is controlled such that this input voltage is suppressed if it is more than a predetermined amount from the output voltage abweicht0 Circuit arrangements of this type are used in devices in which For safety reasons, multiple transducers are provided, for example with flight controllers, where one and the same control signal is separated by three independent circles are generated in three independent channels, where the output signals of the individual channels then an averaging circuit are fed. The control of the aircraft, for example, then takes place as a function of the mean value, i.e. the arithmetic mean of the various Channels delivered signals, By such averaging it is achieved that Errors that occur in the individual channels only to a lesser extent on the mean value impact. Such an averaging circuit arrangement, however, has the disadvantage that large deviations of an input voltage from the "correct" value, like them can occur due to failure or defect of a component in a measuring channel, but lead to a large falsification of the arithmetic mean. One therefore has Selection logic circuits are provided, the output voltage not the arithmetic Provide mean value of the input voltages, but -independent of the size of the Deviations of the input voltages from one another - the respective mean value, that is with three input voltages, the input voltage that is between the other two input voltages. When an input voltage due to failure a component in a channel is very different from the other two input voltages and the "correct" voltage deviates, then one of the two will be added other voltages appear that are close to the correct value if one assumes that only one error occurs at a time. Such well-known for selection circuits have the disadvantage that the transmission efficiency is poor. You generate also an erroneous output signal if the selection circuit itself is on Failure occurs. In addition, the arithmetic mean is with normal operation has the lowest probability of errors. It is aimed for for this reason been to create a circuit arrangement that, on the one hand, the arithmetic Forms the mean value of the input voltages, but on the other hand it forms the input voltages, which deviate very strongly from the mean value are suppressed. The input voltages are here connected via resistance branches to a common load resistance which the mean value output voltage drops. In each of the resistance branches is a mechanical one Contact provided. This contact is from Relay depending on the difference between the output voltage at the load resistor and the associated input voltage controlled in such a way that the contact opens when the voltage difference exceeds a certain limit value. In this way any input voltage is suppressed by more than a predetermined amount of the output voltage deviates.

Die Verwendung von mechanischen Kontakten in den Meßkanälen und von Relais bringt jedoch zusätzliche Fehler- und Störungsquellen mit sich.The use of mechanical contacts in the measuring channels and from However, relay brings additional sources of error and interference with it.

Es ist weiterhin bekannt, daß die Widerstandszweige je einen Operationsverstärker enthalten, in dessen Ausgangskreis ein erster Widerstand liegt, und einen zweiten Widerstand in der Gegenkopplung von der Nittelwert-Ausgangsspannung auf den Eingang des Operationsverstärkers. Eine solche Schaltung ist am Ausgang bis zu einem Strom, der sich aus dem maximalen Verstärkerausgangsspannungswert, also der Sättigung des Verstärkers und dem Verhältnis der Widerstände berechnen läßt, sehr niederohmig. Gelangt der Verstärker in die Sättigung, dann ist die Gegenkopplung unterbrochen und der Ausgangswiderstand der Anordnung steigt steil an. Die bekannte Schaltung weist den Nachteil auf, daß der Widerstandswert der einzelnen Widerstandszweige oberhalb der Spannungsschwelle nicht hinreichend groß ist Der in der Sättigung befindliche Verstärker belastet über den ersten Widerstand den Ausgang. Dadurch wird die Ausgangskennlinie begrenzt auf kleiner als ein Drittel der maximalen Verstärkerausgangsspannung.It is also known that the resistance branches each have an operational amplifier included, in the output circuit of which there is a first resistor, and a second Resistance in the negative feedback from the mean value output voltage to the input of the operational amplifier. Such a circuit is at the output up to a current which results from the maximum amplifier output voltage value, i.e. the saturation of the Amplifier and the ratio of the resistances can be calculated, very low resistance. If the amplifier saturates, the negative feedback is interrupted and the output resistance of the arrangement rises steeply. The well-known circuit has the disadvantage that the resistance value of the individual resistance branches The one in saturation is not sufficiently large above the voltage threshold The amplifier loads the output via the first resistor. This becomes the output characteristic limited to less than a third of the maximum amplifier output voltage.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Bildung des Mittelwertes mehrerer Eingangsspanzungen zu schaffen, bei welcher Eingangsspannungen, die um mehr als ein vorgegebenes Maß von der Ausgangsspannung abweichen, unterdrückt werden.The invention is based on the object of a circuit arrangement to create the mean value of several input armor, at which Input voltages that differ by more than a predetermined amount from the output voltage differ, be suppressed.

Der Erfindung liegt weiterhin die Aufgabe zugrunde, eine solche Unterdrückung von "aus dem Rahmen fallenden" Eingangsspannungen kontaktlos zu bewirken.The invention is also based on the object of such a suppression of "out of the ordinary" input voltages without contact.

Erfindungsgemäß wird das dadurch erreicht, daß die Widerstandszweige mit Halbleitergliedern aufgebaute spannungsabhängige Zweipole enthalten, deren Widerstand oberhalb einer Spannungsschwelle sehr groß wird.According to the invention this is achieved in that the resistance branches Contain voltage-dependent two-poles constructed with semiconductor elements, their resistance becomes very large above a voltage threshold.

Es läßt sich zeigen, daß unter diesen Umständen eine weitgehende Unterdrückung von "aus dem Rahmen fallenden" Eingangsspannungen erzielt wird. Anzustreben ist dabei, daß der Widerstand der Zweipole unterhalb der Spannungsschwelle sehr gering ist und an der Spannungsschwelle steil auf einen sehr großen Wert ansteigt. Der Widerstandswert der einzelnen Widerstandszweige sollte unterhalb der besagten Spannungsschwelle klein und oberhalb dieser Spannungsschwelle groß gegen den Lastwiderstand sein.It can be shown that under these circumstances extensive suppression is achieved by "out of the ordinary" input voltages. Is to be strived for while the resistance of the two-pole terminals is very low below the voltage threshold and rises steeply to a very large value at the voltage threshold. Of the The resistance value of the individual resistance branches should be below the said voltage threshold small and above this voltage threshold large compared to the load resistance.

Die Erfindung kann in der Weise verwirklicht werden, daß die Widerstands zweige je einen Operationsverstärker enthalten, in dessen Ausgangskreis ein erster Widerstand liegt, und einen zweiten Widerstand in der Gegenkopplung von der Mittelwert-Ausgangsspannung auf den Eingang des Operationsverstärkers und daß der erste Widerstand ein spannungsabhängiger Widerstand ist, dessen Wert oberhalb einer Spannungsschwelle sehr groß wird.The invention can be implemented in such a way that the resistor branches each contain an operational amplifier, in its output circuit a first Resistance is, and a second resistor in the negative feedback from the mean value output voltage to the input of the operational amplifier and that the first resistor is a voltage-dependent one Resistance is the value of which becomes very large above a voltage threshold.

Die Widerstands zweige können als spannungsabhängige Widerstände Kaltleiter enthalten. Um eine Abhängigkeit der Widerstandswerte der Kaltleiter von der Umgebungstemperatur zu vermeiden, kann die Umgebungstemperatur der Kaltleiter geregelt sein.The resistance branches can act as voltage-dependent resistors PTC thermistors contain. A dependency of the resistance values of the PTC thermistors on the ambient temperature To avoid this, the ambient temperature of the PTC thermistor can be regulated.

Eine weitere vorteilhafte Möglichkeit besteht darin, daß die Widerstandszweige als spannungsabhängigen Zweipol je einen symmetrischen Feldeffekttransistor mit vor- und nachgeschalteten Widerständen enthalten, dessen Basis über Dioden an den beiden Enden des Zweipols liegt.Another advantageous possibility is that the resistance branches as a voltage-dependent two-terminal network, each with a symmetrical field effect transistor upstream and downstream resistors, the base of which is connected to the both ends of the dipole is located.

Die Erfindung ist nachstehend an einigen Ausführungsbeispielen unter Bezugnahme auf die zugehörigen Zeichnungen näher erläutert: Fig.1 veranschaulicht den Grundaufbau einer erfindungsgemäßen Schaltungsanordnung.The invention is shown below in a few exemplary embodiments Explained in more detail with reference to the accompanying drawings: Fig.1 illustrates the basic structure of a circuit arrangement according to the invention.

Fig.2 veranschaulicht einen möglichen Aufbau eines Widerstandszweiges bei der Schaltung von Fig.1. 2 illustrates a possible structure of a resistor branch in the circuit of Fig.1.

Fig.3 zeigt die Kennlinie eines in einem solchen Widerstandazweig verwendbaren Kaltleiters. 3 shows the characteristic of a resistor branch of this type usable PTC thermistor.

Fig.4 zeigt eine andere- Möglichkeit eines spannungsabhängigen Zweipols in Schaltungsanordnungen nach Fig.1 und/oder Fig.2. 4 shows another possibility of a voltage-dependent two-terminal network in circuit arrangements according to Fig.1 and / or Fig.2.

Fig.5 zeigt die Kennlinie eines Zweipols nach Fig.4. Fig. 5 shows the characteristic of a two-pole according to Fig. 4.

Fig.6 zeigt eine weitere Ausführungsform der Erfindung. 6 shows a further embodiment of the invention.

Bei der Sohaltungsanordnung nach Pig,l sind Eingangsspannungen U1 U2, U3 ... Un über Widerstandszweige mit den spannungsabhängigen Zweipolen Z1, Z2, Z3 ... Zn auf einen Lastwiderstand RL geschaltet. Im Punkt A wird eine Ausgangsepannung abgenommen, die bei geeigneter Bemessung der Widerstände dem arithmetischen Mittel der Spannungen U1, U2, U3 ... Un-entspricht. Die Zweipole Z1 Z2 Z3 ...Zn sind mit Halbleitergliedern so aufgebaut, daß sie bei geringen Spannungsdifferenzen zwischen der jeweiligen Eingangsspannung, Z.B. U1, und der Ausgangsspannung Punkte A niederohmig sind, jedoch sehr hochohmig werden, wenn diese Spannungsdifferenzen einen bestimmten Schwellwert überschreiten. Dabei wird der Einfluß derjenigen Eingangsspannungen U1 ... Un unterdrückt, die von dem im Punkte A gebildeten Mittelwert über ein bestimmtes Maß hinaus abweichen, was auf einen Defekt. in dem betreffenden Kanal hindeutet, Es erfolgt eine Mittelwertbildung unter Ausschaltung stark abweichender Eingangs spannungen.In the connection arrangement according to Pig, I input voltages are U1 U2, U3 ... Un via resistor branches with the voltage-dependent two-pole terminals Z1, Z2, Z3 ... Zn switched to a load resistor RL. At point A there is an output voltage which, if the resistances are suitably dimensioned, corresponds to the arithmetic middle of the voltages U1, U2, U3 ... Un. The two-pole Z1 Z2 Z3 ... Zn are with Semiconductor elements constructed so that they are at low voltage differences between the respective input voltage, e.g. U1, and the output voltage points A low resistance are, however, very high resistance when these voltage differences are a certain Exceed the threshold. Thereby the influence of those input voltages U1 ... Un suppresses that of the mean value formed at point A over a certain Measure in addition to what indicates a defect. indicates in the channel in question, A mean value is calculated by switching off strongly deviating inputs tensions.

Die Zweipole Z1, Z2, Z3 .. Zn können nach Art von Fig.2 aufgebaut sein. Die Eingangsspannungen, Z.B. U1, liegen jeweils über einen Widerstand Ri am Eingang eines Operationsverstärkers 0. Der Ausgang des Operationsverstärkers 0 ist über einen Widerstand R2 mit dem Punkt A verbunden. Vom Punkt A erfolgt über einen Widerstand R3 eine Gegenkopplung auf den Eingang des Operationsverstärkers O. Die beschriebene-Schaltung ist am Ausgang bis zu einem Strom, der sich aus der maximalen Verstärkerausgangsspannung, d.h. der Ausgangsspannung, bei welcher der Verstärker O in die Sättigung gelangt und dem Verhältni-s von R2 und R3 berechnen läßt, sehr niederohmig.-Gelangt der Verstärker 0 in die Sättigung, dann ist die-Gegenkopplung unterbrochen und der Ausgangswiderstand -der Anordnung steigt auf einen hohen Wert an. Das geschieht, wenn sich die Eingangsspannung U1 um einen sich aus den angegebenen Großen ergebenden Betrag von der im Punkte A gebildeten Mittelwert-Ausgangs spannung unterscheidet.The two-pole terminals Z1, Z2, Z3 .. Zn can be constructed as shown in FIG be. The input voltages, e.g. U1, are each applied via a resistor Ri am Input of an operational amplifier 0. The output of the operational amplifier is 0 connected to point A via a resistor R2. From point A takes place via a Resistor R3 a negative feedback to the input of the operational amplifier O. The -The circuit described is at the output up to a current that results from the maximum Amplifier output voltage, i.e. the output voltage at which the amplifier O reaches saturation and lets calculate the ratio of R2 and R3, very much low-resistance.-If the amplifier 0 reaches saturation, then there is negative feedback interrupted and the output resistance of the arrangement rises to a high value at. This happens when the input voltage U1 is one of the specified Large resulting amount of the mean value output voltage formed in point A. differs.

Diese Schaltungsanordnung mit ohmschen Widerständen hat noch den Nachteil, daß bei einer Schaltung mit beispielaweise drei Bingangssignalen die Ausgangskennlinie nur in einen Bereich von weniger als einem Drittel der maximalen Verstärkerausg-angsspannung benutzt werden kann. Die Erfindung sieht daher vor, daß der Widerstand R2 seinerseits als spannungsabhängiger Zweipol ausgebildet ist, dessen Widerstandswert oberhalb der Spannungsschwelle sehr groß wird.This circuit arrangement with ohmic resistors still has the disadvantage that in a circuit with, for example, three input signals, the output characteristic only in a range of less than a third of the maximum amplifier output voltage used can be. The invention therefore provides that the resistor R2 in turn as voltage-dependent two-pole is formed, the resistance of which is above the Voltage threshold becomes very large.

Zu diesem Zweck kann der Widerstand R2 ein Kaltleiter sein.For this purpose, the resistor R2 can be a PTC thermistor.

Bin Kaltleiter ist ein temperaturabhängiger Widerstand, der unterhalb der Curie-Temperatur sehr niederohmig ist und oberhalb der Curie-Temperatur einen hohen positiven Temperaturkoeffizienten besitzt. Man kann den Widerstand eines Kaltleiters mit Hilfe des durch ihn fließenden Stromes verändern. Es ergibt sich die in Fig.3 dargestellte Funktion. Da die Widerstandsänderung auf dem Umweg über die Temperatur erfolgt, beeinflußt auch die Umgebungstemperatur den Knickpunkt der Kennlinie. Es empfiehlt sich daher, eine Stabilisierung der Umgebungst emperatur vorzunehmen.A PTC thermistor is a temperature-dependent resistor that is below the Curie temperature is very low and one above the Curie temperature has a high positive temperature coefficient. You can get the resistance of a PTC thermistor change with the help of the current flowing through it. The result is the one shown in FIG function shown. Because the change in resistance is indirectly via the temperature occurs, the ambient temperature also influences the break point of the characteristic. It it is therefore advisable to stabilize the ambient temperature.

Eine andere Zweipolschaltung ist in Fig.4 dargestellt. Diese Zweipolschaltung enthält einen symmetrischen Feldeffekttransistor FT mit vor- und nachgeschalteten Widerständen R4 bzw.Another two-pole circuit is shown in Fig.4. This two-pole connection contains a symmetrical field effect transistor FT with upstream and downstream Resistors R4 resp.

R5. Das Gitter des Feldeffekttransistors FT ist über Dioden D1 bzw. D2 mit den beiden Enden des Zweipols verbunden. Eine solche Schaltung liefert eine Kennlinie, wie sie in Fig.5 dargestellt ist. Der Widerstand im niederohmigen Bereich wird wesentlich von den Eigenschaften des Feldeffekttransistors bestimmt. Vorteilhaft werden Feldeffekttransistoren mit niedrigem Bahnwiderstand und kleiner Gate-Source-Sperrspannung verwendet.R5. The grid of the field effect transistor FT is connected via diodes D1 or D2 connected to the two ends of the dipole. Such a circuit provides one Characteristic curve as shown in Fig. 5. The resistance in the low-resistance area is essentially determined by the properties of the field effect transistor. Advantageous are field effect transistors with low sheet resistance and low gate-source reverse voltage used.

Die in Verbindung mit Fig. 3 bis 5 beschriebenen spannungsabhängigen Zwei-pole können auch statt als Widerstand R2 in der Schaltung von Fig.2 unmittelbar in den einzelnen Widerstandskanälen an Stelle der Zweipole Z1, Z2, Z3 ... Zn von Fig.l vorgesehen werden. Der FeldeffektSansistor kann dann gleichzeitig als Schalter zum Abschalten eines defekten Kanals dienen.The voltage-dependent ones described in connection with FIGS Two-pole can also be used directly as a resistor R2 in the circuit of Fig.2 in the individual resistance channels instead of the two-pole Z1, Z2, Z3 ... Zn of Fig.l are provided. The field effect transistor can then act as a switch at the same time serve to switch off a defective channel.

Bei der Ausführungsform nach Fig.6 enthält jeder Widerstandszweig ein Paar Feldeffekttransistoren PT1 und PT2 und Widerstände R6 und R7. Die Kathode des Feldeffekttransistors FTl ist über den Widerstand R6 mit dem Gitter des Seldeffekttransistors FT2 verbunden, während andererseits die Kathode des Peldeffekttransistors FT2 über den Widerstand R7 verbunden ist. Die beiden Pole des Zweipols sind dann die Anoden der Peldeffekttransistoren.In the embodiment according to FIG. 6, each resistor branch contains a pair of field effect transistors PT1 and PT2 and resistors R6 and R7. The cathode of the field effect transistor FTl is via the resistor R6 to the grid of the selective effect transistor FT2 connected, while on the other hand the cathode of the Peldeffekttransistor FT2 over the resistor R7 is connected. The two poles of the two-pole are then the anodes the pelde effect transistors.

Die beschriebene Anordnung arbeitet wie folgt: Feldeffekttransistoren verhalten sich bekanntlich ähnlich wie Pentoden. Es sind zwei solche Feldeffekttransistoren vorgesehen, um eine Symmetrie bei verschiedenen Polaritäten der anliegenden Spannung zu erhalten. Bei einer bestimmten Polarität kann z.B. der Peldeffekttransistor FT2 als durchgesteuert, also leitend angenommen werden. Es liegt dann die Kathode von PTI über den Widerstand R6 und das Gitter von FT1 über den Widerstand R7 an Masse. über das Gitter fließt kein Strom, so daß dieses auf Massepotential liegt. Wenn dann die Anodenspannung erhöht wird, so steigt der Strom über den Seldeffekttransistor FTi an, so daß das Kathodenpotential durch den Spannungsabfall an R6 angehoben wird. Bei einem bestimmten Strom tritt eine Sperrwirkung durch das nun gegenüber der Kathode negative Gitter auf, die einen weiteren Stromanstieg verhindert. Es erfolgt so eine starke Erhöhung des Widerstands.The arrangement described works as follows: field effect transistors As is well known, behave similarly to pentodes. There are two such field effect transistors provided to a symmetry at different polarities of the applied voltage to obtain. With a certain polarity, e.g. the pelde effect transistor FT2 be assumed to be controlled, i.e. conductive. It is then the cathode of PTI through resistor R6 and the grid of FT1 through resistor R7 to ground. No current flows through the grid, so that it is at ground potential. if then the anode voltage is increased, the current through the selde-effect transistor increases FTi on, so that the cathode potential is raised by the voltage drop at R6. At a certain current, a blocking effect occurs through the now opposite the cathode negative grid, which prevents a further increase in current. There is such a thing strong increase in resistance.

Für entgegengesetzte Polarität der anliegenden Spannung ergibt sich der gleiche Vorgang an dem Feldeffekttransistor FT2.For opposite polarity of the applied voltage results the same process on the field effect transistor FT2.

Claims (5)

Patentansprüche Claims S Schaltungsanordnung zur Bildung des Mittelwertes mehrerer Eingangsspannungen, bei welcher die Eingangsspannungen über Widerstands zweige auf einen gemeinsamen Lastwiderstand aufgeschaltet sind, an welchem die Mittelwert-Ausgangsspannung abfällt, und bei welcher jeder der Widerstandszweige in Abhängigkeit von der Differenz zwischen der Ausgangsspannung an dem Lastwiderstand und der zugehörigen Eingangsspannung derart steuerbar ist, daß diese Eingangsspannung unterdrückt wird, wenn sie um mehr als ein vorgegebenes Maß von der Ausgangsspannung abweicht, dadurch gekennzeichnet, daß die Widerstands zweige mit Halbleitergliedern aufgebaute spannungsabhängige Zweipole (Z1 ... Znj enthalten, deren Widerstand oberhalb einer Spannungsschwelle sehr groß wird.S Circuit arrangement for the formation of the mean value of several input voltages, in which the input voltages are shared across resistor branches Load resistance are connected, at which the mean value output voltage drops, and in which each of the resistor branches depending on the difference between the output voltage at the load resistor and the associated input voltage can be controlled in such a way that this input voltage is suppressed if it is higher deviates from the output voltage by a predetermined amount, characterized in that that the resistance branches with semiconductor elements built up voltage-dependent Two-pole (Z1 ... Znj contain whose resistance is above a voltage threshold becomes very big. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Widerstandszweige je einen Operationsverstärker (0) enthalten, in dessen Ausgangskreis ein erster Widerstand (R2) liegt, und einen zweiten Widerstand (R3) in der Gegenkopplung von der Mittelwert-Ausgangs spannung auf den Eingang des Operationsverstärkers und daß der erste Widerstand (R2) ein spannungsabhängiger Widerstand ist, dessen Wert oberhalb einer Spannungsschwelle sehr groß wird. 2. Circuit arrangement according to claim 1, characterized in that the resistor branches each contain an operational amplifier (0) in its output circuit a first resistor (R2) lies, and a second resistor (R3) in the negative feedback from the mean value output voltage to the input of the operational amplifier and that the first resistor (R2) is a voltage-dependent resistor, its value becomes very large above a voltage threshold. 3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Widerstandszweige als spannungsabhängige Widerstände (Z1 .... Zn, R2) Kaltleiter enthalten. 3. Circuit arrangement according to one of claims 1 or 2, characterized characterized in that the resistance branches are voltage-dependent resistors (Z1 .... Zn, R2) PTC thermistors included. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Widerstandszweig ein Paar von antiparallel geschalteten Feldeffekttransistoren (po1, FT2) enthält, wobei das Gitter jedes Feldeffekttransistors über einen Widerstand (R6, R7) mit der Kathode des anderen verbunden ist.4. Circuit arrangement according to claim 1, characterized in that each resistance branch a pair of anti-parallel connected field effect transistors (po1, FT2), the grid of each field effect transistor via a resistor (R6, R7) is connected to the cathode of the other. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Umgebungstemperatur des Kaltleiters geregelt ist.5. Circuit arrangement according to claim 4, characterized in that the ambient temperature of the PTC thermistor is regulated. 6o Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Widerstandszweige als spannungsabhängigen Zweipol je einen symmetrischen Peldeffekttransistor (fit) mit vor- und nachgeschalteten Widerständen (R4, R5) enthalten, dessen Basis über Dioden (D1, D2) an den beiden Enden des Zweipols liegt.6o circuit arrangement according to one of claims 1 to 3, characterized in that that the resistance branches as a voltage-dependent two-pole each have a symmetrical one Pelde effect transistor (fit) with upstream and downstream resistors (R4, R5) included, the base of which is via diodes (D1, D2) at the two ends of the dipole. L e e r s e i t eL e r s e i t e
DE19691963130 1969-12-17 1969-12-17 Circuit arrangement for forming the mean value of several input voltages Pending DE1963130A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19691963130 DE1963130A1 (en) 1969-12-17 1969-12-17 Circuit arrangement for forming the mean value of several input voltages
GB5781170A GB1325027A (en) 1969-12-17 1970-12-04 Circuit arrangement for forming the means value of several input voltages
US98364A US3697776A (en) 1969-12-17 1970-12-15 Plural channel system wherein the input signals are unaltered if within standard limits, but are averaged, if outside limits
FR707046352A FR2070907B1 (en) 1969-12-17 1970-12-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691963130 DE1963130A1 (en) 1969-12-17 1969-12-17 Circuit arrangement for forming the mean value of several input voltages

Publications (1)

Publication Number Publication Date
DE1963130A1 true DE1963130A1 (en) 1971-06-24

Family

ID=5754063

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691963130 Pending DE1963130A1 (en) 1969-12-17 1969-12-17 Circuit arrangement for forming the mean value of several input voltages

Country Status (1)

Country Link
DE (1) DE1963130A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571703B1 (en) 1999-10-13 2003-06-03 Heidelberger Druckmaschinen Ag Device for sealing off an ink-guiding reservoir in a printing machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571703B1 (en) 1999-10-13 2003-06-03 Heidelberger Druckmaschinen Ag Device for sealing off an ink-guiding reservoir in a printing machine

Similar Documents

Publication Publication Date Title
DE1023081B (en) Bistable toggle switch
DE2601572C3 (en) Hysteresis circuit
DE1942420C3 (en) Antivalence / equivalence circuit with field effect transistors
DE3842288A1 (en) CIRCUIT ARRANGEMENT FOR GENERATING A CONSTANT REFERENCE VOLTAGE
DE1100692B (en) Bistable circuit
DE2814836A1 (en) ELECTROSTATIC DC SWITCHING CIRCUIT WITH IMPROVED EFFICIENCY
DE2061943C3 (en) Differential amplifier
DE1176192B (en) Electronic switching network for the selective connection of a first or a second terminal with a third terminal according to the current polarity of a control signal
DE2509732C3 (en) Circuit arrangement for correlating two groups of parallel binary signals
DE2204099A1 (en) Overcurrent protection circuit for a voltage stabilizer
DE4022253A1 (en) Current limiting circuit for telecommunication installation - couples source electrodes of two FETs via resistance
EP0753754A2 (en) Integrated comparator circuit
DE10049994A1 (en) Supply voltage monitoring and/or regulating circuit compares at least one of two supply voltages with permissible range for controlling electronic shunt circuit
DE1963130A1 (en) Circuit arrangement for forming the mean value of several input voltages
DE2525690B2 (en) Logical DOT connection circuit in complementary field effect transistor technology
DE2429794A1 (en) SIGNAL LIMITING CIRCUIT
DE1774527C3 (en) Circuit arrangement for forming the amount of an electrical time function
DE2641599C3 (en) Circuit arrangement for operating a three-pole Hall-effect component
EP0014351B1 (en) Monolithically integratable nand-gate
EP0936525A1 (en) Diode circuit with ideal diode characteristic curve
DE1199877B (en) Overload protection circuit
DE2046140A1 (en) Circuit arrangement for forming the mean value of several input voltages
DE1915700C3 (en) Shift register
DE2424808C2 (en) Superconducting shift register with Josephson elements
DE1956515C3 (en) Signal transmission device

Legal Events

Date Code Title Description
OI Miscellaneous see part 1